CN1287431C - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1287431C
CN1287431C CN03158043.2A CN03158043A CN1287431C CN 1287431 C CN1287431 C CN 1287431C CN 03158043 A CN03158043 A CN 03158043A CN 1287431 C CN1287431 C CN 1287431C
Authority
CN
China
Prior art keywords
interlayer insulating
insulating film
plug
barrier layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03158043.2A
Other languages
English (en)
Other versions
CN1489187A (zh
Inventor
李圣权
李敏硕
金相益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0030996A external-priority patent/KR100527401B1/ko
Priority claimed from KR10-2002-0037226A external-priority patent/KR100494649B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1489187A publication Critical patent/CN1489187A/zh
Application granted granted Critical
Publication of CN1287431C publication Critical patent/CN1287431C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种制造半导体器件方法，包括步骤：形成穿过第一层间绝缘层与衬底接触的多个第一插头；在第一插头上形成第二层间绝缘层；形成通过选择性地蚀刻第二层间绝缘层与一组第一插头接触的导电图形；以及，用干法或湿法蚀刻，通过选择性地蚀刻第二绝缘层形成接触孔，接触孔暴露不与导电图形接触的第一插头的表面，其中，在第一层间绝缘层和第二层间绝缘层之间上形成侵蚀阻挡层，从而在形成接触孔的湿法蚀刻工艺期间，防止发生对与第一插头接触的第一层间绝缘层的侵蚀。

Description

用于制造半导体器件的方法
技术领域
本发明涉及一种用于制造半导体器件的方法，并且特别涉及一种用于制造半导体器件的方法，该方法能在形成用于存储节点接触(storage nodecontact)的开口的工艺期间，防止因对绝缘层的损坏所导致的半导体器件特性的退化。
背景技术
已经进行了许多尝试来实现半导体器件的高集成和高性能。尤其是，对于高集成，首要的是开发出在获得接触区的同时增强带间填充特性的技术。
图1是示意性地显示包括字线和位线的导电图案的平面图，所述字线用于形成位线。
参考图1，在一个方向上排列多个栅极电极，例如，字线W/L，在与字线W/L交叉的方向上排列多个位线B/L。首先用LPC1工艺形成多个焊盘插头接触(LPC)。位线B/L经焊盘插头接触(LPC)和位线接触(BLC)中的一个与衬底的有源区(未示出)接触。一些LPC与存储节点接触(SNC)连接，从而形成存储节点电容器。
图2A至2F是图1所示的每条线X-X’和Y-Y’方向的截面图。参考图2A至2F，提供了一种根据现有技术制造半导体器件的方法。
参考图2A，在包含半导体器件的各种元件的衬底10上形成栅极电极11。更详细地说，栅极电极11形成有单个或叠层的钨或多晶硅。在栅极电极11与衬底10之间的界面处形成栅极绝缘层(未示出)。在栅极电极11的顶上，形成蚀刻选择比与氧化物基层间绝缘层不同的氮化物基硬掩模(未示出)，从而在自对准接触(SAC)工艺期间保护栅极电极11，并且在SAC工艺期间获得适当的蚀刻断面图。
下面，执行诸如离子注入技术等技术，以在衬底10的位于栅极电极11之间的部分上形成杂质粘着层，诸如源/漏粘着部，即，有源区(未示出)。以这种方式形成用作间隔壁的氮化物基绝缘层11’(下文中称为间隔壁绝缘层)，从而包围栅极电极11的横向侧面。
参考图2B，用典型的氧化物基材料或易流动的氧化物材料来形成第一层间绝缘层12，其顶部被平面化。在第一层间绝缘层12的顶上涂覆抗反射层(未示出)，具体地说，是有机抗反射层。然后，将光致抗蚀剂涂覆在抗反射层上，用KrF或ArF光源执行光刻工艺，从而形成用于形成LPC的第一光致抗蚀剂图形13。
更具体地说，在抗反射层上涂覆预定厚度的光致抗蚀剂。而后，用诸如ArF的光源(未示出)和预定的标线片(reticle)(未示出)选择性地将光致抗蚀剂的预定部分曝光，接下来，执行显影工艺，使曝光或未曝光的部分保留下来。通过清洁工艺去除执行接下来的蚀刻工艺之后产生的残余，从而形成第一光致抗蚀剂图形13。
涂覆光致抗蚀剂之后，执行附加的工艺，诸如电子束扫描或Ar离子注入，以加强第一光致抗蚀剂图形13对接下来的蚀刻工艺的耐受力。
接着，用第一光致抗蚀剂图形13作为蚀刻掩模，选择性地蚀刻第一层间绝缘层12，然后，执行将衬底10的表面暴露的LPC1工艺，以形成接触孔14。
通过光致抗蚀剂剥离工艺去除第一光致抗蚀剂图形13，并用清洁工艺去除存在于接触孔14内的蚀刻残余。然后，用多晶硅沉积或选择性外延硅生长技术使接触材料与接触孔14接触。而后，化学机械抛光(CMP)工艺或覆盖蚀刻工艺形成了隔离的插头15。
图2C是显示完成了形成多个隔离的插头15的工艺的半导体器件的截面图。
参考图2D，在包括插头15的上述结构上形成第二层间绝缘层16，并形成用来限定位线接触的第二光致抗蚀剂图形17。用第二光致抗蚀剂图形17作为蚀刻掩模，选择性地蚀刻第二层间绝缘层16，从而形成开放插头15表面的位线接触孔18。
接着，形成与开放的插头15的表面接触的位线接触插头19，然后，通过在钨、氮化钨或多晶硅制成的层20上层叠氮化物基硬掩模21来形成位线24。
图2E是显示包括位线24的半导体器件的截面图。
参考图2F，形成第三光致抗蚀剂图形22，用来开放用于SNC的插头15的表面。然后，当选择性地蚀刻第二层间绝缘层16时，用光致抗蚀剂图形22作为蚀刻掩模。从对第二层间绝缘层16的选择性蚀刻，形成存储节点接触孔23。
同时，对于形成SNC的LPC2工艺，使用典型的SAC工艺。这样，存储节点接触孔23的蚀刻断面图具有了斜度，从而形成朝向蚀刻断面图的底部的更窄的孔。结果，除了典型的SAC工艺之外，在LPC2工艺期间的同时执行湿法蚀刻工艺，目的是防止接触电阻增大。结果，有可能确保接触面积，即，临界尺寸(CD)。
然而，第一和第二层间绝缘层12和16通常使用氧化物层材料，例如，硼磷硅酸盐玻璃(BPSG)，这些材料对于缓冲氧化物蚀刻剂(BOE)或HF具有更高的蚀刻率，二者都用在湿法蚀刻工艺中。因为此高蚀刻率，如图所示，第一层间绝缘层12易于出现侵蚀部26。
侵蚀部26可以引起存储节点、位线或其它导电引线电短路，从而使半导体器件的性能变差。
图3是说明由现有技术造成的问题的图。
如图所示，在形成用来生产用于位线24的间隔壁(下文中称为位线间隔壁)的氮化物层25期间，在产生对第一层间绝缘层12的侵蚀部26的部分出现空隙26。空隙效应成为引起电极之间电短路和降低半导体器件产量的关键因素。
为了防止产生侵蚀部26，一个方法是在LPC1工艺期间减小第一层间绝缘层12的CD。然而，由于获得用于隔离每个器件和实施SAC工艺的足够间隔的困难，所以实际上不可能实现这种预期的结果。
此外，由于难以获得接触底侧的CD且在存储节点接触工艺期间带间填充特性变差，所以难以实施将位线的宽度增大到实用宽度的方法。
因此，必须开发一种技术，其能防止出现在存储节点接触形成工艺中执行的湿法蚀刻所造成的对底层的侵蚀。
发明内容
因而，本发明的一个目的是提供一种制造半导体器件的方法，该方法能防止在存储节点接触形成工艺中执行湿法蚀刻期间发生对底层的侵蚀。
根据本发明的一个方面，提供了一种用于制造半导体器件的方法，包括步骤：形成穿过第一层间绝缘层与衬底接触的多个第一插头；在第一插头和第一层间绝缘层上形成侵蚀阻挡层，从而在形成接触孔的湿法蚀刻工艺期间，防止发生对与第一插头接触的第一层间绝缘层的侵蚀；在侵蚀阻挡层上形成第二层间绝缘层；通过选择性地蚀刻第二层间绝缘层和侵蚀阻挡层形成与一组第一插头接触的导电图形；以及，用干法或湿法蚀刻，通过选择性地蚀刻第二绝缘层形成接触孔，接触孔暴露不与导电图形接触的第一插头的表面。
根据本发明的另一方面，还提供了一种制造半导体器件的方法，包括步骤：形成穿过第一层间绝缘层与衬底接触的多个第一插头；在多个第一插头上形成侵蚀阻挡层，从而防止第一层间绝缘层在湿法蚀刻工艺期间受到侵蚀；在侵蚀阻挡层上形成第二层间绝缘层；形成穿过第二层间绝缘层与多个第一插头的一组接触的导电图形；以及，通过采用干法或湿法蚀刻工艺选择性地蚀刻第二绝缘层和侵蚀阻挡层，从而形成接触孔，接触孔暴露不与导电图形相接触的第一插头的表面。所述侵蚀阻挡层包括氮氧化硅层或者氮化硅层和氮氧化硅层的组合。
根据本发明的又一方面，提供一种制造半导体器件的方法，包括步骤：顺序地在衬底上形成第一层间绝缘层和侵蚀阻挡层，侵蚀阻挡层用来防止第一层间绝缘层在湿法蚀刻工艺期间受到侵蚀；形成多个插头，插头的顶部由侵蚀阻挡层平面化，插头穿过侵蚀阻挡层和第一层间绝缘层与衬底接触；在包括插头的上述整个结构上形成第二层间绝缘层；形成穿过第二层间绝缘层与多个插头中的一些相接触的导电图形；以及，用干法和湿法蚀刻工艺选择性地蚀刻第二层间绝缘层，从而形成暴露不与导电图形接触的插头的表面的接触孔。所述侵蚀阻挡层包括氮氧化硅层或者氮化硅层和氮氧化硅层的组合。
附图说明
结合附图，通过下文对优选实施例的描述，本发明的上述和其它目的和特点将变得明了，附图中：
图1是示意性显示根据现有技术的包括字线和位线的半导体器件的导电图案的平面图；
图2A到2F是沿图1所示的每条线X-X’和Y-Y’方向上的半导体器件的截面图；
图3是说明现有技术引起的问题的图；
图4A至4D是显示根据本发明第一优选实施例的制造半导体器件的方法的截面图；以及
图5A至5E是显示根据本发明第二优选实施例的制造半导体器件的方法的截面图。
具体实施方式
下文中，对制造半导体器件的方法进行了详细描述，其能防止底层在存储节点接触形成工艺中执行湿法蚀刻期间受到侵蚀。
为了使图简化，图1、2A和2B也用于下面对本发明的描述，在下面对本发明的描述中，现有技术的相同构成元件用相同的参考数字来指示。
图1是示意性显示包括位线和字线的导电图案的平面图。
如图所示，沿一个方向排列了多个栅极电极，例如字线W/L，而沿着与字线W/L交叉的方向排列了多条位线B/L。先用LPC1工艺形成多个焊盘插头接触(LPC)。位线B/L经焊盘插头接触(LPC)中的一个和位线接触(BLC)而与衬底的有源区(未示出)相接触。一些LPC与存储节点接触(SNC)耦连，目的是形成存储节点电容器。
参考图2A至2B和图4A至4D，其提供了一种根据本发明第一优选实施例的制造半导体器件的方法。图2A至2B是沿图1所示的每条线X-X’和Y-Y’方向的截面图。
参考图2A，在包括半导体器件的各种元件的衬底10上形成栅极电极11。更详细地说，栅极电极11形成有单个或叠层的钨或多晶硅。在栅极电极11与衬底10之间的界面处形成栅极绝缘层(未示出)。在栅极电极11的顶上，形成蚀刻选择比与氧化物基层间绝缘层不同的氮化物基硬掩模(未示出)，从而在自对准接触(SAC)工艺期间保护栅极电极11，并且在SAC工艺期间获得适当的蚀刻断面图。
这时，在0.1μm或0.1μm以下的技术中，栅极电极总厚度的范围从约1000到约5000，硬掩模的范围从约1000到约4000。
接着，执行诸如离子注入技术等技术，从而在栅极电极11之间的衬底10的一部分上形成杂质粘着层，诸如源/漏粘着部，即，有源区(未示出)。以这种方式形成用作间隔壁的氮化物基绝缘层11’(下文中称为间隔壁绝缘层)，从而包围栅极电极11的横向侧面。
以这种方式形成用作间隔壁的氮化物基绝缘层11’(下文中称为间隔壁绝缘层)从而包围栅极电极11的横向侧面。然而，为了方便，在图2A中未说明该步骤。
参考图2B，形成第一层间绝缘层12，将第一层间绝缘层12的顶部平面化。这时，将具有改进的平面化特性的材料用于第一层间绝缘层，诸如用高密度等离子体(HDP)、高度平面化层(APL)、旋涂电介质(SOD)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)或硼硅酸玻璃(BSG)。尤其是，沉积第一层间绝缘层12，直到达到约1000到约10000的厚度。
形成第一层间绝缘层12之后，在第一层间绝缘层12的顶上涂覆抗反射层(未示出)，具体地说，是有机抗反射层。然后，将光致抗蚀剂涂覆在抗反射层上，用KrF或ArF光源执行光刻工艺，形成第一光致抗蚀剂图形13，用于形成LPC。
更具体地说，在抗反射层上涂覆预定厚度的光致抗蚀剂。而后，用诸如ArF的光源(未示出)和预定的标线片(未示出)选择性地将光致抗蚀剂的预定部分曝光，接下来，执行显影工艺，使曝光或未曝光的部分保留下来。通过清洁工艺去除执行接下来的蚀刻工艺之后产生的残余，从而形成第一光致抗蚀剂图形13。
涂覆光致抗蚀剂之后，执行附加的工艺，诸如电子束扫描或Ar离子注入，以加强第一光致抗蚀剂图形13对接下来的蚀刻工艺的耐受力。
接着，执行LPC1工艺。即使用第一光致抗蚀剂图形13作为蚀刻掩模选择性地蚀刻第一层间绝缘层12，并随后，形成暴露在衬底10表面的多个接触孔14。
参考图4A，通过光致抗蚀剂剥离工艺去除第一光致抗蚀剂图形13，并用清洁工艺去除存在于接触孔14内的蚀刻残余。然后，用多晶硅沉积或选择性外延硅生长技术使接触材料与接触孔14相接触。而后，执行化学机械抛光(CMP)工艺或覆盖蚀刻工艺，以形成隔离的插头15。
接着，在包括隔离的插头15的上述整个结构上形成侵蚀阻挡层30。本文中，侵蚀阻挡层30用来防止在为LPC2工艺执行湿法蚀刻的工艺中，第一层间绝缘层12受到侵蚀。这样，使用单独施用的氮化硅层或氮氧化硅层或者施加这两层的组合，形成侵蚀阻挡层30。这些氮化硅和氮氧化硅层对HF的蚀刻耐受力高于氧化物基层。优选将侵蚀阻挡层30形成具有范围在从约50到1000的厚度。
参考图4B，在上面的结构上形成第二层间绝缘层16。第二层间绝缘层16使用硼磷硅酸盐玻璃(BPSG)、低压原硅酸四乙酯(tetra-ethyl-orthosilicate)(LPTEOS)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、等离子体增强原硅酸四乙酯(PETEOS)、高密度等离子体(HDP)、高度平面化层(APL)或旋涂玻璃(SOG)，并且厚度范围从约1000到约10000。而后，形成用来限定位线接触的第二光致抗蚀剂图形17。用第二光致抗蚀剂图形17作蚀刻掩模，选择性地蚀刻第二层间绝缘层16，从而形成位线接触孔18，开放插头15的表面。
接着，形成与开放的插头15的表面相接触的位线接触插头19。接下来，通过顺序沉积由钨、氮化钨、多酸或多晶硅制成的层20和氮化物基硬掩模21来形成位线24。本文中，位线24由与用于栅极电极11相同的材料制成，位线24的厚度通常与栅极电极11的厚度相等。
图4C是显示包括位线24的半导体器件的截面图。
参考图4D，形成第三光致抗蚀剂图形22，用来开放用于存储节点接触的插头15(下文中称为存储节点接触插头)的表面。然后，当选择性地蚀刻第二层间绝缘层16和侵蚀阻挡层30时，用光致抗蚀剂图形22作为蚀刻掩模。从对第二层间绝缘层16和侵蚀阻挡层30的选择蚀刻，形成存储节点接触孔23。该工艺称为LPC2工艺。
同时，在形成存储节点接触的LPC2工艺中，使用典型的SAC工艺。这样，存储节点接触孔23的蚀刻断面图具有了斜度，从而形成朝向蚀刻断面图的底部变细的孔。结果，除了典型的SAC工艺之外，在LPC2工艺期间同时执行湿法蚀刻工艺，目的是防止接触电阻增大。结果，有可能获得接触面积，即，临界尺寸(CD)。
同时，侵蚀阻挡层30起蚀刻阻挡层的作用，防止在湿法蚀刻工艺期间对第一层间绝缘层12的侵蚀。在实施湿法蚀刻工艺时，优选用缓冲氧化物蚀刻剂(BOE)或稀释的HF。具体地说，BOE包含的氨水和HF的比是约50∶1到1000∶1。通过将H2O和HF以约50∶1到约1000∶1的比例混合来获得稀释的HF。
上面的湿法蚀刻工艺是用典型SAC工艺的配方的蚀刻工艺。用第一蚀刻气体蚀刻氧化物基第二层间绝缘层16和氮化物基层，二者都有高蚀刻选择值，第一蚀刻气体含高碳比，并且引入了许多聚合物，诸如C3F8、C4F8、C5F8、C4F6、C3F3或C2F4。
而且，诸如用气体CHF3、C2HF5、CH2F2或CH3F作为第二蚀刻气体，用于通过利用高蚀刻选择性值增加蚀刻工艺裕度来确保可靠的蚀刻工艺。
而且，用于通过稳定等离子体和加强溅射效应来改善蚀刻停止功能的第三蚀刻气体是惰性气体，诸如He、Ne、Ar、Kr或Xe。
同时，第一至第三蚀刻气体可以混合用作蚀刻气体，也可将CxHyFz加入第一蚀刻气体，目的是确保工艺裕度，这里，x，y，z大于或等于2。
在第一优选实施例中，在LPC1工艺之后形成的侵蚀阻挡层30防止底绝缘层在执行湿法蚀刻工艺中受到侵蚀。
图5A至5E是根据本发明第二优选实施例的半导体器件的截面图。
为了使图简化，现有技术的图1和图2A用于本发明第二优选实施例的图，并且与现有技术等同的第二优选实施例的构成元件用相同的附图标记指示。
参考图2A，在包含半导体器件的各种元件的衬底10上形成栅极电极11。然后，通过对位于栅极电极11之间的衬底10的部分执行离子注入技术，形成有源区(未示出)。
参考图5A，形成其顶部被平整化的第一层间绝缘层12。形成第一层间绝缘层12之后，在上面形成侵蚀阻挡层30。侵蚀阻挡层30用来在LPC2工艺期间，执行用于获得接触的CD的湿法蚀刻工艺中，防止沿插头15的横向侧面侵蚀第一层间绝缘层12。
因而，只用氮化硅层或氮氧化硅层，或者通过组合这两层来形成侵蚀阻挡层30。本文中，这两层对HF的蚀刻耐受力高于氧化物基层。侵蚀阻挡层30厚度的范围优选在约50到1000。
形成第一层间绝缘层12之后，在第一层间绝缘层12顶上涂覆抗反射层(未示出)，具体地说，是有机抗反射保护层。然后，将光致抗蚀剂涂覆在抗反射层上，用KrF或ArF光源执行光刻工艺，以形成第一光致抗蚀剂图形13，用于形成焊盘插头接触(LPC)。
第一光致抗蚀剂图形13的形成工艺与第一优选实施例中的描述相同。因此，不再详细描述第一光致抗蚀剂图形13的形成。
接着，执行LPC1工艺。即，用第一光致抗蚀剂图形13作为蚀刻掩模，选择性地蚀刻第一层间绝缘层12和侵蚀阻挡层30，从而形成暴露衬底10表面的接触孔14。
参考图5B，通过光致抗蚀剂剥离工艺去除第一光致抗蚀剂图形13，并通过清洁工艺去除接触孔14内的蚀刻残余。然后，用多晶硅沉积或选择性外延硅生长技术使接触材料与接触孔14接触。而后，执行化学机械抛光(CMP)工艺或覆盖蚀刻工艺，形成隔离的插头15。这时，优选使插头15和侵蚀阻挡层30平面化在一起。
参考图5C，用硼磷硅酸盐玻璃(BPSG)、低压原硅酸四乙酯(LPTEOS)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、等离子体增强原硅酸四乙酯(PETEOS)、高密度等离子体(HDP)、高度平面化层(APL)或旋涂玻璃(SOG)，在包括插头15的上述整个结构上形成第二层间绝缘层16。这时，第二层间绝缘层16厚度的范围在约1000到10000。然后，形成用来限定位线接触的第二光致抗蚀剂图形17。用第二光致抗蚀剂图形17作为蚀刻掩模，选择性地蚀刻第二层间绝缘层16，从而形成暴露插头15表面的位线接触孔18。
参考图5D，形成与开放的插头15的表面相接触的位线接触插头19。接下来，顺次沉积层20和氮化物基硬掩模21从而形成位线24，层20由钨、氮化钨、多酸或多晶硅制成。本文中，位线24由与栅极电极11相同的材料制成，位线24的厚度与栅极电极11的厚度相等。
如图所示，位线24形成之后，执行LPC2工艺。即，形成第三光致抗蚀剂图形22，用来开放用于存储节点接触的插头15(下文中称为存储节点接触插头)的表面。然后，当选择性地蚀刻第二层间绝缘层16时，将光致抗蚀剂图形22用作蚀刻掩模。从对第二层间绝缘层16的选择性蚀刻，形成存储节点接触孔23。
同时，在用于形成SNC的LPC2工艺中，使用典型的SAC工艺。这样，存储节点接触孔23的蚀刻断面图具有了斜度，形成朝向蚀刻断面图的底部变细的孔。结果，除了典型的SAC工艺之外，在LPC2工艺期间同时执行湿法工艺，从而防止接触电阻增大。结果，有可能确保接触面积，即，CD。
同时，侵蚀阻挡层30起蚀刻屏障的作用，防止在湿法蚀刻工艺期间对第一层间绝缘层12的侵蚀。在实施湿法蚀刻工艺时，优选使用缓冲氧化物蚀刻剂(BOE)或者稀释的HF。具体地说，BOE包含的氨水和HF的比是约50∶1到1000∶1。通过将H2O和HF以约50∶1到1000∶1的比例混合来获得稀释的HF。
上面的湿法蚀刻工艺是用典型SAC工艺的配方的蚀刻工艺。用第一蚀刻气体蚀刻氧化物基第二层间绝缘层16和氮化物基层，二者都有高蚀刻选择值，第一蚀刻气体含高碳比，并引入了许多聚合物，诸如C3F8、C4F8、C5F8、C4F6或C3F3。
而且，诸如CHF3、C2HF5、CH2F2或CH3F的气体被用作第二蚀刻气体，用于通过高蚀刻选择值增加蚀刻工艺裕度来确保可靠的蚀刻工艺。
而且，通过稳定等离子体和加强溅射效应来改善蚀刻停止功能的第三蚀刻气体是惰性气体，诸如He、Ne、Ar、Kr或Xe。
其间，第一至第三蚀刻气体可以混合用作蚀刻气体，也可将CxHyFz加入第一蚀刻气体，目的是确保工艺裕度，这里，x，y，z大于或等于2。
在第二优选实施例中，由于用插头15平面化在LPC1工艺之后形成的侵蚀阻挡层30，所以，有可能防止底绝缘层在执行湿法蚀刻工艺中受到侵蚀。
第一和第二优选实施例显示：在插头形成之后，形成另外的氮化物基侵蚀阻挡层，在执行用来增大与插头底侧的接触面积的湿法蚀刻工艺期间防止侵蚀下面的绝缘层。其结果是，有可能确保开放部分，从而以有效的方式提高半导体器件的产量。
虽然已用特定的优选实施例描述了本发明，显然，本领域的技术人员可以进行多种改变和修改而不背离所附权利要求所限定的本发明的范围。

Claims (16)

1.一种制造半导体器件的方法，包括步骤：
形成穿过第一层间绝缘层与衬底接触的多个第一插头；
在第一插头和第一层间绝缘层上形成侵蚀阻挡层，从而在形成接触孔的湿法蚀刻工艺期间，防止发生对与第一插头接触的第一层间绝缘层的侵蚀；
在侵蚀阻挡层上形成第二层间绝缘层；
通过选择性地蚀刻第二层间绝缘层和侵蚀阻挡层形成与一组第一插头接触的导电图形；以及
用干法或湿法蚀刻，通过选择性地蚀刻第二绝缘层形成接触孔，接触孔暴露不与导电图形接触的第一插头的表面。
2.根据权利要求1所述的方法，其中，形成多个第一插头的步骤还包括步骤：
在衬底上沉积第一层间绝缘层；
在第一层间绝缘层上形成侵蚀阻挡层；
选择性地蚀刻侵蚀阻挡层和第一层间绝缘层，从而暴露一部分衬底；
沉积用来形成与衬底的暴露部分相接触的第一插头的材料；以及
去除部分的用于第一插头的材料，直到暴露侵蚀阻挡层，从而形成隔离的第一插头。
3.根据权利要求1所述的方法，其中，在形成第一插头的步骤之后，在第一插头上形成侵蚀阻挡层，并且在形成接触孔的步骤，蚀刻第二层间绝缘层和侵蚀阻挡层。
4.根据权利要求1所述的方法，其中，在形成接触孔的步骤，执行干法蚀刻工艺，从而提供倾斜的蚀刻断面图，然后执行湿法蚀刻工艺，从而获得垂直蚀刻断面图。
5.根据权利要求1所述的方法，其中，侵蚀阻挡层包括从氮化硅层和氮氧化硅层中选取的至少一层。
6.根据权利要求1所述的方法，其中，侵蚀阻挡层具有从50到1000范围的厚度。
7.根据权利要求1所述的方法，其中，湿法蚀刻工艺利用包括50∶1到1000∶1比例的氨水和HF的缓冲氧化物蚀刻剂或HF，或以50∶1到1000∶1的比例用H2O稀释的HF。
8.根据权利要求1所述的方法，还包括形成多个第二插头的步骤，每个第二插头与通过接触孔暴露的每个第一插头接触。
9.根据权利要求8所述的方法，其中，第二插头还包括存储节点接触插头。
10.一种制造半导体器件的方法，包括步骤：
形成穿过第一层间绝缘层与衬底接触的多个第一插头；
在多个第一插头上形成侵蚀阻挡层，从而防止第一层间绝缘层在湿法蚀刻工艺期间受到侵蚀，所述侵蚀阻挡层包括氮氧化硅层或者氮化硅层和氮氧化硅层的组合；
在侵蚀阻挡层上形成第二层间绝缘层；
形成穿过第二层间绝缘层与多个第一插头的一组接触的导电图形；以及
通过采用干法或湿法蚀刻工艺选择性地蚀刻第二层间绝缘层和侵蚀阻挡层，从而形成接触孔，接触孔暴露不与导电图形相接触的第一插头的表面。
11.根据权利要求10所述的方法，其中，在形成接触孔的步骤，干法蚀刻工艺提供了倾斜的蚀刻断面图，然后执行湿法蚀刻工艺，从而获得垂直断面图。
12.根据权利要求10所述的方法，其中，多个第一插头与第一层间绝缘层一起被实际平面化。
13.一种制造半导体器件的方法，包括步骤：
顺序地在衬底上形成第一层间绝缘层和侵蚀阻挡层，侵蚀阻挡层用来防止第一层间绝缘层在湿法蚀刻工艺期间受到侵蚀；
形成多个插头，插头的顶部由侵蚀阻挡层平面化，插头穿过侵蚀阻挡层和第一层间绝缘层与衬底接触；
在包括插头的上述整个结构上形成第二层间绝缘层；
形成穿过第二层间绝缘层与多个插头中的一些相接触的导电图形；以及
用干法和湿法蚀刻工艺选择性地蚀刻第二层间绝缘层，从而形成暴露不与导电图形接触的插头的表面的接触孔，
其中侵蚀阻挡层包括氮氧化硅层或者氮化硅层和氮氧化硅层的组合。
14.根据权利要求13所述的方法，其中，在形成接触孔的步骤，依据自对准接触工艺的干法蚀刻工艺提供了倾斜的蚀刻断面图，然后执行湿法蚀刻，从而使插头的表面暴露。
15.根据权利要求1所述的方法，其中，第一和第二层间绝缘层是氧化物基层。
16.根据权利要求15所述的方法，其中，第一层间绝缘层使用硼磷硅酸盐玻璃、磷硅酸盐玻璃、硼硅酸盐玻璃、高密度等离子体、高度平面化层或旋涂电介质，而第二层间绝缘层使用硼磷硅酸盐玻璃、低压原硅酸四乙酯、硼硅酸盐玻璃、磷硅酸盐玻璃、等离子体增强原硅酸四乙酯高密度等离子体、高度平面化层或旋涂玻璃。
CN03158043.2A 2002-06-03 2003-06-03 用于制造半导体器件的方法 Expired - Fee Related CN1287431C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2002-0030996A KR100527401B1 (ko) 2002-06-03 2002-06-03 반도체소자 제조방법
KR30996/2002 2002-06-03
KR30996/02 2002-06-03
KR37226/02 2002-06-29
KR37226/2002 2002-06-29
KR10-2002-0037226A KR100494649B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
CN1489187A CN1489187A (zh) 2004-04-14
CN1287431C true CN1287431C (zh) 2006-11-29

Family

ID=30117532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03158043.2A Expired - Fee Related CN1287431C (zh) 2002-06-03 2003-06-03 用于制造半导体器件的方法

Country Status (4)

Country Link
US (1) US6852592B2 (zh)
JP (1) JP4530624B2 (zh)
CN (1) CN1287431C (zh)
TW (1) TWI278958B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691253B2 (en) * 2002-03-27 2010-04-06 Ars Usa Llc Method and apparatus for decontamination of fluid
KR100587635B1 (ko) * 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
JP2005236062A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
KR100571655B1 (ko) * 2004-06-23 2006-04-17 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
KR100649972B1 (ko) * 2005-06-10 2006-11-27 주식회사 하이닉스반도체 반도체소자의 금속배선 제조 방법
KR100709433B1 (ko) 2005-06-23 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7435681B2 (en) * 2006-05-09 2008-10-14 Macronix International Co., Ltd. Methods of etching stacks having metal layers and hard mask layers
US7558454B2 (en) * 2006-05-22 2009-07-07 Nexans Optical fiber cable and method for making the same
KR101026384B1 (ko) * 2008-12-26 2011-04-07 주식회사 하이닉스반도체 반도체 소자의 배선을 절연시키는 방법
CN102487040A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 通孔形成方法
US11488859B2 (en) 2019-12-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0126801B1 (ko) * 1993-12-22 1998-04-02 김광호 반도체 장치의 배선 형성방법
JP3677755B2 (ja) * 1995-09-26 2005-08-03 富士通株式会社 半導体装置及びその製造方法
US5731236A (en) * 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100356136B1 (ko) * 1999-12-23 2002-10-19 동부전자 주식회사 반도체 장치 제조 방법
KR100386110B1 (ko) * 2000-11-29 2003-06-02 삼성전자주식회사 반도체 소자의 콘택홀 형성 방법
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN1489187A (zh) 2004-04-14
US6852592B2 (en) 2005-02-08
JP2004015058A (ja) 2004-01-15
TWI278958B (en) 2007-04-11
US20040009656A1 (en) 2004-01-15
JP4530624B2 (ja) 2010-08-25
TW200406867A (en) 2004-05-01

Similar Documents

Publication Publication Date Title
CN1287431C (zh) 用于制造半导体器件的方法
CN1976001A (zh) 在半导体器件中形成存储节点接触塞的方法
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
CN1858903A (zh) 记忆体阵列及其制造方法
CN100339973C (zh) 半导体装置的制造方法
CN1606138A (zh) 能防止湿式清洁过程导致之损坏的半导体装置的制造方法
CN1339172A (zh) 具有自对准接触结构的半导体器件及其形成方法
JP2005005669A (ja) 半導体素子の製造方法
US7476625B2 (en) Method for fabricating semiconductor device
CN1801476A (zh) 制造电容器和半导体器件的方法
CN100336170C (zh) 形成半导体器件的电容器的方法
US7754602B2 (en) Semiconductor device and method for fabricating the same
TW200910520A (en) Method for forming contact in semiconductor device
CN1832131A (zh) 制造半导体器件的方法
TW200418106A (en) Method for fabricating semiconductor device
CN101064283A (zh) 半导体器件的制造方法
JP2008258632A (ja) フラッシュメモリ素子の製造方法
KR100616499B1 (ko) 반도체소자 제조 방법
US6780763B2 (en) Method for fabricating semiconductor device capable of improving gap-fill property
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
JP2001223271A (ja) ライン相互結線と、拡散部へのボーダレス・コンタクトとを同時に形成する方法
KR100319166B1 (ko) 반도체소자의 금속배선 형성방법
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100816720B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20130603