TWI278958B - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
TWI278958B
TWI278958B TW092114919A TW92114919A TWI278958B TW I278958 B TWI278958 B TW I278958B TW 092114919 A TW092114919 A TW 092114919A TW 92114919 A TW92114919 A TW 92114919A TW I278958 B TWI278958 B TW I278958B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
interlayer insulating
plug
contact
Prior art date
Application number
TW092114919A
Other languages
English (en)
Other versions
TW200406867A (en
Inventor
Sung-Kwon Lee
Min-Suk Lee
Sang-Ik Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0030996A external-priority patent/KR100527401B1/ko
Priority claimed from KR10-2002-0037226A external-priority patent/KR100494649B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200406867A publication Critical patent/TW200406867A/zh
Application granted granted Critical
Publication of TWI278958B publication Critical patent/TWI278958B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Description

1278958 玖、發明說明： 【發明所屬之技術領域】 、本發明係關於一種製造半導體裝置之方法；且更特定言 ^ 本發明係關於一種製造半導體裝置之方法，該半導體 把夠於形成一儲存節點接觸之一開口之製程期間，防 止由於&緣層損壞而導致的半導體特性降級。 【先前技術】 已有眾夕嘗試以尋求達到高積體與高性能半導體裝置。 尤其，對於高積體而言，需要開發用於獲取一接觸區域以 及用於增強一間隙充填性質之一技術。 圖1為示意性顯示一導電圖案之平面圖，該導電圖案包括 一用於形成一位元線之字線以及該位元線。 參照圖1，以一個方向排列複數個閘電極，例如，字線 w/上，並以與該字線W/L交叉之方向排列複數個位元線隱 。藉由一LPC1製程首先形成複數個縱向插塞接觸（Lpc)。透 過一縱向插塞接觸（LPC)與一位元線接觸（BLC)之一，使一 位元線B/L接觸至一基板之主動區域（未圖示）。將該部分 LPC摘合至错存節點接觸（SNC)從而形成儲存節點電容器。 圖2A至2F為以圖1所示之各線χ·χ，與γ_γ，方向之截面圖 。參照圖2Α至2F’其提供了-種根據先前技術的製造半導 體裝置之方法。 參照圖2Α，於一包含該半導體裝置各種元件之基板⑺上 形成-閘電極11。更具體而言，該閘電極u係由鎢或多晶 碎之單層或㈣層形成。㈣電_與絲ig之間之一介 85796-950921.doc 1278958 面上形成一閘極絕緣層（去阔 、 ^ 豕臂（禾圖不）。於孩閘電極11頂部，形成 一基於氮化物之硬式井置η同-、4 八尤罩（未圖π )，其具有一與一基於氧化 物之層間絕緣層不同之鉍#丨登 U又蝕刻選擇率，以於一自對位接觸 (SAC)製程期間保護該閘雷搞〗〗 又μ「甲1私極11，並於孩SAC製程期間獲取 一適當蚀刻剖面。 其後’執行-諸如離予植人技術等技術，以於介於該閑 電極11之間的該基板1G部分上形成—雜質黏著層，如-源/ 沒極黏著’意即，該主動區域（未圖示）。以該方法形成一間 隔片之基於氮化物之絕緣層u，（下文稱為間隔片絕緣層）以 包圍該閘電極11之橫側面。 參照圖2B，使用一基於典型氧化物之材料或一易流動氧 化物材料來形成-頂部平坦化之第一層間絕緣層Η。將一 抗反射層（未圖示），尤其為一有機抗反射層塗佈於該第一層 間絕緣層12之頂部。其後，將—光阻材料塗佈於該被塗佈 <抗反射層上，並使用一 KrF或ArF光源執行一微影蝕刻製 程從而开> 成一用於形成LPC之第一光阻圖案13。 更具體而s，將該光阻材料以一預定厚度塗佈於該抗反 射層上。其後，藉由使用一諸如ArF之光源（未圖示）與一預 足標線（未圖示）來選擇性曝光該光阻材料之預定部分，並隨 後執行一顯影製程以保留該曝光或未曝光部分。經由一清 潔製程以去除在執行後續蝕刻製程後所產生之殘留物，藉 此形成該第一光阻圖案13。 於塗佈該光阻材料之後，執行一附加製程，如一電子束 掃描或一 Ar之離子植入以加強該第一光阻圖案丨3對後續触 85796-950921.doc 1278958 刻製程的耐受性。 -、後使用β第％阻圖案！ 3作為_姓刻光罩來選擇性 蝕刻該第-層間絕緣層12，且隨後，執行一用於曝露基板 10表面之LPC1製程以形成接觸孔14。 、”二由光阻V製私來移除該第一光阻圖案13，且藉由一 清=製程以去除該接觸孔14内所存在之姓刻殘留物。其後 ，精由使用-多晶矽沈積或一選擇性磊晶矽增長技術，使 -接觸材料與該接觸孔14接觸。其後，執行—化學機械研 磨法（CMP)製程或一毯覆式姓刻製程以形成隔離插塞15。 圖2C顯示藉由形成複數個隔離插塞^之製程而完成之半 導體之截面圖。 參知圖2D，於包括該等插塞15之前述結構上形成一第二 層間絕緣層16，且形成-用於限定-位元線接觸之第二光 I5圖木17。藉由將该第二光阻圖案”當做—姓刻光罩來選 擇性蚀刻該第二層間絕緣層16 ’從而形成一打開該插塞Η 之表面之位元線接觸孔1 8。 其j，形成一與該打開插塞15之表面相接觸之位元線接 ^基19且其後，藉由將一基於氮化物之硬式光罩21堆 疊在-由豸、氮化鎢或多晶矽製成之層2〇上，從而形成一 位元線24。 圖為4 tf &括该位元線24之半導體裝置之截面圖。 參照圖邡’形成一用於打開—SNC之插塞15表面之第三 光阻圖案22。其後，當卿性㈣該第：制絕緣層16時 將β光阻圖案22當做-餘刻光罩。從選擇性㈣該第二 85796-950921.doc 1278958 層間、纟巴緣層16 ’而形成儲存節點接觸孔23。 同寺万；形成SNC之LPC2製程之情況下，使用了典型SAC 程。因此，該儲存節點接觸孔23之一蝕刻剖面取得傾斜 血〖而开y成一通向該蝕刻剖面底部之較窄孔。因此，除該 典^ SAC製程之外，#該[⑽製程期間同時執行一濕式蚀 刻製程，從而避免接觸電阻之增加。因此，可保證一接觸 區域，即，一臨界尺寸（CD)。 F亥第與邊弟一層間絕緣層12與16 —般使用氧化 物層材料，例如，硼磷珍玻璃（BpsG)，並且對於該濕式姓 刻製程期間所使用之緩衝氧化物蝕刻劑（b〇幻或而言， β等材料具有較高蝕刻率。由於此所示之高蝕刻率，該第 一層間絕緣層12易於受到攻擊26。 二文名26 了導致忒儲存節點、位元線或其他導線短路， 因而降低該半導體裝置之性能。 圖3為一顯示由先前技術帶來之問題的圖表。 如圖所示，於形成用於產生該位元線24之間隔片（下文稱 為位元線間隔片）之氮化物層25之過程中，在對該第一層間 絕緣層12產生攻擊26之部份出現一空隙26。該空隙效應成 為造成該電極間短路並降低該等半導體裝置成品率之關鍵 因素。 避免發生攻擊26, 一種方法為於LPC1製程期間降低該第 一層間絕緣層12之CD。然而，由於難以獲取足夠空間以使 各裝置隔離並應用該SAC製程，通常不可能達到該預期結 果。 85796-950921.doc -10- I278958 進而，由於在儲存節點接觸之製程期間獲得該接觸之底 面CD之困難及該間隙填充性能之降低，因此 =' 捭士 p — μ & 骄用於 曰加位7L線寬度之方法應用至實際操作。 、 因而，需要開發一種技術，其能夠避免由於儲存節點接 · 觸製程期間所執行的濕式蝕刻而導致底層受到攻擊。 【發明内容】 · 因而，本發明之一目的在於提供一種製造半導體裝置之 · 方法，孩方法能夠避免由儲存節點接觸製程期間所執行的 濕式蚀刻而導致底層受到攻擊。 根據本發明之一態樣，提供一種製造半導體裝置之方法_ 其包括下列步驟：形成複數個第一插塞，該等複數個第 一插塞藉由穿過一第一層間絕緣層而得以與一基板相接觸 万、忒等第一插塞上形成一第二層間絕緣層；藉由選擇性 蝕刻4第—層間絕緣層，從而形成一與該等第一插塞中一 :插塞相接觸之導電圖案；以及藉由使用一乾式或濕式蝕 刻I私，選擇性蝕刻該第二絕緣層以形成一接觸孔，而得 以曝露出孩第一插塞中未與該導電圖案接觸之表面，其中 _ 毛為第層間絕緣層與該第二層間絕緣層之間形成一攻擊 障壁層從而在形成該接觸孔之濕式蝕刻製程期間，避免與 、弟插塞接觸之第一層間絕緣層受到攻擊。 根據本發明之另一態樣，亦提供一種製造半導體裝置之 万/ 其包括下列步騾：形成複數個第一插塞，該等複數 個第一插塞藉由穿過一第一層間絕緣層而得以與一基板相 接觸，於該等複數個第一插塞上形成一攻擊障壁層，以於 85796-950921.doc •11- 1278958 一濕式蚀刻製程期間避免該第一層間絕緣層受到攻擊；於 、文名障壁層上形成一第二層間絕緣層；形成一導電圖案 ’ M導電圖案藉由穿過該第二層間絕緣層而得以與該等複 弟插塞中一組插基相接觸，以及精由使用一乾式與 濕式蝕刻製程’選擇性蝕刻該第二層間絕緣層與該攻擊障 壁層以形成一接觸孔，而得以曝露出該第一插塞未與該導 電圖案接觸之表面。 根據本發明之另一態樣，亦提供一種製造一半導體裝置 之方法，其包括下列步騾··於一基板上相繼形成一第一層 屬、、、彖㈢/、攻擊障壁層，於一濕式蝕刻製程期間，該攻 a曰用於避免该第一層間絕緣層受到攻擊；形成複數 個插基，將該等複數個插塞的頂部與該攻擊障壁層一起平 〜、以插塞藉由穿過該攻擊障壁層與該第—層間絕緣層 # Λ基板相接觸；於包括該插塞之前述整個結構上 形成一弟二層間絕緣芦· 禮&门& 、、 @，形成一導电圖案，該導電圖案藉 由穿過該第二層間嗜缕屏 八“、細 n緣層而得以與該等複數個插塞之-部 分相接觸；以及葬士 μ θ 一乾式或濕式蝕刻製程，選擇性 蚀刻❹二層間絕緣層以形成 插塞中未與該導電圖案接觸之表面。而㈣曝路出- 【實施方式】 下文提供對一製造半導髀… 導體裝置能夠於儲存μ a 万/《詳細說明，該半 過程中防止底層受到:擊。要觸製程期間所執行的濕式姓刻 簡化圖示，在接爽
下來的本發明說明中也會使用圖】、2A 85796-950921.doc 12- 1278958 與2B ’並且在接下來的本發明說明中會使用相同的參考數 字來表示先前技術之相同構成元件。 圖1為-示意性顯示-包括—位元線與一字線之導電圖 案之平面圖。 如圖所示，以一個方向排列複數個閘電極，例如字線w/l ，並以與该字線W/L叉叉之方向排列複數個位元線b/l。藉 由一 LPC1製程首先形成複數個縱向插塞接觸（Lpc)。透過一 縱向插塞接觸（LPC)與一位元線接觸（BLC)之一，使一位元 線B/L接觸至一基板之主動區域（未圖示）。將該Lpc之部分 耦合至儲存節點接觸（SNC)從而形成儲存節點電容器。 參照圖2A至2B與圖4A至4D，其提供一種根據本發明第一 較佳實施例之製造半導體裝置之方法。圖2人至28為於圖i 所示之各線X-X’與Y-Y’之方向的截面圖。 參照圖2A，於一包含該半導體裝置之各種元件之基板1〇 上形成一閘電極11。更具體而言，該閘電極丨丨係由鎢或多 晶石夕之單層或堆疊層形成。於一該閘電極^與該基板10之 間之介面上形成一閘極絕緣層（未圖示於該閘電極U頂部 ，形成一基於氮化物之硬式光罩（未圖示），其具有一與一基 於氧化物之層間絕緣層不同之蝕刻選擇率，以於一自對位 接觸（SAC)製程期間保護該閘電極11，並於該sac製程期間 獲取一適當姓刻剖面。 此時’於0 · 1微米或〇 · 1微米以下之技術中，該閘電極之總 厚度範圍為約ΐοοοΑ至約5〇ooA，且該硬式光罩之總厚度範 圍為約1000A至約4000A。 85796-950921.doc -13- 1278958 其後，執行諸如一離子植入技術等技術從而於介於該閘 電極11之間的該基板1 〇部分上形成一雜質黏著層，如一源/ 汲極黏著，即主動層（未圖示）。 以該方式形成一用於一間隔片之基於氮化物之絕緣層 （下文稱為間隔片絕緣層），以包圍該閘電極丨丨之侧面。 然而，為方便起見，圖2A中未顯示此步騾。 參照圖2B，形成一第一層間絕緣層12，使其頂部平坦化 。此時，該第一層間絕緣層會使用具有一進階平坦化特性 之材料，如高密度電漿（HDP)、進階平坦化層（APL)、旋塗 式介電質（SOD)、硼磷矽玻璃（BPSG)、磷♦玻璃（pSG)或硼 碎玻璃（B SG)。通常，沈積該第一層間絕緣層12直至其達到 一約1000A至約10000A之厚度範圍。 繼續形成該第一層間絕緣層12，將一抗反射層（未圖示） ，尤其為一有機抗反射層塗佈於該第一層間絕緣層12之頂 邵。其後，將一光阻材料塗佈於該被塗佈之抗反射層上， 並使用一 KrF或ArF光源執行一微影蝕刻製程，從而形成一 用於形成LPC之第一光阻圖案13。 更具體而言，將該光阻材料以一預定厚度塗佈於該抗反 射層上。其後，藉由使用一諸如ArF之光源（未圖示）與一預 定標線（未圖示）來選擇性曝光該光阻材料之一預定部分，並 隨後執行一顯影製程以保留該曝光或未曝光部分。經由一 β 4製程以去除在執行後續蝕刻製程後所產生之殘留物， 藉此形成該第一光阻圖案13。 於塗佈該光阻材料之後，執行一附加製程，如電子束掃 85796-950921.doc -14- 1278958 或離子植入以加強該第-光阻圖案13對隨後之蚀刻製 程之对受性。 ’、後執4亍LPC1製程。意即，將該第一光阻圖案13當 1虫刻光軍’選擇性蝕刻該第-層間絕緣層12，且隨後 7成右干接觸孔14 ’而得以曝露出該基板丨^之表面。 參…、圖4A，經由一光阻帶製程將該第一光阻圖案13移除 且藉由μ /名製程以去除該接觸孔14内所存在的蝕刻殘 田物二其後由使用—多晶碎沈積或一選擇性蠢晶石夕增 長技術從而使一接觸材料與該接觸孔14接觸。其後，執行 化學機械研磨法（CMP)製程或一毯覆式蝕刻製程以形成 隔離插塞15。 其後，於包括該隔離插塞15之前述整個結構上形成一攻 擊障壁層30。此處，該攻擊障壁層3〇係用於在一 LpC2製程 期間所執行一濕式蝕刻之過程中，防止該第一層間絕緣層 12受到攻擊。因此，在形成該攻擊障壁層刈期間，會單獨 應用氮化矽層或氧氮化矽層，或組合使用該等兩層。與基 於氧化物之層面相比’該等氮化矽與氧氮化矽層對HF具有 更鬲蝕刻耐受性。較佳情況為，形成該攻擊障壁層3〇之厚 度範圍為約50A至約1000A。 參照圖4B，於前述結構上形成一第二層間絕緣層丨6。該 層間絶緣層16使用鄉鱗珍玻璃（BPSG)、低壓梦酸四乙酯 (LPTEOS)、硼矽玻璃(BSG)、磷矽玻璃(PSG)、電漿增強矽 酸四乙酯（PETEOS)、高密度電漿（HDP)、進階平坦化層 (APL)或旋塗式玻璃(SOG)，且具有一厚度範園為約100〇a 85796-950921.doc -15- 1278958 至約10000A。其後形成一限定一字線接觸之第二光阻圖案 。藉由使用該第二光阻圖案17作為一蝕刻光罩來選擇性 蚀刻該第二層間絕緣層16，從而形成一打開該插塞15之表 面的字線接觸孔1 8。
其後’形成一與該打開插塞15之表面相接觸之位元線接 觸插塞19。其後，相繼沈積一由鎢、氮化鎢、多晶金屬矽 化或多晶矽製成之一層20及一基於氮化物之硬式光罩21， 從而形成一位元線24。此處，該位元線24係由該閘電極U 所使用之相同材料製造，且該位元線24之厚度與該閘電極 11之厚度大體相同。 圖4C為一顯示一包括該位元線24之半導體裝置之截面圖 〇 參照圖4D ’形成一用於打開一儲存節點接觸之插塞1 5 (下文稱為儲存節點接觸插塞）之表面的第三光阻圖案2 2。其 後，當選擇性蝕刻該第二層間絕緣層16與該攻擊障壁層3〇 時，將該光阻圖案22當做一蝕刻光罩。從選擇性蝕刻該第 一層間絕緣層16與該攻擊障壁層3〇，而得以形成一儲存節 點接觸孔23。此製程稱為一 LPC2製程。 同時，於形成一儲存節點接觸之LPC2製程之情況下，使 用了典型SAC製程。因此，該儲存節點接觸孔23之一蝕刻 d面取得傾斜角，以形成通向該蝕刻剖面底部之一較窄孔 Q此，除該典型sac製程之外，於該lPC2製程期間同時 執仃一濕式蝕刻製程，從而避免接觸電阻增加。因此，可 能保證-接觸區域，gp，一臨界尺寸（cd)。 85796-950921.doc !278958 同時，該攻擊障壁層30係當作一蝕刻障壁，用於在該濕 式餘刻製程期間避免該第一絕緣層12受到攻擊。於實行該 濕式蚀刻製程之時，較佳應使用一緩衝氧化物姓刻劑（B〇E) 或稀釋之HF。尤其，該BOE應包括氨水與HF，其比率為約 · 50 · 1至約1000 : 1。藉由將H2C^HF以一約50 : i至約1〇〇〇 · :1之比率混合而獲得該稀釋之HF。 _ 以上濕式蝕刻製程為一應用該典型SAc製程之方法之蝕 刻製程。使用一包括一高碳比並誘導大量聚合體（如c3f8、 C4F8、C5F8、C4F6、C3F3或C2F4)之一第一蝕刻氣體，以形成 _ 孩基於氧化物之第二層間絕緣層16與基於氮化物之層面， 其一者均具有一高蚀刻選擇值。 同樣，將該氣體（如chf3、C2HF5、CH2F2、或CH3F)當做 一第二蝕刻氣體，以藉由增加一蝕刻製程範圍與高蝕刻選 擇率從而確保可靠蝕刻製程。 同樣用於藉由穩定電漿並增強一噴濺效果以改進蝕刻 亭止力此之第一 |虫刻氣體為惰性氣體，諸如、Ar、
Kr 或 Xe。 同時，可將該第一餘刻氣體至該第三蚀刻&體混合以當 做-蝕刻氣體，且亦可將CxIiyFz添加至該第一蝕刻氣體從 而確㈣製程範圍’其中，x、y、z大於或等於2。 於第-較佳實施例中，於執行該濕式蝕刻製程過程中， 在《後所形成的攻擊障壁層斯方止該底部絕緣層 受到攻擊。 圖5A至5E為根據本發明第二較佳實施例之半導體裝置 85796-950921.doc 17- 1278958 之截面圖。 簡化圖示’本發明第二較佳實施例之圖式中也會使用先 前技術之圖1與2A，且本發明第二較佳實施例中與先前技術 中相同的構成元件表示為相同的參考數字。 參照圖2A，於一包含一半導體裝置各種元件之基板10上 形成W私極11。其後藉由針對介於該閑電極i i之間的該 基板1〇部分執行一離子植入技術，從而形成-主動區域（未 圖示）。 參照圖5A，形成一頂部平坦化之第―層間絕緣層…繼 續形成該第一層間絕緣層12，於其上形成一攻擊障壁層％ 。在- LPC2製程期間執行濕式姓刻以獲得—接觸過程中 ’該攻擊障壁層3G係料避免沿—插塞15之橫侧而使該第 一層間絕緣層12受到攻擊。 因此，藉單獨使用氮化碎層Μ氮化碎層或藉由結合 該等兩層從而形成該攻擊障壁層。此處，與基於氧化物之 層面相比4等兩層面具有一對HF較高之蝕刻耐受性。較 佳情況為，該攻擊障壁層3〇具有一約5〇A至約ι〇〇〇Α之厚度 範圍。 繼續形成該第一層間絕緣層12，將一抗反射層（未圖示） 尤其為一有機柷反射防護層塗佈於該第一層間絕緣層12 之頂^ °其後’將一光阻劑塗佈於該塗佈的抗反射層，並 使用一KrF或ArF光源執行一微影蝕刻製程，從而形成一用 於形成一縱向插塞接觸（LPC)之第一光阻圖案13。 忒第光阻圖案13形成製程之進展與該第一較佳實施例 85796-950921.doc 1278958 中斤ϋ之I程相同。因此，將省略對該第一光阻圖案u形 成之詳細敘述。 ’、後執行— LPCl製程。意即，將該第一光阻圖案13當 做一1虫刻光罩，選擇性㈣該第-層間絕緣層12與該攻擊 障壁層30以形成一接觸孔14，而得以曝露出該基板⑺之表 面。 參照圖5B，經由一光阻帶製程將該第一光阻圖案13移除 ，並經由一清潔製程以去除該接觸孔14内所存在的蝕刻殘 留物。其後，藉由使用一多晶矽沈積或一選擇性磊晶矽增 長技術從而使一接觸材料與該接觸孔14接觸。其後，執行 化學機械研磨法（CMP)製程或一毯覆式蚀刻製程以形成 隔離插塞15。此時，較佳應使該插塞15與該攻擊障壁層3〇 一起平坦化。 參照圖5C，藉由使用硼磷矽玻璃（BPSG)、低壓矽酸四乙 酯（LPTEOS)、硼矽玻璃（BSG)、磷矽玻璃（PSG)、電漿增強 矽酸四乙酯（PETEOS)、高密度電漿（HDP)、進階平坦化層 (APL)或旋塗式玻璃（SOG)，於包括該插塞15之前述整個結 構上形成一第二層間絕緣層16。此時，該第二層間絕緣層 16具有一約為1000A至約10000A之厚度範圍。其後形成一用 於限定一字線接觸之第二光阻圖案17。藉由使用該第二光 阻圖案17作為一蝕刻光罩來選擇性蝕刻該第二層間絕緣層 1 6以形成一字線接觸孔1 8，而得以曝露出該插塞丨5之表 面。 參照圖5D，形成一與該打開插塞15之表面相接觸之位元 85796-950921.doc -19- 1278958 線接觸插塞19 〇戈你 1 ^ 卉後，相繼沈積一由鎢、氮化鎢、多晶今 屬矽化或多晶矽製成、旺 ^ 灰成 < 層面20及一基於氮化物之硬式光罩 21，仗而形成—位元線24。於此，該位元線24係由該閘電 〃所使用〈相同材料製造，且該位元線24之厚度與該閘 電極11之厚度大體相同。 3圖所7F，形成該字線24之後，執行一 製程。意即 成用於打開一儲存節點接觸之該插塞15(下文稱為儲 存即:占接觸插塞表面的第三光阻圖案22。其後當選擇性 1虫刻Θ第一層間絕緣層16時，將該光阻圖案22當做-领刻 光罩°從選擇性银刻該第二層間絕緣層16，而得以形成一 儲存節點接觸孔23。 同，，於形成一 SNC之LPC2製程之情況下，使用了典型 口因此’違儲存節點接觸孔23之一蚀刻剖面取得 斜角以形成通向該蝕刻剖面底部之一較窄孔。因此 除孩典型SAC製程之外，於該Lpc2製程期間同時執行一 濕式姓刻製程，從而避免接觸電阻增加。因此，可能保證 一接觸區域，即，一臨界尺寸（CD)。 同時，該攻擊障壁層3〇係當作一蝕刻障壁，用於在該濕 式餘刻製程期間避免該第一絕緣層12受到攻擊。於實行該 濕式蝕刻製程之時，較佳應使用一緩衝氧化物蝕刻劑（BOE) 或稀釋（HF。尤其’該B〇E應包括氨水與册，其比率為約 5〇 · 1至約1〇〇〇 : i。藉由將112〇與1^以一約5〇 : i至約ι〇〇〇 ·· 1之比率混合而獲得該稀釋之HF。 以上濕式蝕刻製程為一應用該典型SAC製程之方法之蝕 85796-950921 .doc -20- 1278958 刻製程。使用一包括一高碳比並導致大量聚合體（如GF8、 4^8 、C4F6或CJ3)之第一 |虫刻氣體，以形成該基於 氧化物之第二層間絕緣層16及基於氮化物之層面，其二者 均具有一高银刻選擇值。 同樣，將該諸如CHF3、QHF5、CH2F2、或CH3F之氣體當 做第一蝕刻氣體，以藉由增加一蝕刻製程範圍與高蝕刻 · 選擇值從而確保可靠蝕刻製程。 同樣，用於藉由穩定電漿並增強一噴濺效應以改進蝕刻 停止功能之第三蝕刻氣體為惰性氣體，諸如He、Ne、Ar、 φ Kr或 Xe 〇 同時，可將該第一至該第三蝕刻氣體混合以當做 孔祖，且亦可將CxHyFz添加至該第一蝕刻氣體從而確保該 製程範圍’其中’ X、y、z大於或等於2。 於第二較佳實施例中’由於會將在LPC1製程之後所形成 —的攻擊障壁層30與該插塞15—起平坦化，因而能夠於執行 孩濕式蚀刻製程之過程中避免該底部絕緣層受到攻擊。 該第-與該第二較佳實施例顯示於插塞之形成後，形成 =外之基於氮化物之攻擊障壁層，以於執行該增加與該 插塞底面之一接觸區之濕式㈣製程之 低絕緣層之攻擊。自Μ _職季义 #自此效應’可確保一開口部分，從而以 有效万式增加半導體裝置之良率。 :管已就特定較佳實施例說明了本發明， ㈣可對該等實施例進行多種變㈣㈣，而 = 下申請專利範圍所定義的本發明範圍。 由 85796-950921.doc 21- 1278958 【圖式簡單說明】 &由以下結合附圖對較佳實施例之說明，吾人將瞭解本 發明之上述及其他目的與特性，其中： 圖1為一平面圖，其示意性顯示一根據先前技術包括一字 線及一位元線之半導體裝置的導電圖案； 圖2A至2F為於圖1所示之各線χ-χ，與γ_γ，之方向之該半 導體裝置的截面圖； 圖3為一顯示由先前技術所帶來之問題的圖表； 圖4Α至4D為顯示一種根據本發明第一較佳實施例之製 造半導體裝置之方法的截面圖；以及 圖5Α至5Ε為顯示一種根據本發明筮一# ^ 、、 知明罘一較佳實施例之製 1^半導體裝置之方法的截面圖。 【圖式代表符號說明】 10 基板 11 閘電極 11， 絕緣層 12 第一間層絕緣層 13 第一光阻圖案 14 接觸孔 15 隔離插塞 16 第二間層絕緣層 17 弟—先阻圖案 18 字線接觸孔 19 位元線接觸插塞 85796-950921.doc -22- 1278958 20 層 21 硬式光罩 22 第三光阻圖案 23 儲存節點接觸孔 24 位元線 25 氮化物層 26 攻擊 30 攻擊障壁層 •23- 85796-950921.doc

Claims (1)

1278958 拾、申請專利範園： 1. 一 ^ f . y、 下列步驟： 元成複數個弟-插塞，該等 -第-層間絕緣層從而得以形成複二插= 觸之第一插塞； /、 土板相接 於該等第一插塞上形成一第二層間絕緣層； 藉由選擇性蝕刻該第二層間絕緣層，從而形成一與該 等第一插塞中一組插塞之導電圖案；及 Λ 藉由使用一乾式或濕式蝕刻製程，選擇性蝕刻該第二 絕緣層以形成一接觸孔，而得以曝露出該第一插塞中未 與該導電圖案接觸之表面， 其中於該第一層間絕緣層與該第二層間絕緣層之間 形成一攻擊障壁層，藉此於形成該接觸孔之濕式蝕刻製 程期間避免與該第一插塞接觸的該第一層間絕緣層受 到攻擊。 2.如申請專利範圍第1項之方法，其中形成該等複數個第一 插塞之步驟還包括下列步騾： 將該第一層間絕緣層沈積於基板上； 於該第一層間絕緣層上形成該攻擊障壁層； 選擇性蝕刻該攻擊障壁層與該第一層間絕緣層，而得 以曝i备出將該基板之一部分； 沈積一材料，用於形成與該基板曝露部分相接觸之該 第一插塞； 去除該第一插塞之部分材料，直至曝露該攻擊障壁層 85796-950921.doc 1278958 以形成隔離的第一插塞。 3.如申清專利範圍第丨頊之方法，其中於形成該第一插塞之 步驟後形成該攻擊障壁層，並於形成該接觸孔之步驟中 蝕刻該第二層間絕緣層與該攻擊障壁層。 如申叫專利範圍第丨項之方法，其中於形成該接觸孔之步 驟中，執行讀乾式蝕刻製程以提供一傾斜蝕刻剖面，且 其後執行一濕式蝕刻製程以獲得一垂直蝕刻剖面。 .如申印專利範圍第丨項之方法，其中該攻擊障壁層包括選 自一氮化矽層與一氧氮化矽層之至少任一層。 6·如申4專利範圍第丨項之方法，其中該攻擊障壁層的厚度 範圍為約50A至約1000A。 如申叫專利範圍第i項之方法，其中該濕式蝕刻製程使用 了 一緩衝氧化物蝕刻劑，其包括比率為約50: i至約1000 • 1芡氨水與HF，或以一約50 : i至約1〇〇〇 : i之比率用 H20稀釋之HF。 •如申請專利範圍第α之方法，其還包括形成複數個第二 插塞=步驟，每-第二插塞都與藉由該接觸孔所曝露$ 每一第一插塞相接觸。 9·如^專㈣圍第"之方法’其中該第二插塞還包括一 餘存卽點接觸插塞。 10·-種製造半導體裝置之方法，其包括下列步驟. 形成複數個第一插塞，該等複數 一楚威口卑插塞精由穿過 弟一層間絕緣層從而得以形成複數個盎 觸之第一插塞； /、基板相接 85796-950921.doc -2- 1278958 於咸等複數個第-插塞上形成一攻擊障壁層，以於一 减式蝕刻製程期間避免該第一層間絕緣層受到攻擊； 於該攻擊障壁層上形成一第二層間絕緣層； 形成導包圖案，孩導電圖案藉由穿過該第二層間絕 緣層而得以與該等複數個第一插塞中一組插塞相接觸 :以及 藉由使用-乾式與濕式蝕刻製程，選擇性蝕刻該第二 層間絕緣層以形成一接觸孔，而得以曝露出該第一插塞 中未與該導電圖案接觸之表面。 馨 U.如申請專㈣圍第H)項之方法，其中於形成該接觸孔之 步驟中’該乾式姓刻製程提供一傾斜姓刻剖面，且其後 執行一濕式蝕刻製程以獲得一垂直蝕刻剖面。 如申請專利範圍第10項之方法’其中實際上該等複數個 第一插塞與該第一層間絕緣層係一起平坦化。 13.如申請專利範圍第10項之方法，其中該攻擊障壁層包括 選自一氮化矽層與一氧氮化矽層之至少任一層。 —種製造半導體裝置之方法，其包括下列步驟： 籲 於一基板上相繼形成一第一層間絕緣層與一攻擊障 壁層，於一濕式蚀刻製程期間，該攻擊障壁層用於避免 該第一層間絕緣層受到攻擊； 形成複數個插塞，將該等複數個插塞的頂部與該攻擊 障壁層一起平坦化，該插塞藉由穿過該攻擊障壁層與該 第一層間絕緣層而得以與該基板相接觸； 於包括該插塞之前述整個結構上形成一第二層間絕 85796-950921.doc 1278958 緣層； 緩展：導電圖案，該導電圖案藉由穿過該第二層間絕 、二而仵以與該等複數個插塞之—部分相接觸，·及 _ Γ由使用—乾式或濕式㈣製程來選擇性關該第 «間”‘邑緣層以形成一接觸孔，而得以曝露出該插塞中 未與該導電圖案接觸之表面。 15.如申請專利範圍第14項之方法，其中於形成該接觸孔之 步驟中’根據—自對位接觸（SAC)製程之該乾式蚀刻製 程來提供一傾斜蝕刻剖面，且其後執行-濕式蝕刻製程 以曝露該插塞之一表面。 嚎申μ專利範圍第14項之方法，其中該攻擊障壁層包括 選自一氮化矽層與一氧氮化矽層之至少任一層。 17·如申請專利範圍第丨項之方法，其中該第一層間絕緣層及 遠第二層間絕緣層為基於氧化物之層面。 18·如申請專利範圍第17項之方法，其中該第一層間絕緣層 使用了硼磷矽玻璃（BPSG)、磷矽玻璃（psG)、硼矽玻璃 (BSG)、南密度電漿（HDP)、進階平坦化層（APL)或旋塗 式介電質（SOD)，且該第二層間絕緣層使用了硼磷矽玻 璃（BPSG)、低壓矽酸四乙酯（LPTE〇s)、硼矽玻璃（BSG) 、磷矽玻璃（PSG)、電漿增強矽酸四乙酯（pETEOS)、高 密度電漿（HDP)、進階平坦化層（APL)或旋塗式玻璃 (SOG) 〇 85796-950921.doc 1278958 染、指定代表圖： (一) 本案指定代表圖為：第（4D )圖。 (二) 本代表圖之元件代表符號簡單說明： 10 基板 11 閘電極 11， 絕緣層 12 第一間層絕緣層 15 隔離插塞 16 第二間層絕緣層 19 位元線接觸插塞 20 層 21 硬式光罩 22 第三光阻圖案 23 儲存節點接觸孔 24 位元線 30 攻擊障壁層 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 85796-950921.doc
TW092114919A 2002-06-03 2003-06-02 Method for fabricating semiconductor device TWI278958B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0030996A KR100527401B1 (ko) 2002-06-03 2002-06-03 반도체소자 제조방법
KR10-2002-0037226A KR100494649B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
TW200406867A TW200406867A (en) 2004-05-01
TWI278958B true TWI278958B (en) 2007-04-11

Family

ID=30117532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092114919A TWI278958B (en) 2002-06-03 2003-06-02 Method for fabricating semiconductor device

Country Status (4)

Country Link
US (1) US6852592B2 (zh)
JP (1) JP4530624B2 (zh)
CN (1) CN1287431C (zh)
TW (1) TWI278958B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691253B2 (en) * 2002-03-27 2010-04-06 Ars Usa Llc Method and apparatus for decontamination of fluid
KR100587635B1 (ko) * 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
JP2005236062A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
KR100571655B1 (ko) * 2004-06-23 2006-04-17 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
KR100649972B1 (ko) * 2005-06-10 2006-11-27 주식회사 하이닉스반도체 반도체소자의 금속배선 제조 방법
KR100709433B1 (ko) 2005-06-23 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7435681B2 (en) * 2006-05-09 2008-10-14 Macronix International Co., Ltd. Methods of etching stacks having metal layers and hard mask layers
US7558454B2 (en) * 2006-05-22 2009-07-07 Nexans Optical fiber cable and method for making the same
KR101026384B1 (ko) * 2008-12-26 2011-04-07 주식회사 하이닉스반도체 반도체 소자의 배선을 절연시키는 방법
CN102487040A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 通孔形成方法
US11488859B2 (en) * 2019-12-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0126801B1 (ko) * 1993-12-22 1998-04-02 김광호 반도체 장치의 배선 형성방법
JP3677755B2 (ja) * 1995-09-26 2005-08-03 富士通株式会社 半導体装置及びその製造方法
US5731236A (en) * 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100356136B1 (ko) * 1999-12-23 2002-10-19 동부전자 주식회사 반도체 장치 제조 방법
KR100386110B1 (ko) * 2000-11-29 2003-06-02 삼성전자주식회사 반도체 소자의 콘택홀 형성 방법
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US6852592B2 (en) 2005-02-08
JP4530624B2 (ja) 2010-08-25
TW200406867A (en) 2004-05-01
JP2004015058A (ja) 2004-01-15
CN1287431C (zh) 2006-11-29
US20040009656A1 (en) 2004-01-15
CN1489187A (zh) 2004-04-14

Similar Documents

Publication Publication Date Title
TWI281231B (en) Method for forming storage node of capacitor in semiconductor device
TWI278958B (en) Method for fabricating semiconductor device
TWI312554B (en) Method for fabricating semiconductor device having capacitor
KR101087880B1 (ko) 반도체 소자의 제조방법
KR100616499B1 (ko) 반도체소자 제조 방법
US20090023285A1 (en) Method of forming contact of semiconductor device
KR100576463B1 (ko) 반도체소자의 콘택 형성방법
US7179744B2 (en) Method for fabricating semiconductor device
US6861327B2 (en) Method for manufacturing gate spacer for self-aligned contact
KR100843941B1 (ko) 반도체 소자의 제조방법
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR101001152B1 (ko) 반도체소자 제조 방법
KR101073123B1 (ko) 반도체소자 제조 방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR100895374B1 (ko) 반도체 소자의 제조 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR101024814B1 (ko) 반도체 소자 형성 방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
US20090130841A1 (en) Method for forming contact in semiconductor device
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
KR100875658B1 (ko) 반도체소자 제조방법
KR100843869B1 (ko) 반도체 소자의 제조 방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR20080060385A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees