DE102020108091A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020108091A1
DE102020108091A1 DE102020108091.3A DE102020108091A DE102020108091A1 DE 102020108091 A1 DE102020108091 A1 DE 102020108091A1 DE 102020108091 A DE102020108091 A DE 102020108091A DE 102020108091 A1 DE102020108091 A1 DE 102020108091A1
Authority
DE
Germany
Prior art keywords
region
substrate
gate electrodes
semiconductor device
dummy channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020108091.3A
Other languages
English (en)
Inventor
Jihye Kim
Jaehoon Lee
Jiyoung Kim
Bongtae Park
Jaejoo Shim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020108091A1 publication Critical patent/DE102020108091A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst ein Substrat mit einer leitfähigen Region und einer isolierenden Region; Gate-Elektroden mit Sub-Gate-Elektroden, die voneinander beabstandet und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats gestapelt sind und sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, und Gate-Verbindern, welche die auf derselben Ebene angeordneten Sub-Gate-Elektroden verbinden; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich in der leitfähigen Region des Substrats erstrecken; und eine erste Dummy-Kanalstruktur, die durch die Gate-Elektroden hindurch verläuft und sich in den Isolierregion des Substrats erstreckt und neben mindestens einer Seite der Gate-Verbinder in einer dritten Richtung senkrecht zu der ersten und der zweiten Richtung angeordnet ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG(EN)
  • Diese Anmeldung beansprucht die Priorität unter 35 U.S.C. § 119 der am 2. August 2019 beim Koreanischen Amt für geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2019-0094345 , deren Offenbarung hiermit durch Verweis in vollem Umfang in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts betreffen eine Halbleitervorrichtung.
  • Es besteht eine Nachfrage nach Halbleitervorrichtungen mit reduziertem Volumen und der Fähigkeit, Daten mit hoher Kapazität zu verarbeiten. Um dieser Nachfrage gerecht zu werden, wurde entsprechend die Integrationsdichte der in Halbleitervorrichtungen enthaltenen Halbleiterelemente erhöht. Als ein Verfahren zur Steigerung der Integrationsdichte von Halbleitervorrichtungen wurde eine Halbleitervorrichtung mit einer vertikalen Transistorstruktur anstelle einer allgemeinen planaren Transistorstruktur vorgeschlagen.
  • KURZDARSTELLUNG
  • Eine beispielhafte Ausführungsform des vorliegenden erfinderischen Konzepts ist die Bereitstellung einer Halbleitervorrichtung mit verbesserter Zuverlässigkeit.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts umfasst eine Halbleitervorrichtung ein Substrat mit einer ersten und einer zweiten Region; Gate-Elektroden, die voneinander beabstandet und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats in der ersten Region gestapelt sind, sich in einer zweiten Richtung senkrecht zur ersten Richtung um unterschiedliche Längen in der zweiten Region erstrecken, und mindestens eine Masseauswahl-Gate-Elektrode, Speicherzellen-Gate-Elektroden, und mindestens eine String-Auswahl-Gate-Elektrode umfassen, die in dieser Reihenfolge von dem Substrat aus gestapelt sind; erste Trennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung in der ersten und der zweiten Region erstrecken, und in einer dritten Richtung senkrecht zu der ersten und der zweiten Richtung voneinander beabstandet sind; zweite Trennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung zwischen den ersten Trennungsregionen erstrecken, und in der zweiten Richtung in der zweiten Region voneinander beabstandet sind; eine untere Trennungsregion, die durch die mindestens eine Masseauswahl-Gate-Elektrode zwischen den zweiten Trennungsregionen hindurch verläuft und die mindestens eine Masseauswahl-Gate-Elektrode zusammen mit den zweiten Trennungsregionen trennt; eine Substratisolierschicht, die in dem Substrat zwischen den ersten Trennungsregionen und den zweiten Trennungsregionen in der zweiten Region angeordnet ist; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich senkrecht zu dem Substrat in der ersten Region erstrecken; und eine erste Dummy-Kanalstruktur, die durch die Gate-Elektroden und die Substratisolierschicht hindurch verläuft und sich senkrecht zu dem Substrat auf einer Außenseite der unteren Trennungsregion in der dritten Richtung erstreckt.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts umfassts eine Halbleitervorrichtung ein Substrat mit einer leitfähigen Region und einer isolierenden Region; Gate-Elektroden mit Sub-Gate-Elektroden, die voneinander beabstandet und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats gestapelt sind und sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, und Gate-Verbindern, welche die auf derselben Ebene angeordneten Sub-Gate-Elektroden verbinden; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich in der leitfähigen Region des Substrats erstrecken; und eine erste Dummy-Kanalstruktur, die durch die Gate-Elektroden hindurch verläuft und sich in den Isolierregion des Substrats erstreckt und neben mindestens einer Seite der Gate-Verbinder in einer dritten Richtung senkrecht zu der ersten und der zweiten Richtung angeordnet ist.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts umfasst eine Halbleitervorrichtung ein Substrat mit einer ersten und einer zweiten Region; Gate-Elektroden, die voneinander beabstandet sind und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats in der ersten Region gestapelt sind, und sich in einer zweiten Richtung senkrecht zu der ersten Richtung um unterschiedliche Längen erstrecken und Pad-Regionen in der zweiten Region bereitstellen; Penetrationstrennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung in der ersten und der zweiten Region erstrecken, und in der zweiten Richtung in der zweiten Region voneinander beabstandet sind; eine untere Trennungsregion, die durch mindestens eine Gate-Elektrode hindurch verläuft und eine unterste Gate-Elektrode zwischen den Penetrationstrennungsregionen umfasst; eine Substratisolierschicht, die in einem Abschnitt des Substrats in der zweiten Region angeordnet ist; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich senkrecht zu dem Substrat in der ersten Region erstrecken; und Dummy-Kanalstrukturen, die durch die Gate-Elektroden und mindestens Abschnitte der Substratisolierschicht hindurch verlaufen und sich senkrecht zu dem Substrat in der zweiten Region erstrecken, und eine erste Dummy-Kanalstruktur umfassen, die neben der unteren Trennungsregion um die untere Trennungsregion herum angeordnet ist, und zweite Dummy-Kanalstrukturen umfassen, die in einem regelmäßigen Muster in den Pad-Regionen der Gate-Elektroden angeordnet sind.
  • Figurenliste
  • Die obigen sowie weitere Aspekte, Merkmale und Vorteile des vorliegenden erfinderischen Konzepts werden anhand der folgenden detaillierten Beschreibung, wenn sie in Verbindung mit den begleitenden Zeichnungen gelesen wird, besser verständlich, wobei in den Zeichnungen Folgendes dargestellt ist:
    • 1 ist ein Blockschaubild, das eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 2 ist ein Ersatzschaltbild, das ein Zellarray einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 3A bis 3C sind Draufsichten, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 4A bis 4C sind Querschnittsschaubilder, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 5A bis 6B sind Draufsichten und Querschnittsschaubilder, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 7A und 7B sind Draufsichten, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 8 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 9 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 10A und 10B sind Draufsichten, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 11 ist ein Querschnittsschaubild, das eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht; und
    • 12A bis 16B sind Draufsichten und Querschnittsschaubilder, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • Im Weiteren werden Ausführungsformen des vorliegenden erfinderischen Konzepts unter Bezug auf die beigefügten Zeichnungen wie folgt beschrieben. In den Zeichnungen können die Größe und die relativen Größen von Schichten und Regionen aus Gründen der Klarheit vergrößert dargestellt sein. Gleiche Bezugszeichen beziehen sich stets auf gleiche Elemente. Obwohl die verschiedenen Figuren Variationen beispielhafter Ausführungsformen zeigen, sollen sich diese Figuren nicht unbedingt gegenseitig ausschließen. Vielmehr können, wie aus dem Kontext der folgenden ausführlichen Beschreibung hervorgeht, bestimmte Merkmale, die in verschiedenen Figuren dargestellt und beschrieben werden, mit anderen Merkmalen aus anderen Figuren kombiniert werden, um verschiedene Ausführungsformen zu erhalten, wenn man die Figuren und ihre Beschreibung als Ganzes betrachtet.
  • 1 ist ein Blockschaubild, das eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Wie in 1 gezeigt, kann eine Halbleitervorrichtung 10 ein Speicherzellen-Array 20 und einen Peripherieschaltkreis 30 umfassen. Der Peripherieschaltkreis 30 kann einen Reihendecodierer 32, einen Seitenpuffer 34, einen Eingabe- und Ausgabepuffer 35, eine Steuerungslogik 36 und einen Spannungsgenerator 37 umfassen.
  • 2 ist ein Ersatzschaltbild, das ein Zellarray einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Wie in 2 zu sehen, kann ein Speicherzellen-Array 20 mehrere Speicherzellen-Strings S umfassen, die jeweils Speicherzellen (Memory Cells) MC, die miteinander in Reihe geschaltet sind, sowie einen Masseauswahltransistor (Ground Select Transistor) GST und String-Auswahltransistoren (String Select Transistors) SST1 und SST2, die mit beiden Enden der Speicherzellen MC in Reihe geschaltet sind, umfassen. Die mehreren Speicherzellen-Strings S können jeweils mit Bitleitungen BL0 bis BL2 parallel geschaltet werden. Die mehreren Speicherzellen-Strings S können gemeinsam mit einer gemeinsamen Source-Leitung (Common Source Line) CSL verbunden werden. Dementsprechend können die mehreren Speicherzellen-Strings S zwischen den mehreren Bitleitungen BL0 bis BL2 und einer einzigen gemeinsamen Source-Leitung CSL angeordnet werden. In einer beispielhaften Ausführungsform können mehrere der gemeinsamen Source-Leitungen CSL zweidimensional angeordnet sein.
  • Das Speicherzellen-Array 20 kann des Weiteren eine Masseauswahlleitung (Ground Select Line) GSL, die mit den Masseauswahltransistoren GST jedes Speicherzellen-Strings S verbunden ist, und mehrere Wortleitungen WL0 ... WLn-1, WLn, die mit Speicherzellen MC der Speicherzellen-Strings S verbunden sind, umfassen. Zusätzlich kann eine Dummy-Wortleitung (Dummy Word Line) DWL unter den String-Auswahlleitungen SSL1 angeordnet werden (zum Beispiel String-Auswahlleitungen SSL1_1, SSL1_2 und SSL1_3) und kann mit den Speicherzellen MC unmittelbar unter den String-Auswahltransistoren SST1 in den Speicherzellen-Strings S verbunden sein. In einigen Ausführungsformen kann die Speicherzelle MC unmittelbar unter dem String-Auswahltransistor SST1 in einem gegebenen Speicherzellen-String S eine Dummy-Speicherzelle sein.
  • 3A bis 3C sind Draufsichten, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. 3B veranschaulicht die in 3A veranschaulichte Region „R“, und 3C veranschaulicht nur eine einzelne Speicher-Gate-Elektrode 130M in der Region „R“. In 3A und 3B sind im Interesse einer einfacheren Beschreibung nur Hauptelemente einer Halbleitervorrichtung 100 veranschaulicht.
  • 4A bis 4C sind Querschnittsschaubilder, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. 4A, 4B und 4C veranschaulichen Querschnittsflächen entlang der Linien I-I', II-II' bzw. III-III' in 3A.
  • Wie in 3A bis 4C gezeigt, kann die Halbleitervorrichtung 100 umfassen: ein Substrat 101 mit einer ersten Region A und einer zweiten Region B, eine Substratisolierschicht 110, die in dem Substrat 101 in der zweiten Region B angeordnet ist, Gate-Elektroden 130, die auf dem Substrat 101 gestapelt sind, Kanalstrukturen (Channel Structures) CH und Dummy-Kanalstrukturen (Dummy Channel Structures) DCH, die durch die Gate-Elektroden 130 hindurch verlaufen, erste und zweite Trennungsregionen MS1, MS2a und MS2b, die durch die Gate-Elektroden 130 hindurch verlaufen, obere Trennungsregionen SS, die durch einen Abschnitt der in einem obersten Abschnitt angeordneten Gate-Elektroden 130 hindurch verlaufen, und eine untere Trennungsregion GS, die durch einen Abschnitt mindestens einer in einem untersten Abschnitt angeordneten Gate-Elektrode 130 hindurch verläuft. Die Kanalstrukturen CH können eine Kanalschicht 140, eine Gate-Dielektrikumschicht 145, eine Kanalisolierschicht 150 und ein Kanalpad 155 umfassen. Die Halbleitervorrichtung 100 kann des Weiteren Zwischenschicht-Isolierschichten 120 umfassen, die abwechselnd mit den Gate-Elektroden 130 auf dem Substrat 101 gestapelt sind, und eine Zellenregion-Isolierschicht 190 auf den Zwischenschicht-Isolierschichten 120 und den Gate-Elektroden 130 umfassen.
  • In einer ersten Region A des Substrats 101 können die Gate-Elektroden 130 vertikal gestapelt sein und können die Kanalstrukturen CH angeordnet sein. Die erste Region A kann dem in 1 veranschaulichten Speicherzellen-Array 20 entsprechen. In einer zweiten Region B können sich die Gate-Elektroden 130 um unterschiedliche Längen erstrecken und können die Dummy-Kanalstrukturen DCH angeordnet sein. Die zweite Region B kann das Speicherzellen-Array 20 elektrisch mit dem Peripherieschaltkreis 30 verbinden, wie in 1 veranschaulicht. Die zweite Region B kann an mindestens einem Ende der ersten Region A in mindestens einer Richtung, zum Beispiel in einer x-Richtung , angeordnet sein. Beispielsweise kann die zweite Region B in mindestens einer Richtung neben der ersten Region A angeordnet sein.
  • Das Substrat 101 kann eine Oberseite aufweisen, die sich in einer x-Richtung und einer y-Richtung erstreckt. Das Substrat 101 kann ein Halbleitermaterial umfassen, wie zum Beispiel einen Halbleiter der Gruppe IV, einen Verbundhalbleiter der Gruppen III-V, oder einen Verbundhalbleiter der Gruppen II-VI. Ein Halbleiter der Gruppe IV kann zum Beispiel Silizium, Germanium oder Silizium-Germanium umfassen. Das Substrat 101 kann als Volumenwafer oder als Epitaxieschicht bereitgestellt werden.
  • Eine Substratisolierschicht 110 kann in dem Substrat 101 in der zweiten Region B des Substrats 101 angeordnet sein. Wie in 3A und 3B veranschaulicht, kann die Substratisolierschicht 110 zwischen den ersten Trennungsregionen MS1, den zweiten mittigen Trennungsregionen MS2a, der unteren Trennungsregion GS und den zweiten Hilfstrennungsregionen MS2b angeordnet sein. Die Substratisolierschicht 110 braucht sich nicht bis zu einer Abstandsregion zwischen den zweiten mittigen Trennungsregionen MS2a entlang der x-Richtung zu erstrecken. Die Substratisolierschicht 110 kann sich bis zu einem Abschnitt der Abstandsregionen zwischen den zweiten Hilfstrennungsregionen MS2b entlang der x-Richtung erstrecken (zum Beispiel eine Abstandsregion zwischen benachbarten der zweiten Hilfstrennungsregionen MS2b, die der ersten Region A am nächsten liegen), und die Substratisolierschicht 110 braucht sich nicht bis zu den anderen Abstandsregionen zu erstrecken. Alternativ kann sich in beispielhaften Ausführungen die Substratisolierschicht 110 zu allen Abstandsregionen zwischen den zweiten Hilfstrennungsregionen MS2b entlang der x-Richtung erstrecken.
  • Die Substratisolierschicht 110 kann zum Beispiel durch einen Flachgrabenisolationsprozess (Shallow Trench Isolation, STI) gebildet werden. Die Substratisolierschicht 110 kann sich von einer Oberseite des Substrats 101 bis zu einer bestimmten Tiefe in das Substrat 101 hinein erstrecken. Die Substratisolierschicht 110 kann aus einem isolierenden Material gebildet werden und kann zum Beispiel Oxid, Nitrid oder Kombinationen davon umfassen. Die Substratisolierschicht 110 kann auch so beschrieben werden, dass sie in einer Isolierregion des Substrats 101 enthalten ist, und in diesem Fall kann das Substrat 101 eine Isolierregion, die der Substratisolierschicht 110 entspricht, und eine leitfähige Region, die durch eine Halbleiterregion gebildet wird, umfassen.
  • Die Gate-Elektroden 130 können voneinander beabstandet und senkrecht auf der ersten Region A gestapelt sein, und können sich um unterschiedliche Längen von der ersten Region A zu der zweiten Region B erstrecken. Die Gate-Elektroden 130 können eine Masseauswahl-Gate-Elektrode 130G, die in einem Gate des Masseauswahltransistors GST enthalten ist, Speicherzellen-Gate-Elektroden 130M, die in mehreren Speicherzellen MC enthalten sind, und String-Auswahl-Gate-Elektroden 130S, die in Gates der String-Auswahltransistoren SST1 und SST2 enthalten sind, umfassen. Die Anzahl der Speicherzellen-Gate-Elektroden 130M, die in den Speicherzellen MC enthalten sind, kann gemäß einer Kapazität der Halbleitervorrichtung 100 bestimmt werden. In einer beispielhaften Ausführungsform kann die Anzahl der String-Auswahl-Gate-Elektroden 130S des String-Auswahltransistors SST1 und SST2 eins oder zwei sein, und die Anzahl der Masseauswahl-Gate-Elektroden 130G des Masseauswahltransistors GST kann eins oder zwei sein. Jede der String-Auswahl-Gate-Elektroden 130S und der Masseauswahl-Gate-Elektroden 130G kann eine Struktur aufweisen, die einer Struktur der Speicherzellen-Gate-Elektroden 130M der Speicherzellen MC gleicht oder von dieser verschieden ist. Eine oder mehrere der Gate-Elektroden 130 (zum Beispiel die Speicherzellen-Gate-Elektroden 130M neben der Masseauswahl-Gate-Elektrode 130G und/oder die Speicherzellen-Gate-Elektroden 130M neben den String-Auswahl-Gate-Elektroden 130S) können als Dummy-Gate-Elektroden eingerichtet sein.
  • Wie in 3A und 3C veranschaulicht, können die Gate-Elektroden 130 in der y-Richtung durch die ersten Trennungsregionen MS1, die sich in der x-Richtung erstrecken, geteilt werden. Die Gate-Elektroden 130 zwischen einem Paar der ersten Trennungsregionen MS1 können einen einzelnen Speicherblock bilden, aber ein beispielhafter Bereich des Speicherblocks ist nicht darauf beschränkt. Ein Abschnitt der Gate-Elektroden 130 (zum Beispiel die Speicherzellen-Gate-Elektroden 130M) kann eine einzelne Schicht in einem einzelnen Speicherblock bilden. Zum Beispiel kann, wie in 3C veranschaulicht, jede der Speicherzellen-Gate-Elektroden 130M vier Sub-Gate-Elektroden 130M_S1, 130M_S2, 130M_S3 und 130M_S4 umfassen, die sich in Längsrichtung in der x-Richtung erstrecken, und die vier Sub-Gate-Elektroden 130M_S1, 130M S2, 130M S3 und 130M S4 können durch Gate-Verbinder GC in den Abstandsregionen zwischen den zweiten Trennungsregionen MS2a und MS2b entlang der x-Richtung miteinander verbunden sein und können als eine einzelne Schicht angeordnet sein. Die Gate-Verbinder GC können sich auf eine Region der Gate-Elektroden 130 beziehen, in der die Gate-Elektroden 130 horizontal auf derselben Ebene verbunden sind. Die String-Auswahl-Gate-Elektroden 130S können durch die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b zwischen einem Paar der ersten Trennungsregionen MS 1 in vier Sub-Gate-Elektroden unterteilt werden. Beispielsweise brauchen die vier Sub-Gate-Elektroden der String-Auswahl-Gate-Elektroden 130S in den Abstandsregionen zwischen den zweiten Trennungsregionen MS2a und MS2b nicht durch Gate-Verbinder GC miteinander verbunden zu sein. Die Masseauswahl-Gate-Elektrode 130G kann Sub-Gate-Elektroden umfassen, die durch die Gate-Verbinder GC zwischen Abschnitten der zweiten Trennungsregionen MS2a und MS2b miteinander verbunden sind, und kann durch die untere Trennungsregion GS zwischen den zweiten mittigen Trennungsregionen MS2a in zwei Sub-Gate-Elektroden unterteilt sein.
  • Wie in 4C veranschaulicht, können sich die Gate-Elektroden 130 in Längsrichtung in der x-Richtung um unterschiedliche Längen erstrecken und können in der zweiten Region B des Substrats 101 treppenförmig abgestufte Abschnitte bilden und können Pad-Regionen bilden, in denen die Gate-Elektrode 130 in einem unteren Abschnitt nach oben frei liegt. Zum Beispiel kann die Pad-Region einer Gate-Elektrode 130 jener Abschnitt der Gate-Elektrode 130 sein, der nicht durch eine oder mehrere der anderen Gate-Elektroden 130 überlappt wird, die über der Gate-Elektrode 130 in der z-Richtung angeordnet sind. In beispielhaften Ausführungsformen können die Gate-Elektroden 130 ebenfalls abgestufte Abschnitte in der y-Richtung bilden. Jede Gate-Elektrode 130 kann in ihrem Pad-Region mit einem Kontaktstopfen (nicht veranschaulicht) verbunden sein, und dementsprechend können die Gate-Elektroden 130 in einem oberen Abschnitt mit einer Verdrahtungsstruktur verbunden sein. In den Pad-Regionen können die Gate-Elektroden 130 eine Region aufweisen, in der die Dicken der Gate-Elektroden 130 zunehmen, um stabil mit den Kontaktstopfen verbunden zu werden, aber eine beispielhafte Ausführungsform ist nicht darauf beschränkt.
  • Die Gate-Elektroden 130 können ein Metallmaterial umfassen, zum Beispiel Wolfram (W). In beispielhaften Ausführungsformen können die Gate-Elektroden 130 polykristallines Silizium oder ein Metallsilicidmaterial umfassen. In beispielhaften Ausführungsformen können die Gate-Elektroden 130 des Weiteren eine Diffusionssperre umfassen, und die Diffusionssperre kann Wolframnitrid (WN), Tantalnitrid (TaN), Titannitrid (TiN) oder Kombinationen davon umfassen.
  • Die Zwischenschicht-Isolierschichten 120 können zwischen den Gate-Elektroden 130 angeordnet sein. Die Zwischenschicht-Isolierschichten 120 können auch in einer Richtung senkrecht zu einer Oberseite des Substrats 101 voneinander beabstandet sein und können sich ähnlich den Gate-Elektroden 130 in Längsrichtung in der x-Richtung erstrecken. Die Zwischenschicht-Isolierschichten 120 können ein Isoliermaterial wie zum Beispiel Siliziumoxid oder Siliziumnitrid umfassen.
  • Die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b können sich in Längsrichtung in der x-Richtung in der ersten Region A und der zweiten Region B erstrecken. Die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b können parallel zueinander angeordnet sein. Die ersten Trennungsregionen MS1 und die zweiten Trennungsregionen MS2a und MS2b können in der y-Richtung ein bestimmtes Muster bilden, und die zweiten Trennungsregionen MS2a und MS2b können in der x-Richtung linear voneinander beabstandet sein. Die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b können als eine Penetrationstrennungsregion eingerichtet werden, die durch alle auf dem Substrat 101 gestapelten Gate-Elektroden 130 hindurch verläuft und mit dem Substrat 101 verbunden werden kann. Beispielsweise können die Unterseiten einer jeden der ersten und zweiten Trennungsregionen MS1, MS2a und MS2b eine Oberseite des Substrats 101 berühren.
  • Die zweite Trennungsregion MS2a und MS2b kann die zweiten mittigen Trennungsregionen MS2a, die zwischen einem Paar der ersten Trennungsregionen MS1 angeordnet sind, und die zweiten Hilfstrennungsregionen MS2b, die zwischen der ersten Trennungsregion MS1 und der zweiten mittigen Trennungsregion MS2a angeordnet sind, umfassen. Die zweiten mittigen Trennungsregionen MS2a können über der ersten Region A und die zweite Region B hinweg angeordnet sein, und die zweiten Hilfstrennungsregionen MS2b brauchen nur in der zweiten Region B angeordnet zu sein. Die zweiten mittigen Trennungsregionen MS2a können sich von der ersten Region A bis zu einem Abschnitt der zweiten Region B als eine einzelne Region erstrecken und können in der zweiten Region B voneinander beabstandet sein und können sich wieder als eine einzelne Region erstrecken. Zum Beispiel kann jede zweite mittige Trennungsregion MS2a zwei Segmente umfassen, die sich in Längsrichtung in der x-Richtung erstrecken und nebeneinander liegen, und eine kurze Seitenwand des ersten Segments (zum Beispiel das Segment, das sich in Längsrichtung von der ersten Region A zu dem Abschnitt der zweiten Region B erstreckt) kann einer kurzen Seitenwand des zweiten Segments der zweiten Trennungsregion MS2a (zum Beispiel des Segments, das sich in Längsrichtung innerhalb der zweiten Region B erstreckt) zugewandt sein. Die zweiten Hilfstrennungsregionen MS2b können durch einen gewissen Spalt linear voneinander getrennt sein, und es können mehrere der zweiten Hilfstrennungsregionen MS2b angeordnet sein. Zum Beispiel kann jede zweite Hilfstrennungsregion MS2b mehrere Segmente umfassen, die sich in Längsrichtung in der x-Richtung erstrecken und nebeneinander liegen. In einigen Ausführungsformen kann ein erstes Segment (zum Beispiel ein Segment, das der ersten Region A am nächsten liegt) der zweiten Hilfstrennungsregion MS2b eine erste kurze Seitenwand aufweisen, die der ersten Region A zugewandt ist, und kann eine zweite kurze Seitenwand aufweisen, die einer ersten kurzen Seitenwand des benachbarten zweiten Segments der zweiten Hilfstrennungsregion MS2b zugewandt ist. Das zweite Segment der zweiten Hilfstrennungsregion MS2b kann die erste kurze Seitenwand umfassen, die dem ersten Segment zugewandt ist, und kann eine zweite kurze Seitenwand umfassen, die einer ersten kurzen Seitenwand des benachbarten dritten Segments der zweiten Hilfstrennungsregion MS2b zugewandt ist. Die übrigen Segmente der zweiten Hilfstrennungsregion MS2b können ähnlich angeordnet sein. Eine Anordnungsreihenfolge und die Anzahl der ersten und zweiten Trennungsregionen MS1, MS2a und MS2b braucht nicht auf die in 3A veranschaulichten Beispiele beschränkt zu sein. Zum Beispiel können in beispielhaften Ausführungsformen die zweite Trennungsregion MS2a und MS2b in vier oder mehr Spalten zwischen einem Paar der ersten Trennungsregionen MS1 in der y-Richtung angeordnet sein.
  • Wie in 4A und 4B veranschaulicht, können die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b eine Trennschicht 107 umfassen. Die Trennschicht 107 braucht nur ein isolierendes Material zu umfassen oder kann ein isolierendes Material und ein leitfähiges Material umfassen. In beispielhaften Ausführungsformen können, wenn die Trennschicht 107 eine leitfähige Schicht umfasst, die von den Gate-Elektroden 130 durch die isolierende Schicht beabstandet ist, die ersten Trennungsregionen MS1 die gemeinsame Source-Leitung CSL umfassen, die unter Bezug auf 2 beschrieben ist, und die zweite Trennungsregion MS2a und MS2b kann eine gemeinsame Dummy-Source-Leitung umfassen. In diesem Fall kann sich die gemeinsame Dummy-Source-Leitung in einem potenzialfreien Zustand befinden, in dem die gemeinsame Dummy-Source-Leitung nicht mit Elementen zum Ansteuern der Halbleitervorrichtung 100 verbunden ist und/oder kein elektrisches Signal angelegt wird. In der beispielhaften Ausführungsform kann, wenn die Trennschicht 107 nur eine Isolierschicht umfasst, die gemeinsame Source-Leitung CSL in dem Substrat 101 angeordnet sein oder kann auf dem Substrat 101 angeordnet sein, um mit einer Oberseite des Substrats 101 in Kontakt zu stehen.
  • Die oberen Trennungsregionen SS können sich in Längsrichtung in der x-Richtung zwischen den ersten Trennungsregionen MS1 und der zweiten mittigen Trennungsregion MS2a in der ersten Region A erstrecken. Die oberen Trennungsregionen SS können neben der zweiten Hilfstrennungsregion MS2b angeordnet sein. Die oberen Trennungsregionen SS können durch Abschnitte der Gate-Elektroden 130 einschließlich der String-Auswahl-Gate-Elektroden 130S hindurch verlaufen. Die durch die oberen Trennungsregionen SS getrennten String-Auswahl-Gate-Elektroden 130S können verschiedene String-Auswahlleitungen SSL1_1, SSL1_2, SSL1_3, SSL2_1, SSL2_2 und SSL2_3 bilden (siehe 2). In einigen Ausführungsformen können die oberen Trennungsregionen SS des Weiteren durch eine der obersten Speicherzellen-Gate-Elektroden 130M hindurch verlaufen. In solchen Ausführungsformen kann die oberste der Speicherzellen-Gate-Elektroden 130M, die durch die oberen Trennungsregionen SS getrennt sind, eine Dummy-Gate-Elektrode sein.
  • Die oberen Trennungsregionen SS können eine obere Isolierschicht 103 umfassen. Wie in 4B veranschaulicht, kann die obere Isolierschicht 103 drei Gate-Elektroden 130 (zum Beispiel zwei String-Auswahl-Gate-Elektroden 130S und die oberste der Speicherzellen-Gate-Elektroden 130M) in der y-Richtung voneinander trennen. Die Anzahl der durch die obere Isolierschicht 103 voneinander getrennten Gate-Elektroden 130 kann in beispielhaften Ausführungsformen variiert werden.
  • Die untere Trennungsregion GS kann auf einer Ebene angeordnet sein, die dieselbe ist wie die Ebene der in einem untersten Abschnitt angeordneten Masseauswahl-Gate-Elektrode 130G. Die untere Trennungsregion GS und die Masseauswahl-Gate-Elektrode 130G können die gleiche Dicke aufweisen. So können zum Beispiel Oberseiten der unteren Trennungsregion GS und der Masseauswahl-Gate-Elektrode 130G miteinander koplanar sein, und die Unterseiten der unteren Trennungsregion GS und der Masseauswahl-Gate-Elektrode 130G können miteinander koplanar sein. Begriffe wie „derselbe“, „der gleiche‟, „planar“ oder „koplanar“ bedeuten im Sinne des vorliegenden Textes bei einem Verweis auf Orientierung, Layout, Position, Formen, Größen, Mengen oder andere Maße nicht unbedingt exakt identische Orientierungen, Layouts, Positionen, Formen, Größen, Mengen oder andere Maße, sondern sollen auch nahezu identische Orientierungen, Layouts, Positionen, Formen, Größen, Mengen oder andere Maße innerhalb akzeptabler Abweichungen umfassen, die zum Beispiel aufgrund von Fertigungsprozessen auftreten können. Der Begriff „im Wesentlichen“ kann im vorliegenden Text dafür verwendet werden, diese Bedeutung zu unterstreichen, sofern nicht der Kontext oder andere Aussagen eine andere Deutung verlangen. Zum Beispiel können Dinge, die als „im Wesentlichen dieselben“, „im Wesentlichen die gleichen“ oder „im Wesentlichen planar“ beschrieben sind, genau die selben, genau die gleichen oder planar sein oder können dieselben, die gleichen oder planar innerhalb akzeptabler Abweichungen sein, die zum Beispiel aufgrund von Fertigungsprozessen auftreten können.
  • Die Masseauswahl-Gate-Elektrode 130G kann in der y-Richtung zwischen einem Paar der ersten Trennungsregionen MS1 in zwei Sektionen unterteilt werden. Zum Beispiel kann eine erste Sektion zwischen einer ersten der ersten Trennungsregionen MS 1 und der unteren Trennungsregion GS liegen, und eine zweite Sektion kann zwischen der unteren Trennungsregion GS und einer zweiten der ersten Trennungsregionen MS1 liegen. Die untere Trennungsregion GS kann die zweiten mittigen Trennungsregionen MS2a miteinander verbinden, zusammen mit einer Abstandsregion zwischen den zweiten mittigen Trennungsregionen MS2a.
  • Wie in 4A veranschaulicht, kann die untere Trennungsregion GS eine untere Isolierschicht 170 umfassen. Die untere Isolierschicht 170 kann zum Beispiel aus Siliziumoxid gebildet werden und kann aus dem gleichen Material wie zum Beispiel die Zwischenschicht-Isolierschichten 120 gebildet werden. Mindestens Abschnitte der Zwischenschicht-Isolierschichten 120 und der Gate-Elektroden 130 über der unteren Trennungsregion GS können einen Aussparungsabschnitt DP aufweisen, der in Richtung einer Mitte der unteren Trennungsregion GS in einem oberen Abschnitt der unteren Trennungsregion GS ausgebildet ist. In einer von der unteren Trennungsregion GS entfernt liegenden Region (zum Beispiel in der z-Richtung) können die Zwischenschicht-Isolierschichten 120 und die Gate-Elektroden 130 den Aussparungsabschnitt DP, der geglättete Krümmungen aufweist, aufweisen oder brauchen den Aussparungsabschnitt DP nicht aufzuweisen. Zum Beispiel können die Zwischenschicht-Isolierschichten 120 und die Gate-Elektroden 130, die näher an der unteren Trennungsregion GS liegen, größere Aussparungsabschnitte DP aufweisen, während die Zwischenschicht-Isolierschichten 120 und die Gate-Elektroden 130, die weiter von der unteren Trennungsregion GS entfernt sind, kleinere oder gar keine Aussparungsabschnitte DP aufweisen können. In beispielhaften Ausführungsformen kann es sein, dass der Aussparungsabschnitt DP in Abhängigkeit von einem Prozess zur Bildung der unteren Trennungsregion GS nicht ausgebildet wird, und die Zwischenschicht-Isolierschichten 120 auf der unteren Trennungsregion GS können eine planare Oberseite aufweisen.
  • Die Kanalstrukturen CH können in der Draufsicht Reihen und Spalten bilden und können auf der ersten Region A voneinander beabstandet sein. Die Kanalstrukturen CH können in einem Gittermuster oder in einem Zickzack-Muster in einer bestimmten Richtung angeordnet sein. Jede der Kanalstrukturen CH kann säulenförmig sein und kann eine geneigte Seitenfläche aufweisen und kann gemäß einem Seitenverhältnis eine in Richtung des Substrats 101 abnehmende Weite aufweisen. In beispielhaften Ausführungsformen können die Kanalstrukturen CH, die an einem Ende der ersten Region A neben der zweiten Region B angeordnet sind, Dummy-Kanäle sein. Die Kanalstrukturen CH, welche die oberen Trennungsregionen SS überlappen, können ebenfalls Dummy-Kanäle sein. In diesem Fall kann jeder der Dummy-Kanäle DCH eine Struktur aufweisen, die gleich oder ähnlich einer Struktur jeder der Kanalstrukturen CH ist, und kann gleichzeitig und durch dieselben Prozesse wie die Kanalstrukturen CH gebildet werden, ohne eine wesentliche Funktion in der Halbleitervorrichtung 100 aufweisen zu müssen. Zum Beispiel brauchen Dummy-Kanalstrukturen DCH für Lese- oder Schreiboperationen nicht funktionstüchtig zu sein (zum Beispiel brauchen Dummy-Kanalstrukturen DCH nicht elektrisch mit Bitleitungskontakten verbunden zu sein und können daher nicht mit Bitleitungen verbunden werden).
  • Unter Bezug auf das vergrößerte Schaubild in 4C kann eine Kanalschicht 140 in den Kanalstrukturen CH angeordnet werden. In den Kanalstrukturen CH kann die Kanalschicht 140 eine Ringform aufweisen, welche die darin angeordnete Kanalisolierschicht 150 umgibt, aber in beispielhaften Ausführungsformen kann die Kanalschicht 140 eine Säulenform, wie zum Beispiel eine zylindrische Form, oder eine Prismenform ohne die Kanalisolierschicht 150 aufweisen. Die Kanalschicht 140 kann mit einer Epitaxieschicht 105 verbunden werden, die in einem unteren Abschnitt der Kanalstrukturen CH angeordnet ist. Die Kanalschicht 140 kann ein Halbleitermaterial wie zum Beispiel polykristallines Silizium oder einkristallines Silizium umfassen, und das Halbleitermaterial kann ein undotiertes Material oder ein Material mit p-Störatomen oder n-Störatomen sein. Die linear in der y-Richtung angeordneten Kanalstrukturen CH können mit verschiedenen Bitleitungen BL0 bis BL2 (siehe 2) gemäß einer Anordnung einer oberen Verdrahtungsstruktur, die mit dem Kanalpad 155 verbunden ist, verbunden werden.
  • Das Kanalpad 155 kann in einem oberen Abschnitt der Kanalschicht 140 in den Kanalstrukturen CH angeordnet sein. Das Kanalpad 155 kann eine Oberseite der Kanalisolierschicht 150 bedecken und kann elektrisch mit der Kanalschicht 140 verbunden sein. Das Kanalpad 155 kann zum Beispiel dotiertes polykristallines Silizium umfassen.
  • Die Gate-Dielektrikumschicht 145 kann zwischen den Gate-Elektroden 130 und der Kanalschicht 140 angeordnet sein. Obgleich nicht im Detail veranschaulicht, kann die Gate-Dielektrikumschicht 145 eine Tunnelschicht, eine Elektrische-Ladung-Speicherschicht und eine Sperrschicht umfassen, die der Reihe nach von der Kanalschicht 140 aus gestapelt werden. Die Tunnelschicht kann eine elektrische Ladung zu der Elektrische-Ladung-Speicherschicht tunneln. Die Tunnelschicht kann zum Beispiel Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON) oder Kombinationen davon umfassen. Die Elektrische-Ladung-Speicherschicht kann eine Elektrische-Ladung-Einfangschicht oder eine leitfähige Schicht mit potenzialfreiem Gate sein. Die Sperrschicht kann Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON), ein dielektrisches Material mit hohem k-Wert oder Kombinationen davon umfassen. In beispielhaften Ausführungsformen kann sich mindestens ein Abschnitt der Gate-Dielektrikumschicht 145 in einer horizontalen Richtung entlang der Gate-Elektroden 130 erstrecken.
  • Die Epitaxieschicht 105 kann auf dem Substrat 101 an einem unteren Ende der Kanalstrukturen CH angeordnet sein und kann an einer Seitenfläche von mindestens einer Gate-Elektrode 130 angeordnet sein. Die Epitaxieschicht 105 kann in einer ausgesparten Region des Substrats 101 angeordnet sein. Die Höhe einer Oberseite der Epitaxieschicht 105 kann höher sein als eine Oberseite einer untersten Gate-Elektrode 130, und kann niedriger sein als eine Unterseite einer Gate-Elektrode 130 an einem oberen Abschnitt davon (zum Beispiel einer Gate-Elektrode 130 unmittelbar über der untersten Gate-Elektrode 130), aber eine beispielhafte Ausführungsform davon ist nicht darauf beschränkt. In beispielhaften Ausführungsformen braucht die Epitaxieschicht 105 nicht angeordnet zu sein, und in diesem Fall kann die Kanalschicht 140 direkt mit dem Substrat 101 verbunden sein.
  • Die Dummy-Kanalstrukturen DCH können in der zweiten Region B angeordnet sein, und jede der Dummy-Kanalstrukturen DCH kann eine Struktur aufweisen, die gleich oder ähnlich einer Struktur jeder der Kanalstrukturen CH ist, aber die Dummy-Kanalstrukturen DCH brauchen keine wesentliche Funktion in der Halbleitervorrichtung 100 aufzuweisen. Die Dummy-Kanalstrukturen DCH können durch die Substratisolierschicht 110 hindurch verlaufen und können mit dem Substrat 101 verbunden sein. Zum Beispiel können sich die Dummy-Kanalstrukturen DCH durch die Unterseite der Substratisolierschicht 110 hindurch erstrecken. Die Dummy-Kanalstrukturen DCH können erste Dummy-Kanalstrukturen DCH1 umfassen, die auf einer Außenseite der unteren Trennungsregion GS entlang der y-Richtung angeordnet sind, können zweite Dummy-Kanalstrukturen DCH2 umfassen, die Reihen und Spalten bilden und in einem regelmäßigen Muster in den Pad-Regionen der Gate-Elektroden 130 angeordnet sind, und können dritte Dummy-Kanalstrukturen DCH3 umfassen, die in mindestens einem Abschnitt einer Abstandsregion zwischen den zweiten Hilfstrennungsregionen MS2b entlang der x-Richtung angeordnet sind. Wie oben beschrieben, können die Kanalstrukturen CH auch Dummy-Kanalstrukturen in der ersten Region A umfassen.
  • Die ersten Dummy-Kanalstrukturen DCH1 können auf beiden Seiten der unteren Trennungsregion GS in der y-Richtung angeordnet sein. Die ersten Dummy-Kanalstrukturen DCH1 können zwischen den zweiten Dummy-Kanalstrukturen DCH2 nebeneinander in der x-Richtung angeordnet sein. Jede der ersten Dummy-Kanalstrukturen DCH1 kann einen maximalen Durchmesser (oder eine maximale Weite) aufweisen, der größer als der maximale Durchmesser (oder die maximale Weite) jeder der Kanalstrukturen CH und der zweiten und dritten Dummy-Kanalstrukturen DCH2 und DCH3 ist. Zum Beispiel können die ersten Dummy-Kanalstrukturen DCH1 einen maximalen Durchmesser einer zweiten Weite W2 aufweisen, die größer ist als eine erste Weite W1, die ein maximaler Durchmesser jeder der Kanalstrukturen CH ist, und die zweite Weite W2 kann größer sein als eine dritte Weite W3, die ein maximaler Durchmesser jeder der dritten Dummy-Kanalstrukturen DCH3 ist. Die zweite Weite W2 kann auch größer als ein maximaler Durchmesser jeder der zweiten Dummy-Kanalstrukturen DCH2 sein. Zum Beispiel kann die erste Weite W1 innerhalb eines Bereichs von ungefähr 50 nm bis 150 nm liegen, und die zweite Weite W2 kann innerhalb eines Bereichs von ungefähr 120 nm bis 220 nm liegen. Jede der Kanalstrukturen CH und die zweiten und dritten Dummy-Kanalstrukturen DCH2 und DCH3 können eine Kreisform oder eine Form ähnlich einer Kreisform aufweisen, während jede der ersten Dummy-Kanalstrukturen DCH1 eine Form aufweisen kann, bei der eine Weite in der y-Richtung größer als eine Weite in der x-Richtung ist. Zum Beispiel kann jede der ersten Dummy-Kanalstrukturen DCH1 eine elliptische Form, eine längliche Form, eine rechteckige Form oder eine ovale Form aufweisen.
  • Die zweiten Dummy-Kanalstrukturen DCH2 können in einem Muster angeordnet sein. Wenn eine kleinste Einheit, die von den ersten und zweiten Trennungsregionen MS1, MS2a und MS2b in der Pad-Region umgeben ist, als eine Einheitspadregion bezeichnet wird, so können die zweiten Dummy-Kanalstrukturen DCH2 an vier Ecken einer einzelnen Einheitspadregion angeordnet sein, und vier zweite Dummy-Kanalstrukturen DCH2 können wiederholt in jeder Einheitspadregion angeordnet sein. Ein maximaler Durchmesser jeder der zweiten Dummy-Kanalstrukturen DCH2 kann kleiner sein als der maximale Durchmesser jeder der ersten Dummy-Kanalstrukturen DCH1 und kann gleich oder kleiner als der maximale Durchmesser jeder der dritten Dummy-Kanalstrukturen DCH3 sein.
  • Die dritten Dummy-Kanalstrukturen DCH3 können linear in der y-Richtung zusammen mit den ersten Dummy-Kanalstrukturen DCH1 angeordnet sein und können in einer Abstandsregion zwischen den zweiten Hilfstrennungsregionen MS2b entlang der x-Richtung angeordnet sein. In der beispielhaften Ausführungsform brauchen die dritten Dummy-Kanalstrukturen DCH3 nur linear in der y-Richtung zusammen mit den ersten Dummy-Kanalstrukturen DCH1 angeordnet zu sein und brauchen nicht in den anderen Abstandsregionen zwischen den zweiten Hilfstrennungsregionen MS2b entlang der x-Richtung angeordnet zu sein. In diesem Fall braucht sich, wie in 3A veranschaulicht, die Substratisolierschicht 110 nicht zu den anderen Abstandsregionen zu erstrecken. In beispielhaften Ausführungsformen können die dritten Dummy-Kanalstrukturen DCH3 in Gesamtabstandsregionen zwischen den zweiten Hilfstrennungsregionen MS2b entlang der x-Richtung angeordnet sein.
  • Da die Dummy-Kanalstrukturen DCH durch die Substratisolierschicht 110 hindurch verlaufen, können die unteren Enden der Dummy-Kanalstrukturen DCH auf einer Ebene angeordnet sein, die niedriger ist als die unteren Enden der Kanalstrukturen CH. Dementsprechend können die Dummy-Kanalstrukturen DCH eine Höhe aufweisen, die höher ist als eine Höhe jeder der Kanalstrukturen CH. Außerdem kann mindestens ein Abschnitt einer Seitenfläche jeder der Epitaxieschichten 105 in den Dummy-Kanalstrukturen DCH von der Substratisolierschicht 110 umgeben sein. Zum Beispiel kann eine Oberseite der Epitaxieschicht 105 der Dummy-Kanalstrukturen niedriger sein als eine Oberseite der Substratisolierschicht 110, und eine Unterseite der Epitaxieschicht 105 der Dummy-Kanalstrukturen kann niedriger sein als eine Unterseite der Substratisolierschicht 110. Jede der Epitaxieschichten 105 in den Dummy-Kanalstrukturen DCH kann eine relativ geringe Höhe oder eine relativ reduzierte Dicke gemäß den Durchmessern der ersten bis dritten Dummy-Kanalstrukturen DCH1, DCH2 und DCH3 aufweisen, wenn der Durchmesser jeder der Epitaxieschichten 105 relativ groß ist. Zum Beispiel kann jede der Epitaxieschichten 105 in den Kanalstrukturen CH eine erste Höhe H1 aufweisen, jede der Epitaxieschichten 105 in den ersten Dummy-Kanalstrukturen DCH1 kann eine zweite Höhe H2 aufweisen, und jede der Epitaxieschichten 105 in den dritten Dummy-Kanalstrukturen DCH3 kann eine dritte Höhe H3 aufweisen, die maximal so groß wie die erste Höhe H1 und größer als die zweite Höhe H2 ist.
  • Die Dummy-Kanalstrukturen DCH können so eingerichtet werden, dass sie die Stapelstruktur einschließlich der Zwischenschicht-Isolierschichten 120 stützen, um ein Kollabieren während eines Herstellungsprozesses der Halbleitervorrichtung 100 zu verhindern. Ein Region, in der die untere Trennungsregion GS angeordnet ist, kann anfällig für ein Kollabieren sein, das während eines Herstellungsprozesses der Halbleitervorrichtung 100 auftreten kann. In der beispielhaften Ausführungsform kann, obgleich die Dummy-Kanalstrukturen DCH die untere Trennungsregion GS nicht zu überlappen brauchen, das Kollabieren in einem oberen Abschnitt der unteren Trennungsregion GS verhindert werden, indem die Dummy-Kanalstrukturen DCH auf beiden Seiten der unteren Trennungsregion GS angeordnet werden.
  • Da es im Vergleich zu der Ausgestaltung, in der die ersten Dummy-Kanalstrukturen DCH1 die untere Trennungsregion GS überlappen, möglicherweise weniger Größenbeschränkungen für jede der ersten Dummy-Kanalstrukturen DCH1 gibt, kann jede der ersten Dummy-Kanalstrukturen DCH1 relativ größer sein, und ein Defekt, der durch Fehlanordnung und dergleichen verursacht wird, kann verhindert werden. Da die ersten Dummy-Kanalstrukturen DCH1 von einer Mitte des Aussparungsabschnitts DP beabstandet sind, kann ein Defekt, der durch eine Struktur des Aussparungsabschnitts DP verursacht wird, verhindert werden. Außerdem verlaufen die Dummy-Kanalstrukturen DCH durch die Substratisolierschicht 110 hindurch, und untere Enden der Dummy-Kanalstrukturen DCH können auf einer niedrigeren Ebene als die Kanalstrukturen CH angeordnet sein, so dass ein Defekt wie zum Beispiel Kurzschlüsse oder ein Leckstrom zwischen der Epitaxieschicht 105 und den Gate-Elektroden 130 verhindert werden kann.
  • Die Zellenregion-Isolierschicht 190 kann auf der Stapelstruktur der Gate-Elektroden 130 angeordnet sein und kann ein Isoliermaterial wie zum Beispiel Siliziumoxid, Siliziumnitrid und dergleichen umfassen.
  • 5A bis 6B sind Draufsichten und Querschnittsschaubilder, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. 5A und 6A veranschaulichen eine Region, die der in 3B veranschaulichten Region entspricht, und die 5B und 6B veranschaulichen eine Region, die der in 4A veranschaulichten Region entspricht.
  • Wie in 5A und 5B gezeigt, brauchen in einer Halbleitervorrichtung 100a die Dummy-Kanalstrukturen DCHa nur die ersten und zweiten Dummy-Kanalstrukturen DCH1 und DCH2 zu umfassen. Anders als in der beispielhaften Ausführungsform in 3A bis 4C brauchen die Dummy-Kanalstrukturen DCHa also keine dritten Dummy-Kanalstrukturen DCH3 zu umfassen. In diesem Fall braucht sich in einem Substrat 101 eine Substratisolierschicht 110a nicht bis zu einer Region zwischen zweiten mittigen Trennungsregionen MS2a, die in der x-Richtung nebeneinander liegen, und nicht bis zu einer Region zwischen zweiten Hilfstrennungsregionen MS2b, die in der x-Richtung nebeneinander liegen, zu erstrecken.
  • Wie in 6A und 6B gezeigt, kann sich, im Unterschied zu der in 3A bis 4C veranschaulichten beispielhaften Ausführungsform, in einer Halbleitervorrichtung 100b eine Substratisolierschicht 110b zu einer Region zwischen zweiten Hilfstrennungsregionen MS2b, die in der x-Richtung nebeneinander liegen, und auch zu einer Region zwischen zweiten mittigen Trennungsregionen MS2a, die in der x-Richtung nebeneinander liegen, erstrecken. Dementsprechend kann die Substratisolierschicht 110b eine untere Trennungsregion GS auf einer Ebene oder in der z-Richtung überlappen.
  • 7A und 7B sind Draufsichten, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. 7A und 7B veranschaulichen eine Region, die der in 3B veranschaulichten Region entspricht.
  • Wie in 7A gezeigt, kann, im Gegensatz zu der in 3B veranschaulichten beispielhaften Ausführungsform, in einer Halbleitervorrichtung 100c jede der zweiten Dummy-Kanalstrukturen DCH2 der Dummy-Kanalstrukturen DCHc eine Form aufweisen, die eher einer ovalen Form als einer Kreisform ähnelt. Vier zweite Dummy-Kanalstrukturen DCH2, die in einer einzelnen Einheitspadregion angeordnet sind, können so eingerichtet werden, dass sie jeweils in Richtung einer Mitte des Einheitspadregion geneigt sind. Selbst in diesem Fall kann ein maximaler Durchmesser jeder der ersten Dummy-Kanalstrukturen DCH1 größer sein als der maximale Durchmesser jeder der zweiten Dummy-Kanalstrukturen DCH2. In beispielhaften Ausführungsformen können Formen der ersten bis dritten Dummy-Kanalstrukturen DCH1, DCH2 und DCH3, die in den Dummy-Kanalstrukturen DCHc enthalten sind, variiert werden.
  • Wie in 7B gezeigt, kann, im Gegensatz zu der in 3B veranschaulichten beispielhaften Ausführungsform, jede der ersten Dummy-Kanalstrukturen DCH1 der Dummy-Kanalstrukturen DCHc so eingerichtet werden, dass sie eine erweiterte Länge aufweist. Jede der ersten Dummy-Kanalstrukturen DCH1 kann einen erweiterten maximalen Durchmesser W4 aufweisen, dergestalt, dass die ersten Dummy-Kanalstrukturen DCH1 neben verlängerten Linien beider Enden der zweiten Trennungsregionen MS2a und MS2b in der y-Richtung zwischen einer zweiten Hilfstrennungsregion MS2b und einer zweiten mittigen Trennungsregion MS2a liegen können. Dementsprechend können in einer einzelnen Einheitspadregion die ersten Dummy-Kanalstrukturen DCH1 jede der zweiten Dummy-Kanalstrukturen DCH2 in der x-Richtung überlappen. In beispielhaften Ausführungsformen können eine Größe und eine Form jeder der ersten Dummy-Kanalstrukturen DCH1 innerhalb eines Bereichs variiert werden, in dem die ersten Dummy-Kanalstrukturen DCH1 auf beiden Seiten von den zweiten Dummy-Kanalstrukturen DCH2 beabstandet sind.
  • 8 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Wie in 8 gezeigt, brauchen sich in einer Halbleitervorrichtung 100e, auf einer rechten Seite einer unteren Trennungsregion GS in 8, zweite mittige Trennungsregionen MS2a nicht als eine einzelne Region zu erstrecken und können in mindestens einer Region in der x-Richtung voneinander beabstandet sein, und mehrere der zweiten mittigen Trennungsregionen MS2a können, im Gegensatz zu der beispielhaften Ausführungsform in 3A, angeordnet sein. Die oben beschriebene Ausgestaltung kann dazu dienen, eine Funktion zur Verhinderung des Kollabierens einer Stapelstruktur, die Zwischenschicht-Isolierschichten 120 umfasst, während eines Herstellungsprozesses zu verbessern, wenn die Anzahl von Gate-Elektroden 130 der Halbleitervorrichtung 100e zunimmt. Dementsprechend kann zum Zweck des Trennens der Masseauswahl-Gate-Elektrode 130G eine untere Trennungsregion GSa des Weiteren in einer Region angeordnet sein, in der die zweiten mittigen Trennungsregionen MS2a voneinander beabstandet sind.
  • In der beispielhaften Ausführungsform können die ersten Dummy-Kanalstrukturen DCH1 auf einer Außenseite einer Abstandsregion zwischen den zweiten mittigen Trennungsregionen MS2a in einer höheren Region der Stapelstruktur der Gate-Elektroden 130 (zum Beispiel einer Region, die näher an der ersten Region A liegt) angeordnet sein und brauchen nicht auf einer Außenseite eines Abstands zwischen den zweiten mittigen Trennungsregionen MS2a in einer niedrigeren Region der Stapelstruktur (zum Beispiel einer Region, die weiter von der ersten Region A entfernt ist) angeordnet zu sein. Dementsprechend brauchen die ersten Dummy-Kanalstrukturen DCH1 nur auf beiden Seiten der unteren Trennungsregion GS neben einer ersten Region A angeordnet zu sein und brauchen nicht auf beiden Seiten der anderen unteren Trennungsregion GSa angeordnet zu sein. Die oben beschriebene Ausgestaltung kann auf einer Anordnung von Kontaktstopfen MCP basieren, und die Ausgestaltung wird später in Bezug auf 10A und 10B ausführlicher beschrieben.
  • 9 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Wie in 9 gezeigt, kann sich in einer Halbleitervorrichtung 100f eine Anordnung zweiter Dummy-Kanalstrukturen DCH2 der Dummy-Kanalstrukturen DCHf von dem in 3A veranschaulichten Beispiel unterscheiden. Die zweiten Dummy-Kanalstrukturen DCH2 können entlang der Enden der Gate-Elektroden 130 angeordnet sein. Zum Beispiel können die zweiten Dummy-Kanalstrukturen DCH2 über Enden der Gate-Elektroden 130 hinweg angeordnet sein und können die Enden der Gate-Elektroden 130 überbrücken. Dementsprechend können zwei zweite Dummy-Kanalstrukturen DCH2 arithmetisch in einer einzelnen Einheitspadregion liegen, anstatt vier zweite Dummy-Kanalstrukturen DCH2 in einer einzelnen Einheitspadregion anzuordnen. Zum Beispiel kann jede zweite Dummy-Kanalstruktur DCH2 so angeordnet sein, dass eine erste Hälfte der zweiten Dummy-Kanalstruktur DCH2 in einer ersten Padregion liegt und eine zweite Hälfte der zweiten Dummy-Kanalstruktur DCH2 in einer zweiten Padregion liegt. Selbst in diesem Fall können die ersten Dummy-Kanalstrukturen DCH1 auch auf einer Außenseite einer unteren Trennungsregion GS in der y-Richtung angeordnet sein. Dementsprechend kann in beispielhaften Ausführungsformen jede der ersten Dummy-Kanalstrukturen DCH1 im Vergleich zu der in 3A veranschaulichten beispielhaften Ausführungsform in der x-Richtung eine verlängerte Größe aufweisen.
  • 10A und 10B sind Draufsichten, die eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen.
  • Wie in 10A gezeigt, kann eine Halbleitervorrichtung 100g des Weiteren Kontaktstopfen MCP umfassen, die in gestuften Abschnitten der Gate-Elektroden 130, zum Beispiel in Padregionen, angeordnet sind. Die Kontaktstopfen MCP können die Gate-Elektroden 130 mit einer Verdrahtungsstruktur verbinden, die in einem oberen Abschnitt angeordnet ist, und können aus einem leitfähigen Material gebildet werden. Wie in 10A veranschaulicht, brauchen die Kontaktstopfen MCP nicht in einer Padregion vorhanden zu sein, die neben einer Abstandsregion zwischen zweiten mittigen Trennungsregionen MS2a in der y-Richtung liegt, einer Region, in der eine untere Trennungsregion GS angeordnet ist. Zum Beispiel können die Kontaktstopfen MCP in einem regelmäßigen Muster angeordnet sein, und die Kontaktstopfen MCP brauchen nicht in einer Speicher-Gate-Elektrode 130M angeordnet zu sein, die in einem obersten Abschnitt um die ersten Dummy-Kanalstrukturen DCH1 herum angeordnet ist. Dementsprechend kann eine Region gewährleistet werden, in der die ersten Dummy-Kanalstrukturen DCH1 angeordnet sind. Da die Speicher-Gate-Elektrode 130M im obersten Abschnitt eine einzelne Schicht zwischen einem Paar erster Trennungsregionen MS1 bilden kann, kann in diesem Fall die Speicher-Gate-Elektrode 130M über die in dem anderen Padregion angeordneten Kontaktstopfen MCP elektrisch mit der Verdrahtungsstruktur verbunden sein.
  • Wie in 10B gezeigt, kann, im Gegensatz zu der in 10A veranschaulichten beispielhaften Ausführungsform, in einer Halbleitervorrichtung 100h ein Kontaktstopfen MCP in einem Einheitspadregion auf einer Seite unter Einheitspadregionen angeordnet sein, die an eine Region grenzen, in der die untere Trennungsregion GS in der y-Richtung daneben angeordnet ist, und der Kontaktstopfen MCP braucht nicht in einer Einheitspadregion auf der anderen Seite angeordnet zu sein. Dementsprechend brauchen die ersten Dummy-Kanalstrukturen DCH1 nicht in der Einheitspadregion auf der einen Seite angeordnet zu sein, auf welcher der Kontaktstopfen MCP angeordnet ist, und brauchen nur in der Einheitspadregion auf der anderen Seite angeordnet zu sein, auf welcher der Kontaktstopfen MCP nicht angeordnet ist.
  • 11 ist ein Querschnittsschaubild, das eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Wie in 11 kann eine Halbleitervorrichtung 100i eine Speicherzellenregion CELL und eine Peripherieschaltkreisregion PERI umfassen. Die Speicherzellenregion CELL kann auf einer Oberseite der Peripherieschaltkreisregion PERI angeordnet sein. Alternativ kann in beispielhaften Ausführungsformen die Speicherzellenregion CELL auf einer Unterseite der Peripherieschaltkreisregion PERI angeordnet sein.
  • Die Speicherzellenregion CELL kann ein Substrat 101, eine Substratisolationsschicht 110, Gate-Elektroden 130, Kanalstrukturen CH und Dummy-Kanalstrukturen DCH, erste und zweite Trennungsregionen MS1, MS2a und MS2b, und eine untere Trennungsregion GS, wie in den beispielhaften Ausführungsformen, die in 3A bis 4C veranschaulicht sind, umfassen. Die Speicherzellenregion CELL kann auch eine oder mehrere der Strukturen aufweisen, die in den oben genannten beispielhaften Ausführungsformen mit Bezug auf 5A bis 10B beschrieben sind.
  • Die Peripherieschaltkreisregion PERI kann ein Basissubstrat 201, auf dem Basissubstrat 201 angeordnete Schaltkreisvorrichtungen 220, Schaltkreiskontaktstopfen 270 und Verdrahtungsleitungen 280 umfassen.
  • Das Basissubstrat 201 kann eine Oberseite aufweisen, die sich in der x-Richtung und der y-Richtung erstreckt. Das Basissubstrat 201 kann Vorrichtungsisolationsschichten umfassen, und in dem Basissubstrat 201 kann eine aktiven Region definiert werden. Source/Drain-Regionen 205, die Störatome umfassen, können in einem Abschnitt der aktiven Region angeordnet sein. Das Basissubstrat 201 kann ein Halbleitermaterial umfassen, wie zum Beispiel einen Halbleiter der Gruppe IV, einen Verbundhalbleiter der Gruppen III-V oder einen Verbundhalbleiter der Gruppen II-VI.
  • Zu den Schaltkreisvorrichtungen 220 können planare Transistoren gehören. Jedes der Schaltkreisvorrichtungen 220 kann eine Schaltkreis-Gate-Isolierschicht 222, eine Abstandshalterschicht 224 und eine Schaltkreis-Gate-Elektrode 225 umfassen. Die Source/Drain-Regionen 205 können in dem Basissubstrat 201 auf beiden Seiten der Schaltkreis-Gate-Elektrode 225 angeordnet sein.
  • Auf der Schaltkreisvorrichtung 220 auf dem Basissubstrat 201 kann eine Peripherieregionsisolierschicht 290 angeordnet sein. Die Schaltkreiskontaktstopfen 270 können durch die Peripherieregionsisolierschicht 290 hindurch verlaufen und mit den Source/Drain-Regionen 205 verbunden sein. Ein elektrisches Signal kann durch die Schaltkreiskontaktstopfen 270 an die Schaltkreisvorrichtungen 220 angelegt werden. In einer nicht veranschaulichten Region können die Schaltkreiskontaktstopfen 270 auch mit den Schaltkreis-Gate-Elektroden 225 verbunden sein. Die Verdrahtungsleitungen 280 können mit den Schaltkreiskontaktstopfen 270 verbunden sein und können als mehrere Schichten eingerichtet werden. Die Gate-Elektroden 130 des Speicherzellenregion CELL können mit den Schaltkreisvorrichtungen 220 der Peripherieschaltkreisregion PERI durch eine Penetrationsregion, die durch die Peripherieschaltkreisregion PERI hindurch verläuft, und eine in der Penetrationsregion ausgebildete Penetrations-Durchkontaktierung verbunden sein.
  • In der Halbleitervorrichtung 100i kann die Peripherieschaltkreisregion PERI hergestellt werden, und das Substrat 101 des Speicherzellenregion CELL kann auf einem oberen Abschnitt der Peripherieschaltkreisregion PERI gebildet werden, wodurch die Speicherzellenregion CELL hergestellt wird. Das Substrat 101 kann eine Größe aufweisen, die maximal so groß wie eine Größe des Basissubstrats 201 ist.
  • 12A bis 16B sind Draufsichten und Querschnittsschaubilder, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. Die Querschnittsschaubilder in 12A bis 16B veranschaulichen eine Region, die der in 4A veranschaulichten Region entspricht.
  • Wie in 12A und 12B gezeigt, kann eine Substratisolierschicht 110 in einem Substrat 101 in einer zweiten Region B gebildet werden.
  • Grabenregionen können durch anisotropes Ätzen eines Abschnitts des Substrats 101 gebildet werden. Die Weite einer jeden der Grabenregionen kann nach unten hin abnehmen. Zum Beispiel kann die Weite jeder Grabenregion näher an einer Unterseite des Substrats 101 schmaler sein und kann näher an einer Oberseite des Substrats 101 weiter sein. Die Grabenregionen können mit einem Isoliermaterial gefüllt werden, und es kann ein Prozess der Planarisierung der Grabenregionen entlang einer Oberseite des Substrats 101 ausgeführt werden, um die Substratisolierschicht 110 zu bilden. Durch den Planarisierungsprozess können Oberseiten der Substratisolierschicht 110 koplanar mit einer Oberseite des Substrats 101 sein.
  • Die Substratisolierschicht 110 kann in der zweiten Region B des Substrats 101 angeordnet sein, die keine Region ist, in der die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b angeordnet sind. In beispielhaften Ausführungsformen kann die Substratisolierschicht 110 zusammen mit der Vorrichtungsisolationsschicht im selben Prozess gebildet werden, wenn eine Vorrichtungsisolationsschicht, die eine aktive Region des Substrats 101 definiert, in einer Region gebildet wird, die in dem Schaubild nicht veranschaulicht ist.
  • Wie in 13A und 13B gezeigt, können Opferschichten 180 und Zwischenschicht-Isolierschichten 120 abwechselnd auf dem Substrat 101 gestapelt werden, Abschnitte der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 können so entfernt werden, dass sich die Opferschichten 180 in der x-Richtung um unterschiedliche Längen erstrecken können, und es kann eine untere Trennungsregion GS und eine obere Trennungsregion SS gebildet werden.
  • Die Opferschichten 180 können in einem anschließenden Prozess durch die Gate-Elektroden 130 ersetzt werden. Die Opferschichten 180 können aus einem Material gebildet werden, das Ätzselektivität relativ zu den Zwischenschicht-Isolierschichten 120 besitzt. Zum Beispiel können die Zwischenschicht-Isolierschichten 120 aus mindestens einem von Siliziumoxid und Siliziumnitrid gebildet werden, und die Opferschichten 180 können aus einem Material gebildet werden, das sich von dem Material der Zwischenschicht-Isolierschichten 120 unterscheidet, und das aus Silizium, Siliziumoxid, Siliziumcarbid und Siliziumnitrid ausgewählt ist. In beispielhaften Ausführungsformen brauchen die Dicken der Zwischenschicht-Isolierschichten 120 nicht einheitlich zu sein. So kann zum Beispiel eine unterste Zwischenschicht-Isolierschicht 120 eine relativ geringe Dicke aufweisen, und eine oberste Zwischenschicht-Isolierschicht 120 kann eine relativ große Dicke aufweisen. Die Dicken der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 und die Anzahl der Schichten der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 können variiert werden.
  • In der zweiten Region B können ein Photolithografieprozess und ein Ätzprozess wiederholt auf den Opferschichten 180 ausgeführt werden, damit sich die in einem oberen Abschnitt angeordneten Opferschichten 180 weniger erstrecken als die in einem unteren Abschnitt angeordneten Opferschichten 180. Dementsprechend können die Opferschichten 180 die Form einer Treppe aufweisen. In beispielhaften Ausführungsformen kann ein Material zum Bilden der Opferschichten 180 des Weiteren in einer Region abgelagert werden, in der die in einem unteren Abschnitt angeordneten Opferschichten 180 freigelegt werden können, indem sie sich weiter erstrecken als die in einer oberen Region angeordneten Opferschichten 180, dergestalt, dass ein Ende jeder der Opferschichten 180 eine erhöhte Dicke aufweisen kann.
  • Nachdem die unterste Opferschicht 180 gebildet wurde, können ein Strukturierungsprozess und ein Prozess des Abscheidens eines Isoliermaterials ausgeführt werden, dergestalt, dass die untere Trennungsregion GS eine untere Isolierschicht 170 umfassen kann. Die untere Isolierschicht 170 kann aus einem Material gebildet werden, das Ätzselektivität relativ zu den Opferschichten 180 besitzt. In beispielhaften Ausführungsformen kann die untere Trennungsregion GS aus einem Material der Zwischenschicht-Isolationsschichten 120 gebildet werden, indem die Opferschichten 180 aus der unteren Trennungsregion GS entfernt werden und die Zwischenschicht-Isolationsschichten 120 auf einem oberen Abschnitt davon gebildet werden. Für den Fall, dass kein Planarisierungsprozess auf den Zwischenschicht-Isolierschichten 120 ausgeführt wird, können die Zwischenschicht-Isolierschichten 120 in dem oberen Abschnitt einen Aussparungsabschnitt DP aufweisen, wie in 13B veranschaulicht. Wenn ein Planarisierungsprozess auf den Zwischenschicht-Isolierschichten 120 in dem oberen Abschnitt ausgeführt wird, so braucht der Aussparungsabschnitt DP nicht ausgebildet zu werden.
  • Die obere Trennungsregion SS kann sich in Längsrichtung in der x-Richtung erstrecken und kann sich von der ersten Region A bis zu einem Abschnitt der zweiten Region B erstrecken. Eine Region, in der die obere Trennungsregion SS gebildet wird, kann mit Hilfe einer Maskenschicht freigelegt werden, und eine bestimmte Anzahl der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 kann von einem obersten Abschnitt entfernt werden. Die obere Trennungsregion SS kann sich weiter nach unten erstrecken als eine Region, in der String-Auswahl-Gate-Elektroden 130S angeordnet sind, wie in 4B. In einer Region, aus der die Opferschichten 180 und die Zwischenschicht-Isolierschichten 120 entfernt werden, kann ein isolierendes Material abgeschieden werden, und es kann eine obere Isolierschicht 103 gebildet werden. Die obere Isolierschicht 103 kann aus einem Material gebildet werden, das Ätzselektivität relativ zu den Opferschichten 180 besitzt, und kann zum Beispiel aus einem Material gebildet werden, das das gleiche ist wie das Material der Zwischenschicht-Isolierschichten 120.
  • Es kann eine Zellenregionsisolierschicht 190 gebildet werden, die einen oberen Abschnitt einer Stapelstruktur der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 bedeckt.
  • Wie in 14A und 14B gezeigt, können Kanalstrukturen CH und Dummy-Kanalstrukturen DCH gebildet werden, die durch eine Stapelstruktur der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 hindurch verlaufen.
  • Die Kanalstrukturen CH und die Dummy-Kanalstrukturen DCH können durch anisotropes Ätzen der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 gebildet werden und können als ein Lochtyp ausgebildet werden. Aufgrund der Höhe der Stapelstruktur brauchen die Seitenwände der Kanalstrukturen CH und der Dummy-Kanalstrukturen DCH nicht senkrecht zu einer Oberseite des Substrats 101 zu verlaufen. Die Kanalstrukturen CH können in der ersten Region A des Substrats 101 gebildet werden, und die Dummy-Kanalstrukturen DCH können in der zweiten Region B gebildet werden. Die Dummy-Kanalstrukturen DCH können so eingerichtet werden, dass sie mindestens durch einen Abschnitt der Substratisolierschicht 110 hindurch verlaufen. In beispielhaften Ausführungsformen können die Kanalstrukturen CH und die Dummy-Kanalstrukturen DCH so eingerichtet werden, dass sie einen Abschnitt des Substrats 101 aussparen. Alternativ dazu brauchen in beispielhaften Ausführungsformen die Dummy-Kanalstrukturen DCH nicht vollständig durch die Substratisolierschicht 110 hindurch zu verlaufen und brauchen sich nur so in die Substratisolierschicht 110 hinein zu erstrecken, dass die Dummy-Kanalstrukturen DCH nicht in Kontakt mit dem Substrat 101 zu sein brauchen.
  • In den Kanalstrukturen CH und den Dummy-Kanalstrukturen DCH können eine Epitaxieschicht 105, mindestens ein Abschnitt einer Gate-Dielektrikumschicht 145, eine Kanalschicht 140, eine Kanalisolierschicht 150 und Kanalpads 155 gebildet werden. Wenn zusätzlich zu den Dummy-Kanalstrukturen DCH weitere Dummy-Kanalstrukturen (nicht veranschaulicht) in der ersten Region A zusammen mit den Kanalstrukturen CH angeordnet sind, so können die Dummy-Kanalstrukturen zusammen mit den Kanalstrukturen CH auf der momentane Stufe gebildet werden.
  • Die Epitaxieschicht 105 kann mit einem selektiven Epitaxiewachstumsprozess (Selective Epitaxial Growth, SEG) gebildet werden. Die Epitaxieschicht 105 kann als eine einzelne Epitaxieschicht oder als Mehrfach-Epitaxieschichten hergestellt werden. Die Epitaxieschicht 105 kann polykristallines Silizium, einkristallines Silizium, polykristallines Germanium oder einkristallines Germanium umfassen, in das gegebenenfalls Störatome hineindotiert werden können. In den Dummy-Kanalstrukturen DCH kann ein oberes Ende der Epitaxieschicht 105 in der Substratisolierschicht 110 angeordnet sein, und mindestens ein Abschnitt einer Seitenfläche der Epitaxieschicht 105 kann von der Substratisolierschicht 110 umgeben sein. Dementsprechend kann die Epitaxieschicht 105 von den Opferschichten 180 in den Dummy-Kanalstrukturen DCH beabstandet sein.
  • Die Gate-Dielektrikumschicht 145 kann durch Atomlagenabscheidung (ALD) oder chemische Gasphasenabscheidung (CVD) so eingerichtet werden, dass sie eine gleichmäßige Dicke aufweist. In diesem Prozess kann ein ganzer Abschnitt der Gate-Dielektrikumschicht 145 gebildet werden, oder die Gate-Dielektrikumschicht 145 kann teilweise gebildet werden, und ein Abschnitt der Gate-Dielektrikumschicht 145, der sich senkrecht zu dem Substrat 101 erstreckt, zusammen mit den Kanalstrukturen CH und den Dummy-Kanalstrukturen DCH, kann in diesem Prozess gebildet werden. Die Kanalschicht 140 kann auf der Gate-Dielektrikumschicht 145 in den Kanalstrukturen CH und den Dummy-Kanalstrukturen DCH gebildet werden. Die Kanalisolierschicht 150 kann die Kanalstrukturen CH und die Dummy-Kanalstrukturen DCH füllen und kann aus einem isolierenden Material gebildet werden. In beispielhaften Ausführungsformen kann statt der Kanalisolierschicht 150 eine innere Region der Kanalschicht 140 mit einem leitfähigen Material gefüllt werden. Die Kanalpads 155 können aus einem leitfähigen Material, wie zum Beispiel polykristallinem Silizium, gebildet werden.
  • Wie in 15A und 15B gezeigt, können Öffnungen OP gebildet werden, die durch die Stapelstruktur der Opferschichten 180 und der Zwischenschicht-Isolierschichten 120 hindurch verlaufen, und die Opferschichten 180 können durch die Öffnungen OP hindurch entfernt werden.
  • Die Öffnungen OP können durch Bilden einer Maskenschicht mit Hilfe eines Photolithografieprozesses und eines anisotropen Ätzens der Stapelstruktur gebildet werden. Vor dem Bilden der Öffnungen OP kann auf den Kanalstrukturen CH und den Dummy-Kanalstrukturen DCH zum Schutz der unteren Strukturen zusätzlich eine Zellenregionsisolierschicht 190 gebildet werden. Die Öffnungen OP können an Positionen, die den ersten und zweiten Trennungsregionen MS1, MS2a und MS2b entsprechen, als Gräben ausgebildet werden. Dementsprechend können sich die Öffnungen OP in Längsrichtung in der x-Richtung erstrecken. Abschnitte der Öffnungen OP können sich entlang ganzer Regionen der ersten und zweiten Regionen A und B erstrecken, und andere Abschnitte brauchen sich nur in der zweiten Region B zu erstrecken. In diesem Prozess kann das Substrat 101 in einem unteren Abschnitt der Öffnungen OP freigelegt werden.
  • Die Opferschichten 180 können mit Bezug auf die Zwischenschicht-Isolierschichten 120 zum Beispiel durch einen Nassätzprozess selektiv entfernt werden. Dementsprechend können zwischen den Zwischenschicht-Isolationsschichten 120 seitliche Öffnungen gebildet werden, und durch die seitlichen Öffnungen hindurch können Abschnitte von Seitenwänden der Gate-Dielektrikumschicht 145 der Kanalstrukturen CH und Seitenflächen der unteren Isolationsschicht 170 freigelegt werden. In diesem Prozess kann sich die Stabilität der Stapelstruktur der Zwischenschicht-Isolierschichten 120 nach dem Entfernen der Opferschichten 180 verschlechtern, aber die Stapelstruktur kann durch die Regionen, in denen die Öffnungen OP voneinander beabstandet sind, und die Dummy-Kanalstrukturen DCH stabil gestützt werden. Außerdem kann jede der ersten Dummy-Kanalstrukturen DCH1, die auf einer Außenseite der unteren Trennungsregion GS angeordnet sind, eine relativ große Größe aufweisen, dergestalt, dass die Stapelstruktur der Zwischenschicht-Isolierschichten 120 zusätzlich gestützt werden kann.
  • Wie in 16A und 16B gezeigt, können die Gate-Elektroden 130 gebildet werden, indem eine Region, aus der die Opferschichten 180 entfernt wurden, mit einem leitfähigen Material gefüllt wird.
  • Die Gate-Elektroden 130 können ein Metall, polykristallines Silizium oder ein Metallsilicidmaterial umfassen. Die Öffnungen OP können einen Transferdurchgang für ein Material zum Bilden der Gate-Elektroden 130 bereitstellen. Die Gate-Elektroden 130 brauchen nicht voneinander getrennt zu sein und können zwischen den Öffnungen OP, die in der x-Richtung linear voneinander beabstandet sind, miteinander verbunden sein, dergestalt, dass Gate-Verbinder gebildet werden können. Nach dem Bilden der Gate-Elektroden 130 kann ein in den Öffnungen OP abgeschiedenes Material zum Bilden der Gate-Elektroden 130 durch einen zusätzlichen Prozess entfernt werden.
  • Zurück zu 3A und 4A kann eine Trennschicht 107 in den Öffnungen OP gebildet werden.
  • Die Trennschicht 107 kann ein isolierendes Material umfassen, und in beispielhaften Ausführungsformen kann die Trennschicht 107 zusammen mit einem isolierenden Material des Weiteren ein leitfähiges Material umfassen. Dementsprechend können die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b gebildet werden, und die ersten und zweiten Trennungsregionen MS1, MS2a und MS2b können im selben Prozess gebildet werden und können die gleiche Struktur aufweisen.
  • Obere Verdrahtungsstrukturen wie zum Beispiel Kontaktstopfen und Bitleitungen können auf den Kanalstrukturen CH gebildet werden.
  • Gemäß den oben dargelegten beispielhaften Ausführungsformen kann durch Optimieren einer Anordnung von Dummy-Kanalstrukturen unter Berücksichtigung einer Anordnung der Substratisolierschicht und der unteren Trennungsregion eine Halbleitervorrichtung bereitgestellt werden, die sich durch eine verbesserte Zuverlässigkeit auszeichnet.
  • Obgleich oben die beispielhaften Ausführungsformen veranschaulicht und beschrieben worden sind, ist dem Fachmann klar, dass Modifizierungen und Variationen vorgenommen werden können, ohne vom Umfang des vorliegenden erfinderischen Konzepts, wie es durch die beigefügten Ansprüche definiert ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020190094345 [0001]

Claims (25)

  1. Halbleitervorrichtung, umfassend: ein Substrat mit einer ersten und einer zweiten Region; Gate-Elektroden, die voneinander beabstandet und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats auf der ersten Region gestapelt sind, sich in einer zweiten Richtung senkrecht zur ersten Richtung mit unterschiedlichen Längen in der zweiten Region erstrecken, und mindestens eine Masseauswahl-Gate-Elektrode, Speicherzellen-Gate-Elektroden, und mindestens eine String-Auswahl-Gate-Elektrode umfassen, die in dieser Reihenfolge von dem Substrat aus gestapelt sind; erste Trennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung in der ersten und der zweiten Region erstrecken, und in einer dritten Richtung senkrecht zu der ersten und der zweiten Richtung voneinander beabstandet sind; zweite Trennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung zwischen den ersten Trennungsregionen erstrecken, und in der zweiten Richtung in der zweiten Region voneinander beabstandet sind; eine untere Trennungsregion, die durch die mindestens eine Masseauswahl-Gate-Elektrode zwischen den zweiten Trennungsregionen hindurch verläuft und die mindestens eine Masseauswahl-Gate-Elektrode zusammen mit den zweiten Trennungsregionen trennt; eine Substratisolierschicht, die in dem Substrat zwischen den ersten Trennungsregionen und den zweiten Trennungsregionen in der zweiten Region angeordnet ist; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich senkrecht zu dem Substrat in der ersten Region erstrecken; und eine erste Dummy-Kanalstruktur, die durch die Gate-Elektroden und die Substratisolierschicht hindurch verläuft und sich senkrecht zu dem Substrat auf einer Außenseite der unteren Trennungsregion in der dritten Richtung erstreckt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Dummy-Kanalstruktur in der zweiten Richtung eine erste Weite aufweist und in der dritten Richtung eine zweite Weite aufweist, die größer ist als die erste Weite.
  3. Halbleitervorrichtung nach Anspruch 2, wobei jede der Kanalstrukturen eine erste maximale Weite aufweist und die erste maximale Weite kleiner als die zweite Weite der ersten Dummy-Kanalstruktur ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die erste maximale Weite innerhalb eines Bereichs von ungefähr 50 nm bis 150 nm liegt und die zweite Weite innerhalb eines Bereichs von ungefähr 120 nm bis 220 nm liegt.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die Substratisolierschicht zwischen der unteren Trennungsregion und den ersten Trennungsregionen und zwischen den zweiten Trennungsregionen und den ersten Trennungsregionen so angeordnet ist, dass sie die untere Trennungsregion auf einer Ebene nicht überlappt.
  6. Halbleitervorrichtung nach Anspruch 1, des Weiteren umfassend: zweite Dummy-Kanalstrukturen, die durch die Gate-Elektroden und die Substratisolierschicht hindurch verlaufen und Spalten und Reihen in der zweiten Region bilden, wobei die erste Dummy-Kanalstruktur zwischen den zweiten Dummy-Kanalstrukturen nebeneinander in der zweiten Richtung angeordnet ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei jede der zweiten Dummy-Kanalstrukturen eine Größe und eine Form aufweist, die sich von einer Größe und einer Form der ersten Dummy-Kanalstruktur unterscheidet.
  8. Halbleitervorrichtung nach Anspruch 6, wobei die erste Dummy-Kanalstruktur von vier zweiten Dummy-Kanalstrukturen umgeben ist.
  9. Halbleitervorrichtung nach Anspruch 6, wobei die zweiten Dummy-Kanalstrukturen entlang Enden der Gate-Elektroden angeordnet sind.
  10. Halbleitervorrichtung nach Anspruch 1, des Weiteren umfassend: dritte Trennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung zwischen den ersten Trennungsregionen und den zweiten Trennungsregionen erstrecken und in der zweiten Richtung voneinander beabstandet sind, wobei in der zweiten Region Abstandsregionen dazwischen angeordnet sind.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Substratisolierschicht auf dem Substrat in einem unteren Abschnitt einer ersten Abstandsregion der Abstandsregionen, die der ersten Region am nächsten benachbart sind, angeordnet ist, und wobei die Halbleitervorrichtung des Weiteren eine dritte Dummy-Kanalstruktur umfasst, die durch die Gate-Elektroden und die Substratisolierschicht hindurch verläuft und sich in der ersten Abstandsregion senkrecht zu dem Substrat erstreckt.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die dritte Dummy-Kanalstruktur einen maximalen Durchmesser aufweist, der kleiner als ein maximaler Durchmesser der ersten Dummy-Kanalstruktur ist.
  13. Halbleitervorrichtung nach Anspruch 11, wobei die Substratisolierschicht von anderen Abstandsregionen, die nicht die erste Abstandsregion sind, so beabstandet ist, dass die Abstandsregionen nicht überlappt werden.
  14. Halbleitervorrichtung nach Anspruch 1, wobei die Gate-Elektroden Padregionen bereitstellen, indem sich die Gate-Elektroden in einer unteren Region weiter als die Gate-Elektrode in einer oberen Region in der zweiten Region erstrecken, und wobei die Halbleitervorrichtung des Weiteren Kontaktstopfen umfasst, die mit den Gate-Elektroden in den Padregionen verbunden sind.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die erste Dummy-Kanalstruktur auf einer ersten Seite der unteren Trennungsregion in der dritten Richtung angeordnet ist und einer der Kontaktstopfen auf einer zweiten Seite der unteren Trennungsregion in der dritten Richtung angeordnet ist.
  16. Halbleitervorrichtung nach Anspruch 1, wobei die ersten und zweiten Trennungsregionen im Wesentlichen die gleiche Struktur aufweisen.
  17. Halbleitervorrichtung, umfassend: ein Substrat mit einer leitfähigen Region und einer isolierenden Region; Gate-Elektroden mit Sub-Gate-Elektroden, die voneinander beabstandet und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats gestapelt sind und sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, und Gate-Verbindern, welche die auf derselben Ebene angeordneten Sub-Gate-Elektroden verbinden; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich in der leitfähigen Region des Substrats erstrecken; und eine erste Dummy-Kanalstruktur, die durch die Gate-Elektroden hindurch verläuft und sich in den Isolierregion des Substrats erstreckt und neben mindestens einer Seite der Gate-Verbinder in einer dritten Richtung senkrecht zu der ersten und der zweiten Richtung angeordnet ist.
  18. Halbleitervorrichtung nach Anspruch 17, des Weiteren umfassend: zweite Dummy-Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich in der Isolierregion des Substrats erstrecken und die erste Dummy-Kanalstruktur in einem regelmäßigen Muster umgeben.
  19. Halbleitervorrichtung nach Anspruch 18, wobei die erste Dummy-Kanalstruktur eine Größe und eine Form aufweist, die sich von einer Größe und einer Form jeder der Kanalstrukturen und der zweiten Dummy-Kanalstrukturen unterscheiden.
  20. Halbleitervorrichtung nach Anspruch 17, wobei jede der Kanalstrukturen eine erste Höhe in der ersten Richtung aufweist und die erste Dummy-Kanalstruktur eine zweite Höhe aufweist, die größer als die erste Höhe ist.
  21. Halbleitervorrichtung, umfassend: ein Substrat mit einer ersten und einer zweiten Region; Gate-Elektroden, die voneinander beabstandet sind und in einer ersten Richtung senkrecht zu einer Oberseite des Substrats in der ersten Region gestapelt sind und sich in einer zweiten Richtung senkrecht zu der ersten Richtung um unterschiedliche Längen erstrecken und Pad-Regionen in der zweiten Region bereitstellen; Penetrationstrennungsregionen, die durch die Gate-Elektroden hindurch verlaufen und sich in der zweiten Richtung in der ersten und der zweiten Region erstrecken und in der zweiten Richtung in der zweiten Region voneinander beabstandet sind; eine untere Trennungsregion, die durch mindestens eine Gate-Elektrode hindurch verläuft und eine unterste Gate-Elektrode zwischen den Penetrationstrennungsregionen umfasst; eine Substratisolierschicht, die in einem Abschnitt des Substrats in der zweiten Region angeordnet ist; Kanalstrukturen, die durch die Gate-Elektroden hindurch verlaufen und sich senkrecht zu dem Substrat in der ersten Region erstrecken; und Dummy-Kanalstrukturen, die durch die Gate-Elektroden und mindestens Abschnitte der Substratisolierschicht hindurch verlaufen und sich senkrecht zu dem Substrat in der zweiten Region erstrecken und eine erste Dummy-Kanalstruktur umfassen, die neben der unteren Trennungsregion um die untere Trennungsregion herum angeordnet ist, und zweite Dummy-Kanalstrukturen umfassen, die in einem regelmäßigen Muster in den Pad-Regionen der Gate-Elektroden angeordnet sind.
  22. Halbleitervorrichtung nach Anspruch 21, wobei die erste Dummy-Kanalstruktur auf jeder von beiden Seiten der unteren Trennungsregion in einer dritten Richtung senkrecht zu der ersten und der zweiten Richtung angeordnet ist.
  23. Halbleitervorrichtung nach Anspruch 21, wobei sich die Substratisolierschicht von einer Oberseite des Substrats in das Substrat hinein erstreckt.
  24. Halbleitervorrichtung nach Anspruch 21, wobei die Substratisolierschicht von den Penetrationstrennungsregionen und der unteren Trennungsregion so beabstandet ist, dass sie sich nicht zu einem unteren Abschnitt der Penetrationstrennungsregionen und der unteren Trennungsregion erstreckt.
  25. Halbleitervorrichtung nach Anspruch 21, wobei jede der Kanalstrukturen und der Dummy-Kanalstrukturen eine Epitaxieschicht umfasst, die in ihren unteren Abschnitten angeordnet ist, und wobei die Epitaxieschicht der Kanalstrukturen eine erste Dicke aufweist und die Epitaxieschicht der Dummy-Kanalstrukturen eine zweite Dicke aufweist, die geringer als die erste Dicke ist.
DE102020108091.3A 2019-08-02 2020-03-24 Halbleitervorrichtung Granted DE102020108091A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0094345 2019-08-02
KR1020190094345A KR20210016214A (ko) 2019-08-02 2019-08-02 반도체 장치

Publications (1)

Publication Number Publication Date
DE102020108091A1 true DE102020108091A1 (de) 2021-02-04

Family

ID=74165588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020108091.3A Granted DE102020108091A1 (de) 2019-08-02 2020-03-24 Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US11233062B2 (de)
JP (1) JP2021027331A (de)
KR (1) KR20210016214A (de)
CN (1) CN112310096A (de)
DE (1) DE102020108091A1 (de)
SG (1) SG10202003905SA (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210016214A (ko) * 2019-08-02 2021-02-15 삼성전자주식회사 반도체 장치
KR20210158449A (ko) * 2020-06-23 2021-12-31 삼성전자주식회사 반도체 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786007B2 (en) 2008-12-03 2014-07-22 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory device
KR101145318B1 (ko) * 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR101519130B1 (ko) 2010-10-05 2015-05-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR102150253B1 (ko) 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
US10847540B2 (en) * 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
JP6495838B2 (ja) 2016-01-27 2019-04-03 東芝メモリ株式会社 半導体記憶装置及びその製造方法
KR102632478B1 (ko) 2016-09-02 2024-02-05 에스케이하이닉스 주식회사 반도체 장치
US10483277B2 (en) * 2016-09-13 2019-11-19 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9881929B1 (en) 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
KR102650995B1 (ko) 2016-11-03 2024-03-25 삼성전자주식회사 수직형 메모리 장치
US10115632B1 (en) 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
KR102373818B1 (ko) 2017-07-18 2022-03-14 삼성전자주식회사 반도체 장치
KR102366971B1 (ko) 2017-08-08 2022-02-24 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10685914B2 (en) 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102587973B1 (ko) 2017-11-07 2023-10-12 삼성전자주식회사 3차원 반도체 메모리 장치
KR102362622B1 (ko) * 2018-02-23 2022-02-14 삼성전자주식회사 서로 다른 종류의 메모리 셀들을 갖는 반도체 소자
US10943913B2 (en) * 2018-09-27 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Strap-cell architecture for embedded memory
US10847523B1 (en) * 2019-07-03 2020-11-24 Macronix International Co., Ltd. Stacked memory and ASIC device
KR20210016214A (ko) * 2019-08-02 2021-02-15 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
JP2021027331A (ja) 2021-02-22
KR20210016214A (ko) 2021-02-15
US20220149056A1 (en) 2022-05-12
US11637110B2 (en) 2023-04-25
US11233062B2 (en) 2022-01-25
US20210035991A1 (en) 2021-02-04
CN112310096A (zh) 2021-02-02
SG10202003905SA (en) 2021-03-30

Similar Documents

Publication Publication Date Title
DE102016114573B4 (de) Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
DE102016119704B4 (de) Dreidimensionale Halbleitervorrichtung
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE102019122665A1 (de) Halbleitervorrichtung
DE102018123386A1 (de) Dreidimensionale Halbleiterspeichervorrichtungen und Verfahren zu ihrer Herstellung
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102021100089A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102007033017A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises, Speichermodule, Computersysteme
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102020109802A1 (de) Integrierte-schaltkreis-vorrichtung und verfahren zu ihrer herstellung
DE102020126242B4 (de) Halbleitervorrichtungen mit Ladungsspeicherschichten und Kanalschichten, die sich senkrecht zu einer oberen Oberfläche des Substrats erstrecken
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020115750A1 (de) Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten
DE102020113612A1 (de) Herstellungsverfahren einer mfmis-speichervorrichtung
DE102016113851A1 (de) Vertikale Speichervorrichtungen
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE112022001434T5 (de) Speichervorrichtung vom nor-typ, verfahren zur herstellung einer speichervorrichtung vom nor-typ und die speichervorrichtung enthaltendes elektronisches gerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H10B0069000000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H10B0069000000

Ipc: H10B0041500000