DE102020115750A1 - Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten - Google Patents

Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten Download PDF

Info

Publication number
DE102020115750A1
DE102020115750A1 DE102020115750.9A DE102020115750A DE102020115750A1 DE 102020115750 A1 DE102020115750 A1 DE 102020115750A1 DE 102020115750 A DE102020115750 A DE 102020115750A DE 102020115750 A1 DE102020115750 A1 DE 102020115750A1
Authority
DE
Germany
Prior art keywords
layers
layer
insulating layers
charge storage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020115750.9A
Other languages
English (en)
Inventor
Taisoo Lim
Suhyeong LEE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020115750A1 publication Critical patent/DE102020115750A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Halbleitervorrichtungen sind vorgesehen. Eine Halbleitervorrichtung (100) weist Gateelektroden (130) auf einem Substrat (101) und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt auf. Die Halbleitervorrichtung (100) weist Zwischenschichtisolierschichten (120) auf, welche alternierend mit den Gateelektroden (130) gestapelt sind. Darüber hinaus weist die Halbleitervorrichtung (100) Kanalstrukturen (CH) auf, welche durch die Gateelektroden (130) hindurchtreten. Jede der Kanalstrukturen (CH) weist eine Kanalschicht (140) auf, welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, eine Tunnelisolierschicht (142) auf der Kanalschicht (140), Ladungsspeicherschichten (143) auf der Tunnelisolierschicht (142) in jeweiligen Bereichen zwischen den Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht (142), und erste Sperrisolierschichten (144) jeweils auf den Ladungsspeicherschichten (143). Eine erste Schicht der ersten Sperrisolierschichten (144) ist auf einer oberen Oberfläche, einer unteren Oberfläche und einer Seitenoberfläche einer ersten Schicht der Ladungsspeicherschichten (143).

Description

  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen. Halbleitervorrichtungen können eine relativ hohe Kapazität zur Datenverarbeitung haben, auch wenn ihre Volumina kleiner werden. Demnach kann es wünschenswert sein, den Integrationsgrad der Halbleiterelemente, welche solche Halbleitervorrichtungen bilden, zu erhöhen. Demnach wurden, als ein Verfahren zum Verbessern des Integrationsgrades von Halbleitervorrichtungen, Halbleitervorrichtungen, welche vertikale Transistorstrukturen anstelle von herkömmlichen planaren Transistorstrukturen haben, vorgeschlagen.
  • KURZFASSUNG
  • Ein Aspekt des vorliegenden erfinderischen Konzepts ist es, eine Halbleitervorrichtungen vorzusehen, welche eine verbesserte Zuverlässigkeit hat.
  • Gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts kann eine Halbleitervorrichtung Gateelektroden aufweisen, welche voneinander auf einem Substrat beabstandet sind und rechtwinklig zu einer oberen Oberfläche des Substrats gestapelt sind. Die Halbleitervorrichtungen kann Zwischenschichtisolierschichten aufweisen, welche mit den Gateelektroden alternierend auf dem Substrat gestapelt sind. Darüber hinaus kann die Halbleitervorrichtung Kanalstrukturen aufweisen, welche durch die Gateelektroden hindurchtreten und sich rechtwinklig zu der oberen Oberfläche des Substrats erstrecken. Jede der Kanalstrukturen kann eine Kanalschicht aufweisen, welche sich rechtwinklig zur oberen Oberfläche des Substrats erstreckt, eine Tunnelisolierschicht auf der Kanalschicht und sich rechtwinklig zu der oberen Oberfläche des Substrats erstreckend, Ladungsspeicherschichten auf der Tunnelisolierschicht in jeweiligen Bereichen zwischen den Gateelektroden und einer Seitenoberfläche der Tunnelisolierschicht, und erste Sperrisolierschichten auf den Ladungsspeicherschichten jeweils. Eine erste Schicht der ersten Sperrisolierschichten kann auf einer oberen Oberfläche und einer unteren Oberfläche der ersten Schicht der Ladungsspeicherschichten sein und kann ferner auf einer Seitenoberfläche der ersten Schicht der Ladungsspeicherschichten, welche einer ersten Elektrode der Gateelektroden gegenüberliege, sein. Eine Höhe jeder der Ladungsspeicherschichten kann geringer sein als ein Abstand zwischen einem Paar der Zwischenschichtisolierschichten, welche benachbart zueinander sind in einer Richtung rechtwinklig zu der oberen Oberfläche des Substrats.
  • Gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts kann eine Halbleitervorrichtung Gateelektroden aufweisen, welche voneinander auf einem Substrat beabstandet sind und rechtwinklig zu einer oberen Oberfläche des Substrats gestapelt sind. Die Halbleitervorrichtung kann Zwischenschichtisolierschichten aufweisen, welche alternierend mit den Gateelektroden auf dem Substrat gestapelt sind. Darüber hinaus kann die Halbleitervorrichtung Kanalstrukturen aufweisen, welche durch die Gateelektroden hindurchtreten und sich rechtwinklig zu der oberen Oberfläche des Substrats erstrecken. Jede der Kanalstrukturen kann eine Tunnelisolierschicht und eine Kanalschicht, welche sich rechtwinklig zu der oberen Oberfläche des Substrats erstreckt, aufweisen, und Ladungsspeicherschichten und Sperrisolierschichten auf Seitenoberflächen der Gateelektroden und zwischen den Seitenoberflächen der Gateelektroden und der Tunnelisolierschicht. Eine erste Schicht der Ladungsspeicherschichten und eine erste Schicht der Sperrisolierschichten kann von einer zweiten Schicht der Ladungsspeicherschichten und einer zweiten Schicht der Sperrisolierschichten durch eine erste Schicht der Zwischenschichtisolierschichten getrennt sein. Die Sperrisolierschichten zusammen mit der Tunnelisolierschicht können die Ladungsspeicherschichten jeweils vollständig umgeben. Darüber hinaus können untere und obere Oberflächen der Sperrisolierschichten in Kontakt mit den Zwischenschichtisolierschichten sein.
  • Gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts kann eine Halbleitervorrichtung Gateelektroden aufweisen, welche voneinander auf einem Substrat beabstandet sind und rechtwinklig zu einer oberen Oberfläche des Substrats gestapelt sind. Die Halbleitervorrichtung kann Zwischenschichtisolierschichten aufweisen, welche alternierend mit den Gateelektroden auf dem Substrat gestapelt sind. Die Halbleitervorrichtung kann eine Kanalschicht aufweisen, welche durch die Gateelektroden hindurchtritt und sich rechtwinklig zur oberen Oberfläche des Substrats erstreckt. Die Halbleitervorrichtung kann eine Tunnelisolierschicht zwischen Seitenoberflächen der Zwischenschichtisolierschichten und der Kanalschicht aufweisen und sich rechtwinklig zur oberen Oberfläche des Substrats erstreckend. Die Halbleitervorrichtung kann Ladungsspeicherschichten jeweils zwischen den Gateelektroden und der Tunnelisolierschicht aufweisen. Eine erste Schicht der Ladungsspeicherschichten kann zwischen einer Seitenoberfläche einer ersten Elektrode der Gateelektroden und einer Seitenoberfläche der Tunnelisolierschicht sein und zwischen einem Paar der Zwischenschichtisolierschichten, welche benachbart zueinander in einer vertikalen Richtung sind. Die Halbleitervorrichtung kann erste Sperrisolierschichten jeweils auf den Ladungsspeicherschichten aufweisen. Eine erste Schicht der ersten Sperrisolierschichten kann eine obere Oberfläche und eine untere Oberfläche einer ersten Schicht der Ladungsspeicherschichten sein und kann auf einer Seitenoberfläche der ersten Schicht der Ladungsspeicherschichten sein, welche der Seitenoberfläche der ersten Elektrode der Gateelektroden gegenüberliegen, und kann zwischen dem Paar der Zwischenschichtisolierschichten sein, welche benachbart zueinander in der vertikalen Richtung sind. Darüber hinaus kann die Halbleitervorrichtung zweite Sperrisolierschichten jeweils auf den Gateelektroden aufweisen. Eine erste Schicht der zweiten Sperrisolierschichten kann auf einer oberen Oberfläche, einer unteren Oberfläche und der Seitenoberfläche der ersten Elektrode der Gateelektroden sein und kann eine obere Oberfläche im Wesentlichen koplanar mit einer oberen Oberfläche der ersten Schicht der ersten Sperrisolierschichten haben.
  • Gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts weist ein Verfahren zum Herstellen einer Halbleitervorrichtung ein alternierendes Stapeln von horizontalen Opferschichten und Zwischenschichtisolierschichten auf einem Substrat auf, um eine Stapelstruktur zu bilden; ein Bilden von Kanallöchern, welche durch die horizontalen Opferschichten und die Zwischenschichtisolierschichten hindurchtreten; ein Entfernen eines Abschnitts der horizontalen Opferschichten, welche durch die Kanallöcher freiliegend sind, um Aussparungsbereiche zu bilden; ein Füllen von ersten und zweiten vertikalen Opferschichten der Reihe nach, um die Aussparungsbereiche in den Kanallöchern zu füllen; ein Oxidieren eines Abschnitts der zweiten vertikalen Opferschichten von den Kanallöchern, um oxidierte Opferschichten zu bilden; ein Entfernen der oxidierten Opferschichten und eines Abschnitts der ersten vertikalen Opferschichten, um Seitenoberflächen der Zwischenschichtisolierschichten freizulegen; ein Nitrieren verbleibender unoxidierter (unoxidized) zweiter vertikaler Opferschichten, um Ladungsspeicherschichten zu bilden; ein Bilden von Tunnelisolierschichten und Kanalschichten in den Kanallöchem der Reihe nach; ein Bilden einer Öffnung, welche durch die horizontalen Opferschichten und die Zwischenschichtisolierschichten hindurchtritt; ein Entfernen der horizontalen Opferschichten durch die Öffnungen, um laterale Öffnungen zu bilden; ein Entfernen der oxidierten Opferschichten, welche durch die lateralen Öffnungen freiliegend sind; und ein Bilden einer Sperrisolierschicht auf den Ladungsspeicherschichten, welche durch die lateralen Öffnungen freigelegt sind.
  • Figurenliste
  • Die obigen und andere Aspekte, Merkmale und Vorteile des vorliegenden erfinderischen Konzepts werden deutlicher aus der folgenden detaillierten Beschreibung zusammengenommen mit den beigefügten Zeichnungen verstanden werden, in welchen:
    • 1 eine Draufsicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 2 eine Querschnittsansicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 3 eine teilweise vergrößerte Ansicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 4A bis 4C teilweise vergrößerte Ansichten einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform sind.
    • 5A und 5B jeweils eine Querschnittsansicht und eine teilweise vergrößerte Ansicht sind, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen.
    • 6A und 6B jeweils eine Querschnittsansicht und eine teilweise vergrößerte Ansicht sind, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen.
    • 7 eine teilweise vergrößerte Ansicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 8 eine Querschnittsansicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 9 eine Querschnittsansicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 10 eine Querschnittsansicht ist, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 11A bis 11L Querschnittsansichten sind, welche schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen.
    • 12A bis 12C Querschnittsansichten sind, welche schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen.
    • 13A bis 13C Querschnittsansichten sind, welche schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin nachstehend werden beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • 1 ist eine Draufsicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • 2 ist eine Querschnittsansicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht. 2 veranschaulicht einen Querschnitt, aufgenommen entlang einer Querschnittslinie I-I' der 1.
  • 3 ist eine teilweise vergrößerte Ansicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht. In 3 ist eine vergrößerte Ansicht des Abschnitts „A“ der 2 veranschaulicht.
  • Bezugnehmend auf die 1 bis 3 kann eine Halbleitervorrichtung 100 ein Substrat 101, Gateelektroden 130, welche voneinander auf dem Substrat 101 beabstandet sind und rechtwinklig zu dem Substrat 101 gestapelt sind, Zwischenschichtisolierschichten 120, welche alternierend mit den Gateelektroden 130 gestapelt sind, Kanalstrukturen CH, welche durch die Gateelektroden 130 hindurchtreten, sich in einer Richtung rechtwinklig zu einer oberen Oberfläche des Substrats 101 erstreckend und eine Kanalsschicht 140, welche darin angeordnet ist, aufweisend und Trennbereiche SR, welche sich hineinerstrecken in und hindurchtreten durch eine Stapelstruktur GS der Zwischenschichtisolierschichten 120 und der Gateelektroden 130 aufweisen.
  • Jede der Kanalstrukturen CH kann eine Tunnelisolierschicht 142, Ladungsspeicherschichten 143 und erste Sperrisolierschichten 144, welche nacheinanderfolgend auf/von der Kanalschicht 140 gestapelt sind, aufweisen und kann ferner eine Kanalisolierschicht 150 zwischen gegenüberliegenden Seitenwänden der Kanalisolierschicht 140, eine Kanalkontaktstelle 155 in einem oberen Ende der Kanalstrutkur CH und eine epitaktische Schicht 107, welche unter der Kanalisolierschicht 140 angeordnet ist, aufweisen. Zusätzlich kann die Halbleitervorrichtung 100 ferner leitfähige Sourceschichten 180 und Trennisolierschichten 185, welche in den Trennbereichen SR angeordnet sind, und zweite Sperrisolierschichten 146, welche wenigstens einen Abschnitt der Gateelektroden 130 umgeben, aufweisen.
  • In der Halbleitervorrichtung 100 kann ein Speicherzellstrang um jede Kanalschicht 140 herum konfiguriert sein, und eine Mehrzahl von Speicherzellsträngen kann in Zeilen und Spalten in einer x-Richtung und in einer y-Richtung angeordnet sein.
  • Das Substrat 101 kann eine obere Oberfläche habe, welche sich in der x-Richtung und der y-Richtung erstreckt. Das Substrat 101 kann ein Halbleitermaterial wie beispielsweise einen Gruppe-IV-Halbleiter, einen Gruppe-III-V-Verbindungshalbleiter oder einen Gruppe-II-VI-Verbindungshalbleiter aufweisen. Beispielsweise kann der Gruppe-IV-Halbleiter Silizium, Germanium oder Silizium-Germanium aufweisen. Das Substrat 101 kann als ein Bulk-Wafer, eine epitaktische Schicht, eine Silizium-auf-Isolator (SOI = Silicon-on-Insulator = Silizium-auf-Isolator)-Schicht, eine Halbleiter-auf-Isolator (SeOI = Semiconductor-on-Insulator = Halbleiter-auf-Isolator)-Schicht oder dergleichen vorgesehen sein.
  • Die Gateelektroden 130 können gestapelt sein, um vertikal auf dem Substrat 101 beabstandet zu sein, um die Stapelstruktur GS zusammen mit den Zwischenschichtisolierschichten 120 zu bilden. Die Gateelektroden 130 können eine untere Gateelektrode 130G, welche ein Gate eines Masseauswahltransistors bildet, Speichergateelektroden 130M, welche eine Mehrzahl von Speicherzellen bilden, und eine obere Gateelektrode 130S aufweisen, welche ein Gate eines Strangauswahltransistors bildet. Die Anzahl von Speichergateelektroden 130M, welche die Speicherzellen bilden, kann variieren (kann beispielsweise bestimmt werden) abhängig von der Kapazität der Halbleitervorrichtung 100. Gemäß einer beispielhaften Ausführungsform können die obere Gateelektrode 130S und die untere Gateelektrode 130G, welche jeweils den Strangauswahltransistor und den Masseauswahltransistor bilden, jeweils eine, zwei oder mehr Gateelektroden sein und können dieselbe Struktur haben wie oder eine unterschiedliche Struktur von den Speichergateelektroden 130M, welche die Speicherzellen bilden. Ein Abschnitt der Gateelektroden 130, beispielsweise die Speichergateelektroden 130M benachbart zu der oberen und unteren Gateelektrode 130S und 130G können Dummy-Gateelektroden sein.
  • Die Gateelektroden 130 können gestapelt sein, um vertikal voneinander auf dem Substrat 101 beabstandet zu sein und können angeordnet sein, um voneinander in der x-Richtung durch die Trennbereiche SR, welche sich in der y-Richtung erstrecken, getrennt zu sein. Die Gateelektroden 130 zwischen einem Paar von Trennbereichen SR können einen Speicherblock bilden, ein Bereich des Speicherblocks aber ist nicht darauf beschränkt. Ein Abschnitt der Gateelektroden 130, beispielsweise die Speichergateelektroden 130M können eine einzelne Schicht in einem Speicherblock bilden.
  • Die Gateelektroden 130 können ein Material wie beispielsweise Wolfram (W) aufweisen. In einigen Ausführungsformen können die Gateelektroden 130 polykristallines Silizium oder ein Metallsilizidmaterial aufweisen. In beispielhaften Ausführungsformen können die Gateelektroden 130 ferner eine Diffusionssperre auf einer Außenseite davon aufweisen. Beispielsweise kann die Diffusionssperre Wolframnitrid (WN), Tantalnitrid (TaN), Titannitrid (TiN) oder eine Kombination davon aufweisen.
  • Die Zwischenschichtisolierschichten 120 können zwischen den Gateelektroden 130 angeordnet sein. In einer ähnlichen Art und Weise zu den Gateelektroden 130 können die Zwischenschichtisolierschichten 120 angeordnet sein, um voneinander in einer Richtung rechtwinklig zu der oberen Oberfläche des Substrats 101 beabstandet zu sein. Die Zwischenschichtisolierschichten 120 können ein isolierendes Material wie beispielsweise Siliziumoxid oder Siliziumnitrid aufweisen. Die Zwischenschichtisolierschichten 120 können im Wesentlichen planare obere und untere Oberflächen haben. Seitenoberflächen der Zwischenschichtisolierschichten 120 können eine Struktur haben, welche horizontal über Seitenoberflächen der Gateelektroden 130 in Richtung des Trennbereichs SR hinaus hervorstehen. In einer beispielhaften Ausführungsform können die Seitenoberflächen der Zwischenschichtisolierschichten 120 koplanar mit den Seitenoberflächen der Gateelektroden 130 in/benachbart zu dem Trennbereich SR sein.
  • Die Kanalstrukturen CH können jeweils einen Speicherzellstrang bilden und können angeordnet sein, um voneinander in Zeilen und Spalten auf dem Substrat 101 beabstandet zu sein. Die Kanalstrukturen CH können angeordnet sein, um ein Gitter zu bilden, oder können in einer Zickzack-Form in einer Richtung angeordnet sein. Die Kanalstrukturen CH können eine Säulen- (oder eine andere gestreckte vertikale) Form haben und können eine geneigte Seite derart haben, dass eine Breite sich näher zu dem Substrat 101 gemäß einem Aspektverhältnis bzw. Seitenverhältnis verschmälert. Jede der Kanalstrukturen CH kann die Kanalschicht 140, die Tunnelisolierschicht 142, die Ladungsspeicherschichten 142, die ersten Sperrisolierschichten 144, die Kanalisolierschicht 150, die Kanalkontaktstelle 155 und die epitaktische Schicht 107 aufweisen. Beispielsweise kann in der vorliegenden Ausführungsform die Kanalstruktur CH als ein Begriff verwendet werden, welcher nicht nur säulenförmige Bereiche sondern auch die Ladungsspeicherschichten 143 und die ersten Sperrisolierschichten 144 aufweist, welche Komponenten sein können, welche Bereiche außerhalb der säulenförmigen Bereiche umgeben. Die Tunnelisolierschicht 142, die Ladungsspeicherschichten 143 und die ersten Sperrisolierschichten 144 der Kanalstruktur CH können eine dielektrische Gateschicht zusammen mit den zweiten Sperrisolierschichten 146 bilden.
  • Die Kanalschicht 140 kann gebildet sein, um eine ringförmige Form zu haben, welche die Kanalisolierschicht 150 umgibt, gemäß einer beispielhaften Ausführungsform jedoch kann die Kanalschicht 140 eine Säulenform haben wie beispielsweise ein Zylinder oder eine prismatische bzw. quaderförmige Säule ohne die Kanalisolierschicht 150. Ein unterer Abschnitt der Kanalschicht 140 kann mit der epitaktischen Schicht 107 verbunden sein. Die Kanalschicht 140 kann ein Halbleitermaterial wie beispielsweise polykristallines Silizium oder Einkristall-Silizium aufweisen, und das Halbleitermaterial kann ein undotiertes Material oder ein Material sein, welches p-Typ oder n-Typ-Störstellen aufweist. Die Kanalstrukturen CH, welche in einer geraden Linie in der x-Richtung zwischen einem Paar von Trennbereichen SR angeordnet sind, können jeweils mit unterschiedlichen Bit-Leitungen gemäß einer Anordnung einer oberen Verdrahtungsstruktur, welche mit der Kanalkontaktstelle 155 verbunden ist, verbunden sein.
  • Die Tunnelisolierschicht 142 kann zwischen den Seitenoberflächen der Zwischenschichtisolierschichten 120 und der Kanalschicht 140 auf der Kanalschicht 140 angeordnet sein, kann sich rechtwinklig zu der oberen Oberfläche des Substrats 101 erstrecken und kann als eine einzelne Schicht in einer einzelnen Kanalschicht CH angeordnet sein. Die Tunnelisolierschicht 142 kann eine Ladung zu den Ladungsspeicherschichten 143 tunneln und kann beispielsweise Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON) oder eine Kombination davon aufweisen.
  • Die Ladungsspeicherschichten 143 können auf der Tunnelisolierschicht 142 angeordnet sein, und die Gateelektroden 130 können in Bereichen angeordnet sein, welche in einer nach außen gerichteten Richtung von der Kanalstruktur CH ausgespart sind. Die Ladungsspeicherschichten 143 können zwischen den Zwischenschichtisolierschichten 120 benachbart zueinander in einer vertikalen Richtung angeordnet sein, um die Zwischenschichtisolierschichten 120 in der Draufsicht oder in der z-Richtung zu überlappen. Demnach können die Ladungsspeicherschichten 143 angeordnet sein, um voneinander zwischen den Gateelektroden 130 benachbart zueinander in einer vertikalen Richtung getrennt zu sein (beispielsweise voneinander durch die Zwischenschichtisolierschichten 120 getrennt) und können angeordnet sein, um in eine Mehrzahl von Schichten in eine Kanalstruktur CH getrennt zu sein. Wie in 3 veranschaulicht ist, kann eine Oberfläche der Ladungsspeicherschichten 143, welche die Tunnelisolierschicht 142 nicht berührt bzw. kontaktiert, eine konvexe abgerundete Form in Richtung der Gateelektroden 130 haben. Der Grad, zu welchem diese Form gerundet ist, kann gemäß einigen Ausführungsformen verschiedentlich variieren. Jede der Ladungsspeicherschichten 143 kann eine Struktur haben, welche vollständig durch die Tunnelisolierschicht 142 und die erste Sperrisolierschicht 144 umgeben ist. Die Ladungsspeicherschichten 143 können eine Ladungseinfangschicht oder eine leitfähige Floating-Gate-Schicht sein und können aus Siliziumnitrid gebildet sein, wenn die Ladungsspeicherschichten 143 eine Ladungseinfangschicht aufweisen.
  • Jede der Ladungsspeicherschichten 143 hat eine Höhe (d. h. eine vertikale Dicke) D2 kürzer als ein Abstand D1 zwischen den Zwischenschichtisolierschichten 120, welche vertikal benachbart zueinander in einer Richtung rechtwinklig zu der oberen Oberfläche des Substrats 101 sein können, beispielsweise in der z-Richtung. Dies ist der Fall, da die Ladungsspeicherschicht 143 angeordnet sein kann, um durch die erste Sperrisolierschicht 144 zwischen den Zwischenschichtisolierschichten 120 benachbart zueinander umgeben zu sein. Zusätzlich kann die Höhe D2 der Ladungsspeicherschicht 143 kürzer sein als eine Höhe einer der Gateelektroden 130. Eine Dicke T1 der Ladungsspeicherschicht 143 in der x-Richtung kann in einem Bereich von etwa 4 Nanometer (nm) bis etwa 6 nm beispielsweise sein. Der Dickenbereich der Ladungsspeicherschicht 143 kann unter Berücksichtigung einer relativen Beziehung mit Dicken von anderen Schichten in der Nachbarschaft, einer Größe einer Spannung, welche an die Gateelektrode 130 angelegt wird, und dergleichen bestimmt werden.
  • Die ersten Sperrisolierschichten 144 können auf den Ladungsspeicherschichten 143 und zwischen den zweiten Sperrisolierschichten 146 und den Ladungsspeicherschichten 143 angeordnet sein. Jede der ersten Sperrisolierschichten 144 kann angeordnet sein auf (beispielsweise, um zu umgeben/zu bedecken) einer oberen Oberfläche und einer unteren Oberfläche der Ladungsspeicherschicht 143 und kann angeordnet sein auf (beispielsweise um zu umgeben/zu bedecken) einer externen Seitenoberfläche der Ladungsspeicherschicht 143, welche der Gateelektrode 130 gegenüberliegt. Beispielsweise kann die erste Sperrisolierschicht 144 angeordnet sein, um alle Oberflächen anders als Oberflächen, in welchen die Ladungsspeicherschicht 143 die Tunnelisolierschicht 142 kontaktiert, zu umgeben. In einer ähnlichen Art und Weise zu den Ladungsspeicherschichten 143 können die ersten Sperrisolierschichten 144 angeordnet sein, um voneinander zwischen den Gateelektroden 130 benachbart zueinander in einer vertikalen Richtung beabstandet zu sein. Die ersten Sperrisolierschichten 144 können begrenzt sein durch und angeordnet nur zwischen den Zwischenschichtisolierschichten 120, um die Zwischenschichtisolierschichten 120 in der z-Richtung zu überlappen. Die ersten Sperrisolierschichten 144 können sich nicht vertikal in der z-Richtung auf Seitenoberflächen der Zwischenschichtisolierschichten 120 erstrecken.
  • Obere und untere Oberflächen der ersten Sperrisolierschichten 144 können jeweils in Kontakt mit den Zwischenschichtisolierschichten 120, welche benachbart dazu sind, sein. Innere Seitenoberflächen der ersten Sperrisolierschichten 144 können in Kontakt mit den Ladungsspeicherschichten 143 sein, und externe Seitenoberflächen der ersten Sperrisolierschichten 144 können in Kontakt mit den zweiten Sperrisolierschichten 146 sein. Die inneren Seitenoberflächen und die externen Seitenoberflächen der ersten Sperrisolierschichten 144 können konvexe abgerundete Formen in Richtung der Gateelektroden 130 haben. Auf den unteren und oberen Oberflächen der Ladungsspeicherschichten 143 können innere Seitenoberflächen der ersten Sperrisolierschichten 144 an oberen und unteren Enden in Kontakt mit der Tunnelisolierschicht 142 sein und können im Wesentlichen koplanar mit inneren Seitenoberflächen der Ladungsspeichershichten 143 sein. Zusätzlich können die oberen und unteren Oberflächen der ersten Sperrisolierschichten 144 im Wesentlichen jeweils koplanar mit unteren und oberen Oberflächen der zweiten Sperrisolierschichten 146 sein.
  • Die zweiten Sperrisolierschichten 146 können auf externen Seitenoberflächen der ersten Sperrisolierschichten 144 angeordnet sein, beispielsweise einer Seite der ersten Sperrisolierschichten 144, welche den Gateelektroden 130 gegenüberliegt, anstelle den Kanalstrukturen CH gegenüberzuliegen, und sie können sich horizontal entlang der Gateelektroden 130 erstrecken. Jede der zweiten Sperrisolierschichten 146 kann obere, untere und Seiten-Oberflächen der Gateelektrode 130 umgeben. Externe Seitenoberflächen der zweiten Sperrisolierschichten 146, welche die ersten Sperrisolierschichten 144 kontaktieren, können Formen haben, welche konkav in Richtung der Kanalschicht 140 abgerundet sind.
  • Die ersten Sperrisolierschichten 144 und die zweiten Sperrisolierschichten 146 können Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON), ein dielektrisches Material mit hohem k, oder Kombinationen davon aufweisen. In diesem Fall bezieht sich das dielektrische Material mit hohem k auf ein dielektrisches Material, welches eine dielektrische Konstante höher als diejenige von Siliziumoxid (SiO2) hat. Das dielektrische Material mit hohem k kann beispielsweise Aluminiumoxid (Al2O3), Tantaloxid (Ta2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Zirkonoxid (ZrO2), Zirkonsiliziumoxid (ZrSixOy), Hafniumoxid (HfO2), Hafniumsiliziumoxid (HfSixOy), Lanthanoxid (La2O3), Lanthanaluminiumoxid (LaAlxOy), Lanthanhafniumoxid (LaHfxOy), Hafniumaluminiumoxid (HfAlxOy), Praseodymoxid (Pr2O3) oder eine Kombination davon aufweisen. Die ersten Sperrisolierschichten 144 und die zweiten Sperrisolierschichten 146 können unterschiedliche Materialien aufweisen. Beispielsweise können die ersten Sperrisolierschichten 144 Siliziumoxid (SiO2) aufweisen, und die zweiten Sperrisolierschichten 146 können Aluminiumoxid (Al2O3) aufweisen. In einer beispielhaften Ausführungsform können die Zwischenschichtisolierschichten 120, die Tunnelisolierschicht 142 und die ersten Sperrisolierschichten 144 dasselbe Material aufweisen.
  • In der Halbleitervorrichtung können die Ladungsspeicherschichten 143 der dielektrischen Gateschicht (beispielsweise die dielektrische Gateschicht bildend) getrennt voneinander zwischen den Gateelektroden 130, welche benachbart zueinander in einer vertikalen Richtung sind, angeordnet sein, wodurch eine Verschlechterung von elektrischen Charakteristiken wie beispielsweise eine Verschlechterung in Aufrechterhaltungscharakteristiken (retention characteristics) aufgrund einer Ladungsverteilung unterbunden/verhindert werden können. Zusätzlich kann, wenn die Ladungsspeicherschichten 143 unter Verwendung eines verbesserten/optimierten Herstellungsprozesses gebildet werden, die ersten Sperrisolierschichten 144 angeordnet sein, um die Ladungsspeicherschichten 143 zu umgeben.
  • Die Kanalkontaktstelle 155 kann angeordnet sein, um eine obere Oberfläche der Kanalisolierschicht 150 zu bedecken, und um elektrisch mit der Kanalisolierschicht 140 verbunden zu sein. Die Kanalkontaktstelle 155 kann beispielsweise dotiertes polykristallines Silizium aufweisen.
  • Die epitaktische Schicht 107 kann auf dem Substrat 101 an dem unteren Ende der Kanalstruktur CH angeordnet sein und auf der Seitenoberfläche der wenigstens einen Gateelektrode 130 angeordnet sein. Eine Seitenisolierschicht 106 kann ferner zwischen der epitaktischen Schicht 107 und der Gateelektrode 130 angeordnet sein. Die epitaktische Schicht 107 kann in einem ausgesparten Bereich des Substrats 101 angeordnet sein. Eine obere Oberfläche der epitaktischen Schicht 107 kann höher sein als eine obere Oberfläche einer untersten Gateelektrode 130 und kann niedriger sein als eine untere Oberfläche einer Gateleketrode 130 auf der untersten Gatelektrode 130, sie ist jedoch nicht darauf beschränkt. In beispielhaften Ausführungsformen kann die epitaktische Schicht 107 ausgelassen sein. In diesem Fall kann die Kanalschicht 140 direkt mit dem Substrat 101 verbunden sein oder kann mit einer anderen leitfähigen Schicht auf dem Substrat 101 verbunden sein.
  • Die Trennbereiche SR können durch die Gateelektroden 130 und die Zwischenschichtisolierschichten 120 zwischen den Kanalschichten 140 hindurchtreten, können sich in der y-Richtung erstrecken und können mit dem Substrat 101 verbunden sein. Die leitfähigen Sourceschichten 180 und die Trennisolierschichten 185 können in den Trennbereichen SR angeordnet sein. Die leitfähige Sourceschicht 180 kann eine Form haben, in welcher eine Breite davon in Richtung des Substrats 101 aufgrund eines hohen Seitenverhältnisses (aspect ratio) abnimmt, sie ist jedoch nicht darauf beschränkt. In beispielhaften Ausführungsformen kann die leitfähige Sourceschicht 180 eine Seitenoberfläche haben, welche rechtwinklig zu der oberen Oberfläche des Substrats 101 ist.
  • Die leitfähige Sourceschicht 180 kann elektrisch von den Gateelektroden 130 durch die Trennisolierschicht 185 isoliert sein. Demnach können die Gateelektroden 130 in der Stapelstruktur GS voneinander in der x-Richtung getrennt sein, wobei die leitfähige Sourceschicht 180 dazwischenliegend angeordnet ist. Die leitfähige Sourceschicht 180 kann in einer linearen Form, welche sich in der y-Richtung erstreckt, angeordnet sein und kann einer gemeinsamen Sourceleitung der Halbleitervorrichtung 100 entsprechen. Die leitfähige Sourceschicht 180 kann beispielsweise alle vier bis acht Spalten der Kanalschicht 140 in der x-Richtung angeordnet sein, ist jedoch nicht darauf beschränkt. Die Trennisolierschicht 185 kann zwischen den Zwischenschichtisolierschichten 120 teilweise ausgedehnt und hervorstehend sein, um die Seitenoberflächen der Gateelektroden 130 zu kontaktieren. Die leitfähige Sourceschicht 180 kann ein leitfähiges Material wie beispielsweise Polysilizium, Metall oder dergleichen aufweisen, und die Trennisolierschicht 185 kann ein isolierendes Material wie beispielsweise Siliziumoxid, Siliziumnitrid oder dergleichen aufweisen. In einigen Ausführungsformen kann die leitfähige Sourceschicht 180 von den Trennbereichen SR ausgelassen sein, und nur ein isolierendes Material kann in die Trennbereiche SR gefüllt sein. In diesem Fall kann ein Bereich, welcher der gemeinsamen Sourceleitung entspricht, in oder auf dem Substrat 101 platziert sein.
  • Eine Zellbereichsisolierschicht 190 kann auf der Stapelstruktur GS der Gateelektroden 130 angeordnet sein und kann ein isolierendes Material wie beispielsweise Siliziumoxid, Siliziumnitrid oder dergleichen aufweisen.
  • Die 4A bis 4C sind teilweise vergrößerte Ansichten einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform. Die 4A bis 4C sind vergrößerte Ansichten von Bereichen, welche dem Abschnitt „A“ der 2 entsprechen.
  • Bezugnehmend auf 4A kann in einer Halbleitervorrichtung 100a eine erste Sperrisolierschicht 144a unterschiedliche Dicken auf einer oberen Oberfläche, einer unteren Oberfläche und einer externen Seitenoberfläche einer Ladungsspeicherschicht 143 haben. In der ersten Sperrisolierschicht 144a kann eine Dicke T2 auf der externen Seitenoberfläche der Ladungsspeicherschicht 143 dicker sein als eine Dicke T3 auf der oberen und unteren Oberfläche der Ladungsspeicherschicht 143. Solch eine Struktur kann entlang eines Raums zwischen der Ladungsspeicherschicht 143 und Zwischenschichtisolierschichten 120 in dem Prozess zum Bilden der ersten Sperrisolierschicht 144a gebildet werden.
  • Bezugnehmend auf 4B kann in einer Halbleitervorrichtung 100b eine Ladungsspeicherschicht 143a einen ausgesparten Abschnitt CR auf einer inneren Seitenoberfläche der Ladungsspeicherschicht 143a, welche eine Tunnelisolierschicht 142 kontaktiert, haben. Der ausgesparte Abschnitt CR kann in einem zentralen Bereich der Ladungsspeicherschicht 143a in der vertikalen Richtung gebildet sein und kann eine konkave Form in Richtung eines zentralen Abschnitts der Ladungsspeicherschicht 143a haben. In einigen Ausführungsformen kann die Tunnelisolierschicht 142 ebenso einen ausgesparten Abschnitt in einem Bereich haben, welcher dem ausgesparten Abschnitt CR der Ladungsspeicherschicht 143a entspricht. In diesem Fall kann der ausgesparte Abschnitt der Tunnelisolierschicht 142 eine entspanntere Form (more relaxed shape) haben als der ausgesparte Abschnitt CR der Ladungsspeicherschicht 143a. Solch eine Struktur kann auf diesem Wege gemäß einer Tiefe einer Aussparung während eines Aussparungsbildungsprozesses einer horizontalen Opferschicht 110 gebildet werden, welche untenstehend unter Bezugnahme auf 11C beschrieben ist.
  • Bezugnehmend auf 4C können in einer Halbleitervorrichtung 100c innere Seitenoberflächen an einem oberen und unteren Ende einer ersten Sperrisolierschicht 144b nicht koplanar mit einer inneren Seitenoberfläche einer Ladungsspeicherschicht 143 sein, und die erste Sperrisolierschicht 144b kann eine Form haben, welche sich teilweise in eine Tunnelisolierschicht 142 hinein erstreckt. Beispielsweise kann die erste Sperrisolierschicht 144b konfiguriert sein, dass innere Seitenendabschnitte der ersten Sperrisolierschicht 144b in Richtung der und in die Tunnelisolierschicht 142 hinein an oberen und unteren Oberflächen der Ladungsspeicherschicht 143 hervorstehen. Solch eine Struktur kann auf diese Art und Weise in einem Fall gebildet werden, in welchem ein entsprechender Bereich der Tunnelisolierschicht 142 teilweise während eines Entfernungsprozesses einer ersten vertikalen Opferschicht 115, welche untenstehend unter Bezugnahme auf 11J beschrieben wird, vor dem Bildungsprozess der ersten Sperrisolierschicht 144b entfernt wird.
  • Die 5A und 5B sind eine Querschnittsansicht und eine teilweise vergrößerte Ansicht, welche jeweils schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. 5B ist eine vergrößerte Ansicht des Abschnitts „B“ der 5A.
  • Bezugnehmend auf die 5A und 5B sind in einer Halbleitervorrichtung 100d innere Seitenoberflächen von Ladungsspeicherschichten 143b nicht koplanar mit Seitenoberflächen von Zwischenschichtisolierschichten 120, und die Ladungsspeicherschichten 143b können eine Struktur haben, welche in Richtung zentraler Abschnitte von Kanalstrukturen CH (beispielsweise in Richtung der Kanalschicht 140) hervorsteht. Eine Länge D3 eines Abschnitts der Ladungsspeicherschichten 143b, welche horizontal in der x-Richtung über die Seitenoberflächen der Zwischenschichtisolierschichten 120 hervorstehen, kann beispielsweise geringer sein als eine Hälfte einer Gesamtdicke der Ladungsspeicherschichten 143b in der x-Richtung, kann aber verschiedentlich in einigen Ausführungsformen geändert werden. Eine Tunnelisolierschicht 142 kann die hervorstehenden Bereiche der Ladungsspeicherschichten 143b umgeben und kann sich rechtwinklig zu einer oberen Oberfläche eines Substrats 101 erstrecken. Demnach kann die Tunnelisolierschicht 142 eine Krümmung haben, welche der Anordnung der Ladungsspeicherschichten 143b entspricht. Zusätzlich kann eine Kanalschicht 140 ebenso dementsprechend eine Krümmung haben, welche der Anordnung der Ladungsspeicherschichten 143b entspricht.
  • Solch eine Struktur kann auf diesem Wege in einem Fall gebildet werden, in welchem die Zwischenschichtisolierschichten 120 und eine erste vertikale Opferschicht 115 teilweise über und unter den Ladungsspeicherschichten 143b während eines Entfernungsprozesses von oxidierten Opferschichten 118, welche untenstehend unter Bezugnahme auf 11F beschrieben sind, entfernt werden.
  • Die 6A und 6B sind eine Querschnittsansicht und eine teilweise vergrößerte Ansicht, welche jeweils schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. 6B ist eine vergrößerte Ansicht des Abschnitts „C“ der 6A.
  • Bezugnehmend auf die 6A und 6B können in einer Halbleitervorrichtung 100e erste Sperrisolierschichten 144c nicht begrenzt sein, um zwischen Gateelektroden 130 und Ladungsspeicherschichten 143 angeordnet zu sein, und können angeordnet sein, um sich horizontal entlang der Gateelektroden 130 zu erstrecken. Demnach können die ersten Sperrisolierschichten 144c angeordnet sein, um die Ladungsspeicherschichten 143 in Bereichen benachbart zu Kanalschichten 140 zu umgeben, und können angeordnet sein, um die Gateelektroden 130 und zweite Sperrisolierschichten 146 zu umgeben. In diesem Fall können obere und untere Oberflächen der ersten Sperrisolierschichten 144c in Kontakt mit Zwischenschichtisolierschichten 120 sein. Insbesondere können innere Seitenoberflächen der ersten Sperrisolierschichten 144c, beispielsweise Seitenoberflächen der ersten Sperrisolierschichten 144c, welche die Ladungsspeicherschichten 143 kontaktieren, konvexe abgerundete Formen in Richtung der Gateelektroden 130 haben, und externe Seitenoberflächen der ersten Sperrisolierschichten 144c, beispielsweise Seitenoberflächen der ersten Sperrisolierschichten 144c, welche die zweiten Sperrisolierschichten 146 kontaktieren, können konvexe abgerundete Formen in Richtung der Kanalschicht 140 haben. Zusätzlich können Seitenoberflächen der zweiten Sperrisolierschichten 146, welche der Kanalschicht 140 gegenüberliegen, beispielsweise Seitenoberflächen der zweiten Sperrisolierschichten 146, welche die ersten Sperrisolierschichten 144c kontaktieren, eine konvexe abgerundete Form in Richtung der Kanalschicht 140 haben.
  • Solch eine Struktur der ersten Sperrisolierschichten 144c kann in einem Fall gebildet werden, in welchem die ersten Sperrisolierschichten 144c durch einen Abscheidungsprozess anstelle eines Oxidationsprozesses während einer Bildung der ersten Sperrisolierschichten 144c, welche untenstehend unter Bezugnahme auf 11K beschrieben werden, gebildet werden.
  • 7 ist eine teilweise vergrößerte Ansicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht. 7 ist eine vergrößerte Ansicht eines Bereichs, welcher Abschnit „C“ der 6A entspricht.
  • Bezugnehmend auf 7 kann in einer Halbleitervorrichtung 100f eine erste Sperrisolierschicht 144c eine Strkutur haben, welche sich horizontal entlang Gateelektroden 130 in einer ähnlichen Art und Weise zu derjenigen erstreckt, welche obenstehend unter Bezugnahme auf die 6A und 6B beschrieben ist. Insbesondere kann die Halbleitervorrichtung 100f ferner eine dritte Sperrisolierschicht 148 aufweisen, welche zwischen einer Ladungsspeicherschicht 143 und der ersten Sperrisolierschicht 144c angeordnet ist.
  • Die dritte Sperrisolierschicht 148 kann ein Material unterschiedlich von der ersten Sperrisolierschicht 144c und einer zweiten Sperrisolierschicht 146 aufweisen. Obwohl eine Dicke der dritten Sperrisolierschicht 148 als dünner als eine Dicke der ersten Sperrisolierschicht 144c veranschaulicht ist, sind die Dicken nicht darauf beschränkt und können verschiedentlich gemäß einigen Ausführungsformen geändert werden. Beispielsweise kann die Dicke der dritten Sperrisolierschicht 148 dicker als die Dicke der ersten Sperrisolierschicht 144c sein. Wenn die dritte Sperrisolierschicht 148 wie obenstehend beschrieben enthalten ist, kann gemäß einigen Ausführungsformen die zweite Sperrisolierschicht 146 ausgelassen sein.
  • 8 ist eine Querschnittsansicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezugnehmend auf 8 können in einer Halbleitervorrichtung 100g in einer unterschiedlichen Art und Weise zu der Halbleitervorrichtung 100 der 2 Kanalstrukturen CHa eine epitatische Schicht 107 nicht aufweisen, und die Halbleitervorrichtung 100g kann ferner eine erste und eine zweite leitfähige Schicht 104 und 105, welche zwischen einem Substrat 101 und einer Zwischenschichtisolierschicht 120 angeordnet sind, aufweisen. Zusätzlich kann ein Trennbereich SR nur mit einer Trennisolierschicht 185 gefüllt sein.
  • Die erste und zweite leitfähigen Schicht 104 und 105 können angeordnet sein, um auf einer oberen Oberfläche des Substrats 101 gestapelt zu sein. Wenigstens ein Abschnitt der ersten und zweiten leitfähigen Schicht 104 und 105 kann als eine gemeinsame Sourceleitung der Halbleitervorrichtung 100g fungieren oder kann als eine gemeinsame Sourceleitung der Halbleitervorrichtung 100g zusammen mit dem Substrat 101 fungieren. Die erste leitfähige Schicht 104 kann direkt mit einer Kanalschicht 140 um die Kanalstrukturen CHa herum verbunden sein. Die erste und zweite leitfähige Schicht 104 und 105 können ein Halbleitermaterial, beispielsweise polykristallines Silizium aufweisen. In diesem Fall kann wenigstens die erste leitfähige Schicht 104 eine dotierte Schicht sein, und die zweite leitfähige Schicht 105 kann eine dotierte Schicht sein oder kann eine Schicht sein, welche Störstellen aufweist, welche von der ersten leitfähigen Schicht 104 diffundiert sind.
  • In den Kanalstrukturen CHa können die Kanalschicht 140 und eine Tunnelisolierschicht 142 angeordnet sein, um sich in das Substrat 101 hinein zu erstrecken. Ein Abschnitt der Tunnelisolierschicht 142 kann von einem unteren Ende entfernt werden, und die erste leitfähige Schicht 104 kann mit der Kanalschicht 140 in einem Bereich verbunden sein, von welchem die Tunnelisolierschicht 142 entfernt ist. Als solches kann eine Form der gemeinsamen Sourceleitung, welche die erste und zweite leitfähigen Schicht 104 und 105 aufweist, auf die Ausführungsformen der 4A bis 7 angewandt werden.
  • 9 ist eine Querschnittsansicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezugnehmend auf 9 kann in einer Halbleitervorrichtung 100h eine Stapelstruktur von Gateelektroden 130 erste und zweite Stapelstrukturen GS1 und GS2 aufweisen, welche in einer vertikalen Richtung gestapelt sind, und eine Kanalstruktur CHb kann erste und zweite Kanalstrukturen CH1 und CH2 aufweisen, welche in einer vertikalen Richtung gestapelt sind. Eine Struktur der Kanalstruktur CHb kann eingeführt werden, um die Kanalstrukturen CHb stabil zu bilden, wenn die Anzahl von Gateelektroden 130, welche gestapelt sind, relativ groß ist.
  • Die Kanalstruktur CHb kann eine Form haben, in welcher die erste Kanalstruktur CH1 der ersten Stapelstruktur GS1 und die zweite Kanalstruktur CH2 der zweiten Stapelstruktur GS2 miteinander verbunden sind, und kann einen gebogenen Abschnitt durch eine Differenz in der Breite eines Bereichs, welcher miteinander verbunden ist, haben. Eine Kanalschicht 140, eine Tunnelisolierschicht 142 und eine Kanalisolierschicht 150 können miteinander zwischen der ersten Kanalstruktur CH1 und der zweiten Kanalstruktur CH2 verbunden sein. Eine Kanalkontaktstelle 155 kann nur an einem oberen Ende der zweiten Kanalstruktur CH2 in einem oberen Abschnitt angeordnet sein. In beispielhaften Ausführungsformen kann jede der ersten Kanalstruktur CH1 und der zweiten Kanalstruktur CH2 die Kanalkontaktstelle 155 aufweisen. In diesem Fall kann die Kanalkontaktstelle 155 der ersten Kanalstruktur CH 1 mit der Kanalschicht 140 der zweiten Kanalstruktur CH2 verbunden sein. Die Halbleitervorrichtung 100h kann erste und zweite leitfähige Schichten 104 und 105 wie in der Ausführungsform der 8 aufweisen, ist aber nicht darauf beschränkt. Beispielsweise kann anstelle der ersten und zweiten leitfähigen Schichten 104 und 105 die Halbleitervorrichtung 100h ferner eine epitaktische Schicht 107 aufweisen, welche an einem unteren Ende der Kanalstruktur CHb angeordnet ist, wie in der Ausführungsform der 2.
  • Eine relativ dicke obere Zwischenschichtisolierschicht 125 kann auf einem obersten Abschnitt der ersten Stapelstruktur GS1 angeordnet sein. Formen von Zwischenschichtisolierschichten 120 und der obere Zwischenschichtisolierschicht 125 können verschiedentlich in einigen Ausführungsformen geändert werden. Für andere Elemente/Konfigurationen kann die Beschreibung, welche obenstehend unter Bezugnahme auf die 1 bis 3 beschrieben ist, gleichermaßen angewandt werden.
  • 10 ist eine Querschnittsansicht, welche schematisch eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezugnehmend auf 10 kann eine Halbleitervorrichtung 100i einen Speicherzellbereich CELL und einen Peripherieschaltungsbereich PERI aufweisen, welche in einer vertikalen Richtung gestapelt sind. Der Speicherzellbereich CELL kann auf dem Peripherieschaltungsbereich PERI angeordnet sein. Beispielsweise können, während in dem Fall der Halbleitervorrichtung 100 der 2 ein Peripherieschaltungsbereich PERI auf dem Substrat 101 in einem nicht veranschaulichten Bereich angeordnet sein kann, in dieser beispielhaften Ausführungsform der Speicherzellbereich CELL und der Peripherieschaltungsbereich PERI in der vertikalen Richtung gestapelt sein. In einer beispielhaften Ausführungsform kann der Speicherzellbereich CELL unter dem Peripherieschaltungsbereich PERI angeordnet sein. Für den Speicherzellbereich CELL kann die Beschreibung, welche obenstehend unter Bezugnahme auf die 1 bis 3 beschrieben ist, gleichermaßen angewandt werden.
  • Der Peripherieschaltungsbereich PERI kann ein Basissubstrat 201 und Schaltungselemente 220, Schaltungskontaktstecker 270 und Schaltungsverdrahtungsleitungen 280, welche auf dem Basissubstrat 201 angeordnet sind, aufweisen.
  • Das Basissubstrat 201 kann eine obere Oberfläche haben, welche sich in der x-Richtung und der y-Richtung erstreckt. In dem Basissubstrat 201 können Elementisolierschichten getrennt gebildet sein, um einen aktiven Bereich zu definieren bzw. zu begrenzen. Source-/Drain-Bereiche 205, welche Störstellen aufweisen, können in einem Abschnitt des aktiven Bereichs angeordnet sein. Das Basissubstrat 201 kann ein Halbleitermaterial wie beispielsweise einen Gruppe-IV-Halbleiter, einen Gruppe-III-V-Verbindungshalbleiter oder einen Gruppe-II-VI-Verbindungshalbleiter aufweisen.
  • Die Schaltungselemente 220 können einen Planartransistor aufweisen. Jedes der Schaltungselemente 220 kann eine dielektrische Schaltungsgateschicht 222, eine Abstandshalterschicht 224 und eine Schaltungsgateelektrode 225 aufweisen. Source-/Drain-Bereiche 205 können in dem Basissubstrat 201 und an beiden (beispielsweise entgegengesetzten) Seiten der Schaltungsgateelektrode 225 angeordnet sein.
  • Eine Peripheriebereichsisolierschicht 290 kann auf den Schaltungselementen 220 auf dem Basissubstrat angeordnet sein. Die Schaltungskontaktstecker 270 können durch die Peripheriebereichsisolierschicht 290 hindurchtreten, um mit den Source-/Drain-Bereichen 205 verbunden zu sein. Elektrische Signale können an die Schaltungselemente 220 durch die Schaltungskontaktstecker 270 angelegt werden. In einem Bereich, welcher nicht veranschaulicht ist, können die Schaltungskontaktstecker 270 ebenso mit der Schaltungsgateelektrode 225 verbunden sein. Die Schaltungsverdrahtungsleitungen 280 können mit den Schaltungskontaktsteckern 270 verbunden sein und können als eine Mehrzahl von Schichten angeordnet sein.
  • In der Halbleitervorrichtung 100i kann der Peripherieschaltungsbereich PERI zuerst hergestellt werden. Danach kann das Substrat 101 des Speicherzellbereichs CELL darauf gebildet werden, um den Speicherzellbereich CELL herzustellen. Das Substrat 101 kann dieselbe Größe wie das Basissubstrat 201 haben oder kann kleiner als das Basissubstrat 201 gebildet sein. Der Speicherzellbereich CELL und der Peripherieschaltungsbereich PERI können miteinander in einem Bereich, welcher nicht veranschaulicht ist, verbunden sein. Beispielsweise können ein oder mehrere Enden von Gateelektroden 130 in der y-Richtung elektrisch mit den Schaltungselementen 220 verbunden sein. Solch eine Konfiguration, in welcher der Speicherzellbereich CELL und der Peripherieschaltungsbereich PERI in der vertikalen Richtung gestapelt sind, kann auf die Ausführungsformen der 4A bis 9 angewandt werden.
  • Die 11A bis 11L sind Querschnittsansichten, welche schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. Die 11A bis 11L veranschaulichen Querschnitte, welche 2 entsprechen.
  • Bezugnehmend auf 11A kann eine Stapelstruktur durch ein alternierendes Stapeln von horizontalen Opferschichten 110 und Zwischenschichtisolierschichten 120 auf einem Substrat 101 gebildet werden.
  • Die horizontalen Opferschichten 110 können Schichten sein, welche durch Gateelektroden 130 durch nachfolgende Operationen zu ersetzen sind. Die horizontalen Opferschichten 110 können aus einem Material unterschiedlich von demjenigen der Zwischenschichtisolierschichten 120 gebildet sein. Beispielsweise können die Zwischenschichtisolierschichten 120 aus wenigstens einem von Siliziumoxid und Siliziumnitrid gebildet sein, und die horizontalen Opferschichten 110 können aus einem Material unterschiedlich von demjenigen von Zwischenschichtisolierschichten 120 gebildet sein, ausgewählt aus Silizium, Siliziumoxid, Siliziumkarbid und Siliziumnitrid. In einigen Ausführungsformen können Dicken der Zwischenschichtisolierschichten 120 nicht alle dieselben sein. Beispielsweise kann eine unterste Zwischenschichtisolierschicht 120 gebildet sein, um relativ dünn zu sein, und eine oberste Zwischenschichtisolierschicht 120 kann gebildet sein, um relativ dick zu sein. Dicken der Zwischenschichtisolierschichten 120 und der horizontalen Opferschichten 110, und die Anzahl von Filmen bzw. Schichten, welche diese bilden, kann von denjenigen, welche veranschaulicht sind, variieren. Eine Zellbereichsisolierschicht 190 kann auf/in einem obersten Abschnitt der Stapelstruktur, welche in 11A gezeigt ist, gebildet werden.
  • Bezugnehmend auf 11B können Kanallöcher CHH gebildet werden, um durch die Stapelstruktur der horizontalen Opferschichten 110 und der Zwischenschichtisolierschichten 120 hindurchzutreten, und epitaktische Schichten 107 können in einem unteren Abschnitt der Kanallöcher CHH gebildet werden.
  • Die Kanallöcher CHH können durch ein anisotropes Ätzen der horizontalen Opferschichten 110 und der Zwischenschichtisolierschichten 120 gebildet werden und können in einer Loch-Form gebildet werden. Aufgrund einer Höhe der Stapelstruktur können Seitenwände der Kanallöcher CHH nicht rechtwinklig zu einer oberen Oberfläche des Substrats 101 sein. Die Kanallöcher CHH können gebildet werden, um einen Abschnitt des Substrats 101 auszusparen.
  • Die epitaktischen Schichten 107 können unter Verwendung eines selektiven epitaktischen Wachstums (SEG = Selectice Epitaxial Growth = selektives epitaktisches Wachstum)-Prozess gebildet werden. Die epitaktischen Schichten 107 können als eine einzelne Schicht oder eine Mehrzahl von Schichten gebildet werden. Die epitaktischen Schichten 107 können polykristallines Silizium, einkristallines Silizium, polykristallines Germanium oder einkristallines Germanium mit oder ohne Dotierungsstörstellen aufweisen. In einigen Ausführungsformen können die epitaktischen Schichten 107 ausgelassen sein.
  • Bezugnehmend auf 11C können die horizontalen Opferschichten 110, welche durch die Kanallöcher CHH freigelegt sind, teilweise entfernt werden.
  • Die horizontalen Opferschichten 110 können teilweise von den Kanallöchern CHH entfernt werden. Demnach können Aussparungsbereiche, von welchen die Abschnitte der horizontalen Opferschichten 110 entfernt sind, außerhalb der Kanallöcher CHH gebildet werden. Die Entfernungsoperation kann durch beispielsweise einen Nassätz-Prozess durchgeführt werden. Demnach können Seitenoberflächen der horizontalen Opferschichten 110, welche in Richtung der Kanallöcher CHH freiliegend sind, ferner als Seitenoberflächen der Zwischenschichtisolierschichten 120 von zentralen Abschnitten der Kanallöcher CHH platziert sein.
  • Bezugnehmend auf 11D können erste und zweite vertikale Opferschichten 115 und 117 auf der externen Wand der Kanallöcher CHH gebildet werden.
  • Die erste und zweite vertikale Opferschicht 115 und 117 können entlang Seitenoberflächen der horizontalen Opferschichten 110 und Seitenoberflächen der Zwischenschichtisolierschichten 120, welche durch die Kanallöcher CHH freiliegend sind, gebildet werden. Die erste vertikale Opferschicht 115 kann gebildet werden, um relativ dünn zu sein, und die ausgesparten Bereiche der horizontalen Opferschichten 110 können vollständig durch die erste und zweite vertikale Opferschicht 115 und 117 gefüllt werden. Die erste und die zweite vertikale Opferschicht 115 und 117 können unterschiedliche Materialien aufweisen. Die erste vertikale Opferschicht 115 kann ein Material unterschiedlich von den horizontalen Opferschichten 110 aufweisen. Beispielsweise kann die erste vertikale Opferschicht 115 Siliziumoxid aufweisen, und die zweite vertikale Opferschichte 117 kann polykristallines Silizium aufweisen.
  • Bezugnehmend auf 11E kann ein Abschnitt der zweiten vertikalen Opferschichten 117 oxidiert werden, um oxidierte Opferschichten 118 zu bilden.
  • Die oxidierten Opferschichten 118 können durch ein Oxidieren der zweiten vertikalen Opferschichten 117 zu einer vorbestimmten Dicke in Bereichen, in welchen die zweiten vertikalen Opferschichten 117 durch die Kanallöcher CHH freiliegend sind, gebildet werden. Die Oxidationsoperation kann unter einer Bedingung durchgeführt werden, dass alle der zweiten vertikalen Opferschichten 117, welche auf den ersten vertikalen Opferschichten 115 gebildet sind, wenigstens auf den Seitenoberflächen der Zwischenschichtisolierschichten 120 oxidiert werden. Demnach können die zweiten vertikalen Opferschichten 117, welche in Bereichen gebildet sind, in welchen die horizontalen Opferschichten 110 ausgespart sind, ohne Oxidiert-Werden, verbleiben. Die verbleibenden zweiten vertikalen Opferschichten 117 können voneinander auf den Seitenoberflächen der horizontalen Opferschichten 110 in der vertikalen Richtung getrennt werden.
  • Bezugnehmend auf 11F können die oxidierten Opferschichten 118 entfernt werden.
  • Die oxidierten Opferschichten 118, welche durch die Kanallöcher CHH freiliegend sind, können selektiv durch beispielsweise einen Nassätz-Prozess entfernt werden. Beispielsweise können, wenn die oxidierten Opferschichten 118 aus demselben Material wie die ersten vertikalen Opferschichten 115 gebildet sind, die ersten vertikalen Opferschichten 115 auf der Seitenoberfläche der Zwischenschichtisolierschichten 120 in dieser Operation ebenso zusammen entfernt werden. Folglich können die erste und zweite vertikale Opferschicht 115 und 117 abgegrenzt zu den ausgesparten Bereichen der horizontalen Opferschichten 110 verbleiben, und können eine Form getrennt voneinander entlang der horizontalen Opferschichten 110 in der z-Richtung haben.
  • Bezugnehmend auf 11G können die zweiten vertikalen Opferschichten 117 nitriert werden, um Ladungsspeicherschichten 143 zu bilden.
  • Die zweiten vertikalen Opferschichten 117, welche durch die Kanallöcher CHH freiliegend sind, können selektiv nitriert werden. Die Nitrieroperation kann durch ein Injizieren von Nitridgas durch die Kanallöcher CHH durchgeführt werden. Beispielsweise können, wenn die zweiten vertikalen Opferschichten 117 aus polykristallinem Silizium gebildet sind, Ladungsspeicherschichten 143 aus Siliziumnitrid durch die Nitrieroperation gebildet werden.
  • Als solches können die zweiten vertikalen Opferschichten 117 nitriert werden, um die Ladungsspeicherschichten 143 zu bilden derart, dass die Ladungsspeicherschichten 143 auf den Seitenoberflächen der horizontalen Opferschichten 110 ohne eine Variation in der Operation jeweils gebildet werden können und zu einer im Wesentlichen konstanten Dicke gebildet werden können.
  • Bezugnehmend auf 11H können Tunnelisolierschichten 142, Kanalschichten 140 und Kanalisolierschichten 150 nacheinander folgend auf den Ladungsspeicherschichten 143 gebildet werden, und Kanalkontaktstellen 155 können in einem oberen Abschnitt der Kanallöcher CHH gebildet werden.
  • Die Tunnelisolierschichten 142 und die Kanalschichten 140 können gebildet werden, um eine einheitliche Dicke zu haben, unter Verwendung eines Atomlagen-Abscheidungs (ALD = Atomic Layer Deposition = Atomlagen-Abscheidungs)-Prozesses oder eines chemischen Gasphasen-Abscheidungs (CVD = Chemical Vapor Deposition = chemische Gasphasen-Abscheidungs)-Prozesses. Die Tunnelisolierschichten 142 und die Kanalschichten 140 können gebildet werden, um sich rechtwinklig zu dem Substrat 101 zu erstrecken. Die Tunnelisolierschichten 142 können gebildet werden, um freiliegende Oberflächen der Ladungsspeicherschichten 143 zu bedecken, und die Kanalschichten 140 können gebildet werden, um mit den epitaktischen Schichten 107 in dem unteren Abschnitt der Kanallöcher CHH verbunden zu sein. Die Kanalisolierschicht 150 kann gebildet werden, um Innenräume der Kanalschichten 140 zu füllen, und kann ein isolierendes Material sein. In einigen Ausführungsformen kann die Kanalschicht 140 mit einem leitfähigen Material gefüllt werden, nicht die Kanalisolierschicht 150. Die Kanalkontaktstelle 155 kann aus einem leitfähigen Material, beispielsweise polykristallinem Silizium gebildet werden.
  • Bezugnehmend auf 11I kann eine Öffnung OP, welche durch die Stapelstruktur der horizontalen Opferschichten 110 und die Zwischenschichtisolierschichten 120 hindurchtritt, gebildet werden, und die horizontalen Opferschichten 110 können durch die Öffnung OP entfernt werden, um laterale Öffnungen LT zu bilden.
  • Zuerst kann vor dem Bilden der Öffnung OP die Zellbereichsisolierschicht 190 weiterhin auf den Kanalkontaktstellen 155 gebildet werden. Die Öffnung OP kann an einer Position des Trennbereichs SR der 1 und 2 gebildet werden. Die Öffnung OP kann durch ein Bilden einer Maskenschicht unter Verwendung eines Fotolithographie-Prozesses und ein anisotropes Ätzen der Stapelstruktur gebildet werden. Die Öffnung OP kann in einer Grabenform, welche sich in der y-Richtung erstreckt, gebildet werden, und das Substrat 101 kann in/durch einen unteren Abschnitt der Öffnung OP freiliegend sein.
  • Die horizontalen Opferschichten 110 können selektiv hinsichtlich der Zwischenschichtisolierschichten 120 und der ersten vertikalen Opferschichten 115 beispielsweise unter Verwendung eines Nassätz-Prozesses entfernt werden. Folglich kann eine Mehrzahl von lateralen Öffnungen LT zwischen den Zwischenschichtisolierschichten 120 gebildet werden, und ein Abschnitt der ersten vertikalen Opferschichten 115 kann durch die lateralen Öffnungen LT freigelegt werden.
  • Bezugnehmend auf 11J können die ersten vertikalen Opferschichten 115, welche durch die lateralen Öffnungen LT freigelegt sind, entfernt werden.
  • Die ersten vertikalen Opferschichten 115 können durch beispielweise einen Nassätz-Prozess selektiv entfernt werden, um externe Seitenoberflächen der Ladungsspeicherschichten 143 freizulegen. Beispielsweise können, wenn die ersten vertikalen Opferschichten 115 aus demselben Material wie die Zwischenschichtisolierschichten 120 gebildet sind, die Zwischenschichtisolierschichten 120, welche durch die lateralen Öffnungen LT in dieser Operation freigelegt werden, ebenso teilweise entfernt werden. In diesem Fall können Höhen der lateralen Öffnungen LT zunehmen.
  • Bezugnehmend auf 11K können erste Sperrisolierschichten 144, welche obere, untere und externe Seitenoberflächen der Ladungsspeicherschichten 143 bedecken, in den lateralen Öffnungen LT gebildet werden.
  • Die ersten Sperrisolierschichten 144 können durch eine Oxidationsoperation gebildet werden, welche oxidierendes Gas durch die lateralen Öffnungen LT zuführt. Wenn die ersten Sperrisolierschichten 144 gebildet werden, kann ein Abschnitt der Ladungsspeicherschichten 143 verbraucht werden. Die ersten Sperrisolierschichten 144 können gebildet werden, um alle externen Oberflächen der Ladungsspeicherschichten 143, welche die Tunnelisolierschicht 142 nicht kontaktieren, zu umgeben, und können gebildet werden, um in Kontakt mit den Zwischenschichtisolierschichten 120 zu sein. In dieser Operation können Seitenisolierschichten 106 ebenso auf Seitenoberflächen der epitaktischen Schichten 107 gebildet werden. Demnach kann eine Kanalstruktur CH gebildet werden, welche die epitaktische Schicht 107, die Kanalschicht 140, die Tunnelisolierschicht 142, die Kanalisolierschicht 150, die Kanalkontaktstelle 155, die Ladungsspeicherschichten 143, die erste Sperrisolierschichten 144 und Seitenisolierschichten 106 aufweist.
  • Die Ausführungsformen der 6A bis 7 können durch ein Bilden der ersten Sperrisolierschichten 144c unter Verwendung eines Abscheidungsprozesses, nicht des Oxidationsprozesses in dieser Operation bereitgestellt werden. In diesem Fall können, da der Abscheidungsprozess nicht nur um die Ladungsspeicherschichten 143 herum, sondern auch auf den oberen und unteren Oberflächen der Zwischenschichtisolierschichten 120 durchgeführt wird, die ersten Sperrisolierschichten 144c der 6A bis 7 gebildet werden. In dem Fall der Ausführungsform der 7 können nach einem Bilden der dritten Sperrisolierschichten 148 auf der ersten vertikalen Opferschicht 115 vorab die ersten Sperrisolierschichten 144c durch den Abscheidungsprozess in dieser Operation gebildet werden.
  • Bezugnehmend auf 11L können zweite Sperrisolierschichten 146 in den lateralen Öffnungen LT gebildet werden.
  • Die zweiten Sperrisolierschichten 146 können auf den oberen und unteren Oberflächen der Zwischenschichtisolierschichten 120 und auf den externen Seitenoberflächen der ersten Sperrisolierschichten 144, welche durch die laterale Öffnung LT freigelegt sind, gebildet werden.
  • Als nächstes können unter Bezugnahme auf 2 die Gateelektroden 130 durch ein Füllen eines leitfähigen Materials in die lateralen Öffnungen LT gebildet werden, und die Trennisolierschichten 185 und die leitfähige Sourceschicht 180 können in der Öffnung OP gebildet werden.
  • Das leitfähige Material kann ein Metall, polykristallines Silizium oder Metallsilizid-Material aufweisen. Nachdem die Gateelektroden 130 gebildet sind, kann das leitfähige Material, welches in der Öffnung OP abgeschieden ist, durch einen zusätzlichen Prozess entfernt werden. Die Trennisolierschichten 185 können in einer Form eines Abstandshalters in der Öffnung OP gebildet werden. Beispielsweise können, nachdem das isolierende Material abgeschieden ist, die Trennisolierschichten 185 durch ein Entfernen des isolierenden Materials, welches auf dem Substrat 101 gebildet ist, in dem unteren Abschnitt der Öffnung OP gebildet werden. Als nächstes kann die Halbleitervorrichtung 100 der 2 durch ein Abscheiden eines leitfähigen Materials auf den Trennisolierschichten 185, um die leitfähige Sourceschicht 180 zu bilden, bereitgestellt werden.
  • Die 12A bis 12C sind Querschnittsansichten, welche schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. Die 12A bis 12C veranschaulichen Querschnittsansichten, welche 2 entsprechen.
  • Bezugnehmend auf 12A können zuerst die Operationen, welche obenstehend unter Bezugnahme auf die 11A bis 11F beschrieben sind, in derselben Art und Weise durchgeführt werden derart, dass die erste und zweite vertikale Opferschicht 115 und 117 und die oxidierten Opferschichten 118 durch die Kanallöcher CHH gebildet werden können, und die oxidierten Opferschichten 118 können dann entfernt werden.
  • Als nächstes können, wie in 12A veranschaulicht ist, Tunnelisolierschichten 142, Kanalschichten 140 und Kanalisolierschichten 150 nacheinander folgend auf den zweiten vertikalen Opferschichten 117 gebildet werden. Zusätzlich können Kanalkontaktstellen 155 in einem oberen Abschnitt der Kanallöcher CHH gebildet werden. Für Operationen zum Bilden der Tunnelisolierschichten 142, der Kanalschichten 140, der Kanalisolierschichten 150 und der Kanalkontaktstellen 155 kann die Beschreibung, welche obenstehend unter Bezugnahme auf 11H beschrieben ist, gleichermaßen angewandt werden.
  • Bezugnehmend auf 12B kann eine Öffnung OP, welche durch die Stapelstruktur der horizontalen Opferschichten 110 und die Zwischenschichtisolierschichten 120 hindurchtritt, gebildet werden, und die horizontalen Opferschichten 110 können durch die Öffnung OP entfernt werden, um laterale Öffnungen LT zu bilden, und die ersten vertikalen Opferschichten 115 können entfernt werden.
  • Zuerst kann die Öffnung OP an Positionen der Trennbereiche SR der 1 gebildet werden. Die horizontalen Opferschichten 110 können selektiv hinsichtlich der Zwischenschichtisolierschichten 120 und der ersten vertikalen Opferschichten 115 beispielsweise unter Verwendung eines Nassätz-Prozesses entfernt werden. Folglich kann die Mehrzahl von lateralen Öffnungen LT zwischen den Zwischenschichtisolierschichten 120 gebildet werden, und ein Abschnitt der ersten vertikalen Opferschichten 115 kann durch die lateralen Öffnungen LT freigelegt werden.
  • Als nächstes können die ersten vertikalen Opferschichten 115 selektiv durch beispielsweise einen Nassätz-Prozess entfernt werden, um die zweiten vertikalen Opferschichten 117 freizulegen. Beispielsweise können, wenn die ersten vertikalen Opferschichten 115 aus demselben Material wie die Zwischenschichtisolierschichten 120 gebildet sind, die Zwischenschichtisolierschichten 120, welche durch die lateralen Öffnungen LT in dieser Operation freigelegt werden, ebenso teilweise entfernt werden. In diesem Fall können Höhen der lateralen Öffnungen LT zunehmen.
  • Bezugnehmend auf 12C können die zweiten vertikalen Opferschichten 117, welche durch die lateralen Öffnungen LT freigelegt sind, nitriert werden, um Ladungsspeicherschichten 143 zu bilden.
  • Die freiliegenden zweiten vertikalen Opferschichten 117 können durch ein Injizieren von Nitridgas durch die lateralen Öffnungen LT selektiv nitriert werden. Beispielsweise können, wenn die zweiten vertikalen Opferschichten 117 aus polykristallinem Silizium gebildet sind, Ladungsspeicherschichten 143 aus Siliziumnitrid durch die Nitrieroperation gebildet werden. Wie obenstehend beschrieben ist, kann gemäß dem Herstellungsverfahren dieser beispielhaften Ausführungsform eine Reihenfolge, in welcher Operationen zum Bilden der Ladungsspeicherschichten 143 durch die Nitrieroperation durchgeführt werden, unterschiedlich von derjenigen in dem Herstellungsverfahren sein, welches obenstehend unter Bezugnahme auf die 11A bis 11L beschrieben ist.
  • Als nächstes können Operationen zum Bilden der ersten Sperrisolierschichten 144 und der zweiten Sperrisolierschichten 146, welche obenstehend unter Bezugnahme auf die 11K und 11L beschrieben sind, in derselben Art und Weise durchgeführt werden, um die Halbleitervorrichtung 100 der 2 herzustellen.
  • Die 13A bis 13C sind Querschnittsansichten, welche schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform veranschaulichen. Die 13A bis 13C veranschaulichen Querschnittsansichten, welche 8 entsprechen.
  • Bezugnehmend auf 13A können erste und zweite Source-Opferschichten 111 und 112 und eine zweite leitfähige Schicht 105 auf einem Substrat 101 gebildet werden, und horizontale Opferschichten 110 und Zwischenschichtisolierschichten 120 können alternierend gestapelt werden, um eine Stapelstruktur zu bilden.
  • Zuerst können die ersten und zweiten Source-Opferschichten 111 und 112 unterschiedliche Materialien aufweisen und können auf dem Substrat 101 gestapelt werden derart, dass die ersten Source-Opferschichten 111 auf und unter der zweiten Source-Opferschicht 112 angeordnet sind. Die ersten und zweiten Source-Opferschichten 111 und 112 können Schichten sein, welche durch die erste leitfähige Schicht 104 der 8 durch nachfolgende Operationen zu ersetzen sind. Beispielsweise kann die erste Source-Opferschicht 111 aus demselben Material wie die Zwischenschichtisolierschichten 120 gebildet werden, und die zweite Source-Opferschicht 112 kann aus demselben Material wie die horizontalen Opferschichten 110 gebildet werden. Die zweite leitfähige Schicht 105 kann auf den ersten und zweiten Source-Opferschichten 111 und 112 abgeschieden werden.
  • Als nächstes können ähnlich zu denjenigen, welche obenstehend unter Bezugnahme auf 11A beschrieben sind, die horizontalen Opferschichten 110, die Zwischenschichtisolierschichten 120 und die Zellbereichsisolierschicht(en) 190 auf der zweiten leitfähigen Schicht 105 gebildet werden.
  • Bezugnehmend auf 13B können zuerst die Operationen, welche obenstehend unter Bezugnahme auf die 11B bis 11G beschrieben sind, in derselben Art und Weise durchgeführt werden, um Ladungsspeicherschichten 143 zu bilden. Insbesondere können in dieser beispielhaften Ausführungsform die Ladungsspeicherschichten 143 zusammen mit ersten vertikalen Opferschichten 115 auf Seitenoberflächen der zweiten Source-Opferschicht 112 gebildet werden.
  • Als nächstes können, wie in 13B veranschaulicht ist, Kanalschichten 140, Tunnelisolierschichten 142, Kanalisolierschichten 150 und Kanalkontaktstellen 155 gebildet werden. Für Operationen zum Bilden der Tunnelisolierschichten 142, der Kanalschichten 140, der Kanalisolierschichten 150 und der Kanalkontaktstellen 155 kann die Beschreibung, welche obenstehend unter Bezugnahme auf 11H beschrieben ist, gleichermaßen angewandt werden. In dieser beispielhaften Ausführungsform können in dem unteren Abschnitt der Kanallöcher CHH die Kanalschichten 140 und die Tunnelisolierschichten 142 angeordnet sein, um sich in das Substrat 101 zu erstrecken.
  • Bezugnehmend auf 13C kann eine Öffnung OP, welche durch die Stapelstruktur der horizontalen Opferschichten 110, die ersten und zweiten Source-Opferschichten 111 und 112 und die Zwischenschichtisolierschichten 120 hindurchtritt, gebildet werden. Nach einem Entfernen der ersten und zweiten Source-Opferschichten 111 und 112 durch die Öffnung OP kann eine erste leitfähige Schicht 104 gebildet werden.
  • In beispielhaften Ausführungsformen kann vor dem Entfernen der ersten und zweiten Source-Opferschichten 111 und 112 eine Abstandshalterschicht auf einer Seitenwand der Öffnung OP gebildet werden, um die horizontalen Opferschichten 110 zu schützen. Nach dem Entfernen der zweiten Source-Opferschicht 112 durch die Öffnung OP vorab, können die ersten Source-Opferschichten 111 entfernt werden. Die ersten und zweiten Source-Opferschichten 111 und 112 können durch beispielsweise einen Nassätz-Prozess entfernt werden. In der Entferntungsoperation der ersten Source-Opferschichten 111 kann die Tunnelisolierschicht 142, welche in einem Bereich freiliegend ist, von welchem die zweite Source-Opferschicht 112 entfernt ist, ebenso teilweise entfernt werden. Nachdem die erste leitfähige Schicht 104 durch ein Abscheiden eines leitfähigen Materials in einem Bereich, von welchem die erste und zweite Source-Opferschicht 111 und 112 entfernt sind, gebildet werden kann, kann die Abstandshalterschicht entfernt werden. Die erste leitfähige Schicht 104 kann in direktem Kontakt mit der Kanalschicht 140 in einem Bereich sein, von welchem die Tunnelisolierschicht 142 entfernt ist.
  • Als nächstes können die horizontalen Opferschichten 110 durch die Öffnungen OP wie obenstehend unter Bezugnahme auf 11I beschrieben, entfernt werden, und die Operationen, welche obenstehend unter Bezugnahme auf die 1 1J bis 11L beschrieben sind, können in derselben Art und Weise durchgeführt werden, um die Halbleitervorrichtung 100g der 8 bereitzustellen. Bei dem Herstellungsverfahren der Halbleitervorrichtung 100g kann eine Reihenfolge, in welcher Operationen zum Bilden der Ladungsspeicherschichten 143 durchgeführt werden, wie obenstehend unter Bezugnahme auf die 12A bis 12C beschrieben, geändert werden.
  • Durch ein Abscheiden von Ladungsspeicherschichten diskontinuierlich/separat (beispielsweise vertikal voneinander durch Zwischenschichtisolierschichten getrennt) zwischen den Speicherzellen und ein Anordnen von Sperrisolierschichten, um die Ladungsspeicherschichten zu umgeben, kann eine Halbleitervorrichtung, welche eine verbesserte Zuverlässigkeit hat, vorgesehen werden.
  • Während beispielhafte Ausführungsformen obenstehend veranschaulicht und beschrieben wurden, wird es für Fachleute offensichtlich sein, dass Modifikationen und Variationen getätigt werden können, ohne von dem Umfang des vorliegenden erfinderischen Konzepts, wie es durch die beigefügten Ansprüche definiert ist, abzuweichen.

Claims (25)

  1. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i), die Folgendes aufweist: Gateelektroden (130), welche voneinander auf einem Substrat (101) beabstandet sind und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt sind; Zwischenschichtisolierschichten (120), welche alternierend mit den Gateelektroden (130) auf dem Substrat (101) gestapelt sind; und Kanalstrukturen (CH; Cha; CHb), welche durch die Gateelektroden (130) hindurchtreten und sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstrecken, wobei jede der Kanalstrukturen (CH; Cha; CHb) eine Kanalschicht (140), welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, eine Tunnelisolierschicht auf der Kanalschicht (140) und sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckend, Ladungsspeicherschichten (143; 143a; 143b) auf der Tunnelisolierschicht in jeweiligen Bereichen zwischen den Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht, und erste Sperrisolierschichten (144; 144a, 144b; 144c) jeweils auf den Ladungsspeicherschichten (143; 143a; 143b) aufweist, wobei eine erste Schicht der ersten Sperrisolierschichten (144; 144a; 144b, 144c) auf einer oberen Oberfläche und einer unteren Oberfläche einer ersten Schicht der Ladungsspeicherschichten (143; 143a; 143b) ist und ferner auf einer Seitenoberfläche der ersten Schicht der Ladungsspeicherschichten (143; 143a; 143b) ist, welche einer ersten Elektrode der Gateelektroden (130) gegenüberliegt, und wobei eine Höhe jeder der Ladungsspeicherschichten (143; 143a; 143b) geringer als ein Abstand zwischen einem Paar der Zwischenschichtisolierschichten (120), welche benachbart zueinander sind, in einer ersten Richtung rechtwinklig zu der oberen Oberfläche des Substrats (101) ist.
  2. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach Anspruch 1, wobei jede der Ladungsspeicherschichten (143; 143a; 143b) durch die Tunnelisolierschicht (142) und eine entsprechende eine der ersten Sperrisolierschichten (144; 144a; 144b, 144c) umgeben ist.
  3. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach Anspruch 1 oder 2, wobei die ersten Sperrisolierschichten (144; 144a; 144b; 144c) in Kontakt mit der Tunnelisolierschicht (142) sind und sich nicht vertikal auf Seitenoberflächen der Zwischenschichtisolierschichten (120) erstrecken.
  4. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 1 bis 3, ferner aufweisend zweite Sperrisolierschichten (146) jeweils auf den Gateelektroden (130), wobei eine erste Schicht der zweiten Sperrisolierschichten (146) auf einer oberen Oberfläche, einer unteren Oberfläche und einer Seitenoberfläche der ersten Elektrode der Gateelektroden (130) ist, und eine obere Oberfläche und eine untere Oberfläche hat, welche im Wesentlichen koplanar jeweils mit einer oberen Oberfläche und einer unteren Oberfläche der ersten Schicht der ersten Sperrisolierschichten (144; 144a; 144b) sind.
  5. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach Anspruch 4, wobei Seitenoberflächen der zweiten Sperrisolierschichten (146) in Kontakt mit Seitenoberflächen der ersten Sperrisolierschichten (144; 144a; 144b) sind.
  6. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach Anspruch 4 oder 5, wobei die ersten Sperrisolierschichten (144; 144a; 144b) Siliziumoxid aufweisen, und die zweiten Sperrisolierschichten (146) Aluminiumoxid aufweisen.
  7. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 1 bis 6, wobei eine Dicke (T1) jeder der Ladungsspeicherschichten (143; 143a; 143b) in einer zweiten Richtung parallel zu der oberen Oberfläche des Substrats (101) in einem Bereich von etwa 4 Nanometern (nm) bis etwa 6 nm ist.
  8. Halbleitervorrichtung (100a) nach einem der Ansprüche 1 bis 7, wobei die erste Schicht der ersten Sperrisolierschichten (144a) eine erste Dicke (T3) hat, welche auf der oberen Oberfläche und der unteren Oberfläche der ersten Schicht der Ladungsspeicherschichten (143) ist, und eine zweite Dicke (T2), welche auf der Seitenoberfläche der ersten Schicht der Ladungsspeicherschichten (143) ist und größer als die erste Dicke (T3) ist.
  9. Halbleitervorrichtung (100b) nach einem der Ansprüche 1 bis 8, wobei jede der Ladungsspeicherschichten (143a) einen ausgesparten Ausschnitt (CR) hat, welcher die Tunnelisolierschicht (142) kontaktiert.
  10. Halbleitervorrichtung (100d) nach einem der Ansprüche 1 bis 8, wobei die Ladungsspeicherschichten (143a) hervorstehende Abschnitte aufweisen, welche horizontal über Seitenoberflächen der Zwischenschichtisolierschichten (120) in Richtung der Kanalschicht (140) hervorstehen.
  11. Halbleitervorrichtung (100d) nach Anspruch 10, wobei die hervorstehenden Abschnitte der Ladungsspeicherschichten (143b) durch die Tunnelisolierschicht (142) umgeben sind.
  12. Halbleitervorrichtung (100e; 100f) nach einem der Ansprüche 1 bis 11, wobei die ersten Sperrisolierschichten (144c) sich zwischen den Zwischenschichtisolierschichten (120) und den Gateelektroden (130) erstrecken.
  13. Halbleitervorrichtung (100f) nach Anspruch 12, ferner aufweisend eine dritte Sperrisolierschicht (148) zwischen der ersten Schicht der ersten Sperrisolierschichten (144c) und der ersten Schicht der Ladungsspeicherschichten (143).
  14. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 1 bis 13, wobei die Zwischenschichtisolierschichten (120), die Tunnelisolierschicht (142) und die ersten Sperrisolierschichten (144; 144a; 144b; 144c) dasselbe Material aufweisen.
  15. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 1 bis 14, ferner aufweisend wenigstens eine leitfähige Schicht auf dem Substrat (101) unter den Gateelektroden (130) und den Zwischenschichtisolierschichten (120) und in Kontakt mit der Kanalschicht (140).
  16. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i), die Folgendes aufweist: Gateelektroden (130), welche voneinander auf einem Substrat (101) beabstandet sind und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt sind; Zwischenschichtisolierschichten (120), welche alternierend mit den Gateelektroden (130) auf dem Substrat (101) gestapelt sind; und Kanalstrukturen (CH; Cha; CHb), welche durch die Gateelektroden (130) hindurchtreten und sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstrecken, wobei jede der Kanalstrukturen (CH; Cha; CHb) eine Tunnelisolierschicht (142) und eine Kanalschicht (140) aufweist, welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, und Ladungsspeicherschichten (143; 143a; 143b) und Sperrisolierschichten (144, 146; 144a, 146; 144b, 146; 144c, 146, 148) auf Seitenoberflächen der Gateelektroden (130) und zwischen den Seitenoberflächen der Gateelektroden (130) und der Tunnelisolierschicht (142), wobei eine erste Schicht der Ladungsspeicherschichten (143; 143a; 143b) und eine erste Schicht der Sperrisolierschichten (144; 146; 144a, 146; 144b, 146; 144c, 146, 148) von einer zweiten Schicht der Ladungsspeicherschichten (143; 143a; 143b) und einer zweiten Schicht der Sperrisolierschichten (144; 146; 144a, 146; 144b, 146; 144c, 146, 148) durch eine erste Schicht der Zwischenschichtisolierschichten (120) getrennt sind, wobei die Sperrisolierschichten (144; 146; 144a, 146; 144b, 146; 144c, 146, 148) zusammen mit der Tunnelisolierschicht (142) die Ladungsspeicherschichten (143; 143a; 143b) jeweils vollständig umgeben, und wobei obere und untere Oberflächen der Sperrisolierschichten (144; 146; 144a, 146; 144b, 146; 144c, 146, 148) in Kontakt mit den Zwischenschichtisolierschichten (120) sind.
  17. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach Anspruch 16, wobei die Zwischenschichtisolierschichten (120) im Wesentlichen planare obere und untere Oberflächen haben.
  18. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach Anspruch 16 oder 17, wobei eine Höhe jeder der Ladungsspeicherschichten (143; 143a; 143b) geringer als ein Abstand zwischen einem Paar der Zwischenschichtisolierschichten (120) ist, welche benachbart zueinander in einer Richtung rechtwinklig zu der oberen Oberfläche des Substrats (101) sind.
  19. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 16 bis 18, wobei die Ladungsspeicherschichten (143; 143a; 143b) zwischen den Zwischenschichtisolierschichten (120) sind, um die Zwischenschichtisolierschichten (120) in einer Richtung rechtwinklig zu der oberen Oberfläche des Substrats (101) zu überlappen.
  20. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 16 bis 19, wobei die Sperrisolierschichten (144; 146; 144a, 146; 144b, 146; 144c, 146, 148) zwischen den Zwischenschichtisolierschichten (120) sind, um die Zwischenschichtisolierschichten (120) in einer Richtung rechtwinklig zu der oberen Oberfläche des Substrats (101) zu überlappen.
  21. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i) nach einem der Ansprüche 16 bis 20, wobei die Ladungsspeicherschichten (143; 143a, 143b) Nitrid aufweisen.
  22. Halbleitervorrichtung (100; 100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i), die folgendes aufweist: Gateelektroden (130), welche voneinander auf einem Substrat (101) beabstandet sind und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt sind; Zwischenschichtisolierschichten (120), welche alternierend mit den Gateelektroden (130) auf dem Substrat (101) gestapelt sind; und eine Kanalschicht (140), welche durch die Gateelektroden (130) hindurchtritt und sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt; eine Tunnelisolierschicht (142) zwischen Seitenoberflächen der Zwischenschichtisolierschichten (120) und der Kanalschicht (140) und sich rechtwinklig zu der oberen Oberfläche des Substrats 101 erstreckend; Ladungsspeicherschichten (143; 143a; 143b) jeweils zwischen den Gateelektroden (130) und der Tunnelisolierschicht (142), wobei eine erste Schicht der Ladungsspeicherschichten (143; 143a; 143b) zwischen einer Seitenoberfläche einer ersten Elektrode der Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht (142) ist und zwischen einem Paar der Zwischenschichtisolierschichten (120), welche benachbart zueinander in einer vertikalen Richtug sind; erste Sperrisolierschichten (144; 144a; 144b) jeweils auf den Ladungsspeicherschichten (143; 143a, 143b), wobei eine erste Schicht der ersten Sperrisolierschichten (144; 144a, 144b) auf einer oberen Oberfläche und einer unteren Oberfläche der ersten Schicht der Ladungsspeicherschichten (143; 143a, 143b) und auf einer Seitenoberfläche der ersten Schicht der Ladungsspeicherschichten (143; 143a; 143b) ist, welche der Seitenoberfläche der ersten Elektrode der Gateelektroden (130) gegenüberliegt, und zwischen dem Paar der Zwischenschichtisolierschichten (120), welche benachbart zueinander in der vertikalen Richtung sind; und zweite Sperrisolierschichten (146) jeweils auf den Gateelektroden (130), wobei eine erste Schicht der zweiten Sperrisolierschichten (146) auf einer oberen Oberfläche, einer unteren Oberfläche und der Seitenoberfläche der ersten Elektrode der Gateelektroden (130) ist, und eine obere Oberfläche im Wesentlichen koplanar mit einer oberen Oberfläche der ersten Schicht der ersten Sperrisolierschichten (144; 144a; 144b) hat.
  23. Halbleitervorrichtung nach Anspruch 22, wobei die ersten Sperrisolierschichten (144; 144a; 144b) und die zweiten Sperrisolierschichten (146) unterschiedliche Materialien aufweisen.
  24. Halbleitervorrichtung nach Anspruch 22 oder 23, wobei die Seitenoberfläche der ersten Schicht der Ladungsspeicherschichten (143; 143a; 143b) konvex in Richtung der ersten Elektrode der Gateelektroden (130) ist.
  25. Halbleitervorrichtung nach einem der Ansprüche 22 bis 24, wobei eine Seitenoberfläche der ersten Schicht der ersten Sperrisolierschichten (144; 144a; 144b), welche der Seitenoberfläche der ersten Elektrode der Gateelektroden (130) gegenüberliegt, eine konvexe abgerundete Form in Richtung der ersten Eletkrode der Gateelektroden (130) hat, und eine Seitenoberfläche der ersten Schicht der zweiten Sperrisolierschichten (146), welche der Kanalschicht (140) gegenüberliegt, eine Form hat, welche konkav in Richtung der Kanalschicht (140) abgerundet ist.
DE102020115750.9A 2019-09-03 2020-06-15 Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten Pending DE102020115750A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190108801A KR20210028759A (ko) 2019-09-03 2019-09-03 반도체 장치
KR10-2019-0108801 2019-09-03

Publications (1)

Publication Number Publication Date
DE102020115750A1 true DE102020115750A1 (de) 2021-03-04

Family

ID=74565508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115750.9A Pending DE102020115750A1 (de) 2019-09-03 2020-06-15 Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten

Country Status (4)

Country Link
US (1) US11937425B2 (de)
KR (1) KR20210028759A (de)
CN (1) CN112447751A (de)
DE (1) DE102020115750A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316293B1 (ko) * 2017-09-18 2021-10-22 삼성전자주식회사 반도체 장치
JP2022050179A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体装置およびその製造方法
CN113394228B (zh) * 2021-06-07 2022-05-20 长江存储科技有限责任公司 三维存储器及其制备方法
JP2023032792A (ja) * 2021-08-27 2023-03-09 キオクシア株式会社 半導体記憶装置、および半導体記憶装置の製造方法
WO2023029036A1 (zh) * 2021-09-06 2023-03-09 长江存储科技有限责任公司 三维存储器及其制造方法
TW202337014A (zh) * 2021-11-22 2023-09-16 美商應用材料股份有限公司 電荷捕捉削減之nand單元結構
KR20230088561A (ko) * 2021-12-10 2023-06-20 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585616B1 (ko) 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101623546B1 (ko) 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9397093B2 (en) 2013-02-08 2016-07-19 Sandisk Technologies Inc. Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US8878279B2 (en) * 2012-12-12 2014-11-04 Intel Corporation Self-aligned floating gate in a vertical memory structure
KR102035279B1 (ko) 2013-02-04 2019-10-22 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
KR20150001999A (ko) 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
KR20150062768A (ko) 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
KR102170770B1 (ko) 2014-03-03 2020-10-28 삼성전자주식회사 반도체 장치
US9166032B1 (en) * 2014-06-24 2015-10-20 Kabushiki Kaisha Toshiba Non-volatile memory device
US9768270B2 (en) 2014-06-25 2017-09-19 Sandisk Technologies Llc Method of selectively depositing floating gate material in a memory device
US9356031B2 (en) 2014-08-11 2016-05-31 Sandisk Technologies Inc. Three dimensional NAND string memory devices with voids enclosed between control gate electrodes
US9620514B2 (en) 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9754956B2 (en) 2014-12-04 2017-09-05 Sandisk Technologies Llc Uniform thickness blocking dielectric portions in a three-dimensional memory structure
CN107534046B (zh) * 2015-03-02 2020-09-08 东芝存储器株式会社 半导体存储装置及其制造方法
US9484353B1 (en) 2015-07-20 2016-11-01 Macronix International Co., Ltd. Memory device and method for fabricating the same
US9659955B1 (en) 2015-10-28 2017-05-23 Sandisk Technologies Llc Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure
US9972635B2 (en) * 2016-02-29 2018-05-15 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9978768B2 (en) 2016-06-29 2018-05-22 Sandisk Technologies Llc Method of making three-dimensional semiconductor memory device having laterally undulating memory films
US9991277B1 (en) * 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
KR102505240B1 (ko) 2017-11-09 2023-03-06 삼성전자주식회사 3차원 반도체 메모리 장치
US10622450B2 (en) * 2018-06-28 2020-04-14 Intel Corporation Modified floating gate and dielectric layer geometry in 3D memory arrays
US11164882B2 (en) * 2019-02-14 2021-11-02 Applied Materials, Inc. 3-D NAND control gate enhancement
JP2020150227A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
KR20210025244A (ko) * 2019-08-27 2021-03-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11177280B1 (en) * 2020-05-18 2021-11-16 Sandisk Technologies Llc Three-dimensional memory device including wrap around word lines and methods of forming the same

Also Published As

Publication number Publication date
US20210066346A1 (en) 2021-03-04
KR20210028759A (ko) 2021-03-15
US11937425B2 (en) 2024-03-19
CN112447751A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
DE102020115750A1 (de) Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten
DE102019205650B4 (de) Struktur für einen Feldeffekttransistor und Verfahren
DE102017110441B3 (de) Verfahren zur Herstellung eines Kontaktsteckers mit niedrigem Widerstand
DE102016114573B4 (de) Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
KR102385568B1 (ko) 수직형 메모리 장치
DE102020100101A1 (de) Halbleitervorrichtungsstruktur und verfahren zum ausbilden derselben
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102020118388A1 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102020126242B4 (de) Halbleitervorrichtungen mit Ladungsspeicherschichten und Kanalschichten, die sich senkrecht zu einer oberen Oberfläche des Substrats erstrecken
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102015110636A1 (de) ET-Strukturen und Bildungsverfahren
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020134989A1 (de) Halbleiterstruktur mit speichervorrichtung und verfahren zu deren herstellung
DE112020000190T5 (de) Fin-feldeffekttransistoren mit vertikalem transport kombiniert mit resistiven speicherstrukturen
DE102020113612A1 (de) Herstellungsverfahren einer mfmis-speichervorrichtung
DE102019114114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE102010016164A1 (de) Speicherbauelement
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE102020114875A1 (de) Finfet-vorrichtung und verfahren
DE102020113935A9 (de) Dreidimensionale Speichervorrichtung mit einer String-Auswahlleitungs-Gate-Elektrode, die eine Silizidschicht aufweist
DE102021110431A1 (de) Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung
DE102020119491A1 (de) Halbleitervorrichtungen
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020108091A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115780

Ipc: H10B0043200000