CN106935505A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN106935505A
CN106935505A CN201511025328.XA CN201511025328A CN106935505A CN 106935505 A CN106935505 A CN 106935505A CN 201511025328 A CN201511025328 A CN 201511025328A CN 106935505 A CN106935505 A CN 106935505A
Authority
CN
China
Prior art keywords
fin
field effect
hard mask
area
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511025328.XA
Other languages
English (en)
Other versions
CN106935505B (zh
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201511025328.XA priority Critical patent/CN106935505B/zh
Priority to US15/239,186 priority patent/US9634087B1/en
Priority to EP16205796.2A priority patent/EP3188245B1/en
Publication of CN106935505A publication Critical patent/CN106935505A/zh
Application granted granted Critical
Publication of CN106935505B publication Critical patent/CN106935505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干分立的硬掩膜层，所述硬掩膜层的位置与后续形成的鳍部的位置对应；以所述硬掩膜层为掩膜，进行防穿通离子注入，在所述半导体衬底内形成掺杂区；对所述掺杂区进行退火，掺杂区中的杂质离子向硬掩膜层正下方的半导体衬底中扩散，形成防穿通区；进行退火后，以所述硬掩膜层为掩膜，刻蚀所述半导体衬底和掺杂区，形成凹槽，相邻凹槽之间的半导体衬底构成鳍部。本发明的方法，在形成防穿通区时，防止离子注入对鳍部表面的注入损伤。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
现有技术的一种鳍式场效应晶体管，请参考图1，包括：半导体衬底200，所述半导体衬底200上形成有凸出的鳍部201；隔离层205，覆盖所述半导体衬底200的表面以及鳍部201的侧壁的一部分；栅极结构203，横跨在所述鳍部201上，覆盖所述鳍部201的部分顶端和侧壁表面，栅极结构203包括栅介质层和位于栅介质层上的栅电极；位于栅极结构203两侧侧壁上的侧墙204；位于栅极结构203和侧墙204两侧鳍部201内的源区和漏区。
对于上述鳍式场效应晶体管，鳍部201的顶部以及两侧的侧壁与栅极结构203相接触的部分成为沟道区，有利于增大驱动电流，改善器件性能。
然而，在现有的鳍式场效应管中，源区和漏区之间容易发生源漏穿通的现象，影响鳍式场效应管的性能。
发明内容
本发明解决的问题是怎样在形成防穿通区时，防止注入损伤。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干分立的硬掩膜层，所述硬掩膜层的位置与后续形成的鳍部的位置对应；以所述硬掩膜层为掩膜，进行防穿通离子注入，在所述半导体衬底内形成掺杂区；对所述掺杂区进行退火，掺杂区中的杂质离子向硬掩膜层正下方的半导体衬底中扩散，形成防穿通区；进行退火后，以所述硬掩膜层为掩膜，刻蚀所述半导体衬底和掺杂区，形成凹槽，相邻凹槽之间的半导体衬底构成鳍部。
可选的，防穿通离子注入的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
可选的，所述退火的温度为900～1300摄氏度，退火的时间为30秒～10分钟。
可选的，所述硬掩膜层的宽度为10～50nm。
可选的，防穿通离子注入注入的杂质离子为N型杂质离子或P型杂质离子。
可选的，所述形成鳍式场效应晶体管为N型的鳍式场效应晶体管时，所述防穿通离子注入注入的杂质离子为P型的杂质离子。
可选的，所述形成鳍式场效应晶体管为P型的鳍式场效应晶体管时，所述防穿通离子注入注入的杂质离子为N型的杂质离子。
可选的，还包括：在所述凹槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于鳍部顶部表面；去除所述硬掩膜层；形成横跨覆盖鳍部的顶部和侧壁部分表面的栅极结构；在栅极结构两侧的鳍部内形成源区和漏区。
本发明还提供了另外一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域和第二区域半导体衬底上形成若干分立的硬掩膜层，第一区域上的硬掩膜层的位置与后续形成的第一鳍部的位置对应，第二区域上的硬掩膜层的位置与后续形成的第二鳍部的位置对应；以所述第一区域上的硬掩膜层为掩膜，进行第一防穿通离子注入，在所述第一区域的半导体衬底内形成第一掺杂区；以所述第二区域上的硬掩膜层为掩膜，进行第二防穿通离子注入，在所述第二区域的半导体衬底内形成第二掺杂区，所述第二防穿通离子注入注入的杂质离子类型与第一防穿通离子注入的杂质离子类型不同；对所述第一掺杂区和第二掺杂区进行退火，第一掺杂区中的杂质离子向第一区域硬掩膜层正下方的半导体衬底中扩散，形成第一防穿通区，第二掺杂区中的杂质离子向第二区域硬掩膜层正下方的半导体衬底中扩散，形成第二防穿通区；进行退火后，以所述第一区域的硬掩膜层为掩膜，刻蚀所述第一区域的半导体衬底和第一掺杂区，形成第一凹槽，相邻第一凹槽之间的半导体衬底构成第一鳍部，以所述第二区域的硬掩膜层为掩膜，刻蚀所述第二区域的半导体衬底和第二掺杂区，形成第二凹槽，相邻第二凹槽之间的半导体衬底构成第二鳍部。
可选的，第一区域形成P型的鳍式场效应晶体管，所述第一防穿通离子注入的杂质离子类型为N型，第二区域形成N型的鳍式场效应晶体管，所述第二防穿通离子注入注入的杂质离子类型为P型。
可选的，第一区域形成N型的鳍式场效应晶体管，所述第一防穿通离子注入的杂质离子类型为P型，第二区域形成P型的鳍式场效应晶体管，所述第二防穿通离子注入注入的杂质离子类型为N型。
可选的，所述第一防穿通离子注入的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
可选的，所述第二防穿通离子注入的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火的温度为900～1300摄氏度，退火的时间为30秒～10分钟。
可选的，所述硬掩膜层的宽度为10～50nm。
可选的，还包括：在所述第一凹槽和第二凹槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于第一鳍部和第二鳍部的顶部表面；去除所述硬掩膜层；形成横跨覆盖第一鳍部的顶部和侧壁部分表面的第一栅极结构；在第一栅极结构两侧的鳍部内形成第一源区和漏区；形成横跨覆盖第二鳍部的顶部和侧壁部分表面的第二栅极结构；在第二栅极结构两侧的鳍部内形成第二源区和漏区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的鳍式场效应晶体管的形成方法，在所述半导体衬底上形成若干分立的硬掩膜层后，以所述硬掩膜层为掩膜，进行防穿通离子注入，在所述半导体衬底内形成掺杂区；对所述掺杂区进行退火，掺杂区中的杂质离子向硬掩膜层正下方的半导体衬底中扩散，形成防穿通区；进行退火后，以所述硬掩膜层为掩膜，刻蚀所述半导体衬底和掺杂区，形成凹槽，相邻凹槽之间的半导体衬底构成鳍部。进行防穿通离子注入时，若干分立的硬掩膜层存在，使得硬掩膜层正下方的半导体衬底(后续形成鳍部的位置)不会受到离子注入的损伤，即硬掩膜层正下方的半导体衬底形成的鳍部不会受到离子注入的损伤，同时的掩膜层的存在，精确的限定了形成的掺杂区在半导体衬底中的位置，因而后续进行退火时，掺杂区中的杂质离子向掩膜层正下方的半导体衬底中扩散形成防穿通区，使得防穿通区的位置比较精确，并且防穿通区杂质离子浓度满足工艺的要求。
本发明的鳍式场效应晶体管的形成方法，针对不同类型的鳍式场效应晶体管晶体管管，能分别形成不同掺杂类型的第一防穿通区和第二防穿通区，第一防穿通区和第二防穿通区过程不会对第一鳍部和第二鳍部的表面产生离子注入损伤。
附图说明
图1为现有技术鳍式场效应晶体管的结构示意图；
图2～图9为本发明一实施例鳍式场效应晶体管形成过程的结构示意图；
图10～图15为本发明另一实施例鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术所述，在现有的鳍式场效应管中，源区和漏区之间容易发生源漏穿通的现象，影响鳍式场效应管的性能。
经过研究发现，请继续参考图1，为了使所述栅极结构203覆盖的鳍部201均能够形成沟道区，所述鳍部201内的源区和漏区的底部到鳍部201顶部的距离较大，使形成于鳍部201侧壁的沟道区也能够得到源区和漏区的驱动。然而，当源区和漏区的底部到鳍部201顶部的距离较大时，位于鳍部201顶部的栅极结构203对源区和漏区底部的控制能力较低，使所述源区和漏区底部产生穿通(Punch Through)现象，导致所形成的鳍式场效应管的性能下降。
为了防止所述穿通现象的发生，一种方法为：在鳍部201的底部形成防穿通层。具体的，在衬底200表面形成鳍部201之后，形成隔离层205之前，采用离子注入工艺在鳍部201的底部形成一层防穿通层，所述防穿通层内的掺杂离子与源区或漏区内的掺杂离子类型相反，以此避免源区和漏区发生穿通。然而，形成所述防穿通层的离子注入工艺会对鳍部201的表面造成注入损伤，导致鳍部201表面的形貌不良，以所述鳍部201形成的鳍式场效应管性能下降。
为此，本发明提供了一种鳍式场效应晶体管的形成方法，进行防穿通离子注入时，若干分立的硬掩膜层存在，使得硬掩膜层正下方的半导体衬底(后续形成鳍部的位置)不会受到离子注入的损伤，即硬掩膜层正下方的半导体衬底形成的鳍部不会受到离子注入的损伤，同时的掩膜层的存在，精确的限定了形成的掺杂区在半导体衬底中的位置，因而后续进行退火时，掺杂区中的杂质离子向掩膜层正下方的半导体衬底中扩散形成防穿通区，使得防穿通区的位置比较精确，并且防穿通区杂质离子浓度满足工艺的要求。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图9为本发明一实施例鳍式场效应晶体管形成过程的结构示意图。
参考图2，提供半导体衬底100，所述半导体衬底100包括第一区域11和第二区域12；在所述第一区域11和第二区域12半导体衬底100上形成若干分立的硬掩膜层102，第一区域11上的硬掩膜层102的位置与后续形成的第一鳍部的位置对应，第二区域12上的硬掩膜层102的位置与后续形成的第二鳍部的位置对应。
所述半导体衬底100的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底100包括第一区域11和第二区域12，第一区域11和第二区域12可以相邻也可以不相邻，本实施例中以第一区域11与第二区域12相邻作为示例进行说明，第一区域11的半导体衬底上和第二区域的半导体衬底上后续分别形成不同类型的鳍式场效应晶体管。本实施例中，所述第一区域11的半导体衬底上后续形成N型的鳍式场效应晶体管，第二区域12的半导体衬底上后续形成P型的鳍式场效应晶体管。在本发明的其他实施例中，所述第一区域11的半导体衬底上后续形成P型的鳍式场效应晶体管，第二区域12的半导体衬底上后续形成N型的鳍式场效应晶体管。
所述第一区域11和第二区域12的半导体衬底100上形成若干分立的硬掩膜层102，第一区域11上的若干分立的硬掩膜层102作为后续刻蚀半导体衬底形成若干第一鳍部时的掩膜，第一区域11上的若干分立的硬掩膜层102的位置和宽度与后续形成的第一鳍部的位置和宽度对应，并且第一区域11上的若干分立的硬掩膜层102还作为第一防穿通离子注入时的掩膜层和保护层，作为掩膜层时，第一区域11上的若干分立的硬掩膜层102定义了第一掺杂区在第一区域的半导体衬底中的位置，作为保护层时，第一区域11上的若干分立的硬掩膜层102能防止第一防穿通离子注入对掩膜层102正下方的半导体衬底的注入损伤，从而使得后续通过刻蚀第一区域11的半导体衬底形成的第一鳍部表面不会存在注入损伤；同理，第二区域12上的若干分立的硬掩膜层102的位置和宽度与后续形成的第二鳍部的位置和宽度对应，并且第二区域12上的若干分立的硬掩膜层102还作为第二防穿通离子注入时的掩膜层和保护层，作为掩膜层时，第二区域12上的若干分立的硬掩膜层102定义了第二掺杂区在第二区域的半导体衬底中的位置，作为保护层时，第二区域12上的若干分立的硬掩膜层102能防止第二防穿通离子注入对掩膜层102正下方的第二区域12的半导体衬底100的注入损伤，从而使得后续通过刻蚀第二区域的半导体衬底形成的第二鳍部表面不会存在注入损伤。
所述第一区域11上的分立的硬掩膜层的数量至少为一个，第二区域12上的分立的硬掩膜层的数量至少为一个。
所述硬掩膜层102的材料可以为SiO2、SiN、SiON、SiCN、SiC、BN、TiN、TaN中的一种或几种。
所述硬掩膜层102可以为单层或多层(≥2层)堆叠结构，在一实施例中，所述硬掩膜层102为双层堆叠结构，所述双层堆叠结构包括第一硬掩膜层和位于第一硬掩膜层表面的第二硬掩膜层，第一硬掩膜层的材料与第二硬掩膜层的材料不相同。第一硬掩膜层的材料可以为SiO2、SiN、SiON、SiCN、SiC或BN，第二硬掩膜层的材料可以为SiO2、SiN、SiON、SiCN、SiC、BN、TiN或TaN。
所述若干分立的硬掩膜层102的形成过程为：在所述半导体衬底100上形成硬掩膜薄膜层；在硬掩膜薄膜层上形成图形化的光刻胶层；以所述图像化的光刻胶层为掩膜，刻蚀所述硬掩膜薄膜层，在第一区域11和第二区域12的半导体衬底上形成若干分立的硬掩膜层102。
在其他实施例中，所述若干分立的硬掩膜层102可以通过双图形(doublepattern)工艺形成。
所述硬掩膜层的宽度不能太宽，太宽的话，后续进行退火时，第一掺杂区和第二掺杂区中的杂质离子通过扩散形成第一防穿通区和第二防穿通区的工艺难度增大，所述硬掩膜层的宽度也不能太小，太小的话，刻蚀形成第一鳍部和第二鳍部的难度加大，在一实施例中，所述硬掩膜层102的宽度为10～50nm，可以为10nm、15nm、20nm、30nm、40nm、45nm、50nm。
在一实施例中，在形成若干分立的硬掩膜层102之前，还可以在所述半导体衬底上形成保护层101，所述保护层101可以作为后续形成浅沟槽隔离结构时的研磨停止层，在形成保护层101后，相应的在保护层101上形成若干分立的硬掩膜层。
参考图3，形成覆盖所述第二区域12的硬掩膜层102和半导体衬底100的光刻胶层103。
所述光刻胶层103在后续进行第一防穿通离子注入时，保护第二区域的半导体衬底100中不会被注入杂质离子。
在一实施例中，所述光刻胶层103的形成工艺为旋涂工艺，并通过曝光和显影工艺去除第一区域11上的光刻胶层。
参考图4，以所述第一区域11上的硬掩膜层102为掩膜，进行第一防穿通离子注入21，在所述第一区域11的半导体衬底100内形成第一掺杂区104。
进行第一防穿通离子注入21时，第一区域11的硬掩膜层102存在，使得硬掩膜层102正下方的半导体衬底100(后续形成第一鳍部的位置)不会受到离子注入的损伤，即后续硬掩膜层102正下方第一区域11的半导体衬底100形成的第一鳍部不会受到离子注入的损伤，同时第一区域11的掩膜层102的存在，精确的限定了形成的第一掺杂区104在半导体衬底100中的位置，因而后续进行退火时，第一掺杂区104中的杂质离子向第一区域11的掩膜层102正下方的半导体衬底100中扩散形成第一防穿通区，使得第一防穿通区的位置比较精确，并且第一防穿通区杂质离子浓度满足工艺的要求。
本实施例中，在第一区域11形成N型的鳍式场效应晶体管，所述第一防穿通离子注入21注入的杂质离子类型为P型。所述P型的杂质离子为硼离子、镓离子或铟离子的一种或几种。
在其他实施例中，在第一区域11形成P型的鳍式场效应晶体管，所述第一防穿通离子注入21注入的杂质离子类型为N型。所述N型的杂质离子为磷离子、砷离子或锑离子一种或几种。
在一实施例中，所述第一防穿通离子注入21的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
参考图5，以所述第二区域12上的硬掩膜层102为掩膜，进行第二防穿通离子注入22，在所述第二区域12的半导体衬底100内形成第二掺杂区106，所述第二防穿通离子注入22注入的杂质离子类型与第一防穿通离子注入的杂质离子类型不同。
在进行第二防穿通离子注入22之前，去除第二区域上的光刻胶层103(参考图4)，形成覆盖第一区域11的硬掩膜层102和半导体衬底100的光刻胶层105。
本实施例中，在第一区域11形成N型的鳍式场效应晶体管，所述第一防穿通离子注入注入的杂质离子类型为P型；在第二区域12形成P型的鳍式场效应晶体管，所述第二防穿通离子注入22注入的杂质离子的类型为N型，所述N型的杂质离子为磷离子、砷离子或锑离子一种或几种。
在其他实施例中，在第一区域11形成P型的鳍式场效应晶体管，所述第一防穿通离子注入注入的杂质离子类型为N型；在第二区域12形成N型的鳍式场效应晶体管，所述第二防穿通离子注入22注入的杂质离子的类型为P型。所述P型的杂质离子为硼离子、镓离子或铟离子的一种或几种。
进行第二防穿通离子注入22时，第二区域12的硬掩膜层102存在，使得硬掩膜层102正下方的半导体衬底100(后续形成第二鳍部的位置)不会受到离子注入的损伤，即后续硬掩膜层102正下方的第二区域12的半导体衬底100形成的第二鳍部不会受到离子注入的损伤，同时第二区域12的掩膜层102的存在，精确的限定了形成的第二掺杂区106在半导体衬底100中的位置，因而后续进行退火时，第二掺杂区106中的杂质离子向第二区域12的掩膜层102正下方的半导体衬底100中扩散形成第一防穿通区，使得第一防穿通区的位置比较精确，并且第一防穿通区杂质离子浓度满足工艺的要求。
在一实施例中，所述第二防穿通离子注入22的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
参考图6，对所述第一掺杂区104和第二掺杂区106进行退火，第一掺杂区104中的杂质离子向第一区域11硬掩膜层102正下方的半导体衬底100中扩散，形成第一防穿通区107，第二掺杂区106中的杂质离子向第二区域12硬掩膜层102正下方的半导体衬底100中扩散，形成第二防穿通区108。
所述硬掩膜层102宽度为10～50nm，相应的后续形成的第一鳍部和第二鳍部的宽度也为10～50nm，第一掺杂区104和第二掺杂区106中的杂质离子扩散的宽度为10～50nm，在一实施例中，所述退火的温度为900～1300摄氏度，退火的时间为30秒～10分钟，以使得第一掺杂区104和第二掺杂区106中的杂质离子均能充分扩散到硬掩膜层102下方的半导体衬底中。
为了便于区分，图6中虚线框部分表示第一防穿通区107和第二防穿通区108。
参考图7，进行退火后，以所述第一区域11的硬掩膜层102为掩膜，刻蚀所述第一区域11的半导体衬底100和第一掺杂区104(参考图6)，形成第一凹槽111，相邻第一凹槽111之间的半导体衬底构成第一鳍部109，以所述第二区域12的硬掩膜层102为掩膜，刻蚀所述第二区域12的半导体衬底100和第二掺杂区106(参考图6)，形成第二凹槽112，相邻第二凹槽112之间的半导体衬底构成第二鳍部110。
所述形成的第一凹槽111的深度大于第一掺杂区104的深度，以使得形成的相邻第一鳍部109之间不会被第一掺杂区104电连接，同样所述第二凹槽112的深度大于第二掺杂区106的深度，以使得形成的相邻第二鳍部110之间不会内第二掺杂区106电连接。
刻蚀所述半导体衬底200采用各向异性的干法刻蚀工艺，在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺采用的刻蚀气体包括CF4、HBr、He和O2，CF4的气体流量为20-200sccm；HBr的气体流量为80-900sccm；He的气体流量为250-950sccm；O2的气体流量为5-20sccm，腔室压强为10毫托至80毫托，腔室温度为20度至100度，射频功率源的输出功率为200瓦至2000瓦，射频偏置功率源的输出功率为0瓦至150瓦。
参考图8，在所述第一凹槽111和第二凹槽112中形成浅沟槽隔离结构113，所述浅沟槽隔离结构113的表面低于第一鳍部109和第二鳍部110的顶部表面；去除所述硬掩膜层102(参考图7)。
所述浅沟槽隔离结构113用于隔离相邻的第一鳍部109，以及相邻的第二鳍部110。
所述浅沟槽隔离结构113的形成过程为：形成覆盖所述半导体衬底100、第一鳍部109和第二鳍部110的隔离材料层；平坦化所述隔离材料层，直至暴露出第一鳍部109和第二鳍部110的顶部表面，平坦化工艺可以为化学机械研磨工艺；回刻蚀去除部分厚度的平坦化后的隔离材料层，第一凹槽111和第二凹槽112中形成浅沟槽隔离结构113，所述浅沟槽隔离结构113的表面低于第一鳍部109和第二鳍部110的顶部表面。
在平坦化所述隔离材料层同时，可以平坦化去除第一鳍部109和第二鳍部110顶部表面上的保护层和硬掩膜层。
所述浅沟槽隔离结构113的材料可以为氧化硅、氮氧化硅或其他合适的隔离材料。
在一实施例中，所述浅沟槽隔离结构113表面可以与第一防穿通区107和第二防穿通区108的表面齐平，或者也可以略高于或略低于第一防穿通区107和第二防穿通区108的表面。
参考图9，形成横跨覆盖第一鳍部109的顶部和侧壁部分表面的第一栅极结构118；在第一栅极结构118两侧的鳍部内形成第一源区和漏区(图中未示出)；形成横跨覆盖第二鳍部110的顶部和侧壁部分表面的第二栅极结构119；在第二栅极结构119两侧的鳍部内形成第二源区和漏区(图中未示出)。需要说明的是，图9和前述附图类似于沿图1中x轴方向获得的剖面图。
所述第一栅极结构118包括位于第一鳍部109顶部和侧壁表面上的第一栅介质层114以及位于第一栅介质层114上的第一栅电极115。
所述第二栅极结构19包括位于第二鳍部110顶部和侧壁表面上的第二栅介质层116以及位于第二栅介质层116上的第二栅电极117。
在一实施例中，所述第一栅介质层114(或第二栅介质层116)的材料为氧化硅，所述第一栅电极115(或第二栅电极117)的材料为多晶硅。
在其他实施例中，所述第一栅介质层114(或第二栅介质层116)的材料可以为高K介电材料，高K介电材料可以为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种，所述第一栅电极115(或第二栅电极117)的材料可以为金属，所述金属为W、Al、Cu、Ti中的一种或几种。
一个第一栅极结构118可以横跨覆盖一个或多个(≥2个)第一鳍部109的顶部和侧壁表面，一个第二栅极结构119可以横跨覆盖一个或多个(≥2个)第二鳍部110的顶部和侧壁表面。
在形成第一栅极结构118后，可以在第一栅极结构118的两侧侧壁表面形成第一侧墙(图中未示出)；以第一栅极结构118和第一侧墙为掩膜，对第一栅极结构118和第一侧墙两侧的第一鳍部进行离子注入，在第一栅极结构118和第一侧墙两侧的第一鳍部内形成第一源区和漏区。
在其他实施例中，可以以第一栅极结构118和第一侧墙为掩膜，刻蚀去除第一栅极结构118和第一侧墙两侧的部分第一鳍部，形成凹槽，在凹槽中填充应力层，形成具有应力的第一源区和漏区，具有应力的第一源区和漏区能对沟道区产生应力，提高沟道区中载流子的迁移率。所述应力层的材料可以为锗化硅或碳化硅。
所述第一源区和漏区的深度与第一防穿通区107的深度相同，或略小于第一防穿通区107的深度，以使得第一防穿通区107对第一源区和漏区具有较好的防穿通效果。
在形成第二栅极结构119后，可以在第二栅极结构119的两侧侧壁表面形成第二侧墙(图中未示出)；以第二栅极结构119和第二侧墙为掩膜，对第二栅极结构119和第二侧墙两侧的第二鳍部进行离子注入，在第二栅极结构119和第二侧墙两侧的第二鳍部内形成第二源区和漏区。
在其他实施例中，可以以第二栅极结构119和第二侧墙为掩膜，刻蚀去除第二栅极结构119和第二侧墙两侧的部分第二鳍部，形成凹槽，在凹槽中填充应力层，形成具有应力的第二源区和漏区，具有应力的第二源区和漏区能对沟道区产生应力，提高沟道区中载流子的迁移率。所述应力层的材料可以为锗化硅或碳化硅。
第二源区和漏区的深度与第二防穿通区108的深度相同，或略小于第二防穿通区108的深度。以使得第二防穿通区108对第二源区和漏区具有较好的防穿通效果。
图10～图15为本发明另一实施例鳍式场效应晶体管的形成过程的结构示意图。本实施例中与前述实施例中的区别在于，本实施例为单一类型(N型或P型)的鳍式场效应晶体管的形成过程，前述实施例为两个类型(N型和P型)鳍式场效应晶体管同时形成过程。
参考图10，提供半导体衬底300；在所述半导体衬底300上形成若干分立的硬掩膜层302，所述硬掩膜层302的位置与后续形成的鳍部的位置对应。
硬掩膜层302的具体介绍请参考前述实施例描述，在此不再赘述。
参考图11，以所述硬掩膜层302为掩膜，进行防穿通离子注入31，在所述半导体衬底300内形成掺杂区304。
进行防穿通离子注入31时，若干分立的硬掩膜层302存在，使得硬掩膜层302正下方的半导体衬底300(后续形成鳍部的位置)不会受到离子注入的损伤，即后续硬掩膜层302正下方的半导体衬底300形成的鳍部不会受到离子注入的损伤，同时的掩膜层302的存在，精确的限定了形成的掺杂区304在半导体衬底300中的位置，因而后续进行退火时，掺杂区304中的杂质离子向掩膜层302正下方的半导体衬底300中扩散形成防穿通区，使得防穿通区的位置比较精确，并且防穿通区杂质离子浓度满足工艺的要求。
防穿通离子注入31注入的杂质离子为N型杂质离子或P型杂质离子。
在一实施例中，所述形成鳍式场效应晶体管为N型的鳍式场效应晶体管时，所述防穿通离子注入注入的杂质离子为P型的杂质离子，所述P型的杂质离子为硼离子、镓离子或铟离子的一种或几种。
在另一实施例中，所述形成鳍式场效应晶体管为P型的鳍式场效应晶体管时，所述防穿通离子注入注入的杂质离子为N型的杂质离子，所述N型的杂质离子为磷离子、砷离子或锑离子一种或几种。
在一实施例中，防穿通离子注入31的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
参考图12，对所述掺杂区304进行退火，掺杂区304中的杂质离子向硬掩膜层302正下方的半导体衬底300中扩散，形成防穿通区307。
所述退火的温度为900～1300摄氏度，退火的时间为30秒～10分钟。
参考图13，进行退火后，以所述硬掩膜层302为掩膜，刻蚀所述半导体衬底300和掺杂区304(参考图12)，形成凹槽311，相邻凹槽311之间的半导体衬底构成鳍部309。
参考图14，在所述凹槽311中形成浅沟槽隔离结构313，所述浅沟槽隔离结构313的表面低于鳍部309顶部表面。
参考图15，去除所述硬掩膜层；形成横跨覆盖鳍部的顶部和侧壁部分表面的栅极结构，所述栅极结构包括位于鳍部309侧壁和顶部表面上的栅介质层314和位于栅介质层314上的栅电极315；在栅极结构两侧的鳍部309内形成源区和漏区。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成若干分立的硬掩膜层，所述硬掩膜层的位置与后续形成的鳍部的位置对应；
以所述硬掩膜层为掩膜，进行防穿通离子注入，在所述半导体衬底内形成掺杂区；
对所述掺杂区进行退火，掺杂区中的杂质离子向硬掩膜层正下方的半导体衬底中扩散，形成防穿通区；
进行退火后，以所述硬掩膜层为掩膜，刻蚀所述半导体衬底和掺杂区，形成凹槽，相邻凹槽之间的半导体衬底构成鳍部。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，防穿通离子注入的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火的温度为900～1300摄氏度，退火的时间为30秒～10分钟。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述硬掩膜层的宽度为10～50nm。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，防穿通离子注入注入的杂质离子为N型杂质离子或P型杂质离子。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成鳍式场效应晶体管为N型的鳍式场效应晶体管时，所述防穿通离子注入注入的杂质离子为P型的杂质离子。
7.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成鳍式场效应晶体管为P型的鳍式场效应晶体管时，所述防穿通离子注入注入的杂质离子为N型的杂质离子。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述凹槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于鳍部顶部表面；去除所述硬掩膜层；形成横跨覆盖鳍部的顶部和侧壁部分表面的栅极结构；在栅极结构两侧的鳍部内形成源区和漏区。
9.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述第一区域和第二区域半导体衬底上形成若干分立的硬掩膜层，第一区域上的硬掩膜层的位置与后续形成的第一鳍部的位置对应，第二区域上的硬掩膜层的位置与后续形成的第二鳍部的位置对应；
以所述第一区域上的硬掩膜层为掩膜，进行第一防穿通离子注入，在所述第一区域的半导体衬底内形成第一掺杂区；
以所述第二区域上的硬掩膜层为掩膜，进行第二防穿通离子注入，在所述第二区域的半导体衬底内形成第二掺杂区，所述第二防穿通离子注入注入的杂质离子类型与第一防穿通离子注入的杂质离子类型不同；
对所述第一掺杂区和第二掺杂区进行退火，第一掺杂区中的杂质离子向第一区域硬掩膜层正下方的半导体衬底中扩散，形成第一防穿通区，第二掺杂区中的杂质离子向第二区域硬掩膜层正下方的半导体衬底中扩散，形成第二防穿通区；
进行退火后，以所述第一区域的硬掩膜层为掩膜，刻蚀所述第一区域的半导体衬底和第一掺杂区，形成第一凹槽，相邻第一凹槽之间的半导体衬底构成第一鳍部，以所述第二区域的硬掩膜层为掩膜，刻蚀所述第二区域的半导体衬底和第二掺杂区，形成第二凹槽，相邻第二凹槽之间的半导体衬底构成第二鳍部。
10.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，第一区域形成P型的鳍式场效应晶体管，所述第一防穿通离子注入的杂质离子类型为N型，第二区域形成N型的鳍式场效应晶体管，所述第二防穿通离子注入注入的杂质离子类型为P型。
11.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，第一区域形成N型的鳍式场效应晶体管，所述第一防穿通离子注入的杂质离子类型为P型，第二区域形成P型的鳍式场效应晶体管，所述第二防穿通离子注入注入的杂质离子类型为N型。
12.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一防穿通离子注入的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
13.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二防穿通离子注入的注入角度为0～10度，注入能量为3KeV～10KeV，剂量为1E14atom/cm2～1E20atom/cm2。
14.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火的温度为900～1300摄氏度，退火的时间为30秒～10分钟。
15.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述硬掩膜层的宽度为10～50nm。
16.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述第一凹槽和第二凹槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于第一鳍部和第二鳍部的顶部表面；去除所述硬掩膜层；形成横跨覆盖第一鳍部的顶部和侧壁部分表面的第一栅极结构；在第一栅极结构两侧的鳍部内形成第一源区和漏区；形成横跨覆盖第二鳍部的顶部和侧壁部分表面的第二栅极结构；在第二栅极结构两侧的鳍部内形成第二源区和漏区。
CN201511025328.XA 2015-12-30 2015-12-30 鳍式场效应晶体管的形成方法 Active CN106935505B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201511025328.XA CN106935505B (zh) 2015-12-30 2015-12-30 鳍式场效应晶体管的形成方法
US15/239,186 US9634087B1 (en) 2015-12-30 2016-08-17 FinFET and fabrication method thereof
EP16205796.2A EP3188245B1 (en) 2015-12-30 2016-12-21 Finfet and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511025328.XA CN106935505B (zh) 2015-12-30 2015-12-30 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN106935505A true CN106935505A (zh) 2017-07-07
CN106935505B CN106935505B (zh) 2019-09-27

Family

ID=57583077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511025328.XA Active CN106935505B (zh) 2015-12-30 2015-12-30 鳍式场效应晶体管的形成方法

Country Status (3)

Country Link
US (1) US9634087B1 (zh)
EP (1) EP3188245B1 (zh)
CN (1) CN106935505B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752153A (zh) * 2018-07-23 2020-02-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825128B2 (en) 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
US10515969B2 (en) * 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN109427663B (zh) * 2017-08-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
US20140377926A1 (en) * 2013-06-21 2014-12-25 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US20150044829A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Methods of Fabricating Semiconductor Devices Having Punch-Through Stopping Regions
CN104733314A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105097527A (zh) * 2014-05-04 2015-11-25 中国科学院微电子研究所 一种FinFET制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8722431B2 (en) * 2012-03-22 2014-05-13 Varian Semiconductor Equipment Associates, Inc. FinFET device fabrication using thermal implantation
US9023715B2 (en) * 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US8610201B1 (en) * 2012-08-16 2013-12-17 Kabushiki Kaisha Toshiba FinFET comprising a punch-through stopper
US9496181B2 (en) * 2014-12-23 2016-11-15 Qualcomm Incorporated Sub-fin device isolation
US9368569B1 (en) * 2015-09-21 2016-06-14 International Business Machines Corporation Punch through stopper for semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
US20140377926A1 (en) * 2013-06-21 2014-12-25 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US20150044829A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Methods of Fabricating Semiconductor Devices Having Punch-Through Stopping Regions
CN104733314A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105097527A (zh) * 2014-05-04 2015-11-25 中国科学院微电子研究所 一种FinFET制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752153A (zh) * 2018-07-23 2020-02-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110752153B (zh) * 2018-07-23 2023-04-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
EP3188245B1 (en) 2018-08-29
EP3188245A1 (en) 2017-07-05
CN106935505B (zh) 2019-09-27
US9634087B1 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
US20220262951A1 (en) Semiconductor Structure and Methods of Forming Same
US9054193B2 (en) Fin field-effect transistors
US10497703B2 (en) Method, apparatus, and system having super steep retrograde well with silicon and silicon germanium fins
CN107958873B (zh) 鳍式场效应管及其形成方法
US11114551B2 (en) Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions
US8748247B2 (en) Fin field-effect-transistor (FET) structure and manufacturing method
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN106952806A (zh) 改善鳍式场效应管性能的方法
CN106952908A (zh) 半导体结构及其制造方法
US9564512B2 (en) Fin field-effect transistor and fabrication method thereof
US10354993B2 (en) Electrostatic discharge protection structure and fabricating method thereof
CN111354641A (zh) 半导体器件及其形成方法
CN108807179B (zh) 半导体结构及其形成方法
US20190027606A1 (en) Semiconductor device and fabrication method thereof
CN104217948B (zh) 半导体制造方法
CN103794501B (zh) 晶体管及其形成方法
CN107579108B (zh) 半导体结构的形成方法
CN109478562A (zh) 隧穿场效应晶体管及其制造方法
EP3291291B1 (en) Semiconductor device and fabrication method thereof
CN108807266B (zh) 半导体结构及其形成方法
CN110957219B (zh) 半导体器件及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN110875185B (zh) 半导体结构及其形成方法
US11799018B2 (en) Semiconductor structure and method for forming the same
CN111354681B (zh) 晶体管结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant