CN106856170B - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN106856170B
CN106856170B CN201510906567.XA CN201510906567A CN106856170B CN 106856170 B CN106856170 B CN 106856170B CN 201510906567 A CN201510906567 A CN 201510906567A CN 106856170 B CN106856170 B CN 106856170B
Authority
CN
China
Prior art keywords
sacrificial layer
groove
fin
foreign ion
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510906567.XA
Other languages
English (en)
Other versions
CN106856170A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510906567.XA priority Critical patent/CN106856170B/zh
Publication of CN106856170A publication Critical patent/CN106856170A/zh
Application granted granted Critical
Publication of CN106856170B publication Critical patent/CN106856170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有凸起的鳍部;形成横跨覆盖部分鳍部的侧壁和顶部表面的栅极结构;刻蚀栅极结构两侧的鳍部,形成凹槽;在所述凹槽的侧壁和底部表面形成掺杂有杂质离子的牺牲层;对所述掺杂有杂质离子的牺牲层进行退火,使牺牲层中的杂质离子扩散到与凹槽接触的鳍部中,形成掺杂区;去除所述牺牲层。本发明的方法形成掺杂区中杂质离子能均匀分布,并且掺杂区的位置较为精确,有效的提高了防止热载流子注入的效果或者源区和漏区之间穿通的效果。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制作领域,特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
本发明随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸(CD,Critical Dimension)进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
现有技术的一种鳍式场效应晶体管形成方法,包括:提供半导体衬底,所述半导体衬底上形成有凸出的鳍部,鳍部一般是通过对半导体衬底刻蚀后得到的;形成覆盖所述半导体衬底的表面以及鳍部的部分侧壁表面的隔离层;形成横跨在所述鳍部侧壁和顶部表面的栅极结构,栅极结构包括栅介质层和位于栅介质层上的栅电极;在栅极结构两侧的鳍部内形成浅掺杂源漏区;在栅极结构两侧的鳍部内形成深掺杂源漏区,深掺杂源漏区的深度大于浅掺杂源漏区的深度。
现有形成的鳍式场效应晶体管性能仍有待提升。
发明内容
本发明解决的问题是怎样防止鳍式场效应晶体管的热载流子注入效应或者提高防穿通效果。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:
提供半导体衬底,所述半导体衬底上形成有凸起的鳍部;形成横跨覆盖部分鳍部的侧壁和顶部表面的栅极结构;刻蚀栅极结构两侧的鳍部,形成凹槽;在所述凹槽的侧壁和底部表面形成掺杂有杂质离子的牺牲层;对所述掺杂有杂质离子的牺牲层进行退火,使牺牲层中的杂质离子扩散到与凹槽接触的鳍部中,形成掺杂区;去除所述牺牲层。
可选的,所述牺牲层的材料为锗化硅或碳化硅。
可选的,所述牺牲层中杂质离子的浓度为1E18~1E21atom/cm3,所述牺牲层的厚度为10~200埃。
可选的,掺杂有杂质离子的牺牲层的形成工艺为原位掺杂选择性外延工艺。
可选的,所述杂质离子为P、As、B、Al、In、N、C、Ge、F或S。
可选的,所述形成的鳍式场效应晶体管为N型的鳍式场效应晶体管或P型的鳍式场效应晶体管。
可选的,所述掺杂区作为浅掺杂源漏区,或者所述掺杂区作为防穿通掺杂区。
可选的,所述退火的温度为500~1200摄氏度,时间为1~600秒,氛围为N2、Ar、He或N2O。
可选的,还包括:去除牺牲层后,在栅极结构两侧的鳍部中形成源漏区。
本发明还提供了另外一种鳍式场效应晶体管的形成方法,包括:
提供半导体衬底,所述半导体衬底上形成有凸起的鳍部;形成横跨覆盖部分鳍部的侧壁和顶部表面的栅极结构;刻蚀栅极结构两侧的鳍部,形成第一凹槽;在所述第一凹槽的侧壁和底部表面形成掺杂有杂质离子的第一牺牲层;对所述掺杂有杂质离子的第一牺牲层进行第一退火,第一牺牲层中的杂质离子扩散到与第一凹槽接触的鳍部中,形成第一掺杂区;去除所述第一牺牲层;去除第一牺牲层后,刻蚀栅极结构两侧的鳍部形成第二凹槽,所述第二凹槽的深度大于第一凹槽的深度;在所述第二凹槽的侧壁和底部表面形成掺杂有杂质离子的第二牺牲层,所述第二牺牲层中掺杂的杂质离子类型与第一牺牲层中掺杂的杂质离子的类型不同;对所述第二牺牲层进行第二退火,使得第二牺牲层中的杂质离子扩散到与第二凹槽接触的鳍部中,形成第二掺杂区;去除第二牺牲层。
可选的,其特征在于,所述第一牺牲层或第二牺牲层的材料为锗化硅或碳化硅。
可选的,所述第一牺牲层或第二牺牲层中杂质离子的浓度为1E18~1E21atom/cm3,所述牺牲层的厚度为10~200埃。
可选的,第一牺牲层和第二牺牲层的形成工艺为原位掺杂选择性外延工艺。
可选的,当形成N型的鳍式场效应晶体管时,所述第一牺牲层中的杂质离子为P、As、N、C、Ge、F或S,所述第二牺牲层中的杂质离子为B、Al或In;当形成P型的鳍式场效应晶体管时,所述第一牺牲层中的杂质离子为B、Al、In、N、C、Ge、F或S,所述第二牺牲层中的杂质离子为P或As。
可选的,所述第一凹槽为矩形槽或“U”形槽,所述第二凹槽为矩形槽、“U”形槽或sigma形凹槽。
可选的,去除第一牺牲层后,直接沿第一凹槽继续刻蚀鳍部,形成第二凹槽。
可选的,去除第一牺牲层后,形成填充第一凹槽的第一填充层;刻蚀栅极结构两侧的第一填充层和部分鳍部,形成第二凹槽。
可选的,去除第二牺牲层后,形成填充第二凹槽的源漏区。
可选的,去除第二牺牲层后,形成填充第二凹槽的半导体层;刻蚀栅极结构两侧的半导体层和部分鳍部,形成第三凹槽,所述第三凹槽的深度大于第二凹槽的深度;形成填充满第三凹槽的源漏区。
可选的,去除第二牺牲层后,继续沿第二凹槽刻蚀鳍部,形成第四凹槽,第四凹槽的深度大于第二凹槽的深度;形成填充满第四凹槽的源漏区。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的鳍式场效应晶体管的形成方法,在刻蚀栅极结构两侧的鳍部,形成凹槽后,在所述凹槽的侧壁和底部表面形成掺杂有杂质离子的牺牲层;对所述掺杂有杂质离子的牺牲层进行退火,使牺牲层中的杂质离子扩散到与凹槽接触的鳍部中,形成掺杂区。牺牲层为膜层结构,可以采用沉积工艺形成,在牺牲层中可以自掺杂杂质离子,使得牺牲层在厚度较均匀的同时,杂质离子在牺牲层中可以均匀分布,在进行退火时,牺牲层中杂质离子会均匀的扩散到凹槽接触的鳍部中,使得形成掺杂区中的杂质离子能均匀分布,并且位置较为精确,当形成的掺杂区作为浅掺杂源漏区时,有效提高了防止鳍式场效应晶体管的热载流子注入效应的效果,当形成的掺杂区作为防穿通掺杂区时,有效的提高了防止形成的源区和漏区之间穿通的效果。
进一步,掺杂有杂质离子的牺牲层的形成工艺为原位掺杂选择性外延工艺,牺牲层可以有选择性的形成在凹槽的侧壁和底部表面,采用原位掺杂的方式可以在牺牲层中均匀的掺杂杂质离子,杂质离子的浓度分布比较均匀。
进一步,所述牺牲层中掺杂的杂质离子为P、As、N、C、Ge、F或S,待形成晶体管为N型的鳍式场效应晶体管时,形成的掺杂区作为浅掺杂源漏区;所述牺牲层中掺杂的杂质离子为B、Al或In,当待形成晶体管为P型的鳍式场效应晶体管时,形成的掺杂区作为浅掺杂源漏区。
进一步,所述牺牲层210中掺杂的杂质离子为P、As、N、C、Ge、F或S,待形成晶体管为P型的鳍式场效应晶体管时,形成的掺杂区作为防穿通掺杂区;所述牺牲层210中掺杂的杂质离子为B、Al或In,当待形成晶体管为N型的鳍式场效应晶体管时,形成的掺杂区作为防穿通掺杂区。
进一步,所述退火的温度为500~1200摄氏度,时间为1~600秒,氛围为N2、Ar、He或N2O,以使得大部分杂质离子能扩散到鳍部中,并且不同位置的扩散速度较为均匀,以使得形成掺杂区中的杂质离子分布更为均匀。
进一步,在刻蚀填充层之前,可以在侧墙的侧壁表面形成第二侧墙,以调节形成的第二凹槽相对于栅极结构的位置。
本发明的鳍式场效应晶体管,刻蚀栅极结构两侧的鳍部,形成第一凹槽后,在所述第一凹槽的侧壁和底部表面形成掺杂有杂质离子的第一牺牲层;对所述掺杂有杂质离子的第一牺牲层进行第一退火,第一牺牲层中的杂质离子扩散到与第一凹槽接触的鳍部中,形成第一掺杂区;去除所述第一牺牲层;去除第一牺牲层后,刻蚀栅极结构两侧的鳍部形成第二凹槽,所述第二凹槽的深度大于第一凹槽的深度;在所述第二凹槽的侧壁和底部表面形成掺杂有杂质离子的第二牺牲层,所述第二牺牲层中掺杂的杂质离子类型与第一牺牲层中掺杂的杂质离子的类型不同;对所述第二牺牲层进行第二退火,使得第二牺牲层中的杂质离子扩散到与第二凹槽接触的鳍部中,形成第二掺杂区。第一牺牲层和第二牺牲层为膜层结构,可以采用沉积工艺形成,在第一牺牲层和第二牺牲层中可以自掺杂杂质离子,使得第一牺牲层和第二牺牲层在厚度较均匀的同时,杂质离子在第一牺牲层和第二牺牲层中可以均匀分布,在进行第一退火时,第一牺牲层中杂质离子会均匀的扩散到凹槽接触的鳍部中,使得形成第一掺杂区中的杂质离子能均匀分布,并且位置较为精确,在进行第二退火时,第二牺牲层中杂质离子会均匀的扩散到凹槽接触的鳍部中,使得形成第二掺杂区中的杂质离子能均匀分布,并且位置较为精确,并且形成第一掺杂区和第二掺杂区的杂质离子类型不相同,第二掺杂区的深度大于第一掺杂区的深度,因而第一掺杂区可以用来作为浅掺杂源漏区,以有效提高了防止鳍式场效应晶体管的热载流子注入效应的效果,第二掺杂区作为防穿通掺杂区,有效的提高了防止形成的源区和漏区之间穿通的效果。
进一步,在去除第一牺牲层,后;形成填充第一凹槽,的第一填充层,所述第一填充层的材料与鳍部的材料相同,形成第一填充层的目的时为后续刻蚀栅极结构两侧的鳍部形成第二凹槽提供基础,方便控制形成的第二凹槽的位置和形状,以满足工艺的要求。
进一步,去除第一牺牲层后,直接沿第一凹槽继续刻蚀鳍部,形成第二凹槽,无需在额外形成刻蚀掩膜层,工艺步骤简单。
附图说明
图1~图9为本发明第一实施例鳍式场效应晶体管形成过程的结构示意图;
图10~图13为本发明第二实施例鳍式场效应晶体管的形成过程的结构示意图;
图14~图21为本发明第三实施例鳍式场效应晶体管形成过程的结构示意图;
图22~图28为本发明第四实施例鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
现有技术形成的鳍式场效应晶体管性能仍有待提升,比如现有技术形成的鳍式场效应晶体管还是会受到热载流子注入效应的影响。
研究发现,现有技术形成浅掺杂源漏区采用离子注入工艺,由于鳍部为立体的结构,受到阴影效应的影像,鳍部中部分位置可能会注入不到杂质离子或者注入的杂质离子会很少,使得鳍部中形成浅掺杂源漏区的杂质离子浓度分布会不均匀。另外,在形成防穿通掺杂区时,也存在同样的问题,防穿通掺杂区杂质离子浓度不均匀,使得鳍式场效应晶体管的防穿通性能也受到影响。
本发明实施例提供了一种鳍式场效应晶体管的形成方法,在刻蚀栅极结构两侧的鳍部,形成凹槽后,在所述凹槽的侧壁和底部表面形成掺杂有杂质离子的牺牲层;对所述掺杂有杂质离子的牺牲层进行退火,使牺牲层中的杂质离子扩散到与凹槽接触的鳍部中,形成掺杂区。牺牲层为膜层结构,可以采用沉积工艺形成,在牺牲层中可以自掺杂杂质离子,使得牺牲层在厚度较均匀的同时,杂质离子在牺牲层中可以均匀分布,在进行退火时,牺牲层中杂质离子会均匀的扩散到凹槽接触的鳍部中,使得形成掺杂区中的杂质离子能均匀分布,并且位置较为精确,当形成的掺杂区作为浅掺杂源漏区时,有效提高了防止鳍式场效应晶体管的热载流子注入效应的效果,当形成的掺杂区作为防穿通掺杂区时,有效的提高了防止形成的源区和漏区之间穿通的效果。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1~图9为本发明第一实施例鳍式场效应晶体管形成过程的结构示意图。
请结合参考图1和图2,图2为图1沿切割线CD方向的剖面结构示意图,提供半导体衬底200,所述半导体衬底200上形成有凸起的鳍部201;形成横跨覆盖部分鳍部201的侧壁和顶部表面的栅极结构203。
所述半导体衬底200可以是硅或者绝缘体上硅(SOI),所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗,本实施中所述半导体衬底200的材料为硅。
所述半导体衬底200表面形成有若干凸起的鳍部201,本实施例中,以半导体衬底上具有一个鳍部作为示例,所述鳍部201通过刻蚀半导体衬底200形成,在本发明的其他实施例中,所述鳍部201通过外延工艺形成。
本实施例中,所述半导体衬底200上还形成有隔离层205,所述隔离层205的表面低于鳍部201的顶部表面,所述隔离层205的材料为氧化硅、氮化硅或氮氧化硅,本实施例中所述隔离层205的材料为氧化硅。隔离层205形成的具体过程为:首先形成覆盖所述半导体衬底200、鳍部201的隔离材料层;然后采用化学机械研磨工艺平坦化所述隔离材料层,以鳍部201的顶部表面为停止层;接着回刻蚀去除部分所述隔离材料层,形成隔离层205,所述隔离层205的表面低于鳍部201的顶部表面。
所述栅极结构203包括:覆盖所述鳍部201的部分侧壁和顶部表面的栅介质层206、以及位于栅介质层206上的栅电极207。
在一实施例中,所述栅极结构203的形成过程为:形成覆盖所述鳍部201侧壁和底部的栅介质材料层;在所述栅介质材料层上形成栅电极材料层;刻蚀所述栅电极材料层和栅介质材料层,形成栅介质层206和位于栅介质层206上的栅电极207。
所述栅介质层206的材料为氧化硅,所述栅电极207的材料为多晶硅。在本发明的其他实施例中,所述栅介质层的材料可以为高K介电材料,比如Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO等,所述栅电极的材料为可以为金属,比如W、Al、Cu等。
在一实施例中,所述栅极结构203的侧壁表面还形成有侧墙204,所述侧墙204用于调节后续形成的凹槽的边缘与栅极结构边缘的距离,后续在凹槽的侧壁和底部形成掺杂有杂质离子的牺牲层,对所述掺杂有杂质离子的牺牲层进行退火,使牺牲层中的杂质离子扩散到与凹槽接触的鳍部中,形成掺杂区时,有效的调节形成的掺杂区相对于栅极结构的位置。
在一实施例中,所述侧墙204的材料为氧化硅、氮化硅或氮氧化硅,侧墙204的宽度为10~50埃。
参考图3,刻蚀栅极结构203两侧的鳍部201,形成凹槽208。
在刻蚀之前,在所述栅极结构的顶部表面以及半导体衬底的部分表面上形成掩膜层209,所述掩膜层209具有暴露出栅极结构(和侧墙204)两侧的鳍部201部分表面的开口。
在进行刻蚀时,以所述掩膜层209、栅极结构(和侧墙204)为掩膜,刻蚀栅极结构(和侧墙204)两侧的鳍部201,在栅极结构(和侧墙204)的鳍部201中形成凹槽208。
所述凹槽208的矩形槽或“U”形槽,本实施例中以“U”形槽作为示例。
刻蚀所述鳍部201可以采用干法刻蚀工艺,比如可以为等离子刻蚀工艺,等离子刻蚀工艺采用的刻蚀气体为HBr和Cl2
参考图4,在所述凹槽208的侧壁和底部表面形成掺杂有杂质离子的牺牲层210。
所述牺牲层210作为杂质离子的载体,后续进行退火时,牺牲层210中的杂质离子扩散进入鳍部201中,形成掺杂区。
所述牺牲层210的材料可以为锗化硅或碳化硅,形成工艺简单,在该材料中容易掺杂杂质离子,并且杂质离子以游离态存在于该牺牲层中,便于后续扩散形成掺杂区。本实施例中,所述牺牲层210的材料为锗化硅。
所述牺牲层210中杂质离子的浓度为1E18~1E21atom/cm3,所述牺牲层的厚度为10~200埃,以使得后续形成的掺杂区的杂质离子浓度达到2E17~5E20atom/cm3
所述杂质离子为P、As、B、Al、In、N、C、Ge、F或S。
当后续形成的掺杂区作为浅掺杂源漏区时,待形成晶体管为N型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为P、As、N、C、Ge、F或S;当待形成晶体管为P型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为B、Al或In。
当后续形成的掺杂区作为防穿通掺杂区时,待形成晶体管为P型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为P、As、N、C、Ge、F或S;当待形成晶体管为N型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为B、Al或In。
掺杂有杂质离子的牺牲层210的形成工艺为原位掺杂选择性外延工艺,牺牲层210可以有选择性的形成在凹槽的侧壁和底部表面,采用原位掺杂的方式可以在牺牲层210中均匀的掺杂杂质离子,杂质离子的浓度分布比较均匀。所述原位掺杂选择性外延工艺包括硅源气体、锗源气体、选择性气体、杂质源气体,硅源气体是SiH4或DCS,锗源气体是GeH4,选择性气体为HCl或Cl,其中硅源气体、锗源气体、选择性气体的流量均为10~800sccm,杂质源气体的流量是1~1000sccm,温度是600~1100摄氏度,腔室压强为1~200托,使形成的牺牲层210的厚度均匀性较高,并且杂质离子在牺牲层210中能均匀分布。在一实施例中,当牺牲层210中掺杂B离子时,所述杂质源气体是B2H6或BF3;当牺牲层中掺杂P离子或As离子时,所述杂质源气体为PH3或AsH3
参考图5,对所述掺杂有杂质离子的牺牲层210进行退火,使牺牲层210中的杂质离子扩散到与凹槽接触的鳍部201中,形成掺杂区211。
由于形成的牺牲层210的厚度均匀且牺牲层210中杂质离子是均匀分布的,在进行退火时,牺牲层210中杂质离子会均匀的扩散到凹槽接触的鳍部201,使得形成掺杂区211中的杂质离子均匀分布,当形成的掺杂区211作为浅掺杂源漏区时,有效提高了防止鳍式场效应晶体管的热载流子注入效应的效果,当形成的掺杂区211作为防穿通掺杂区时,有效的提高了防止后续形成的源区和漏区之间穿通的效果。
所述退火可以为炉管退火、微波退火、毫秒退火,在一实施例中,所述退火的温度为500~1200摄氏度,时间为1~600秒,氛围为N2、Ar、He或N2O,以使得大部分杂质离子能扩散到鳍部中,并且不同位置的扩散速度较为均匀,以使得形成掺杂区中的杂质离子分布更为均匀。
参考图6,去除所述牺牲层210(参考图5)。
在进行退火后,去除所述牺牲层210。
去除所述牺牲层210的工艺为湿法刻蚀或各向同性的干法刻蚀。
在一实施例中,去除所述牺牲层210采用各向同性的干法刻蚀,采用的气体为HCl、HBr或CF4
参考图7,去除所述牺牲层后,在栅极结构两侧的鳍部内形成源漏区212。
在一实施例中,所述源漏区212的形成过程为:在所述凹槽中填充半导体材料,所述半导体材料可以为硅、锗化硅或碳化硅,半导体材料的形成工艺为选择性外延工艺,在形成半导体材料时可以自掺杂杂质离子,将掺杂有杂质离子的半导体材料作为源漏区212。在其他实施例中,在形成凹槽中填充满半导体材料后,也可以所述栅极结构和侧墙204为掩膜,采用离子注入工艺对栅极结构和侧墙204两侧的半导体材料(或者半导体材料和部分鳍部)注入杂质离子,在栅极结构和侧墙204两侧半导体材料中(或者半导体材料和部分鳍部中)形成源漏区212,在进行离子注入时,离子注入的深度可以大于或等于凹槽的深度。
当形成的掺杂区211作为浅掺杂源漏区时,形成源漏区212时的杂质离子浓度大于掺杂区211的杂质离子浓度,形成源漏区212时的杂质离子类型为N型或P型,当形成N型的鳍式场效应晶体管时,源漏区212中的杂质离子类型为N型,N型杂质离子为P、As或Te中的一种或几种;当形成P型的鳍式场效应晶体管时,所述源漏区212中的杂质离子类型为P型,P型杂质离子为B、Ga、Al或In中的一种或几种。
在本发明的其他实施例中,在去除牺牲层后,可以在凹槽中填充形成满凹槽的填充层,所述填充层的材料与半导体衬底的材料相同;在形成填充层后,以所述栅极结构和侧墙204为掩膜刻蚀栅极结构和侧墙两侧的填充层和部分鳍部201,形成第一刻蚀槽;在第一刻蚀槽中形成填充满第一刻蚀槽的源漏区。该方法可以对第一刻蚀槽的位置和深度进行控制,以对形成的源漏区的位置和深度进行控制,以满足器件性能的要求。
在刻蚀填充层之前,可以在侧墙204的侧壁表面形成第二侧墙,以调节形成的第一刻蚀槽相对于栅极结构的位置。
在一实施例中,当形成的鳍式场效应晶体管为P型的鳍式场效应晶体管时,所述第一刻蚀槽可以为sigma形状的凹槽,在第一刻蚀槽中形成源漏区的材料为锗化硅,以提高源漏区对沟道区施加的应力大小。
所述填充层的材料可以为硅。所述第一刻蚀槽中形成源漏区的过程可以参考前述在凹槽中形成源漏区的过程,在此不再赘述。
在去除牺牲层后,本发明另一实施例还提供了一种源漏区的形成方法,请参考图8和图9,去除牺牲层后,沿凹槽208(参考图6)继续第二刻蚀槽208底部的鳍部,形成深度更深的第二刻蚀槽214;在第二刻蚀槽214中形成源漏区212。
所述第二刻蚀槽214的深度大于凹槽214的深度,第二刻蚀槽214中形成的源漏区212的深度大于掺杂区211的深度。
在第二刻蚀槽214中形成源漏区212的过程为:采用选择性外延工艺形成填充满第二刻蚀槽214的半导体材料层,在形成半导体材料层时可以在半导体材料层中自掺杂杂质离子,形成源漏区212。在另一实施例中,在形成半导体材料层之后,也可以采用离子注入工艺在第二刻蚀槽214中的半导体材料层中(或者半导体材料层和部分鳍部)中掺杂杂质离子,形成源漏区212。
图10~图13为本发明第二实施例鳍式场效应晶体管的形成过程的结构示意图。
本实施例中与前述实施例的区别在于,所述形成的凹槽208为sigma形状。
参考图10,提供半导体衬底,所述半导体衬底上形成有凸起的鳍部201;形成横跨覆盖部分鳍部的侧壁和顶部表面的栅极结构;刻蚀栅极结构两侧的鳍部201,形成凹槽208,所述凹槽208的形状为sigma形状。
凹槽208呈sigma形状时,凹槽208的有一端尖角向栅极结构底部的方向突出,后续在凹槽208的侧壁和底部表面形成掺杂有杂质离子牺牲层时,使得部分牺牲层也会向栅极结构底部的方向突出,因而对牺牲层进行退火时,在与凹槽接触的鳍部中形成的掺杂区的部分也会向栅极结构底部方向突出,并且形成的掺杂区中杂质离子均匀分布,当掺杂区作为防穿通掺杂区时,其防穿通的效果更佳。
在一实施例中,所述sigma形状的凹槽208的形成过程为:采用干法刻蚀工艺刻蚀栅极结构和侧墙两侧的鳍部,在鳍部中形成矩形凹槽;采用湿法刻蚀工艺沿矩形凹槽继续刻蚀鳍部,在鳍部201中形成sigma形状的凹槽208。所述干法刻蚀工艺的参数范围为:压力为5-50mTorr;功率为400-750W;CF4的气体流量为20-200sccm;HBr的气体流量为50-1000sccm;He的气体流量为200-1000sccm;O2的气体流量为5-20sccm;温度为40-80℃;偏置电压为100-250V;刻蚀时间为20-80S。所述湿法刻蚀工艺采用的化学试剂为碱性,例如TMAH(即(CH3)4NOH,四甲基氢氧化氨)或NH3.H2O。所述湿法刻蚀工艺的参数范围为:化学试剂为TMAH或NH3.H2O,所述化学试剂中TMAH或NH3.H2O的质量百分比为1%-5%,刻蚀时间为20-80S。
参考图11,在所述凹槽208的侧壁和底部表面形成掺杂有杂质离子的牺牲层210。
所述牺牲层210作为杂质离子的载体,后续进行退火时,牺牲层210中的杂质离子扩散进入鳍部201中,形成掺杂区。
所述牺牲层210的材料可以为锗化硅或碳化硅,形成工艺简单,在该材料中容易掺杂杂质离子,并且杂质离子以游离态存在于该牺牲层中,便于后续扩散形成掺杂区。本实施例中,所述牺牲层210的材料为锗化硅。
所述牺牲层210中杂质离子的浓度为1E18~1E21atom/cm3,所述牺牲层的厚度为10~200埃。
所述杂质离子为P、As、B、Al、In、N、C、Ge、F或S。
当后续形成的掺杂区作为浅掺杂源漏区时,待形成晶体管为N型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为P、As、N、C、Ge、F或S;当待形成晶体管为P型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为B、Al或In。
当后续形成的掺杂区作为防穿通掺杂区时,待形成晶体管为P型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为P、As、N、C、Ge、F或S;当待形成晶体管为N型的鳍式场效应晶体管时,所述牺牲层210中掺杂的杂质离子为B、Al或In。
所述牺牲层210的形成工艺为自掺杂选择性外延工艺,所述形成牺牲层210的形状与凹槽208的形状相同,牺牲层210的形状也为sigma形状。关于牺牲层的其他限定请参数前述实施例关于牺牲层210的相关限定或描述。
参考图12,对所述掺杂有杂质离子的牺牲层210进行退火,使牺牲层中的杂质离子扩散到与凹槽接触的鳍部201中,形成掺杂区211。
在进行退火时,牺牲层210中杂质离子均匀的扩散到鳍部201中,在鳍部201中形成杂质离子均匀分布的掺杂区211,所述形成掺杂区211的形状与凹槽208的形状相同,本实施例中,所述牺牲层210为形状为sigma形状,相应的形成掺杂区211的形状为sigma形状,掺杂区211向栅极结构底部方向具有突出的顶角,并且掺杂区211中的杂质离子均匀分布,当掺杂区作为防穿通掺杂区,提高了鳍式场效应晶体管的防穿通性能。
参考图13,退火后,去除所述牺牲层210(参考图12);去除牺牲层后,在栅极结构和侧墙204两侧的半导体衬底内形成源漏区212。
在一实施例中,所述源漏区212的形成过程为:在所述凹槽中填充半导体材料,所述半导体材料可以为硅、锗化硅或碳化硅,半导体材料的形成工艺为选择性外延工艺,在形成半导体材料时可以自掺杂杂质离子,将掺杂有杂质离子的半导体材料作为源漏区212。在其他实施例中,在形成凹槽中填充满半导体材料后,也可以所述栅极结构和侧墙204为掩膜,采用离子注入工艺对栅极结构和侧墙204两侧的半导体材料(或者半导体材料和部分鳍部)注入杂质离子,在栅极结构和侧墙204两侧半导体材料中(或者半导体材料和部分鳍部中)形成源漏区212,在进行离子注入时,离子注入的深度可以大于或等于凹槽的深度。
当形成N型的鳍式场效应晶体管时,所述填充的半导体材料为硅或者碳化硅,当形成P型的鳍式场效应晶体管时,所述填充的半导体材料为硅或者锗化硅,以提高形成鳍式场效应晶体管的沟道区载流子的迁移率。
当形成的掺杂区211作为浅掺杂源漏区时,形成源漏区212时的杂质离子浓度大于掺杂区211的杂质离子浓度,形成源漏区212时的杂质离子类型为N型或P型,当形成N型的鳍式场效应晶体管时,源漏区212中的杂质离子类型为N型,N型杂质离子为P、As或Te中的一种或几种;当形成P型的鳍式场效应晶体管时,所述源漏区212中的杂质离子类型为P型,P型杂质离子为B、Ga、Al或In中的一种或几种。
图14~图21为本发明第三实施例鳍式场效应晶体管形成过程的结构示意图。
参考图14,提供半导体衬底(图中未示出),所述半导体衬底上形成有凸起的鳍部201;形成横跨覆盖部分鳍部201的侧壁和顶部表面的栅极结构;刻蚀栅极结构两侧的鳍部201,形成第一凹槽221。
所述栅极结构203包括:覆盖所述鳍部201的部分侧壁和顶部表面的栅介质层206、以及位于栅介质层206上的栅电极27。
在一实施例中,所述栅极结构203的形成过程为:形成覆盖所述鳍部201侧壁和底部的栅介质材料层;在所述栅介质材料层上形成栅电极材料层;刻蚀所述栅电极材料层和栅介质材料层,形成栅介质层206和位于栅介质层206上的栅电极27。
在一实施例中,所述栅极结构203的侧壁表面还形成有侧墙204,所述侧墙204用于调节形成的第一凹槽221的边缘与栅极结构边缘的距离,后续在第一凹槽221的侧壁和底部形成掺杂有杂质离子的第一牺牲层,对所述掺杂有杂质离子的第一牺牲层进行退火,使第一牺牲层中的杂质离子扩散到与第一凹槽221接触的鳍部中,形成第一掺杂区时,有效的调节形成的第一掺杂区相对于栅极结构的位置。
在一实施例中,所述侧墙204的材料为氧化硅、氮化硅或氮氧化硅,侧墙204的宽度为10~50埃。
通过干法刻蚀工艺形成所述鳍部201形成第一凹槽211,干法刻蚀工艺采用的刻蚀气体可以为HBr、Cl2
所述形成第一凹槽221为矩形槽或“U”形槽。本实施例中,所述第一凹槽211为矩形槽。
参考图15,在所述第一凹槽221的侧壁和底部表面形成掺杂有杂质离子的第一牺牲层222。
所述第一牺牲层222作为杂质离子的载体,后续进行退火时,第一牺牲层222中的杂质离子扩散进入鳍部201中,形成第一掺杂区,所述第一掺杂区作为浅掺杂源漏区。
当形成N型的鳍式场效应晶体管时,所述第一牺牲层222中的杂质离子为P、As、N、C、Ge、F或S。当形成P型的鳍式场效应晶体管时,所述第一牺牲层中的杂质离子为B、Al、In、N、C、Ge、F或S。
在一实施例中,所述第一牺牲层222中杂质离子的浓度为1E18~1E21atom/cm3,所述第一牺牲层222的厚度为10~200埃。
所述第一牺牲层222的材料可以为锗化硅或碳化硅,形成工艺简单,在该材料中容易掺杂杂质离子,并且杂质离子以游离态存在于该牺牲层中,便于后续扩散形成第一掺杂区。本实施例中,所述第一牺牲层222的材料为锗化硅。
掺杂有杂质离子的第一牺牲层222的形成工艺为原位掺杂选择性外延工艺,第一牺牲层222可以有选择性的形成在第一凹槽的侧壁和底部表面,采用原位掺杂的方式可以在第一牺牲层222中均匀的掺杂杂质离子,杂质离子的浓度分布比较均匀。所述原位掺杂选择性外延工艺包括硅源气体、锗源气体、选择性气体、杂质源气体,硅源气体是SiH4或DCS,锗源气体是GeH4,选择性气体为HCl或Cl,其中硅源气体、锗源气体、选择性气体的流量均为10~800sccm,杂质源气体的流量是1~1000sccm,温度是600~1100摄氏度,腔室压强为1~200托,使形成的牺牲层210的厚度均匀性较高,并且杂质离子在牺牲层中能均匀分布。在一实施例中,当第一牺牲层222中掺杂B离子时,所述杂质源气体是B2H6或BF3;当第一牺牲层222中掺杂P离子或As离子时,所述杂质源气体为PH3或AsH3
参考图16,对所述掺杂有杂质离子的第一牺牲层222进行第一退火,第一牺牲层222中的杂质离子扩散到与第一凹槽221接触的鳍部201中,形成第一掺杂区223。
由于形成的第一牺牲层222厚度均匀并且第一牺牲层222中杂质离子是均匀分布的,在进行退火时,第一牺牲层222中杂质离子会均匀的扩散到与第一凹槽221接触的鳍部201,使得形成第一掺杂区223中的杂质离子均匀分布,当形成的第一掺杂区223作为浅掺杂源漏区时,有效提高了防止鳍式场效应晶体管的热载流子注入效应的效果。
所述第一退火可以为炉管退火、微波退火、毫秒退火,在一实施例中,所述第一退火的温度为500~1200摄氏度,时间为1~600秒,氛围为N2、Ar、He或N2O,以使得大部分杂质离子能扩散到鳍部中,并且不同位置的扩散速度较为均匀,以使得形成掺杂区中的杂质离子分布更为均匀。
参考图17,进行第一退火后,去除所述第一牺牲层223(参考图16)。
去除所述第一牺牲层223可以采用湿法刻蚀或干法刻蚀。
参考图18,去除第一牺牲层223(参考图16)后,刻蚀栅极结构两侧的鳍部201形成第二凹槽224,所述第二凹槽224的深度大于第一凹槽221(参考图17)的深度。
去除第一牺牲层后,直接沿第一凹槽221(参考图17)继续刻蚀鳍部,形成第二凹槽224,第二凹槽224的深度大于第一凹槽221(参考图17)的深度,无需在额外形成刻蚀掩膜层,工艺步骤简单。
刻蚀形成第二凹槽224采用的工艺为各向异性的干法刻蚀工艺,在一实施例中,所述各向异性的干法刻蚀工艺的压力为5-50mTorr;功率为400-750W;CF4的气体流量为20-200sccm;HBr的气体流量为50-1000sccm;He的气体流量为200-1000sccm;O2的气体流量为5-20sccm;温度为40-80℃;偏置电压为100-250V,以在形成第二凹槽224的过程中,只会对第一凹槽底部的鳍部进行刻蚀,而对第一凹槽侧壁上的第一掺杂区223不会产生刻蚀或者刻蚀量很小。
参考图19,在所述第二凹槽224的侧壁和底部表面形成掺杂有杂质离子的第二牺牲层225,所述第二牺牲层225中掺杂的杂质离子类型与第一牺牲层222(参考图16)中掺杂的杂质离子的类型不同。
所述第二牺牲层225作为杂质离子的载体,后续进行退火时,第二牺牲层225中的杂质离子扩散进入与第二凹槽接触的鳍部201中,形成第二掺杂区,所述第二掺杂区作为防穿通掺杂区,形成的第二掺杂区的深度大于掺杂区的深度。
当形成N型的鳍式场效应晶体管时,所述第二牺牲层225中的杂质离子为B、Al或In。当形成P型的鳍式场效应晶体管时,所述第二牺牲层225中的杂质离子为P或As。
在一实施例中,所述第二牺牲层225中杂质离子的浓度为1E18~1E21atom/cm3,所述第二牺牲层225的厚度为10~200埃。
所述第二牺牲层225的材料可以为锗化硅或碳化硅,形成工艺简单,在该材料中容易掺杂杂质离子,并且杂质离子以游离态存在于该牺牲层中,便于后续扩散形成第二掺杂区。本实施例中,所述第二牺牲层225的材料为锗化硅。
掺杂有杂质离子的第二牺牲层225的形成工艺为原位掺杂选择性外延工艺,第二牺牲层225可以有选择性的形成在第二凹槽的侧壁和底部表面,采用原位掺杂的方式可以在第二牺牲层225中均匀的掺杂杂质离子,杂质离子的浓度分布比较均匀。所述原位掺杂选择性外延工艺包括硅源气体、锗源气体、选择性气体、杂质源气体,硅源气体是SiH4或DCS,锗源气体是GeH4,选择性气体为HCl或Cl,其中硅源气体、锗源气体、选择性气体的流量均为10~800sccm,杂质源气体的流量是1~1000sccm,温度是600~1100摄氏度,腔室压强为1~200托,使形成的牺牲层210的厚度均匀性较高,并且杂质离子在牺牲层中能均匀分布。在一实施例中,当第二牺牲层225中掺杂B离子时,所述杂质源气体是B2H6或BF3;当第二牺牲层225中掺杂P离子或As离子时,所述杂质源气体为PH3或AsH3
参考图20,对所述第二牺牲层225进行第二退火,使得第二牺牲层225中的杂质离子扩散到与第二凹槽接触的鳍部201中,形成第二掺杂区226。
由于形成的第二牺牲层225厚度均匀并且第二牺牲层225中杂质离子是均匀分布的,在进行退火时,第二牺牲层225中杂质离子会均匀的扩散到第二凹槽接触的鳍部201,使得形成的第二掺杂区226中的杂质离子均匀分布,当形成的第二掺杂区226作为防穿通掺杂区时,有效的提高了防止形成的源区和漏区之间穿通的效果。
所述第二退火可以为炉管退火、微波退火、毫秒退火,在一实施例中,所述第一退火的温度为500~1200摄氏度,时间为1~600秒,氛围为N2、Ar、He或N2O,以使得大部分杂质离子能扩散到鳍部中,并且不同位置的扩散速度较为均匀,以使得形成掺杂区中的杂质离子分布更为均匀。
参考图21,进行第二退火后,去除第二牺牲层225(参考图20);去除第二牺牲层225后,在栅极结构两侧的鳍部201内形成源漏区227。
在一实施例中,所述源漏区227的形成过程为:在所述第二凹槽中填充半导体材料,所述半导体材料可以为硅、锗化硅或碳化硅,半导体材料的形成工艺为选择性外延工艺,在形成半导体材料时可以自掺杂杂质离子,将掺杂有杂质离子的半导体材料作为源漏区227。在其他实施例中,在形成第二凹槽中填充满半导体材料后,也可以所述栅极结构和侧墙204为掩膜,采用离子注入工艺对栅极结构和侧墙204两侧的半导体材料(或者半导体材料和部分鳍部)注入杂质离子,在栅极结构和侧墙204两侧半导体材料中(或者半导体材料和部分鳍部中)形成源漏区227,在进行离子注入时,离子注入的深度可以大于或等于凹槽的深度。
当形成N型的鳍式场效应晶体管时,所述填充的半导体材料为硅或者碳化硅,当形成P型的鳍式场效应晶体管时,所述填充的半导体材料为硅或者锗化硅,以提高形成鳍式场效应晶体管的沟道区载流子的迁移率。
形成源漏区227时的杂质离子浓度大于第一掺杂区223的杂质离子浓度,形成源漏区227时的杂质离子类型为N型或P型,当形成N型的鳍式场效应晶体管时,源漏区227中的杂质离子类型为N型,N型杂质离子为P、As或Te中的一种或几种;当形成P型的鳍式场效应晶体管时,所述源漏区227中的杂质离子类型为P型,P型杂质离子为B、Ga、Al或In中的一种或几种。
图22~图28为本发明第四实施例鳍式场效应晶体管形成过程的结构示意图。图22~图28是在第三实施例图17的基础上进行。
请参考图22,在去除第一牺牲层222(参考图16)后;形成填充第一凹槽221(参考图17)的第一填充层228。
所述第一填充层228的材料与鳍部的材料相同,形成第一填充层的目的时为后续刻蚀栅极结构两侧的鳍部形成第二凹槽提供基础,方便控制形成的第二凹槽的位置和形状,以满足工艺的要求。本实施例中,所述第一填充层228的材料为硅。
形成第一填充层228的工艺为选择性外延工艺。
参考图23,刻蚀栅极结构两侧的第一填充层228(参考图22)和部分鳍部201,形成第二凹槽229。
本实施例中,在形成第二凹槽229时可以以栅极结构和侧墙204为掩膜,刻蚀栅极结构和侧墙204两侧的第一填充层228(参考图22)和部分鳍部201,形成第二凹槽229。
在其他实施例中,在刻蚀之前,在所述侧墙204表面形成第二侧墙,以所述栅极结构和第二侧墙为掩膜,刻蚀所述栅极结构和第二侧墙两侧的第一填充层228(参考图22)和部分鳍部201,形成第二凹槽。
所述第二凹槽229的深度大于第一凹槽的深度,所述第二凹槽229为矩形槽、“U”形槽或sigma形凹槽。本实施例中,所述第二凹槽229为sigma形凹槽,后续第二凹槽229形成的第二牺牲层也为sigma形状,后续退火后形成的第二掺杂区的形状也为sigma形状,因而形成的第二掺杂区具有向栅极结构底部方向凸起的一角,有利于提高鳍式场效应晶体管的防穿通性能。
sigma形的第二凹槽229的具体形成工艺请参考前述实施例sigma形的凹槽的形成工艺部分,在此不再赘述。
参考图24,在所述第二凹槽229的侧壁和底部表面形成掺杂有杂质离子的第二牺牲层225,所述第二牺牲层225中掺杂的杂质离子类型与第一牺牲层中掺杂的杂质离子的类型不同。
第二牺牲层225的相关限定和描述请参考前述实施例第二牺牲层相关部分的限定和描述。
参考图25,对所述第二牺牲层225进行第二退火,使得第二牺牲层225中的杂质离子扩散到与第二凹槽229接触的鳍部201中,形成第二掺杂区226。
所述第二退火可以为炉管退火、微波退火、毫秒退火,在一实施例中,所述第一退火的温度为500~1200摄氏度,时间为1~600秒,氛围为N2、Ar、He或N2O,以使得大部分杂质离子能扩散到鳍部中,并且不同位置的扩散速度较为均匀,以使得形成掺杂区中的杂质离子分布更为均匀。
参考图26,第二退火后,去除第二牺牲层225(参考图25);去除第二牺牲层225后,在栅极结构两侧的鳍部内形成源漏区227。
在一实施例中,所述源漏区227的形成过程为:在所述第二凹槽中填充半导体材料,所述半导体材料可以为硅、锗化硅或碳化硅,半导体材料的形成工艺为选择性外延工艺,在形成半导体材料时可以自掺杂杂质离子,将掺杂有杂质离子的半导体材料作为源漏区227。在其他实施例中,在形成第二凹槽中填充满半导体材料后,也可以所述栅极结构和侧墙204为掩膜,采用离子注入工艺对栅极结构和侧墙204两侧的半导体材料(或者半导体材料和部分鳍部)注入杂质离子,在栅极结构和侧墙204两侧半导体材料中(或者半导体材料和部分鳍部中)形成源漏区227,在进行离子注入时,离子注入的深度可以大于或等于凹槽的深度。
当形成N型的鳍式场效应晶体管时,所述填充的半导体材料为硅或者碳化硅,当形成P型的鳍式场效应晶体管时,所述填充的半导体材料为硅或者锗化硅,以提高形成鳍式场效应晶体管的沟道区载流子的迁移率。
形成源漏区227时的杂质离子浓度大于第一掺杂区223的杂质离子浓度,形成源漏区227时的杂质离子类型为N型或P型,当形成N型的鳍式场效应晶体管时,源漏区227中的杂质离子类型为N型,N型杂质离子为P、As或Te中的一种或几种;当形成P型的鳍式场效应晶体管时,所述源漏区227中的杂质离子类型为P型,P型杂质离子为B、Ga、Al或In中的一种或几种。
在本发明的其他实施例中,请参考图27和图28,去除第二牺牲层(参考图25)后,继续沿第二凹槽刻蚀鳍部,形成第四凹槽,第四凹槽的深度大于第二凹槽的深度;形成填充满第四凹槽的源漏区。形成源漏区的深度大于第二掺杂区的深度,满足器件的性能。
在本发明的其他实施例中,去除第二牺牲层后,形成填充第二凹槽的半导体层;刻蚀栅极结构两侧的半导体层和部分鳍部,形成第三凹槽,所述第三凹槽的深度大于第二凹槽的深度;形成填充满第三凹槽的源漏区。从而使得第三凹槽的位置和形状提供更多选择,以满足器件的性能。
在第三凹槽或第四凹槽中形成源漏区的具体工艺,具体请参考前述源漏区的形成过程,在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有凸起的鳍部;
形成横跨覆盖部分鳍部的侧壁和顶部表面的栅极结构;
刻蚀栅极结构两侧的鳍部,形成第一凹槽;
在所述第一凹槽的侧壁和底部表面形成掺杂有杂质离子的第一牺牲层;
对所述掺杂有杂质离子的第一牺牲层进行第一退火,第一牺牲层中的杂质离子扩散到与第一凹槽接触的鳍部中,形成第一掺杂区;
去除所述第一牺牲层;
去除第一牺牲层后,刻蚀栅极结构两侧的鳍部形成第二凹槽,所述第二凹槽的深度大于第一凹槽的深度;
在所述第二凹槽的侧壁和底部表面形成掺杂有杂质离子的第二牺牲层,所述第二牺牲层中掺杂的杂质离子类型与第一牺牲层中掺杂的杂质离子的类型不同;
对所述第二牺牲层进行第二退火,使得第二牺牲层中的杂质离子扩散到与第二凹槽接触的鳍部中,形成第二掺杂区;
去除第二牺牲层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,其特征在于,所述第一牺牲层或第二牺牲层的材料为锗化硅或碳化硅。
3.如权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一牺牲层或第二牺牲层中杂质离子的浓度为1E18~1E21atom/cm3,所述牺牲层的厚度为10~200埃。
4.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,第一牺牲层和第二牺牲层的形成工艺为原位掺杂选择性外延工艺。
5.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,当形成N型的鳍式场效应晶体管时,所述第一牺牲层中的杂质离子为P、As、N、C、Ge、F或S,所述第二牺牲层中的杂质离子为B、Al或In;当形成P型的鳍式场效应晶体管时,所述第一牺牲层中的杂质离子为B、Al、In、N、C、Ge、F或S,所述第二牺牲层中的杂质离子为P或As。
6.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一凹槽为矩形槽或“U”形槽,所述第二凹槽为矩形槽、“U”形槽或sigma形凹槽。
7.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,去除第一牺牲层后,直接沿第一凹槽继续刻蚀鳍部,形成第二凹槽。
8.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,去除第一牺牲层后,形成填充第一凹槽的第一填充层;刻蚀栅极结构两侧的第一填充层和部分鳍部,形成第二凹槽。
9.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,去除第二牺牲层后,形成填充第二凹槽的源漏区。
10.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,去除第二牺牲层后,形成填充第二凹槽的半导体层;刻蚀栅极结构两侧的半导体层和部分鳍部,形成第三凹槽,所述第三凹槽的深度大于第二凹槽的深度;形成填充满第三凹槽的源漏区。
11.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,去除第二牺牲层后,继续沿第二凹槽刻蚀鳍部,形成第四凹槽,第四凹槽的深度大于第二凹槽的深度;形成填充满第四凹槽的源漏区。
CN201510906567.XA 2015-12-09 2015-12-09 鳍式场效应晶体管的形成方法 Active CN106856170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510906567.XA CN106856170B (zh) 2015-12-09 2015-12-09 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510906567.XA CN106856170B (zh) 2015-12-09 2015-12-09 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN106856170A CN106856170A (zh) 2017-06-16
CN106856170B true CN106856170B (zh) 2019-11-29

Family

ID=59132086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510906567.XA Active CN106856170B (zh) 2015-12-09 2015-12-09 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN106856170B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695253A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102673872B1 (ko) * 2019-03-20 2024-06-10 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN110233108B (zh) * 2019-06-24 2022-07-22 中国科学院微电子研究所 一种围栅器件及其制造方法
CN113394287A (zh) * 2020-03-13 2021-09-14 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113555432A (zh) * 2020-04-23 2021-10-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752211A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105097546A (zh) * 2014-05-05 2015-11-25 台湾积体电路制造股份有限公司 用于FinFET器件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987824B2 (en) * 2011-11-22 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate semiconductor devices
US8940640B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752211A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105097546A (zh) * 2014-05-05 2015-11-25 台湾积体电路制造股份有限公司 用于FinFET器件的方法

Also Published As

Publication number Publication date
CN106856170A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
CN104022037B (zh) 鳍式场效应晶体管及其形成方法
KR102010140B1 (ko) 반도체 스트립 내에 도핑된 영역을 형성하는 방법
CN106856170B (zh) 鳍式场效应晶体管的形成方法
KR100841806B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
CN102446972B (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
CN101208786B (zh) 具有改进的尖端轮廓的晶体管及其制造方法
CN105225937B (zh) 半导体器件的形成方法
CN108573869B (zh) 鳍式场效应管及其形成方法
CN105448679B (zh) 半导体器件的形成方法
CN104752211B (zh) 鳍式场效应晶体管及其形成方法
CN102087980A (zh) 高性能半导体器件及其形成方法
US9419089B1 (en) Semiconductor structure and manufacturing method thereof
CN106816467B (zh) 半导体装置及其制造方法
CN106653844A (zh) 鳍式场效应晶体管及其形成方法
CN106486375A (zh) 半导体结构的形成方法
CN106952818B (zh) 半导体结构的形成方法
CN106952806A (zh) 改善鳍式场效应管性能的方法
CN104701177B (zh) 晶体管的形成方法
CN104752216B (zh) 晶体管的形成方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN102254824B (zh) 半导体器件及其形成方法
CN102237277A (zh) 半导体器件及其形成方法
CN108807179B (zh) 半导体结构及其形成方法
CN109755297A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant