KR100855277B1 - 저유전막 형성 방법 - Google Patents

저유전막 형성 방법 Download PDF

Info

Publication number
KR100855277B1
KR100855277B1 KR1020070076002A KR20070076002A KR100855277B1 KR 100855277 B1 KR100855277 B1 KR 100855277B1 KR 1020070076002 A KR1020070076002 A KR 1020070076002A KR 20070076002 A KR20070076002 A KR 20070076002A KR 100855277 B1 KR100855277 B1 KR 100855277B1
Authority
KR
South Korea
Prior art keywords
gap
reaction product
low dielectric
semiconductor substrate
patterns
Prior art date
Application number
KR1020070076002A
Other languages
English (en)
Inventor
민성규
이종민
김찬배
정채오
안현주
이효석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070076002A priority Critical patent/KR100855277B1/ko
Application granted granted Critical
Publication of KR100855277B1 publication Critical patent/KR100855277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Abstract

본 발명에 따른 저유전막 형성 방법은, 이격 배치된 다수의 패턴(Pattern)을 갖는 반도체 기판을 반응 챔버 내에 로딩시키는 단계, 및 상기 반응 챔버 내에 하기 화학식 1의 화합물과 과산화수소(H2O2)를 기체 상태로 주입하여 생성된 반응생성물로 상기 반도체 기판의 패턴들 간을 갭―필하는 단계를 포함하는 것을 특징으로 하며,
[화학식 1]
Figure 112007055146484-pat00001
상기 화학식 1에서, R은 Si―(CH3)2―H 또는 Si―(CH3)―H2 이다.

Description

저유전막 형성 방법{Method for manufacturing of low dielectrics}
도 1은 본 발명의 실시예에 따른 화합물을 도시한 도면.
도 2는 본 발명의 실시예에 따른 반응생성물을 도시한 도면.
본 발명은 저유전막 형성 방법에 관한 것으로서, 보다 상세하게는, 갭―필 특성이 우수하고 낮은 유전율을 갖는 저유전막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선을 사용하고 있다.
그런데, 최근 반도체 소자의 고집적화가 진행함에 따라 금속배선의 폭 및 콘택 면적이 감소하여 콘택저항을 비롯한 금속배선의 저항이 점차 증가하게 되었다. 또한, 상기 금속배선 및 콘택플러그 간의 간격이 좁아짐에 따라 금속배선을 절연시키는 절연막으로 인해 유발되는 기생 캐패시턴스(Parasitic Capacitance)가 증가하게 되었으며, 아울러, 금속배선 간 공간의 매립 공정이 어려워지게 되었다.
이에, 상기 금속배선의 저항을 낮추고 기생 캐패시턴스를 감소시키기 위한 다양한 공정 기술들이 연구되고 있으며, 그 일환으로서, 상기 금속배선 간 공간을 매립하기 위한 절연막 물질로 매립특성이 우수하며 유전상수 값(K)이 낮은, 즉, 3.0 이하의 유전율을 갖는 저유전막을 사용하려는 시도가 진행되고 있다.
상기 금속배선의 매립을 위해 낮은 유전율을 갖는 저유전막으로 절연막을 형성하면, 기생 캐패시턴스의 형성이 방지되어 반도체 소자의 동작속도가 개선될 뿐 아니라, 금속배선간 간섭(Cross talk) 현상이 감소된다.
한편, 반도체 배선 매립 공정에 사용되는 갭―필(Gap―fill)용 저유전막은 크게 스핀―코팅(Spin―coating) 방식 및 화학적 기상증착(Chemical vapor deposition : 이하 CVD) 방식에 의해 형성된다.
상기 스핀―코팅 방식으로 형성된 저유전막은 반도체 배선 매립 특성이 우수한 반면, 기계적 강도가 취약하고 자외선 처리와 같은 후속 공정이 필요하며 인―시튜 방식으로 형성하기 불가능하여 CVD 방식으로 형성된 저유전막에 비해 양산성 측면에서 불리하다.
따라서, 최근에는 갭―필이 용이하게 진행되도록 흐름(Flow) 특성을 갖는 CVD 방식으로 형성된 저유전막이 각광받고 있으며, 이에 따라, CVD 방식의 저유전막을 형성하기 위한 저유전 물질 및 공정의 개발이 필요하게 되었다.
현재, 상기 CVD 방식으로 형성된 저유전막은 대표적인 갭―필용 저유전 물질인 사이클릭 실세스퀴옥산(Cyclic silsesquioxane : CSSQ) 계열의 옥타메틸 사이클로테트라실록산(Octamethyl cyclotetrasiloxane : OMCTS)을 화합물로 이용하여 산소 플라즈마 조건하에서 형성된다.
상기 방법으로 형성된 저유전막은 산소 플라즈마에 의해 8개의 메틸기 중 일 부만을 반응시켜, 제조된 막내에 카본을 포함시킴으로서 갭―필 특성과 저유전 특성을 동시에 만족시키는 것으로 알려져 있다.
그러나, 상기 옥타메틸 사이클로테트라실록산을 화합물로 사용하는 저유전 물질은 유전율이 3.0 이하로 낮지만 CVD 방식으로 저유전막을 형성할 경우, 반도체 배선밀도가 급격히 증가할 경우 배선 매립에 한계가 있어 갭―필이 어렵다.
본 발명은 갭―필 특성이 우수하고 낮은 유전율을 갖는 저유전막 형성 방법을 제공한다.
본 발명에 따른 저유전막 형성 방법은, 이격 배치된 다수의 패턴(Pattern)을 갖는 반도체 기판을 반응 챔버 내에 로딩시키는 단계, 및 상기 반응 챔버 내에 하기 화학식 1의 화합물과 과산화수소(H2O2)를 기체 상태로 주입하여 생성된 반응생성물로 상기 반도체 기판의 패턴들 간을 갭―필하는 단계를 포함하는 것을 특징으로 하며,
[화학식 1]
Figure 112007055146484-pat00002
상기 화학식 1에서, R은 Si―(CH3)2―H 또는 Si―(CH3)―H2 이다.
상기 반응생성물은 하기 화학식 2로 표시되는 것을 특징으로 하며,
[화학식 2]
Figure 112007055146484-pat00003
상기 화학식 2에서, R'는 Si―(CH3)2―OH 또는 Si―(CH3)―(OH)2 이다.
상기 반응생성물은 상기 화합물의 말단에 배치된 ―H를 ―OH로 치환하여 형성하는 것을 특징으로 한다.
상기 반도체 기판의 패턴들 간을 갭―필하는 단계 후, 갭―필된 반응생성물 을 경화시키는 단계를 더 포함하는 것을 특징으로 한다.
상기 반도체 기판의 패턴들 간을 갭―필하는 단계는 상기 반도체 기판의 온도가 1 ∼ 100℃인 상태에서 수행하는 것을 특징으로 한다.
상기 갭―필된 반응생성물을 경화시키는 단계는 300 ∼ 400℃의 온도에서 수행하는 것을 특징으로 한다.
상기 갭―필된 반응생성물을 경화시키는 단계는 0.5 ∼ 2시간 동안 수행하는 것을 특징으로 한다.
상기 갭―필된 반응생성물을 경화시키는 단계 후, 상기 반응생성물을 UV(Ultra Violet) 처리하는 단계를 더 포함하는 것을 특징으로 한다.
상기 UV 처리하는 단계는 200 ∼ 300nm의 파장 중 단일 파장 또는 멀티(Multi) 파장을 이용하여 비활성 가스 조건하에서 수행하는 것을 특징으로 한다.
상기 비활성 가스는 N2 가스인 것을 특징으로 한다.
상기 반응생성물을 경화시키는 단계에서 수득되는 경화생성물이 다공성 산화막(SiO2)임을 특징으로 한다.
상기 반응 챔버는 화학적 기상 증착 챔버를 사용하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 탄소가 도핑된 사이클릭 실세스퀴옥산 계열로 ―H를 말단에 갖는 옥타키스(디메틸실록시)―T8―실세스퀴옥산 화합물 또는 옥타키스(메틸실록시)―T8―실세스퀴옥산 화합물과 과산화수소(H2O2)를 반응 챔버 내에서 100℃ 이하의 온도로 기상 반응시키고, 상기 기상 반응을 통해 100℃ 이하의 온도에서 액상의 물성을 유지하는 반응생성물을 이용하여 배선 밀도가 높은 소자에 대한 갭―필 공정을 수행한다.
그런 다음, 상기 배선 밀도가 높은 소자에 갭―필된 반응생성물을 고온 열처리하여 3.0 이하의 유전율을 갖는 다공성 산화막을 형성한다.
따라서, 본 발명에 따른 저유전막은 배선 밀도가 높은 소자에 갭―필되는 저유전막은 액상 물성을 갖는 반응생성물로 갭―필을 진행한 후, 고상 형태를 갖도록 저유전막을 경화시켜 형성함으로써 갭―필 특성이 우수하다.
이하에서는, 본 발명의 실시예에 따른 반도체 소자의 갭―필용 저유전막 형성 방법을 상세히 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 화합물을 도시한 도면이다.
도시된 바와 같이, 본 발명에 따른 저유전막 형성 공정에는 탄소가 도핑된 사이클릭 실세스퀴옥산 계열로 ―H를 말단에 갖는 옥타키스(디메틸실록시)―T8―실세스퀴옥산(Octakis(dimethylsiloxy)―T8―silsequioxane) 화합물 또는 옥타키스(메틸실록시)―T8―실세스퀴옥산(Octakis(methylsiloxy)―T8―silsequioxane) 화합물이 사용된다. 상기 탄소가 도핑된 사이클릭 실세스퀴옥산 계열의 화합물을 사용하는 저유전 물질은 유전율이 3.0 이하로 낮고, 스핀―코팅 방식으로 저유전막을 형성할 경우 기계적 강도가 우수하며, CVD 방식으로 저유전막을 형성할 경우, CVD 방식의 장점상 인―시튜(In―Situ)로 자외선 처리가 가능하다. 그러나, 반도체 배선밀도가 급격히 증가할 경우 배선 매립에 한계가 있어 갭―필이 어렵다.
이에, 본 발명은 상기 탄소가 도핑된 사이클릭 실세스퀴옥산 계열의 화합물과 과산화수소를 함께 사용하여 배선 밀도가 높은 반도체 소자의 갭―필 공정을 수행하고, 경화 공정을 진행하여 배선 매립의 한계를 극복한다.
상기 탄소가 도핑된 사이클릭 실세스퀴옥산 계열의 화합물을 이용한 저유전막 형성 방법은 다음과 같다.
우선, 반응 챔버 내에 이격 배치되는 다수의 패턴 또는 배선이 형성된 반도체 기판을 로딩한 후, 챔버의 내부로 탄소가 도핑된 사이클릭 실세스퀴옥산 계열의 옥타키스(디메틸실록시)―T8―실세스퀴옥산 화합물 또는 옥타키스(메틸실록시)―T8―실세스퀴옥산 화합물과 과산화수소를 기체 상태로 주입한다.
상기 화합물과 과산화수소는 상기 챔버 내에서 상호 반응하여, 도 2에 도시된 바와 같이, 상기 화합물의 말단에 배치된 ―H가 ―OH로 치환되어 100℃ 이하의 온도에서 액체 상태의 물성을 나타내는 반응생성물을 형성한다.
상기 액체 상태의 물성을 갖는 반응생성물은 상기 반도체 기판에 안착되어 상기 반도체 기판의 이격 배치되는 다수의 패턴 및 배선 간을 갭―필한다. 이때, 상기 반도체 기판은 반응생성물이 액체 상태의 물성을 유지하도록 하기 위하여 바람직하게 1 ∼ 100℃의 온도가 되도록 유지해야만 한다.
상기 반도체 기판이 0℃ 이하의 온도를 갖게 되면 상기 반응생성물이 유동할 수 없어 갭―필이 어려우며, 반도체 기판이 100℃ 이상의 온도를 갖게 되면 반응생성물이 열을 받아 절연막을 형성하기 때문에 용이하게 갭―필이 이루어지지 않는다.
상기 반응생성물로 반도체 기판을 갭―필한 후, 상기 반응생성물을 300 ∼ 400℃의 온도에서 0.5 ∼ 2시간 동안 열처리하여 상기 반도체 기판에 상기 반응생성물을 3.0 이하의 유전율을 갖는 절연막, 즉, 다공성 산화막(SiO2)으로 변성시켜 저유전막의 형성을 완료한다.
아울러, 상기 열처리된 저유전막에 추가적인 UV(Ultra Violet) 공정을 진행하여 더욱 우수한 기계적인 강도를 갖도록 할 수 있다.
자세하게, 상기 반응생성물로 반도체 기판을 갭―필한 후, 상기 중간 생성물을 300 ∼ 400℃의 온도로 고온 열처리한 후, 추가적으로 300 ∼ 300nm의 파장 중 단일 파장 또는 멀티(Multi) 파장을 이용하여 비활성 가스, 바람직하게, N2 가스 조건하에서 UV 경화공정을 진행하여, 열처리에 의해 경화된 저유전막을 보다 기계적 강도가 우수한 저유전막을 형성할 수 있다.
또한, 본 발명에 따른 저유전막은 플라즈마 방식을 이용한 갭필용 저유전막 보다 갭―필 특성이 훨씬 우수하며, 화합물의 말단에 존재하는 탄소 또는 수소의 양을 조절하여 갭―필 특성 및 유전율을 2.5까지 낮출 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 탄소가 도핑된 사이클릭 실세스퀴옥산 계열로 Si―H를 말단에 갖는 옥타키스(디메틸실록시)―T8―실세스퀴옥산 화합물 또는 옥타키스(메틸실록시)―T8―실세스퀴옥산 화합물과 과산화수소를 반응 챔버 내에서 100℃ 이하의 온도로 기상 반응시키고, 상기 기상 반응을 통해 100℃ 이하의 온도에서 액상의 물성을 유지하는 반응생성물을 이용하여 배선 밀도가 높은 소자에 대한 갭―필 공정을 수행하고 경화공정을 진행하여 3.0 이하의 유전율을 갖는 절연막을 형성할 수 있다.
또한, 본 발명은 액상 물성을 갖는 반응생성물로 갭―필을 진행한 후, 고상 형태를 갖도록 저유전막을 경화시켜 형성함으로써 갭―필 특성이 우수한 저유전막을 형성할 수 있다.

Claims (12)

  1. 이격 배치된 다수의 패턴(Pattern)을 갖는 반도체 기판을 반응 챔버 내에 로딩시키는 단계, 및
    상기 반응 챔버 내에 하기 화학식 1의 화합물과 과산화수소(H2O2)를 기체 상태로 주입하여 생성된 반응생성물로 상기 반도체 기판의 패턴들 간을 갭―필하는 단계,
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법;
    [화학식 1]
    Figure 112007055146484-pat00004
    상기 화학식 1에서, R은 Si―(CH3)2―H 또는 Si―(CH3)―H2 이다.
  2. 제 1 항에 있어서,
    상기 반응생성물은 하기 화학식 2로 표시되는 것을 특징으로 하는 저유전막 형성 방법.
    [화학식 2]
    Figure 112007055146484-pat00005
    상기 화학식 2에서, R'는 Si―(CH3)2―OH 또는 Si―(CH3)―(OH)2 이다.
  3. 제 2 항에 있어서,
    상기 반응생성물은 상기 화합물의 말단에 배치된 ―H를 ―OH로 치환하여 형성하는 것을 특징으로 하는 저유전막 형성 방법.
  4. 제 1 항에 있어서,
    상기 반도체 기판의 패턴들 간을 갭―필하는 단계 후, 갭―필된 반응생성물을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 저유전막 형성 방법.
  5. 제 1 항에 있어서,
    상기 반도체 기판의 패턴들 간을 갭―필하는 단계는 상기 반도체 기판의 온도가 1 ∼ 100℃인 상태에서 수행하는 것을 특징으로 하는 저유전막 형성 방법.
  6. 제 1 항에 있어서,
    상기 갭―필된 반응생성물을 경화시키는 단계는 300 ∼ 400℃의 온도에서 수행하는 것을 특징으로 하는 저유전막 형성 방법.
  7. 제 1 항에 있어서,
    상기 갭―필된 반응생성물을 경화시키는 단계는 0.5 ∼ 2시간 동안 수행하는 것을 특징으로 하는 저유전막 형성 방법.
  8. 제 1 항에 있어서,
    상기 갭―필된 반응생성물을 경화시키는 단계 후, 상기 반응생성물을 UV(Ultra Violet) 처리하는 단계를 더 포함하는 것을 특징으로 하는 저유전막 형성 방법.
  9. 제 7 항에 있어서,
    상기 UV 처리하는 단계는 200 ∼ 300nm의 파장 중 단일 파장 또는 멀티(Multi) 파장을 이용하여 비활성 가스 조건하에서 수행하는 것을 특징으로 하는 저유전막 형성 방법.
  10. 제 9 항에 있어서,
    상기 비활성 가스는 N2 가스인 것을 특징으로 하는 저유전막 형성 방법.
  11. 제 1 항에 있어서,
    상기 반응생성물을 경화시키는 단계에서 수득되는 경화생성물이 다공성 산화막(SiO2)임을 특징으로 하는 저유전막 형성 방법.
  12. 제 1 항에 있어서,
    상기 반응 챔버는 화학적 기상 증착 챔버를 사용하는 것을 특징으로 하는 저유전막 형성 방법.
KR1020070076002A 2007-07-27 2007-07-27 저유전막 형성 방법 KR100855277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076002A KR100855277B1 (ko) 2007-07-27 2007-07-27 저유전막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076002A KR100855277B1 (ko) 2007-07-27 2007-07-27 저유전막 형성 방법

Publications (1)

Publication Number Publication Date
KR100855277B1 true KR100855277B1 (ko) 2008-09-01

Family

ID=40022087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076002A KR100855277B1 (ko) 2007-07-27 2007-07-27 저유전막 형성 방법

Country Status (1)

Country Link
KR (1) KR100855277B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010080287A (ko) * 1998-10-22 2001-08-22 조셉 제이. 스위니 Ｃｖｄ 나노포러스 실리카 저유전상수 막

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010080287A (ko) * 1998-10-22 2001-08-22 조셉 제이. 스위니 Ｃｖｄ 나노포러스 실리카 저유전상수 막

Similar Documents

Publication Publication Date Title
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
KR100440233B1 (ko) 반도체 기판 처리방법
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
KR102301006B1 (ko) 유동성 막 경화 침투 깊이 개선 및 응력 튜닝
KR100328144B1 (ko) 고밀도 플라즈마-화학적 증착 기법을 사용하여 낮은 유전상수를 갖는 박막을 형성하는 방법
EP1482070A1 (en) Mechanical enhancer additives for low dielectric films
KR101147920B1 (ko) 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법
EP1564269A1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
JP2008527757A5 (ko)
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
CN1537325A (zh) Msq-基多孔低-k薄膜材料的等离子体固化
KR20080017285A (ko) 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치
KR101361454B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
KR100855277B1 (ko) 저유전막 형성 방법
CN114424324A (zh) 硅化合物和使用其沉积膜的方法
KR101015534B1 (ko) 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
KR100855276B1 (ko) 저유전막 형성 방법
KR100383103B1 (ko) 저유전 절연재료의 제조방법
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
KR20090011950A (ko) 반도체 소자의 제조방법
JPH0570119A (ja) 半導体装置の製造方法
KR100818114B1 (ko) 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee