KR20080017285A - 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치 - Google Patents

절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치 Download PDF

Info

Publication number
KR20080017285A
KR20080017285A KR1020070084115A KR20070084115A KR20080017285A KR 20080017285 A KR20080017285 A KR 20080017285A KR 1020070084115 A KR1020070084115 A KR 1020070084115A KR 20070084115 A KR20070084115 A KR 20070084115A KR 20080017285 A KR20080017285 A KR 20080017285A
Authority
KR
South Korea
Prior art keywords
insulating film
bond
film
bonds
ultraviolet
Prior art date
Application number
KR1020070084115A
Other languages
English (en)
Other versions
KR100875692B1 (ko
Inventor
시로우 오자키
요시히로 나카타
에이 야노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080017285A publication Critical patent/KR20080017285A/ko
Application granted granted Critical
Publication of KR100875692B1 publication Critical patent/KR100875692B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막, 기생 용량 증대에 의한 디바이스 응답 속도의 지연 및 신뢰성의 저하를 방지할 수 있는 다층 배선 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 절연막에 필터를 통해 자외선을 조사하여 절연막을 변성시키는 단계를 포함하는 다층 배선 장치의 제조 방법에 있어서, 그 필터로서, 자외선 조사에 의하여, 절연막 중의, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여하는 필터를 사용한다. 혹은, 자외선 조사에 의하여, 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시킨다.
반도체 디바이스, 자외선, 경화

Description

절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치{INSULATOR FILM, MANUFACTURING METHOD OF MULTILAYER WIRING DEVICE AND MULTILAYER WIRING DEVICE}
본 발명은 다층 배선 장치 및 그 절연막에 관한 것이다.
종래로부터, 절연막의 기생 용량(parasitic capacitance) 증대에 의한 신호 전파 속도의 저하가 알려져 있었지만, 반도체 디바이스의 배선 간격이 1 ㎛을 넘는 세대에서는 배선 지연에 의한 디바이스 전체에의 영향은 적었다.
그러나, 배선 간격이 1 ㎛ 이하에서는 디바이스 속도에의 영향이 커지고, 특히 금후 0.1 ㎛ 이하의 배선 간격으로 회로를 형성하면, 배선 사이의 기생 용량이 디바이스 속도에 크게 영향을 미치게 된다.
구체적으로는, 반도체 집적 회로의 집적도의 증가 및 소자 밀도의 향상에 따라, 특히 반도체 소자의 다층화에 대한 요구가 높아짐에 따라, 고집적화에 따라 배선 간격은 좁아지게 되고, 배선 사이의 용량 증대에 의한 배선 지연(interconnect delay)이 문제되고 있다. 배선 지연(T)은 배선 저항(R)과 배선 사이의 용량(C)에 의해 영향을 받아, 하기의 식(1)으로 나타낸다.
T∝CR ………… (1)
또한, 식(1)에 있어서, ε(유전율)과 C의 관계를 식(2)으로 나타낸다.
C＝ε0εrS/d ……… (2)
(S는 전극 면적, ε0은 진공의 유전율, εr은 절연막의 유전율, d는 배선 간격)
따라서, 배선 지연을 작아지게 하기 위해서는, 절연막의 저유전율화가 유효한 수단이 된다.
현재, 반도체 장치 등의 다층 배선 장치의 다층 배선 구조에 있어서의 절연막으로서는, 저유전율 도포형 절연막, 플라즈마 CVD에 의해 형성된 에칭스토퍼층 및 확산 배리어 절연막이 주요한 것이다.
종래, 이들의 절연 재료로서는, 이산화규소(SiO2), 질화규소(SiN), 인규산유리(PSG) 등의 무기막 또는, 폴리이미드 등의 유기계 고분자가 이용되어져 왔다. 그러나, 반도체 디바이스로 가장 빈번히 이용되고 있는 CVD-SiO2막에서는 비유전율이 약 4 정도로 높다. 또한, 저유전율 CVD 막으로서 검토되고 있는 SiOF 막은 비유전율이 약 3.3∼3.5이지만, 흡습성이 높고, 유전율이 상승한다고 하는 문제가 있다. 또한, 최근, 저유전율 피막으로서 가열에 의해 증발 또는 분해하는 유기 수지 등을 저유전율 피막 형성용 재료에 첨가하여, 성막 시의 가열에 의해 다공질화한 다공질 피막이 있지만, 다공질 때문에 일반적으로 기계적 강도가 작다. 또한, 현재 상태에서는 포어 사이즈가 10 ㎚ 이상으로 큰 것부터, 유전율을 저감하기 위해 공극율을 높게 하면, 흡습에 의한 유전율 상승이나 막 강도의 저하가 생기기 쉽다.
이 문제점에 대해, 성막 후에 자외선이나 플라즈마, 전자선에 의해 절연막을 경화하여, 고강도화하는 수법이 검토되고 있지만, 어느 쪽의 수법에 있어서도 유기기(주로 CH3기)의 이탈에 의한 절연막의 유전율 상승 및 막 감소가 생기는 점에서 충분하게 문제점을 해결하지 못하고 있다. 또한, 이들의 손상을 억제하여, 저유전율을 유지한 채로 막 강도를 향상시키는 시도(특허 문헌 1, 2 참조)로서 다공질 절연막 상에 고밀도 절연막을 형성하여, 그 위에서 자외선, 플라즈마, 전자선을 조사하는 수법도 검토되어, 효과가 확인되고 있지만, 디바이스 적용에 있어서는 한층 더 고강도화를 필요로 하고 있다.
또한, 미세화를 진행함으로써 프로세스 시의 열 이력이 수율, 신뢰성에 미치는 영향이 우려되고 있고, 다공질 절연막의 성막 공정에서는 경화의 단시간화 및 저온화가 요구되고 있다. 따라서 자외선이나 플라즈마, 전자선에 의해 절연막을 고강도화할 때는 기판 온도의 상승을 억제해야 하며, 활성 에너지선으로서 자외선을 선택했을 때는, 고강도화에 불필요한 파장은 최대한 차단함으로써, 기판의 온도 상승을 억제해야 한다.
[특허 문헌 1] 일본 특허 출원 제2004-356618호(청구의 범위)
[특허 문헌 2] 일본 특허 출원 제2005-235850호(청구의 범위)
본 발명은 상기 문제를 해결하여, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막을 제공하는 것을 목적으로 하고 있다. 본 발명의 또 다른 목적 및 이점은 이하의 설명에서 밝혀질 것이다.
본 발명의 일 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 필터를 통해 자외선을 조사하여 상기 절연막을 변성시키는 단계를 포함하는 다층 배선 장치의 제조 방법으로서, 상기 필터로서, 자외선 조사에 의하여, 상기 절연막 중의, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여한 필터를 사용하는 다층 배선 장치의 제조 방법이 제공된다.
상기 필터를 투과한 자외선에 대해, X선 광전자 분광 분석법에 의한 C 농도가 30％ 이하에, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 갖는 1 이상의 피크를 포함하는 것이 바람직하다.
본 발명의 다른 일 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 필터를 통해 자외선을 조사하여 상기 절연막을 변성시키는 단계를 포함하는 다층 배선 장치의 제조 방법으로서, 상기 필터로서, 자외선 조사에 의하여 상기 절연막의 접촉각의 감소율이 8％ 이하이며, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여하는 필터를 사용하는 다층 배선 장치의 제조 방법이 제공된다.
상기 필터를 투과한 자외선에 대해, 상기 절연막의 접촉각의 감소율이 8％ 이하이고, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 갖는 1 이상의 피크를 포함하는 것이 바람직하다.
또한, 상기 2 개의 형태에 대해, 상기 자외선 조사에 의하여, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시키는 단계를 포함하는 것이 바람직하다.
본 발명의 또 다른 일 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하여 상기 절연막을 변성시키는 단계를 포함하는 다층 배선 장치의 제조 방법에 있어서, 상기 자외선 조사에 의하여, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시키는 단계를 포함하는 다층 배선 장치의 제조 방법이 제공된다. 필터를 통해 상기 자외선을 조사하는 단계를 포함하는 것이 바람직하다.
또한, 상기 3가지 형태에 대해, 상기 자외선 조사에 의하여 절연막 중에 Si-O-Si 결합을 형성시키는 단계를 포함하고, 상기 필터를 투과한 자외선에 있어서 320 ㎚ 이상의 장파장 영역에 있어서의 적산 조사량이 320 ㎚ 이하의 파장 영역에 서의 적산 조사량의 136％ 이하이고, 또한, 상기 자외선이 320 ㎚ 이하 범위의 피크 중 어느 적어도 하나를 포함하는 것인 단계; 자외선 조사 시에, 50∼470℃의 사이의 온도로 열처리를 하는 단계; 및 상기 절연막 상에 자외선을 투과 가능한 다른 절연막을 형성한 후에, 상기 자외선을 조사하는 단계;를 포함하는 것이 바람직하다.
상기 본 발명의 형태에 의해, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막을 구비한 다층 배선 장치를 얻을 수 있다. 이에 따라, 다층 배선 장치에 있어서의 기생 용량 증대에 의한 디바이스 응답 속도의 지연 및 신뢰성의 저하를 방지할 수 있다. 또한, 자외선 경화에 불필요한 파장을 필터에 의해 차단하여 열 이력을 억제함으로써, 수율이 향상하여, 보다 신뢰성이 높은 다층 배선 장치를 얻을 수 있다.
본 발명의 또 다른 일 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하고, 상기 절연막에 필터를 통해 자외선을 조사하여 이루어지는 변성 절연막으로서, 상기 필터로서, 자외선 조사에 의하여, 상기 절연막 중의, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여하는 필터를 사용한 것인, 변성 절연막이 제공된다.
상기 필터를 투과한 자외선에 대해, X선 광전자 분광 분석법에 의한 C 농도 가 30％ 이하에, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 갖는 1 이상의 피크를 포함하는 것이 바람직하다.
본 발명의 또 다른 일 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하고, 상기 절연막에 필터를 통해 자외선을 조사하여 이루어지는 변성 절연막으로서, 상기 필터로서, 자외선 조사에 의하여, 상기 절연막의 접촉각의 감소율이 8％ 이하이며, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여하는 필터를 사용한 것인, 변성 절연막이 제공된다.
상기 필터를 투과한 자외선에 대해, 상기 절연막의 접촉각의 감소율이 8％ 이하이며, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 갖는 1 이상의 피크를 포함하는 것이 바람직하다.
또한, 바로 위쪽의 2 개의 변성 절연막의 형태에 있어서, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시켜 이루어지는 것이 바람직하다.
본 발명의 또 다른 일 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하고, 상기 절연막에 자외선을 조사하여, 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시켜 이루어지는 변성 절연막이 제공된다. 필터를 통해 상기 자외선을 조사한 것이 바람직하다.
상기의 모든 변성 절연막의 형태에 대해, 절연막 중에 Si-O-Si 결합을 형성시켜 이루어지며; 상기 필터를 투과한 자외선에 대해, 320 ㎚ 이상의 장파장 영역에 있어서의 적산 조사량이 320 ㎚ 이하의 파장 영역에서의 적산 조사량의 136％ 이하이며, 상기 자외선이 320 ㎚ 이하의 범위의 피크 중 어느 적어도 하나를 포함하며; 상기 자외선 조사 시에, 50∼470℃의 사이의 온도로 열처리를 행하고; 그리고 상기 절연막 상에 자외선을 투과 가능한 다른 절연막을 형성한 후에, 상기 자외선을 조사하여 이루어지는 것이 바람직하다.
상기 변성 절연막의 발명의 형태에 의하여, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막을 얻을 수 있다. 또한, 자외선 경화에 불필요한 파장을 필터에 의해 차단하여 열 이력을 억제하는 것으로, 공존하는 부품에 대해, 열에 의한 악영향을 억제할 수 있다.
본 발명의 또 다른 형태에 따르면, 상기의 다층 배선 장치의 제조 방법에 의해 제조된 다층 배선 장치나, 상기의 변성 절연막을 포함하는 다층 배선 장치가 제공된다. 또한, 자외선 경화에 불필요한 파장을 필터에 의해 차단하여 열 이력을 억제함으로써, 수율이 향상하여, 보다 신뢰성이 높은 다층 배선 장치를 얻을 수 있다.
이 다층 배선 장치의 발명형태에 의해, 디바이스 응답 속도의 지연 및 신뢰성의 저하를 방지할 수 있는 다층 배선 장치를 얻을 수 있다.
본 발명에 의해, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있 는 저유전율 절연막을 얻을 수 있다. 이에 따라, 다층 배선 장치의 다층 배선 공정에서 배선 사이에 생기는 기생 용량을 저하시켜, 예컨대 IC, LSI 등의 고집적도의 반도체 장치로 대표되는 다층 배선 장치에 있어서의 기생 용량 증대에 의한 디바이스 응답 속도의 지연 및 신뢰성의 저하를 방지할 수 있다. 본 발명은 응답 속도의 고속화가 요구되는 회로 기판 등에 특히 유용하다.
이하에, 본 발명의 실시형태를 도면, 표, 식, 실시예 등을 사용하여 설명한다.
또한, 이들의 도면, 표, 식, 실시예 등과 설명은 본 발명을 예시하는 것이고, 본 발명의 범위를 제한할 만한 것이 아니다. 본 발명의 취지에 합치하는 한 다른 실시형태도 본 발명의 범주에 속할 수 있는 것은 물론이다.
다층 배선 장치에 있어서, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 제작하는 경우, 자외선 등의 활성 에너지선을 조사하여 절연막을 변성 경화시키는 경우가 많다. 그러나, 이 활성 에너지선 조사에 의해 Si-CH3의 Si-C 결합이 절단됨으로써 Si-OH 결합이 생기고, 이 때문에 절연막의 내습성이 저하하여 유전율이 상승한다고 하는 문제가 생긴다. 또한, 자외선 등의 활성 에너지선을 조사하는 것으로 기판 온도가 상승하여, 도달 온도에 따라서는 그 열 이력이 원인이 되어 LSI의 수율, 신뢰성이 저하한다고 하는 문제가 생긴다.
검토 결과, 자외선에는, 절연막 중의, X선 광전자 분광 분석법에 의한 C 농 도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택되는 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여하는 파장 영역이 존재하고, 이러한 파장 영역을 이용하는 것; 저유전율을 유지한 채로 절연막을 고강도화할 수 있고, 또한 내습성을 유지할 수 있는 것이 가능한 것; 및 이 파장 영역을 실현하며, 또한 기판 온도의 상승을 억제하여 저온에서의 고강도화를 촉진하기 위해서는 특정한 특성을 갖는 필터를 사용하여 자외선 조사를 행하는 것이 유용하는 것을 발견되었다. C 농도의 감소를 실질적으로 방지하여(후술하는 바와 같이, 이것은 Si-CH3의 Si-C 결합의 절단을 실질적으로 방지하는 것을 의미하는 것으로 생각됨)고, 또한, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 절단을 하는 것도 가능하다. 여기서, C 농도의 감소를 실질적으로 방지하는(즉, Si-C 결합의 절단을 실질적으로 방지하는)것은, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 15％ 이하인 것을 의미한다.
이러한 파장 영역 또는 필터를 이용하면, 저유전율을 유지한 채로 절연막을 고강도화할 수 있고, 또한 내습성을 유지할 수 있는 이유는, X선 광전자 분광 분석법에 의한 C 농도의 감소가 Si-CH3의 Si-C 결합의 감소를 의미하고 있으며, Si-CH3의 Si-C 결합의 감소가 억제되면 Si-OH 결합이 생기는 것에 의한 흡습성의 상승을 억제할 수 있고, CH3의 수소가 방출됨으로써 가교(경화)의 기회가 증가하여 막 강도가 향상할 수 있으며, C-H 결합, O-H 결합, Si-OH의 Si-O 결합의 절단이 발생하면 가교의 기회가 증가하여 막 강도가 향상할 수 있고, O-H 결합이나 Si-OH의 Si-O 결합의 절단의 경우에는 내습성도 향상할 수 있기 때문으로 생각된다. 다시 말하자면, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 절단을 Si-CH3의 Si-C 결합의 절단에 우선시키는 것이 중요하다.
즉, 본 발명의 제1 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 필터를 통해 자외선을 조사하여 상기 절연막을 변성시키는 단계를 포함하는 다층 배선 장치의 제조 방법으로서, 상기 필터로서, 자외선 조사에 의하여 절연막 중의 X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 부여하는 필터를 사용하는 다층 배선 장치의 제조 방법이 제공된다. C 농도의 감소율이 15％ 이하인 것 혹은, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 20％ 이상인 것이 바람직하고, 그 양자를 만족하는 것이 더 바람직하다.
이들에 의해, 막 강도가 높고, 더구나 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막을 얻을 수 있다. 이 절연막을 사용하면, 다층 배선 장치에 있어서 배선 사이에 생기는 기생 용량을 저하시켜, 기생 용량 증대에 의한 디바이스 응답 속도의 지연 및 신뢰성의 저하를 방지할 수 있다. 따라서, 이 절연막을 사용한 다층 배선 장치는 응답 속도의 고속화의 요구에 응할 수 있다.
자외선 조사에 의하여, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 어느 값 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 어느 값 이상인 특성을 부여하는 필터인지의 여부는 다음과 같이 하여 정할 수 있다.
우선, XPS(X선 광전자 분광 분석법)를 사용하여, C 농도(탄소 농도, 원자 ％)의 시간적 변화를 구한다. 이 경우의 C 농도의 변화는 어떻게 하여 구하더라도 좋다. 구체적인 농도와의 상관 관계를 요구하는 방법에 의해서도 좋고, 상대치인 것으로부터, 스펙트럼의 피크 높이나 스펙트럼의 면적 등 그 외의 지표가 될 수 있는 것으로부터 구하더라도 지장이 없는 경우도 많다.
C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율도 동일하게 행한다. 이 경우의 측정 방법에는 특별히 제한은 없고, 공지의 어떠한 방법을 채용하더라도 좋다. FT-IR(푸리에 변환 적외선 분광 분석), XPS, FT-IR(푸리에 변환 적외선 분광 분석)과 XPS의 조합이 적용된다.
또한, 본 발명에 따른 어느 쪽의 측정에 있어서도, 대상이 되는 절연막은 실제로 사용되는 경우와 동일 조건에 있는 절연막이거나, 실제로 사용되는 경우의 조건에 맞춘 조건에 있는 절연막이더라도 좋다.
이러한 경우에 있어서의 결합의 감소율은 구체적인 농도에 의해 결정되어도 좋지만, 상대치이기 때문에 스펙트럼의 피크 높이나 스펙트럼의 면적 등 그 외의 지표가 될 수 있는 것으로부터 구하여도 지장이 없는 경우도 많다.
다음으로, FT-IR과 XPS를 이용한 해석의 예를 나타낸다. 이 경우, 우선, XPS 에 의해 C 농도의 변화를 측정하는 것으로 Si-CH3 결합의 Si-C 결합이 절단된 것을 관찰할 수 있다. 이것은, Si-CH3 결합에 있어서 Si-C 결합이 절단된 경우에는, C가 막 내에 잔류하지 않고 막 밖으로 배출됨으로써 C 농도가 감소하는 것을 이용한 것이다.
예컨대, 자외선 조사 전에 8 원자％였던 것이, 일정 시간을 들여 자외선 조사 후에 6 원자％가 되면, (8-6)/8= 0.25이므로, 감소율은 13％이다.
다음으로, FT-IR에서 얻어진 Si-CH3피크 강도(1276 ㎝-1 부근)와 막 두께(㎚)와의 비를 산출하여, 이 값을 일정 시간을 들여 UV 조사 전후로 비교함으로써, 그 UV 조사에 의해, 막 중의 Si-CH3 결합이 어느 정도 감소하고 있는가를 판단할 수 있다.
예컨대, 피크 강도(1276 ㎝-1부근)와 막 두께(㎚)의 비로, 자외선 조사 전에 Si-CH3 결합이 85(/㎜)라고 하고, 일정 시간을 들여 자외선 조사 후에 50(/㎜)이 되면, (85-50)/85-0.4이므로, 감소율은 40％이다.
Si-CH3 결합의 감소 중에는 Si-C 결합의 감소분과 C-H 결합의 감소분이 있다. 따라서, C-H 결합의 감소분은 40-13= 27％로 산출된다.
이와 같이 하여, 본 발명에 따른 요건을 만족하는 조사 시간이 발견되면, 본 발명에 따른 요건을 만족하는 자외선을 얻을 수 있게 된다. 본 발명에 따른 요건을 만족하는 조사 시간 범위가 있는 경우에는, 적절하게 적당한 시간을 선택할 수 있다.
필터를 투과한 자외선에 대해, 절연막 중의, X선 광전자 분광 분석법에 의한 C 농도가 30％ 이하에, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 갖는 1 이상의 피크를 포함하는 것이 바람직하다. 즉, 자외선에는, X선 광전자 분광 분석법에 의한 C 농도가 30％ 이하에, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 특성을 갖는 피크가 몇 개인가 존재하는 것이 판명되었다. 구체적으로는, 220, 260, 280, 300 ㎚ 부근의 피크이다. 이들의 피크를 이용하여, 혹은 이들의 피크를 이용하도록 필터를 선택하는 것이 바람직하다.
또한, 본 발명의 검토의 과정에서, 측정 대상인 절연막의 접촉각도 감소하는 것이 발견되었다. 이것도 Si-CH3의 Si-C 결합의 감소에 의한 것이라고 생각할 수 있다. 즉, 본 발명의 제2 형태에 따르면, 상기에 있어서, 「X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하」의 조건 대신에, 「절연막의 접촉각의 감소율이 8％ 이하」의 조건을 채용한다. 자외선의 피크에 대해서도 동일하게 생각할 수 있다. 이 경우, 상기의 「C 농도의 감소율이 15％ 이하인 것」의 조건에 대응하는 조건은 「절연막의 접촉각의 감소율이 5％ 이하」이다. 절연막의 접촉각의 측정 방법은 공지한 바와 같은 방법에서 선택하더라도 좋다.
본 발명의 제3 형태에 따르면, Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하고, 상기 절연막에 자외선을 조사하여 이 절연막을 변성시키고, 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시켜 이루어지는 변성 절연막도, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막으로서 유용하다는 점이 판명되었다.
이것은 Si-CH3의 Si-C 결합이 그다지 절단되지 않고서 Si-CH2-CH2-Si나 Si-CH2-Si 결합으로 바뀌고, Si-OH의 Si-O 결합에 대해서는 절단되어 Si-CH2-CH2-Si나 Si-CH2-Si 결합으로 바뀐 결과, 정유전율을 유지한 채로, 내습성과 막 강도가 향상하기 때문이라고 생각된다. 사실, 상기의 필터를 사용한 경우에도, 절연막 중에 Si-CH2-CH2-Si 결합이나 Si-CH2-Si 결합의 생성이 인정을 받았다.
본 발명형태에 있어서는, 사용하는 자외선의 종류를 선택함으로써 원하는 효과를 예로 들 수 있다. 필터를 사용하는 것도 유용하다. 이 필터도 자외선 필터 중에서 적절하게 선택하면 좋다.
Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합도 FT-IR에 의해 검출할 수 있다. 도 10에 도시하는 FT-IR 스펙트럼으로부터, 자외선을 조사하는 것으로 -CH2-기인의 피크가 2850 ㎝-1, 2925 부근에 나타나고 있고, 이 것부터 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합이 형성되어 있는 것이 확인할 수 있다. 또한, Si-CH2-CH2- Si 결합 및 Si-CH2-Si 결합의 형성에 대해서는 다른 방법 예컨대 XPS에 의해 측정하더라도 좋다. 이러한 분석에 의해, Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합이 검출되면, Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합이 형성되어 있다고 판단할 수 있다.
상기 제1 또는 제2 발명형태와 제3 발명형태를 조합한 형태, 혹은, 상기 제1 발명형태와 제2 발명형태와 제3 발명형태를 조합한 형태도 바람직하다. 또한, 어느 쪽의 경우에도, 상기 변성 절연막이 Si-O-Si 결합을 형성시켜 이루어지며, 상기와 동일한 이유로 막 강도 및 내습성의 향상에 기여할 수 있으므로 바람직하다. Si-O-Si 결합도 FT-IR에 의해 검출할 수 있다. 다른 방법 예컨대 XPS에 의해서도 좋다.
Si-CH2-CH2-Si, Si-CH2-Si 및 Si-O-Si 결합의 결합 형성은 하기의 식으로 도시하는 기구로 진행하고 있는 것으로 생각된다.
2Si-CH3 → Si-CH2-CH2-Si+ H2
Si-CH3+ Si-OH → Si-CH2-Si+ H2O
2Si-OH → Si-O-Si+ H2O
본 발명에 따른 변성 절연막은 자외선에 의한 변성 처리를 받은 절연막을 의미한다. 바꿔 말하면, 본 발명에 따른 변성은 자외선에 의한 처리를 의미한다. 이 절연막에는, 본 발명의 취지에 반하지 않는 한 어떠한 절연막을 포함할 수 있다. 구체적 예로서는, 절연막, 절연층, 층간막, 층간 절연막, 층간 절연층, 캡층, 에칭스토퍼층 등을 예로 들 수 있다. 본 발명에 따른 변성 절연막은 절연 기능 이외의 기능, 예컨대, 배선 금속 등의 마이그레이션의 방지 기능이나, 에칭스토퍼로서의 기능을 겸비하는 경우도 있다. 본 발명에 따른 변성 절연막은 하나의 다층 배선 장치에 복수개소 사용되고 있더라도 좋다.
본 발명에 따른 절연막은 자외선 조사 이전에는 Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하고 있는 임의의 절연막으로부터 선택한 것을 출발 재료로 할 수 있다.
Si-CH3 결합 및 Si-OH 결합을 갖는 물질에 대해서는 특별히 제한은 없고, 공지한 바와 같은 것으로부터라도 선택할 수 있다. 일반적으로는 실리콘계 절연막이라고 칭하는 것이 이에 상기한다. Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 어느 정도 포함하고 있는가에 대해서는 특별히 제한은 없다. 본 발명을 실시한 결과, 원하는 효과를 얻을 수 있는가의 여부를 기준으로 적절하게 재료를 선택하는 것이 실제적이다. Si-CH3 결합 및 Si-OH 결합을 갖는 물질인가의 여부는 어떠한 방법에 의해서 확인하더라도 좋다. FT-IR를 예시할 수 있다.
이러한 절연막은 막 내부에 구멍이 있는 것이 일반적이다. 구체적으로는, 기상 성장법에 의해 형성된 Carbon Doped SiO2막이나 Carbon Doped SiO2막에 열분해성 화합물을 첨가하고 구멍을 형성한 Porous Carbon Doped SiO2막, 스핀코트법에 의해 형성된 다공질 실리카계 물질막이나, 유기다공질막을 예로 들 수 있다. 구멍의 제어나 밀도 제어의 관점에서는, 스핀코트법으로 형성된 다공질 실리카계 물질막이 바람직하다.
이러한 스핀코트법으로 형성된 다공질 실리카계 물질로서는, 예컨대, 테트라알콕시실란, 트리알콕시실란, 메틸트리알콕시실란, 에틸트리알콕시실란, 프로필트리알콕시실란, 페닐트리알콕시실란, 비닐트리알콕시실란, 알릴트리알콕시실란, 글리시딜트리알콕시실란, 디알콕시실란, 디메틸디알콕시실란, 디에틸디알콕시실란, 디프로필디알콕시실란, 디페닐디알콕시실란, 디비닐디알콕시실란, 디알릴디알콕시실란, 디글리시딜디알콕시실란, 페닐메틸디알콕시실란, 페닐에틸디알콕시실란, 페닐프로필트리알콕시실란, 페닐비닐디알콕시실란, 페닐알릴디알콕시실란, 페닐글리시딜디알콕시실란, 메틸비닐디알콕시실란, 에틸비닐디알콕시실란, 프로필비닐디알콕시실란 등의 가수 분해/축중합으로 형성한 폴리머에 열분해성의 유기 화합물 등을 첨가하여 가열에 의해 세공을 형성한 것이 있다. 4급 알킬아민에 의해 형성한 클러스터형 다공질 실리카계 전구체를 이용하는 것이 보다 바람직하다. 구멍 사이즈가 작고, 균일한 구멍이 있기 때문이다.
본 발명에 따른 자외선에 대해서는, 본 발명의 취지에 반하지 않는 한 어떠한 것이라도 좋다. 필터에 대해서도 동일하다. 다만, 일반적인 실리콘 화합물계의 다공질 절연막은 도 9에 도시한 바와 같이, 320 ㎚ 이하의 범위의 흡수 파장 영역을 가지므로, 320 ㎚ 이하의 범위의 파장 영역을 갖는 것이 중요하다. 상기의 X선 광전자 분광 분석법에 의한 C 농도의 감소율을 어느 값 이하로 억제하고, 또한, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상 의 결합의 감소율을 어느 값 이상으로 하는 효과나, Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합 생성의 특이성이 커지기 때문이다. 이 조건은 필터를 사용함으로써 실현하는 것이 가능하다.
320 ㎚를 넘는 범위의 파장 영역에 대해서는 존재하고 있더라도 좋지만, 대상물을 불필요하게 가열하게 될 수 있으므로, 적은 쪽이 바람직한 경우가 많다. 320 ㎚ 이하의 범위의 파장 영역의 자외선량과 320 ㎚를 넘는 범위의 파장 영역의 자외선량의 비교는 320 ㎚ 이하의 범위의 파장 영역의 자외선 적산 조사량(cumulative illumination intensity)과 320 ㎚ 이상의 범위의 자외선 적산 조사량의 비로서 파악할 수 있다. 또한, 자외선 적산 조사량의 계산에 있어서 「320 ㎚ 이상」이라고 표현한 것은, 구체적인 숫자로서 자외선 적산 조사량을 파악하는 형편상의 것으로, 상기의 「320 ㎚ 이하의 범위의 파장 영역과 320 ㎚를 넘는 범위의 파장 영역의 비교」의 정신과 모순하는 것은 아니다. 320 ㎚ 이상의 장파장 영역에 있어서의 적산 조사량이 320 ㎚ 이하의 파장 영역에서의 적산 조사량의 136％ 이하인 것이 바람직한 비율이다. 필터는 복수조를 조합시켜 사용하더라도 좋다. 또한, 도 9의 자외선 흡수 스펙트럼에 도시한 바와 같이 Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막의 일반적인 자외선 흡수대는 320 ㎚ 이하이므로, 320 ㎚ 이하의 범위의 피크 중 적어도 어느 하나를 포함하는 것이 바람직하다. 기타, 자외선의 강도, 조사 시간 등에 대해서는, 실험 등으로 적절하게 정할 수 있다. 이들의 조건에 의해서도, C 농도의 감소율이나, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합의 감소율도 변화할 수 있으므로, 필터나 자외선을 사용하는 경우에는, 일반적으로는 이들의 조건도 아울러 검토하는 것이 중요하다.
자외선 조사는 진공 중 또는 감압 하에서 행하는 것이 바람직하다. 그 때, 압력 조정이나 개질을 위해 질소, 헬륨, 아르곤 등의 불활성 가스를 흘리더라도 좋다. 또한, 자외선 조사시, 50∼470℃의 범위 사이의 온도로 열처리를 행하는 것이 바람직하다. 이것은 절연막의 경화가 촉진되어, 막 강도의 향상의 촉진을 도모할 수 있는 동시에, 하지 절연막이 있는 경우에는 그것과의 밀착성의 강화를 도모할 수 있기 때문이다. 300∼400℃의 범위 사이의 온도로 열처리를 행하는 것이 보다 바람직하다.
열처리는 일정 온도로 행하더라도 좋지만, 서서히 온도를 변화시키거나, 단계적으로 변화시키더라도 좋다. 서서히 온도를 변화시키거나, 단계적으로 변화시키는 것이 포어 직경을 균일하게 유지하면서 층간 절연막의 가교를 촉진시키는 점에서 바람직하다. 열처리는 자외선 조사 전이나 후에 행하더라도 좋다. 열처리가 없는 자외선 조사가 포함되어 있더라도 좋다.
또한, 자외선 조사와 함께, 또는 자외선 조사와 열처리를 함께, EB(전자선 빔) 조사 및 플라즈마 조사의 적어도 어느 한쪽을 병용하더라도 좋다. 처리 시간 단축 등의 효과를 얻을 수 있는 경우가 있다. EB 조사나 플라즈마 조사는 자외선 조사나 열처리의 시기와 일치할 수도 있고, 일치하지 않을 수도 있다.
본 발명형태에 있어서의 요건이 충족되는 한, 자외선은 본 발명에 따른 절연막 상에 직접 조사할 필요는 없다. 이러한 조건은 본 발명에 따른 절연막 상에 또 다른 절연막을 형성한 경우에 발생할 수 있다. 이 「다른 절연막」이 자외선을 투과 가능한 절연막이기만 하면, 본 발명형태에 있어서의 조건이 충족되기 때문이다. 이와 같이 하면, 이들의 절연막끼리의 밀착성을 도모하거나, 복수의 공정(예컨대 가열 공정)을 하나로 할 수 있는 등 공정의 간략화를 도모할 수 있는 경우가 있다. 나아가서는, 본 발명형태에 있어서의 요건에 유리하게 작동하는 경우도 있다. 이것은 아마도 이 「다른 절연막」이 필터의 역할을 달성하기 때문이라고 추찰되고 있다. 「다른 절연막」에 사용되는 재료에 대해서는, 자외선 투과 가능성 이외에 특별히 제한은 없다. 또한, 상기에 있어서, 「자외선을 투과 가능」은 단순히, 투과되는 자외선이 존재하면 충분하며, 모든 자외선을 투과시킬 필요성도, 어떤 파장 범위의 자외선에 대해서는 실질적으로 전부 투과시킬 필요성도 없다.
이와 같이 「다른 절연막」을 이용하는 경우에는, 본 발명에 따른 절연막의 형성 후, 일단 열처리하고나서 상기 다른 절연막을 형성하는 것이 바람직하다. 보다 구체적으로는, 적외 분광법에 의해 측정한 가교율이 10％ 이상이 되는 조건으로 이 열처리를 행하는 것이 바람직하다. 온도 범위는 적절하게 선택할 수 있지만 일반적으로는 50∼450℃가 바람직하다. 이 가열 처리는 전술한 가열 처리와 구별하는 의미로 프리베이킹이라고 부를 수 있다. 프리베이킹은 「다른 절연막」을 도포하는 경우 등에 본 발명에 따른 절연막이 용해하는 것을 방지하기 때문이다. 가교율이 10％ 미만에서는 본 발명에 따른 절연막을 용해할 수 있다. 상한에 대해서는 특별히 제한은 없지만, 90％를 넘는 조건에서는, 절연막에 크랙이 생기기 쉽게 되는 경우가 있다. 또한, 「다른 절연막」에 대해서도 열처리하고 나서 자외선 조사를 실 시하더라도 상관없다.
상기와 같이하여 얻어지는 변성 절연막은 저유전율을 유지한 채로 절연막을 고강도화할 수 있고, 또한 내습성을 유지할 수 있는 것이 가능하다. 또한, 자외선 경화에 불필요한 파장을 필터에 의해 차단하여 열 이력을 억제하는 것으로, 공존하는 부품에 대해, 열에 의한 악영향을 억제할 수 있다. 그리고, 다층 배선 장치의 제조 방법에 이러한 변성 절연막이나 상기 변성 절연막의 제조 방법을 조합할 수 있어, 이와 같이 하여 얻어지는 다층 배선 장치로는, 다층 배선 형성 프로세스에 있어서의 기생 용량 증대에 의한 디바이스 응답 속도의 지연 및 신뢰성의 저하를 방지할 수 있다. 이러한 다층 배선 장치는 응답 속도의 고속화가 요구되는 회로 기판 등에서 특히 유용하다. 이러한 다층 배선 장치의 제조 방법에 대해서는, 상기의 변성 절연막이나 상기 변성 절연막의 제작 방법을 조합한 것 이외에 특별히 제한은 없다.
이하, 본 발명에 있어서의 실시예 1∼17 및 비교예 1∼6을 도 1∼8을 이용하여 설명한다. 또한, 자외선 경화 및 평가는 다음과 같이 하여 행했다.
(자외선 경화)
도 11에 도시하는 발광 스펙트럼을 갖는 고압 수은 램프(UVL-7000H4-N, 우시오 전기)를 이용하여 자외선 경화를 행했다. 또한, 자외선의 조도, 스펙트럼 분포는 분광 방사 조도계(USR-40D, 우시오 전기)로써 측정했다.
(자외선 흡수 스펙트럼)
석영 기판 상에 절연막을 성막하여, 진공 자외 분광기(SGV-157, 시마즈 제작소)로 180∼350 ㎚의 자외선 흡수 스펙트럼을 측정하는 것으로 도 9에 도시하는 절연막의 자외선 흡수를 확인했다.
(비유전율)
저항 가열형 진공 증착 장치(VPC-1100, ULVAC)에 의해 층간 절연막 상에 직경 1 ㎜의 금전극을 형성하여, LCR 미터(HP-4284A, HP)로 용량 측정을 행하는 것으로 비유전율을 산출했다.
(실효 비유전율)
Si 기판 상에 패턴을 형성 후, LCR 미터(HP-4284A, HP)로 용량 측정을 행하는 것으로 실효 유전율을 산출했다.
(막 강도)
나노 인덴터(나노 인스트루먼트사)에 의해 측정했다.
(Si-CH3 흡수 강도/막 두께[/㎜])
적외 분광 광도계(일본 분광, JIR-100)로 투과 스펙트럼을 측정하는 것으로 각 결합의 피크 강도를 측정하여, 샘플막 두께(㎚)와의 비를 취하는 것으로 각 결합의 존재도를 정량화했다.
(막 중의 C 농도[원자％])
X선 광전자 분석 장치(AXIS-HSi, 시마즈 과학)에 의해 막 중의 C 농도를 측정했다.
(접촉각)
전자동 접촉각계(CA-W150, 교와 계면 화학 주식회사)에 의해 물의 접촉각을 측정했다.
[실시예 1∼6 및 비교예 1∼5]
우선, 도 1에 도시한 바와 같이, 반도체 기판(10)에, LOCOS(Local Oxidation of Silicon)법에 의해 소자 분리막(12)을 형성했다. 소자 분리막(12)에 의해, 소자 영역(14)이 획정된다. 반도체 기판(10)으로서는, 실리콘 기판을 이용했다.
다음으로, 소자 영역(14) 상에, 게이트 절연막(16)을 통해 게이트 전극(18)을 형성했다. 다음으로, 게이트 전극(18)의 측면에, 측벽 절연막(20)을 형성했다.
다음으로, 사이드월 절연막(20) 및 게이트 전극(18)을 마스크로서 반도체 기판(10) 내에 도펀트 불순물을 도입함으로써, 게이트 전극(18)의 양쪽의 반도체 기판(10) 내에 소스/드레인 확산층(22)을 형성했다. 이렇게 하여, 게이트 전극(18)과 소스/드레인 확산층(22)을 갖는 트랜지스터(24)가 형성된다 {도 1(a)참조}.
다음으로, 전면에 CVD 법에 의해, 실리콘 산화막으로 이루어지는 층간 절연막(26)을 형성했다.
다음으로, 층간 절연막(26) 상에, 막 두께 50 ㎚의 스토퍼막(28)을 형성했다.
스토퍼막(28)의 재료로서는, 플라즈마 CVD 법에 의해 형성한 SiN 막을 이용했다. 스토퍼막(28)은 후술하는 공정에서 CMP 법에 의해 텅스텐막(34) 등을 연마할 때에 스토퍼로서 기능한다. 또한, 스토퍼막(28)은 후술하는 공정에서 층간 절연 막(38) 등에 홈(46)을 형성할 때에, 에칭 스토퍼로서도 기능한다.
다음으로, 포토리소그래피 기술을 이용하여, 소스/드레인 확산층(22)에 달하는 컨택트 홀(30)을 형성한다{도 1의 (b)참조}.
다음으로, 전면에 스퍼터법에 의해, 막 두께 50 ㎚의 TiN 막으로 이루어지는 밀착층(32)을 형성하기 위한 층을 형성했다. 밀착층(32)은 후술하는 도체 플러그의 하지에 대한 밀착성을 확보하기 위한 것이다.
다음으로, 전면에, CVD 법에 의해 막 두께 1 ㎛의 텅스텐으로 이루어지는 도체 플러그(34)를 형성하기 위한 층을 형성했다.
다음으로, CMP법에 의해 스토퍼막(28)의 표면이 노출할 때까지, 밀착층(32) 및 도체 플러그(34)를 형성하기 위한 층을 연마했다. 이렇게 해서, 컨택트 홀 내에, 밀착층(32)에 둘러싸인 도체 플러그(34)가 매립되었다{도 1의 (c) 참조}.
다음으로, 도 2의 (a)에 도시한 바와 같이, CVD 법에 의해 막 두께 30 ㎚의 층간 절연막(36)(재질 SiO2)을 형성했다.
다음으로, 도 2의 (a)에 도시한 바와 같이, 전면에 다공질 실리카로 이루어지는 층간 절연막(38)[다공질 실리카(819C)]을 형성했다. 층간 절연막(38)의 막 두께는 160 ㎚로 했다. 층간 절연막(38)에 Si-CH3 결합 및 Si-OH 결합이 존재하는 것을 FT-IR에서 확인했다. 실시예 1∼7의 경우, 층간 절연막(38)은 본 발명에 따른 절연막의 일례이다.
다음으로, 층간 절연막(38)에 표 1, 2의 조건으로 자외선을 조사하여, 자외 선 경화를 행했다. 이 때, 기판 온도는 400℃로 일정하게 했다.
다음으로, 도 2의 (b)에 도시한 바와 같이, CVD 법에 의해 막 두께 30 ㎚의 층간 절연막(40)(재질 SiO2)을 형성했다.
다음으로, 전면에 스핀코트법에 의해, 포토레지스트막(42)을 형성했다.
다음으로, 포토리소그래피 기술을 이용하여, 포토레지스트막(42)에 개구부(44)용의 패턴을 형성했다. 개구부(44)는 첫 번째 층의 배선(제1 금속 배선)(50)을 형성하기 위한 것이다. 배선폭이 100 ㎚, 배선 간격이 100 ㎚가 되도록 개구부(44)를 형성했다.
포토레지스트막(42)을 마스크로서, 층간 절연막(40, 38, 36)을 에칭했다. {도 3의 (a)참조}. 에칭을 행할 때는 CF4가스 및 CHF3가스를 원료로 한 불소플라즈마를 이용했다. 이 때, 스토퍼막(28)이 에칭스토퍼로서 기능했다. 이렇게 해서, 층간 절연막(40, 38, 36)에, 배선을 매립하기 위한 홈(트렌치)(46)이 형성되었다. 도체 플러그(34)의 상면은 홈 내(46)에서 노출한 상태가 되었다. 이 후, 포토레지스트막(42)을 박리했다.
다음으로, 전면에, 스퍼터법에 의해 막 두께 10 ㎚의 TaN으로 이루어지는 배리어막을 형성하기 위한 층(도시하지 않음)을 형성했다. 배리어막은 후술하는 배선중인 Cu가 절연막 중에 확산하는 것을 방지하기 위한 것이다. 다음으로, 전면에, 스퍼터법에 의해 막 두께 10㎚의 Cu로 이루어지는 시드막을 형성하기 위한 층(도시하지 않음)을 형성했다. 시드막은 전기 도금법에 의해 Cu로 이루어지는 배선을 형 성하기 위한 층을 형성할 때에, 전극으로서 기능하는 것이다. 이렇게 해서, 배리어막과 시드막을 형성하기 위한 층으로 이루어지는 적층막(48)이 형성되었다.
다음으로, 전기 도금법에 의해 막 두께 600 ㎚의 Cu층[배선(50) 형성용의 층]을 형성했다.
다음으로, CMP법에 의해 절연막의 표면이 노출할 때까지, 상기 Cu층 및 적층막(48)을 연마했다. 이렇게 해서, 홈 내에, 적층막(48)에 의해 둘러싸인 Cu로 이루어지는 배선(50)이 매립되었다. 이러한 배선(50)의 제조 프로세스는 단일 다마신법이라 칭해진다.
다음으로, 도 3의 (b)에 도시한 바와 같이, CVD 법에 의해 막 두께 30 ㎚의 층간 절연막(52)을 형성했다.
다음으로, 도 4의 (a)에 도시한 바와 같이, 전면에 다공질의 층간 절연막(54)을 형성했다.
다공질의 층간 절연막(54)의 재질 및 형성 방법은 전술한 다공질의 층간 절연막(38)의 경우와 동일했다. 다공질의 층간 절연막(54)의 막 두께는 180 ㎚로 했다.
층간 절연막(54)에 Si-CH3 결합 및 Si-OH 결합이 존재하는 것을 FT-IR에서 확인했다. 실시예 1∼7의 경우, 층간 절연막(54)도 본 발명에 따른 절연막의 일례이다.
다음으로, 층간 절연막(54)에 표 1, 2의 조건으로 자외선을 조사하여, 자외 선 경화를 행했다. 이 때, 기판 온도는 400℃로 일정하게 했다.
다음으로, 도 4의 (b)에 도시한 바와 같이, CVD 법에 의해 막 두께 30 ㎚의 층간 절연막(56)을 형성했다.
다음으로, 도 5의 (a)에 도시한 바와 같이, 다공질의 층간 절연막(58)을 형성했다. 다공질의 층간 절연막(58)의 재질 및 형성 방법은 전술한 다공질의 층간 절연막(38)의 경우와 동일하게 했다. 층간 절연막(58)의 막 두께는 160 ㎚로 했다. 실시예 1∼7의 경우, 층간 절연막(58)도, 본 발명에 따른 절연막의 일례이다.
다음으로, 층간 절연막(58)에 표 1, 2의 조건으로 자외선을 조사하여, 자외선 경화를 행했다. 이 때, 기판 온도는 400℃로 일정하게 했다.
다음으로, 도 5의 (b)에 도시한 바와 같이, CVD 법에 의해 막 두께 30 ㎚의 층간 절연막(60)(재질 SiO2)을 형성했다.
다음으로, 전면에 스핀코트법에 의해 포토레지스트막(62)을 형성했다.
다음으로, 도 6에 도시한 바와 같이, 포토리소그래피 기술을 이용하여, 포토레지스트막(62)에 개구부(64)를 형성했다. 개구부(64)는 배선(50)에 달하는 컨택트 홀(66)을 형성하기 위한 것이다.
다음으로, 포토레지스트막(62)을 마스크로서, 층간 절연막(60, 58, 56, 54, 52)을 에칭했다. 에칭을 행할 때는, CF4가스 및 CHF3가스를 원료로 한 불소플라즈마를 이용했다. 에칭 가스의 조성비나 에칭 시의 압력 등을 적절하게 변화시킴으로써, 층간 절연막(60, 58, 56, 54, 52)을 에칭하는 것이 가능했다. 이렇게 해서, 배 선(50)에 달하는 콘택트 홀(66)이 형성되었다. 이 후, 포토레지스트막(62)을 박리했다.
다음으로, 전면에 스핀코트법에 의해, 포토레지스트막(68)을 형성했다.
다음으로, 도 7에 도시한 바와 같이, 포토리소그래피 기술을 이용하여, 포토레지스트막(68)에 개구부(70)를 형성했다. 이 개구부(70)는 두 번째 층의 배선(제2 금속 배선)(76a)을 형성하기 위한 것이다.
다음으로, 포토레지스트막(68)을 마스크로서, 층간 절연막(60, 58, 56)을 에칭했다. 에칭을 행할 때는, CF4가스 및 CHF3가스를 원료로 한 불소플라즈마를 이용했다. 이렇게 해서, 층간 절연막(60, 58, 56)에, 배선(76a)을 매립하기 위한 홈(72)이 형성되었다. 홈(72)은 컨택트 홀(66)과 연결된 상태가 된다.
다음으로, 전면에, 스퍼터법에 의해, 막 두께 10 ㎚의 TaN 으로 이루어지는 배리어막을 형성하기 위한 층(도시하지 않음)을 형성했다. 배리어막은 후술하는 배선(76a) 및 도체 플러그(76b) 중의 Cu가 확산하는 것을 방지하기 위한 것이다. 다음으로, 전면에 스퍼터법에 의해, 막 두께 10㎚의 Cu로 이루어지는 시드막을 형성하기 위한 층(도시하지 않음)을 형성했다. 시드막은 전기 도금법에 의해 배선(76a) 및 도체 플러그(76b)를 형성하기 위한 Cu로 이루어지는 층을 형성할 때에, 전극으로서 기능하는 것이다. 이렇게 해서, 배리어막과 시드막을 형성하기 위한 층으로 이루어지는 적층막(74)이 형성되었다.
다음으로, 전기 도금법에 의해, 막 두께 1400 ㎚의 Cu막(76)을 형성했다.
다음으로, CMP법에 의해, 층간 절연막(60)의 표면이 노출할 때까지, Cu막(76) 및 적층막(74)을 연마했다. 이렇게 해서, 컨택트 홀(66) 내에, Cu로 이루어지는 도체 플러그(76b)가 매립되는 동시에, 홈(72) 내에 Cu로 이루어지는 배선(76a)이 매립되었다. 도체 플러그(76b)와 배선(76a)은 일체로 형성되었다. 이와 같이 도체 플러그(76b)와 배선(76a)을 일괄하여 형성하는 제조 프로세스는 듀얼다마신법이라고 칭해진다.
다음으로, 도 8에 도시한 바와 같이 CVD 법에 의해 막 두께 30 ㎚의 층간 절연막(78)(재질 SiO2)을 형성했다.
이 후, 상기와 같은 공정을 적절하게 반복함으로써, 도시하지 않은 세 번째 층의 배선(제3 금속 배선)이 형성되었다.
이와 같이 하여 형성되는 반도체 장치에 대해, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하여, 수율을 측정한바, 실시예 1∼7에 대한 수율은 94.7∼96.1％였다. 또한, 배선 사이의 실효적인 비유전율을 산출한바, 2, 6∼2.7이었다.
또한, 실효적인 비유전율이란, 배선의 주위에, 다공질의 층간 절연막뿐 만 아니라, 다른 절연막도 존재하고 있는 상태에 있어서 측정되는 반도체 장치 전체의 비유전율이다. 비유전율이 낮은 다공질의 층간 절연막뿐 만 아니라, 비유전율이 비교적 높은 절연막도 배선의 주위에 존재하고 있는 상태에서 측정되므로, 실효적인 비유전율은 다공질의 층간 절연막의 비유전율보다 큰 값이 된다.
또한, 표 1에 있어서, 사용한 자외선으로서는, 적당한 필터를 통과시킴으로써, 각 난에 기록된 파장에 대해 ±10 ㎚의 영역에 피크를 갖는 자외선을 사용했다. 실시예 1∼7에 대해, 본 발명의 제1∼제3 형태의 요건을 충족하고 있는 것, 절연막 중에 Si-O-Si 결합이 생기고 있는 것, 및 비교예 1∼6에 대해서는 본 발명의 제1∼제3 형태의 요건을 충족하지 않는 것은, 반도체 장치의 제조의 도중 또는 별도모델적으로 행한 시험으로, FT-IR, XPS 등을 이용하여 확인했다.
결과를 표 1, 2에 도시했다. 실시예에서는 C 농도의 변화가 적고, Si-CH3의 흡수 강도/막 두께의 변화가 큰 것 및 이에 대응하여, 막 강도와 비유전율 및 실효 비유전율의 결과가 양호한 것이 이해된다. 이에 비해, 비교예 1∼3에서는 C 농도의 변화가 크고, 이에 대응하여, 비유전율 및 실효 비유전율의 결과가 실시예에 비해 뒤떨어져, 비교예 4, 5에서는, C 농도의 변화는 적지만, Si-CH3의 흡수 강도/막 두께의 변화도 작고, 이에 대응하여, 비유전율 및 실효 비유전율의 결과가 실시예와 비슷하더라도, 막 강도의 점에서 뒤떨어지는 것이 이해된다.
비교예 1∼3에서는 C 농도의 변화율이 Si-CH3의 흡수 강도/막 두께의 변화율보다 크지만, 이것은, C 농도의 변화율이나 Si-CH3의 흡수 강도/막 두께의 변화율이 반드시, 실제의 변화율을 나타내지 않기 때문으로 생각된다. 즉, 본 발명으로 C 농도의 감소율이나 C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이라고 하는 경우에는, 비교예 1∼3의 경우와 같이 실제의 변화율을 나타내지 않는 가능성이 있는 경우이더라도, 본 발명에 도시 한 바와 같은 편성을 채용하면, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막을 얻을 수 있는 것으로 생각할 수 있다.
또한, 표 1, 2 중의 비유전율은 반도체 장치의 제조 도중에 측정한 값이다. 표 1, 2 중의 막 강도도 반도체 장치의 제조 도중에 측정했다. 본 실시예에 따른 절연막 및 그 비교가 되는 절연막은 하나의 반도체 장치에 대해 세 개 존재했지만, 재료, 자외선 조사 조건, 가열 조건과도 동일하므로, 절연막(38)에 대해서만 비유전율과 막 강도의 측정을 했다. 비교예 6은 자외선을 조사하지 않고, 따라서 필터도 사용하지 않는 조건이며, 그 C 농도나 Si-CH3의 흡수 강도/막 두께의 값은 본 발명에 있어서의, 자외선 조사 전의 값이라고 생각할 수 있다.
또한, 자외선의 적산 조도의 영향을 보기 위해, 표 3, 4에 도시하는 조건으로 시험을 행했다. 자외선 조사는 표 1의 경우와는 상이하고, 표 3에 도시한 바와 같이, 320 ㎚ 이상의 장파장 영역에 있어서의 적산 조사량의 320 ㎚ 이하의 파장 영역에서의 적산 조사량에 대한 비율로 규정했다. 표 3, 4에 기재되어 있는 사항에 관계하지 않는 조건은 표 1, 2의 경우와 동일했다. 실시예 8∼17에 대해, 본 발명의 제1∼제3 형태의 요건을 충족하고 있는 것, 절연막 중에 Si-O-Si 결합이 생기고 있는 것은 반도체 장치의 제조의 도중 또는 별도 모델적으로 행한 시험으로, FT-IR, XPS 등을 이용하여 확인했다.
이 결과, 표 3, 4에 도시된 바와 같이, 실시예 8∼13에서는, 양호한 비유전율과 함께 94.7∼96.1％보다 높은 수율을 나타냈지만, 실시예 14∼17에서는, 비유 전율은 양호했지만, 51.1∼7.1％보다 낮은 수율을 나타내고 있어, 320 ㎚ 이상의 장파장 영역의 자외선에 의한 열 이력의 영향이 우려된다.
이상 설명한 바와 같이, 본 발명에 의해, 막 강도가 높고, 흡습에 의한 유전율 상승을 방지할 수 있는 저유전율 절연막을 얻을 수 있다. 또한, 자외선 경화에 불필요한 파장을 필터에 의해 차단하여 열 이력을 억제하는 것으로, 수율이 향상하여, 보다 신뢰성이 높은 다층 배선 장치를 얻을 수 있다. 본 발명은 응답 속도의 고속화가 요구되는 회로 기판 등에 특히 유용하다.
자외선파장 [㎚] 적산조도의 비율* 비유전율 막강도 [ga] Si-CH3의 흡수 강도 [/㎜]
실시예1 220 13 2.4 16 50
실시예2 260 43 2.3 16 52
실시예3 280 52 2.3 16 54
실시예4 300 55 2.3 15 53
실시예5 340 68 2.3 15 55
실시예6 360 73 2.3 14 60
실시예7 370 86 2.3 14 68
비교예1 170 0 2.8 19 46
비교예2 180 0 2.8 18 46
비교예3 190 0 2.8 16 47
비교예4 390 115 2.3 10 75
비교예5 400 128 2.3 10 76
비교예6 조사시키지 않는다 ― 2.3 10 85
* 320 ㎚ 이상의 장파장 영역에서의 적산 조사량의, 320 ㎚ 이하의 파장 영역에서의 적산 조사량에 대한 비율(％)
막중의 C농도 [원자％] 막의 접촉각 [°] 실효비유전율 제조 수율
실시예1 7 98 2.7 94.7
실시예2 7 98 2.6 96.1
실시예3 8 98 2.7 96.1
실시예4 8 98 2.7 94.7
실시예5 8 98 2.7 94.7
실시예6 8 98 2.6 96.1
실시예7 8 98 2.7 96.1
비교예1 2 61 3.2 51.1
비교예2 3 63 3.2 57.6
비교예3 3 63 3.1 57.6
비교예4 8 98 2.7 96.1
비교예5 8 98 2.7 96.1
비교예6 8 98 2.6 94.7
자외선피크 파장 [㎚] 적산 조도의 비율* 비유전율 막강도 [ga] Si-CH3의 흡수 강도 [/㎜]
실시예8 220 13 2.4 16 50
실시예9 260 22 2.3 15 50
실시예10 260 43 2.3 16 52
실시예11 260 66 2.3 16 51
실시예12 260 135 2.3 15 52
실시예13 300 24 2.3 15 53
실시예14 260 141 2.3 16 51
실시예15 260 185 2.3 15 50
실시예16 260 204 2.3 15 54
실시예17 400 334 2.3 10 76
* 320 ㎚ 이상의 장파장 영역에서의 적산 조사량의, 320 ㎚ 이하의 파장 영역에서의 적산 조사량에 대한 비율(％)
막중의 C농도 [원자％] 막의 접촉각 [°] 실효비유전율 제조 수율
실시예8 7 98 2.7 94.7
실시예9 8 98 2.6 94.7
실시예10 7 98 2.6 96.1
실시예11 7 98 2.7 96.1
실시예12 8 98 2.7 94.7
실시예13 8 98 2.7 94.7
실시예14 8 98 2.6 71.1
실시예15 7 98 2.7 61.5
실시예16 7 98 2.6 51.1
실시예17 8 98 2.7 57.6
또한, 상기에 개시한 내용으로부터, 하기의 부기에 도시한 발명을 도출할 수 있다.
(부기 1)
Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하는 단계를 포함하는 반도체 디바이스의 제조 방법으로서,
상기 자외선 조사에 의하여, 상기 절연막 중의, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인,
반도체 디바이스의 제조 방법.
(부기 2)
Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하는 단계를 포함하는 반도체 디바이스의 제조 방법으로서,
상기 자외선 조사에 의하여, 상기 절연막의 접촉각의 감소율이 8％ 이하이고, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인,
반도체 디바이스의 제조 방법.
(부기 3)
상기 자외선 조사에 의하여, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시키는 단계를 포함하는 부기 1 또는 2에 기재한 반도체 디바이스의 제조 방법.
(부기 4)
Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하는 것을 포함하는 반도체 디바이스의 제조 방법에 있어서,
상기 자외선 조사에 의하여, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시키는 것을 포함하는 반도체 디바이스의 제조 방법.
(부기 5)
필터를 통해 상기 자외선을 조사하는 것을 포함하는 부기 4에 기재한 반도체 디바이스의 제조 방법.
(부기 6)
상기 자외선 조사에 의하여, 상기 절연막 중에 Si-O-Si 결합을 형성시키는 것을 포함하는 부기 1 내지 5 중 어느 하나에 기재한 반도체 디바이스의 제조 방법.
(부기 7)
상기 필터를 투과한 자외선에 대해, 320 ㎚ 이상의 장파장 영역에 있어서의적산 조사량이 320 ㎚ 이하의 파장 영역에서의 적산 조사량의 136％ 이하이며, 또한, 상기 자외선이 320 ㎚ 이하의 범위의 피크 중 적어도 어느 하나를 포함하는 부기 1∼3, 5 및 6 중 어느 하나에 기재한 반도체 디바이스의 제조 방법.
(부기 8)
상기 자외선 조사 시에, 50∼470℃의 사이의 온도로 열처리를 하는 부기 1 내지 7 중 어느 하나에 기재한 반도체 디바이스의 제조 방법.
(부기 9)
상기 절연막 상에 자외선을 투과 가능한 다른 절연막을 형성한 후에, 상기 자외선을 조사하는, 부기 1 내지 8 중 어느 하나에 기재한 반도체 디바이스의 제조 방법.
(부기 10)
부기 1 내지 9 중 어느 하나에 기재한 반도체 디바이스의 제조 방법에 의해 제조된 반도체 디바이스.
도 1은 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 2는 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 3은 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 4는 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 5는 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 6은 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 7은 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 8은 본 발명에 있어서의 실시예 및 비교예를 설명하기 위해 제조 중인 다층 배선 장치의 모식적 단면도.
도 9는 일반적인 실리콘 화합물계의 다공질 절연막의 자외선 흡수 스펙트럼을 도시한 도면.
도 10은 FT-IR 스펙트럼의 일례를 도시한 도면.
도 11은 고압 수은 램프(UVL-7000H4-N, 우시오 전기)의 발광 스펙트럼을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판 12: 소자 분리막
14: 소자 영역 16: 게이트 절연막
18: 게이트 전극 20: 측벽 절연막
22: 소스/드레인 확산층 24: 트랜지스터
26: 층간 절연막 28: 스토퍼막
30, 60: 콘택트 홀 32: 밀착층
34, 76b: 도체 플러그 42, 62, 68: 포토레지스트막
44, 70, 64: 개구부 46, 72: 홈
48, 74: 적층막 50: 배선
36, 38, 40, 52, 54, 56, 58, 60, 78: 층간 절연막
76: Cu막 76a: 배선

Claims (10)

  1. Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하는 단계를 포함하는 반도체 디바이스의 제조 방법으로서,
    상기 자외선 조사에 의하여, 상기 절연막 중의, X선 광전자 분광 분석법에 의한 C 농도의 감소율이 30％ 이하, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 것인,
    반도체 디바이스의 제조 방법.
  2. Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하는 단계를 포함하는 반도체 디바이스의 제조 방법으로서,
    상기 자외선 조사에 의하여, 상기 절연막의 접촉각의 감소율이 8％ 이하이고, C-H 결합, O-H 결합 및 Si-OH의 Si-O 결합으로 이루어지는 군으로부터 선택된 1 이상의 결합의 감소율이 10％ 이상인 것인,
    반도체 디바이스의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 자외선 조사에 의하여, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시키는 단계를 포함하는 반도체 디바이스의 제조 방법.
  4. Si-CH3 결합 및 Si-OH 결합을 갖는 물질을 포함하는 절연막을 형성하는 단계와, 상기 절연막에 자외선을 조사하는 단계를 포함하는 반도체 디바이스의 제조 방법에 있어서,
    상기 자외선 조사에 의하여, 상기 절연막 중에 Si-CH2-CH2-Si 결합 및 Si-CH2-Si 결합을 형성시키는 단계를 포함하는 것인
    반도체 디바이스의 제조 방법.
  5. 제4항에 있어서, 필터를 통해 상기 자외선을 조사하는 단계를 포함하는 것인 반도체 디바이스의 제조 방법.
  6. 제1항, 제2항 또는 제4항 중 어느 한 항에 있어서, 상기 자외선 조사에 의하여, 상기 절연막 중에 Si-O-Si 결합을 형성시키는 단계를 포함하는 것인 반도체 디바이스의 제조 방법.
  7. 제1항, 제2항 또는 제4항 중 어느 한 항에 있어서, 상기 필터를 투과한 자외선에 대해, 320 ㎚ 이상의 장파장 영역에 있어서의 적산 조사량이 320 ㎚ 이하의 파장 영역에서의 적산 조사량의 136％ 이하이며, 또한, 상기 자외선이 320 ㎚ 이하의 범위의 피크 중 하나 이상을 포함하는 것인 반도체 디바이스의 제조 방법.
  8. 제1항, 제2항 또는 제4항 중 어느 한 항에 있어서, 상기 자외선 조사 시에, 50∼470℃ 사이의 온도로 열처리를 하는 것인 반도체 디바이스의 제조 방법.
  9. 제1항, 제2항 또는 제4항 중 어느 한 항에 있어서, 상기 절연막 상에 자외선이 투과 가능한 다른 절연막을 형성한 후에, 상기 자외선을 조사하는 것인 반도체 디바이스의 제조 방법.
  10. 제1항, 제2항 또는 제4항 중 어느 한 항에 기재한 반도체 디바이스의 제조 방법에 의해 제조된 반도체 디바이스.
KR1020070084115A 2006-08-21 2007-08-21 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치 KR100875692B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00224236 2006-08-21
JP2006224236 2006-08-21
JPJP-P-2007-00176433 2007-07-04
JP2007176433A JP5380797B2 (ja) 2006-08-21 2007-07-04 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20080017285A true KR20080017285A (ko) 2008-02-26
KR100875692B1 KR100875692B1 (ko) 2008-12-23

Family

ID=39078978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084115A KR100875692B1 (ko) 2006-08-21 2007-08-21 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치

Country Status (5)

Country Link
US (1) US7655576B2 (ko)
JP (1) JP5380797B2 (ko)
KR (1) KR100875692B1 (ko)
DE (1) DE102007037445B4 (ko)
TW (1) TWI362702B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2124250A4 (en) * 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8124522B1 (en) * 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP5788350B2 (ja) * 2012-03-23 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
JP2016072286A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 ナノ複合材料およびナノ複合材料分散溶液、ならびに光電変換装置
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10151294B2 (en) 2016-06-10 2018-12-11 Zhanfei Fan Buoyant housing device enabling large-scale power extraction from fluid current
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11990430B2 (en) * 2021-01-28 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structures of integrated circuit devices and method forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854371B2 (ja) * 1997-07-02 2006-12-06 新日本製鐵株式会社 低誘電率材料、層間絶縁膜及びｉｃ基板
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6582879B2 (en) * 2001-03-27 2003-06-24 Korea Research Institute Of Chemical Technology Reactive photo acid-generating agent and heat-resistant photoresist composition with polyamide precursor
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
JP4344841B2 (ja) * 2003-05-30 2009-10-14 独立行政法人産業技術総合研究所 低誘電率絶縁膜の形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
JP4535280B2 (ja) * 2004-07-09 2010-09-01 Ｊｓｒ株式会社 有機シリカ系膜の形成方法
JP4435666B2 (ja) * 2004-11-09 2010-03-24 東京エレクトロン株式会社 プラズマ処理方法、成膜方法
CN1787186A (zh) 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
WO2007032563A1 (ja) * 2005-09-16 2007-03-22 Nec Corporation 配線構造並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI362702B (en) 2012-04-21
US7655576B2 (en) 2010-02-02
JP5380797B2 (ja) 2014-01-08
TW200818314A (en) 2008-04-16
DE102007037445A1 (de) 2008-03-20
KR100875692B1 (ko) 2008-12-23
US20080050933A1 (en) 2008-02-28
DE102007037445B4 (de) 2010-04-29
JP2008078621A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
KR100875692B1 (ko) 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치
JP4667165B2 (ja) 半導体装置の製造方法
US7732927B2 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
US8445377B2 (en) Mechanically robust metal/low-k interconnects
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
KR100489456B1 (ko) 반도체장치및그제조방법
US20120308735A1 (en) Ultra low dielectric constant material with enhanced mechanical properties
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP4408816B2 (ja) 半導体装置の製造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
KR101443999B1 (ko) 반도체 장치의 제조 방법
CN100557778C (zh) 绝缘膜、半导体器件及其制造方法
WO2010067395A1 (ja) 半導体装置の製造方法及びその製造装置
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 11