TWI362702B - Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device - Google Patents

Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device Download PDF

Info

Publication number
TWI362702B
TWI362702B TW096128864A TW96128864A TWI362702B TW I362702 B TWI362702 B TW I362702B TW 096128864 A TW096128864 A TW 096128864A TW 96128864 A TW96128864 A TW 96128864A TW I362702 B TWI362702 B TW I362702B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
bond
ultraviolet ray
semiconductor device
Prior art date
Application number
TW096128864A
Other languages
English (en)
Other versions
TW200818314A (en
Inventor
Shirou Ozaki
Yoshihiro Nakata
Ei Yano
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200818314A publication Critical patent/TW200818314A/zh
Application granted granted Critical
Publication of TWI362702B publication Critical patent/TWI362702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Description

1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19日 九、發明說明： 【發明所屬之技術領域3 相關申請案之交叉參考 本申請案係基於並主張2006年8月21日提申在先的曰 5 本專利申請案號2006-224236及2007年7月4日提申在先的 曰本專利申請案號2007-176433的優先權，其整體内容合併 於本文中以供參考。 發明領域 本發明有關一多層配線裝置及一用於其之絕緣膜。 ίο 【先前技 發明背景 已知由於半導體裝置之絕緣膜的寄生電容增大所致之 信號傳播速度的降低，但在半導體裝置的線空間超過1 μιη 之世代中，線延遲對於整體裝置並無重大影響。但當線空 15 間為1 μιη或更小時對於裝置速度的影響則變得重要，且特 別是如果未來電路形成有0.1 μιη或更小的線空間，線之間 的寄生電容對於裝置速度將具有顯著影響。 確切言之，特別是隨著半導體積體電路的整合程度增 加及裝置密度改良，多層半導體元件的需求亦增加。此趨 20 勢中，譬如，由於較高整合程度而使線空間變成較小，且 線之間電容增大所造成的線延遲將變成一項問題。線延遲 (Τ)係被線電阻(R)及線之間的電容(C)所影響，並由下式1提 供。 T°cCR .··.· (1) 5 第96128864號專利申請案說明書修正本修正曰期:1〇〇年7月19曰 式1中’ ε(介電常數)及C之關係顯示於式2中。 C=8〇erS/d .... (2) (其中S為電極面積，ε〇為真空的介電常數，灯為絕緣膜 的介電常數，而d為線空間）。因此，為了減小線延遲，降 低絕緣膜的介電常數將為有效。 現今，低介電常數塗覆型絕緣膜、電漿CVDb成的蝕 刻阻止層、及擴散障壁絕緣膜係主要用來作為諸如半導體 裝置等多層配線裝置的多層配線結構中之絕緣膜。 傳統上’已經對於這些絕緣體使用諸如二氧化矽 (Si〇2)、氮化矽（SiN)、磷矽玻璃(PSG)等無機材料、或諸如 聚醯亞胺等有機聚合物之膜。然而’最常對於半導體裝置 使用的CVD-Si〇2膜具有高達約4的特定介電常數。雖然已 以低介電常數CVD膜作調查之SiOF膜顯示出約3 3至3 5的 特定介電常數，其為高吸濕性，導致介電常數增加。此外， 近來年’已經得知藉由添加以加熱被蒸發或分解成用於低 介電常數膜的材料、然後藉由在膜形成期間加熱使其成為 多孔之有機樹脂或類似物所獲得之多孔塗層來作為低介電 常數膜。然而’其概括由於孔隙性而具有不良機械強度。 因為現今孔隙尺寸南達不小於1 〇 nm ’若孔隙性增大藉以降 低介電常數，傾向於發生由於濕氣吸收所致之介電常數增 加及膜強度減小。 為了解決這些問題’已經調查其中使一絕緣膜在膜形 成之後藉由紫外射線、電漿束或電子束被固化藉以提供具 有較高強度的膜之製程。然而，任何製程中傾向於發生由 第96128864號專利申請案說明書修正本修正曰期:1〇〇年7月19曰 於消除有機群組（主要為CH3群組）所致之絕緣膜的膜厚度 薄化及介電常數之增加，而提供不足的結果。亦已經調查 其中使一南#度絕緣膜形成於一多孔絕緣膜上、其上輻照 紫外射線、電漿束或電子束以嘗試抑制此損害且增加膜強 度同時維持低介電常數之製程(參考文件丨及幻。 參考文件1 :曰本專利申請案號2〇〇4-356618(申請專利 範圍） 參考文件2 :曰本專利申請案號2〇05_235850(申請專利 範圍） C發明内容】 發明概要 根據本發明的一態樣，提供一用於製造一多層配線裝 置之方法，其包含形成一包括一具有Si_CH3鍵及Si_〇H鍵的 材料之絕緣膜，及經由一濾器以紫外射線來輻照絕緣膜以 修改絕緣膜，其中：由於紫外射線輻照之緣故，使用一提 供令藉由X射線光電子頻譜術之絕緣膜的C濃度減小率不 大於30%、且絕緣膜中選自由C-Η鍵、〇_h鍵及Si-OH之Si-0 鍵所組成的群組之一或多個鍵的減小率不小於1 〇%之性質 的濾器來作為濾器。 較佳地’由於紫外射線輻照之緣故，已穿過濾器的紫 外射線係具有一或多個峰值，其具有使藉由χ射線光電子頻 4術之C濃度減小率不大於30%、且選自由c-H鍵、0-H鍵 及Si-〇H之Si-Ο鍵所組成的群組之一或多個鍵的減小率不 小於10%之性質。 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19日 根據本發明的另一態樣，提供一用於製造一多層配線 裝置之方法，包含形成一包括一具有Si-CH3鍵及Si-OH鍵的 材料之絕緣膜，及經由一濾器藉由紫外射線來輻照絕緣膜 以修改絕緣膜，其中：由於紫外射線輻照之緣故，使用一 5 提供使絕緣膜的接觸角減小率不大於8%、且絕緣膜中選自 由C-H鍵、0-H鍵及Si-OH的Si-Ο鍵所組成的群組之一或多 個鍵的減小率不小於10%之性質之濾器作為濾器。 較佳地，由於紫外射線輻照之緣故，已穿過濾器的紫 外射線係具有一或多個峰值，其具有使絕緣膜的接觸角減 10 小率不大於8%、且選自由C-H鍵、0-H鍵及Si-OH之Si-Ο鍵 所組成的群組之一或多個鍵的減小率不小於10%之性質。 關於兩態樣，該方法較佳包含經由紫外射線輻照在絕 緣膜中形成Si-CH2-CHrSi鍵及Si-CH2-Si鍵。 根據本發明的另一態樣，提供一用於製造一多層配線 15裝置之方法，包含形成一包括一具有Si-CH3鍵及Si-OH鍵的 材料之絕緣膜’及藉由以紫外射線來輻照絕緣膜以修改絕 緣膜’該方法包含：藉由紫外射線輻照在絕緣膜中形成 Si-CH^CH^Si鍵及Si-CH^Si鍵。該方法較佳包含經由一濾 器來輻照紫外射線。 2〇 並且，關於上述二個態樣，較佳使該方法包含藉由紫 外射線輻照在絕緣膜中形成Si-0-Si鍵；已穿過遽器之紫外 射線在不短於320 nm的較長波長範圍中具有不大於不長於 320 nm的波長範圍中之累積照射強烈度的136%之一累積 照射強烈度，且紫外射線在不長於320 nm的範圍中具有至 8 細2_ _伸請案_書粧本細期轉7月 少-峰值；該方法包含在紫外射線触顧以⑽至物 圍中的-溫度進行熱處理；及該方法包含在另_絕緣膜已 形成於該躲膜上方之後進行紫外射線触，紫外射線可 穿過其以抵達該絕緣膜。 根據本發明的這些態樣，可能獲得一具有—低介電常 數絕緣膜之多層配線裝置，該低介電常數絕_具有高膜 強度且可防止其介電常數由㈣氣讀而增大^藉此可 以防止寄生電容增加所造成之裝置回應速度的延遲及其裝 置可靠度的降低。亦可能經由—切割紫外射線固化所^需 要的波長之㈣來拘限熱性歷史藉以改良良率及提供一具 有較高可靠度之多層配線裝置。 根據本發明本發明的另-態樣，提供一藉由形成一包 括一具有Si-CH3鍵及Si-ΟΗ鍵的材料之絕緣膜、及經由一濾 器以紫外射線輻照絕緣膜所獲得之經修改絕緣膜，其中： 由於紫外射線輻照之緣故，使用一提供使藉由χ射線光電 子頻谱術之絕緣膜的C濃度減小率不大於3〇%、且選自由絕 緣膜中的C-H鍵、0-Η鍵及Si-OH鍵之Si-Ο鍵所組成的群組 之一或多個鍵的減小率不小於1〇〇/0之性質之濾器來作為濾 器。 較佳地’由於紫外射線輻照之緣故，令已經穿過渡器 之紫外射線具有一或多個峰值，其具有使藉由χ射線光電子 頻譜術的C濃度減小率不大於30%、且選自由C-Η鍵、0-H 鍵及Si-OH之Si-Ο鍵所組成的群組之一或多個鍵的減小率 不小於10%之性質。 上观/U2 第96128864號專利申請案說明書修正本修正曰期:1〇〇年7月19曰 根據本發明的另-態樣，提供一藉由形成一包括一具 有S卜CH3鍵及s卜OH鍵的的材料之絕緣膜、及經由一滤器以 1外射線輻照絕緣膜所獲得之經修改絕緣膜，其中：由於 紫外射線輕照之緣故，使用一提供使絕緣膜的接觸角減小 5率不大於8%、且選自由絕緣膜中的C-H鍵、0-H鍵及Si-OH 鍵之Si-0鍵所組成的群組之一或多個鍵的減小率不小於 10%之性質之濾器來作為濾器。 較佳地，由於紫外射線輻照之緣故，令已經穿過濾器 之紫外射線具有一或多個峰值，其具有使絕緣膜的接觸角 10減小率不大於8%、且選自由C-H鍵、0-H鍵及Si-OH之Si-0 鍵所組成的群組之一或多個鍵的減小率不小於1〇%之性 質。 尚且，關於經修改絕緣膜之直接上述兩態樣，較佳令 經修改絕緣膜包括經由紫外射線輻照形成於絕緣膜中之 15 Si-CH2-CH2-Si 鍵及 Si-CH2-Si 鍵。 根據本發明的另一態樣，提供一經修改絕緣膜，其藉 由形成一包括一具有Si-CH3鍵及Si_〇ii鍵的材料之絕緣 膜、及藉由絕緣膜的紫外射線輻照在絕緣膜中形成 Si-CHyCHySi鍵及Si-CHj-Si鍵所獲得。較佳經由一濾器來 20輻照紫外射線。 關於經修改絕緣膜的所有上述態樣，較佳地，經修改 絕緣膜包括一形成於絕緣膜中之Si-〇-Si鍵；已穿過濾器的 紫外射線在不短於320 nm的較長波長範圍中具有不大於不 長於320 nm的波長範圍中之累積照射強烈度的i36〇/〇之一 10 第96128864號專利申請案說明書修正本修正曰期:1〇〇年7月i9日 累積照射強烈度’且紫外射線在不長於32〇 nm的範圍中具 有至少一峰值；經修改絕緣膜已在紫外射線輻照期間以5〇 至470 C範圍中的一溫度受到熱處理；且經修改絕緣膜已在 可供紫外射線穿過以抵達該絕緣膜之另一絕緣膜形成於該 絕緣膜上方之後受到紫外射線輻照。 藉由本發明的經修改絕緣膜之上述態樣，可能獲得一 低介電常數絕緣膜，其具有高的膜強度且可防止介電常數 由於濕氣吸收而增加。亦可能經由一切除紫外射線固化不 需要的波長之濾器來拘限熱性歷史藉以減少熱量對於一起 出現的組件所造成之負面效應。 根據本發明的另一態樣，提供藉由上述用於製造一多 層配線裝置之方法所製造之一多層配線裝置，及—包括上 述經修改絕緣膜之多層配線裝置。亦可能經由切割紫外射 線固化不需要的波長來拘限熱性歷史藉以提供一具有較高 可靠度之多層配線裝置及改良良率。 藉由本發明的這些多層配線裝置態樣，可能獲得一可 防止裝置回應速度的延遲及其裝置可靠度降低之多層配線 裝置。 藉由本發明，可能獲得一低介電常數絕緣膜，其具有 高膜強度且可防止介電常數由於濕氣吸收而增加。藉此， 可能降低一多層配線裝置的多層配線製程中的配線線之間 所產生的寄生電容，及防止由諸如1(：及1^1等高度整合的半 導體裝置所代表之多層配線裝置中由於寄生電容増加所導 致之可靠度降低及裝置回應速度的延遲。本發明對於需要 1362702 第96128864號專利申請案說明書修正本修正日期:1〇〇年7月19日 較高回應速度的電路板等特別有用。 圖式簡單說明 第1至8圖各為製程期間之一多層配線裝置的示意橫剖 視圖’藉以說明本發明的範例及比較範例； 5 第9圖為一常用矽化合物的一多孔絕緣膜之紫外吸收 頻譜； 第10圖為一示範性FT-IR頻譜：及 第11圖為一高壓力汞燈(UVL-7000H4-N，潮電氣公司 (Ushio electric Inc.))的發射頻譜。 10 【實施方式】 較佳實施例之詳細說明 下文中，將利用圖式、表格、公式、範例等來說明本 發明的實施例。圖式、表格、公式、範例等及說明係用來 示範本發明，而未限制本發明的範圍。當然其他實施例可 15位於本發明的範疇中，只要其符合本發明的主旨即可。 當在一多層配線裝置中製造一包括一具有Si-CH3鍵及 Si-OH鍵的材料之絕緣膜時，絕緣膜常藉由輻照諸如紫外射 線等主動能量射線而被修改及固化。然而，發生了由於 Si-CH3的Si-C鍵被主動能量射線輻射切斷而產生Si_〇H鍵 20之問題，造成抗濕性減小及絕緣膜的介電常數增大。亦具 有基材溫度被諸如紫外射線等主動能量射線的輕照所增大 之其他問題，故熱性歷史將造成LSI的良率及可靠度減低， 依據所經歷溫度而定。 調查結果發現，由於紫外射線輻照之緣故，在紫外射 12 1362702 第96128864號專利申請案說明書修正本修正日期:丨〇〇年7月丨9日 線中’具有提供一藉由X射線光電子頻譜術使絕緣膜的C濃 度減小率不大於30%、且選自由絕緣膜中之C-H鍵、0-H鍵 及Si-OH的Si-〇鍵所組成的群組之一或多個鍵的減小率不 小於10%之性質之波長範圍；可能對於一絕緣膜提供一高 5強度同時維持其低介電常數，並當利用此等波長範圍時維 持抗濕性；且利用一對紫外射線輻照具有一特定性質之濾 器藉以實現這些波長範圍、便利在低溫度達成高強度同時 拘限基材溫度升高將是有用的方式。亦可能實質地防止c 濃度減小（如稍後所說明，這視為代表實質地防止SiCH3之 10 Si-C鍵的切斷）’且在此同時，達成選自由c-Η鍵、0-H鍵及 Si-ΟΗ之Si-Ο鍵所組成的群組之一或多個鍵的切斷。此處， 實質地防止C濃度減小（亦即，實質地防止Si-C鍵的切斷)係 指一項使藉由X射線光電子頻譜術的C濃度減小率不大於 15%之事實。 15 當使用此一波長範圍或一濾器時能夠使一絕緣膜具有 高強度同時維持低介電常數、或維持其抗濕性之理由係視 為在於：藉由X射線光電子頻譜術的C濃度減小代表Si-CH3 的Si-C鍵之減小，且如果Si-CH3的Si-C鍵之減小受到抑制， 由於產生Si-OH鍵可能抑制其吸濕性質的增加’且將能夠藉 20 由從CH3取出氫增加交聯（固化)之機會，導致高的膜強度。
若發生C-Η鍵、0-H鍵及Si-ΟΗ的Si-Ο鍵之切斷’其亦可能 增加交聯的機會而導致膜強度增高。尚且，Si-OH的0-H鍵 及Si-O鍵之切斷可能增加抗濕性。易言之，務必優先於 Si-CH3的Si-C鍵之切斷產生選自由C-Η鍵、0-H鍵及Si-OH 13 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月]9臼 之Si-Ο鍵的群組之一或多個鍵之切斷。 易巨之，根據本發明的第一態樣，提供一用於製造一 多層配線裝置之方法，包含形成一包括一具有siCH3鍵及 Si-OH鍵的材料之絕緣膜，及經由一濾器以紫外射線來輻照 5絕緣膜藉以修改絕緣膜，其中：由於紫外射線輻照之緣故， 使用一提供藉由X射線光電子頻譜術使絕緣膜的C濃度減 小率不大於30%、且絕緣膜申選自由c-h鍵、0-H鍵及Si-〇n 之Si-0鍵所組成的群組之一或多個鍵的減小率不小於1〇〇/。 之性貝之慮器來作為濾器。較佳地，C濃度的減小率不大於 10 15%，或選自由c-Η鍵、〇-H鍵及Si-OH之Si-O鍵所組成的群 組之一或多個鍵的減小率不小於2〇%。更佳滿足兩條件。 為此’可能獲得一低介電常數絕緣膜，其具有高膜強 度且可防止介電常數由於濕氣吸收而增大。當使用此絕緣 膜，可能降低一多層配線裝置中位於配線線之間所產生的 15寄生電容，並防止由於寄生電容增加所致之可靠度降低及 裝置回應速度的延遲。因此，一使用此絕緣膜之多層配線 裝置將能夠回應於較高回應速度的需求。 可以下列方式來決定，由於紫外射線輻照之緣故，一 濾器是否可提供一使X射線光電子頻譜術所決定的C濃度 20 的減小率不大於一特定值之性質、及/或一使選自由C-H 鍵、0-H鍵及Si-OH之Si-Ο鍵所組成的群組之一或多個鍵的 減小率小於一特定值之性質。 首先，利用XPS(X射線光電子頻譜術）來決定C濃度(碳 濃度，原子％)的時間變化。C濃度的變化在此例中可任意 14 第96128864號專利申請案說明書修正本修正日期丨〇〇年7月丨9日 地決定。其可藉由獲得與具體濃度值之一關係來決定。並 且’因為其為相對值，時常適合經由頻譜的峰值高度頻 面積或可用來料純的其他触好以決定。 類似地決定出選自由C-H鍵、0-H鍵及Si_0H之Si_〇鍵 5所組成的群組之-或多個鍵的減小率。在此例中對於測量 方法亦無特別限制，而可採用任何已知方法。可施用 FTIR(傅立葉轉換紅外線頻譜術）、、及FUR與的 、’且η。此處凊注意可採用與實際施用者相同條件_製備之 絕緣膜來作為身為測量用物件之絕緣膜。亦可採用在模擬 10 =際所施用條件的條件中製備之該等絕緣膜來作為身為測 量用物件之絕緣膜。 鍵的減小率在此例中可由具體濃度值決定。並且，因 為其為相對值’常適合經由頻譜的峰值高度、頻譜的面積 或可用來作為指標的其他類似值予以決定。 15 下文指示出使用FTJR及XPS之一分析範例。在此例 中，可能首先經由XPS來測量C濃度變化藉以觀察已被截斷 之S1-CH3鍵的Si-c鍵。這利用了下列事實：當si_CH3鍵中的
Si-C鍵被截斷時，因為c未停留在膜内側而排出膜外故使匸 濃度減低。 •° 譬如，若紫外射線輻照之前的8原子％數值導致一特定 輻照時間期間之後的6原子％數值，（8_6)/8=〇 25，亦即，減 小率為13%。 ， 接著，在紫外輻射的一特定時間之前與之後計算打^讯 所獲得的Si-CH3峰值強烈度(位於丨，276 cm-i附近)對於膜厚 15 1362702 第96128864唬專利申請案說明書修正本修正日期:ι〇〇年7月π日 度(nm)之比值。然後，藉由比較該等數值，可能決定出經 由紫外輻射在膜中減少多少Si-CH3鍵。 譬如’假設Si-CH3鍵的峰值強烈度(位於1 276 cm-,附近) 對於厚度(nm)之比值在紫外輻射之前係為85(/mm)且在紫 5外輻射的一特定時間之後為50(/mm)，減小率為 (85-50)=0.4，或減小率為4〇〇/0。
Si-CH3鍵的減少係包括si-C鍵及C-H鍵之減少。因此， C-H鍵的減小率係計算成為4〇_丨3=27%。 若利用此方式找出一滿足根據本發明的要件之輻照時 〇間’其導致提供了滿足根據本發明的要件之紫外射線。若 分輕照時間範圍滿足了根據本發明的要件，可能依需要 選擇一適當時間。 理想上，由於紫外射線輻照之緣故，已穿過一濾器之 紫外射線具有一或多個峰值，其具有使得藉由X射線光電子 15頻譜術之絕緣膜的C濃度減小率不大於30%、且絕緣膜中選 自由C-H鍵、0-Η鍵及Si-OH之Si-Ο鍵所組成的群組之一或 多個鍵的減小率不小於10%之性質。易言之，已經發現， 由於紫外射線輻照之緣故，紫外射線中，具有複數個峰值， 其具有使藉由X射線光電子頻譜術的C濃度減小率不大於 20 30%、且選自由C-H鍵、0-H鍵及Si-OH之Si-Ο鍵所組成的群 多且之一或多個鍵的減小率不小於10%之性質。確切言之， 具有位於220、260、280、及300 nm附近之峰值。較佳利用 此一峰值，或選擇一濾器以利用此一峰值。 尚且，本發明的調查過程中，發現相關絕緣膜之接觸 16 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19日 角係減小。這亦可能由於Si-CH3的Si-C鍵減小所致。因此， 上述條件t，本發明的第二態樣採用一“絕緣膜之接觸角的 減小率不大於8%’’之條件而非“藉由X射線光電子頻譜術之 C濃度減小不大於30%”之條件。同理可適用於紫外射線峰 5值β在此例中，對應於“藉由X射線光電子頻譜術之C濃度 減小不大於15 % ”的上述條件之條件係為“絕緣層之接觸角 的減小率不大於5°/〇”。用於測量一絕緣膜的接觸角之方法可 選自任何已知的方法。 根據本發明的第三態樣，已發現藉由形成一包括一具 10有Si-CH3鍵及Si-OH鍵的材料之絕緣膜、及以紫外射線來輻 照絕緣膜以修改絕緣膜藉以在絕緣膜中形成si_CH2_CH2_Si 鍵及Si-CHrSi鍵所形成之一經修改絕緣膜係可用來作為一 具有高膜強度且可防止介電常數由於濕氣吸收而增大之低 介電常數絕緣膜。 15 這係被視為由於Si-CH3的Si-C鍵未被大幅截斷、及變成
Si-CH2-CH2-Si鍵及/或Si-CH2-Si鍵、且Si-OH的Si-〇鍵截斷 成Si-CH^rCHz-Si鍵及/或Si_CH2-Si鍵之緣故在維持低介電 常數的同時使抗濕性及膜強度增大之事實所致。並且，在 使用如上述的濾器之案例中，實際地辨識aSi_CH2_CH2_si 20鍵及Si-CH；j-Si鍵形成於絕緣膜中。 本發明的此態樣中，較佳藉由選擇使用之紫外射線的 類型來達成一所想要的效應。亦可有效使用一濾器。濾器 亦可適當地選自用於紫外射線之濾器。
Si-CHyCH^Si鍵及Si-CH2-Si鍵亦可由FT-IR所偵測。第 17 1362702 第96128864號專利申請案說明書修正本修正日期:丨〇0年7月19曰 10圖的FT-IR頻譜顯示出以-CH2·為基礎的峰值出現於接近 2850 cm·1及2925 cm1至紫外射線輻照處，可從其確認 Si-CHs-CHz-Si鍵及Si-CH；rSi鍵形成於絕緣膜中。亦可採用 諸如XPS等其他方法以供測量。若si-CH2-CH2-Si鍵及 5 Si-CHySi鍵藉由此一分析方法所偵測’可能決定出形成了 Si-CH2-CH2-Si 鍵及 / 或 Si-CH2-Si 鍵。 亦較佳合併第一或第二態樣與第三態樣，或合併第 一、第二及第三態樣。任何案例中，亦較佳藉由形成Si_〇_si 鍵來獲得上述經修改絕緣膜，因為其基於上述理由有助於 10 膜強度及增大抗濕性。Si-0-Si鍵亦可被FT-IR彳貞測。亦可採 用諸如XPS等其他方法。 認為Si-CHs-CHrSi、Si-CHySi及Si-0-Si鍵之鍵形成係 如下式般地繼續進行。 2Si-CH3->Si-CH2-CH2-Si+H2 15 Si-CH3+Si-OH^Si-CH2-Si+H2〇 2Si-0H+Si-0-Si+H20 根據本發明的一經修改絕緣膜係代表一已受到一藉由 紫外射線作修改的處理之絕緣膜。易言之，根據本發明的 L改係代表一藉由紫外射線之處理。任何絕緣膜皆可被包 括在此絕緣膜的範疇中，只要其不牴觸本發明的主旨即 可。一特定範例中，可列舉一絕緣膜 絕緣層、一間層 犋、一間層絕緣膜、一間層絕緣層、一蓋層、一蝕刻阻止 骐、及類似物。根據本發明之經修改的絕緣膜有時亦可能 具有絕緣功能外之部分功能，諸如一防止配線金屬等移徙 18 丄观702 第迎_號專利申請案說明書修正本修正日期·年7月19日 改一闕阻止器等功能。根據本發明之複數個經修 、’緣膜可裝設在一多層配線裝置中。 ^據本發_絕緣膜可從—起始材卿成其係為包 ^紫外射線輻照之前含有S1_CH3鍵及Si侦鍵的材料 之任思選用的絕緣膜。 10 具有Si-CH3鍵及Si_〇H鍵之材料並無特別限制，且可選 二已知材料。一般而言，稱為石夕型絕緣膜者被歸在此 =中。對於包含多少具有Si_CH3鍵及_鍵之材料並益 =。可實際以是否藉由進行本發明達成所想要結果 絲礎來選擇-適當材料。可由任何方法來確認一材料中 疋否存在Si-CH3鍵及Si_0H鍵。FT_IR為一範例。 此-絕緣膜通常具有位於膜内側w藉由 15 妨法戶《成之摻碳的叫膜、將一可熱分解化合物添加 至-摻碳叫麟形叙具有孔_多孔摻碳吨膜0 旋塗方法_叙纽^商_、及麵乡孔膜 特定範例。從控制孔隙及密度的觀點來看，偏好^為 方法所形成之多孔矽石型材料膜。 疋塗 20 此旋塗方法所形成之多孔石夕石型材料的範例係為將〜 可熱分解有機化合物或類似物添加至_聚合物， 以形成小孔隙所形成者，該聚合物已由譬如下列的水= 縮形成：吨氧基魏、三缝基頻、甲基三院t 烧、乙基球氧基魏、丙基三絲基魏、苯基三二夕 f矽烷、乙烯基三烷氧基矽烷、烯丙基三烷氧基矽= 水甘油三料基魏、才元氧基魏、二甲基二烧氧基: 19 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19日 烷、二乙基二烷氧基矽烷、二丙基二烷氧基矽烷、二苯基 二烷氧基矽烷、二乙烯基二烷氧基矽烷、二烯丙基二烷氧 基矽烷、二縮水甘油烷氧基矽烷、苯基甲基二烷氧基矽烷、 苯基乙基二烷氧基矽烷、苯基丙基三烷氧基矽烷、苯基乙 5 烯基二烷氧基矽烷、苯基烯丙基二烷氧基矽烷、苯基縮水 甘油二烷氧基矽烷、甲基乙烯基二烷氧基矽烷、乙基乙烯 基二烷氧基矽烷、苯基乙烯基二烷氧基矽烷等。更佳係為 利用一形成有一四級烷基胺之叢集形多孔矽石型前驅物所 獲得者。因為其具有小且均勻的孔隙尺寸之孔隙。 10 根據本發明的紫外射線並無限制，只要不違反本發明 的主要概念即可。根據本發明的濾器亦無限制。然而，來 自一常見矽化合物之多孔絕緣膜具有不長於320 nm的一吸 收波長範圍’紫外射線務必具有不長於320 nm的一波長範 圍。這是因為將藉由X射線光電子頻譜術的C濃度減小率抑 15 制至不大於特定值的數值、且使得不小於一特定值之選自 由C-H鍵、〇_h鍵及Si_0H之Si-Ο鍵所組成的群組之一或多 個鍵的減小率變得較大之效應所致。Si-CH2-CH2-Si鍵及
Si-CHySi鍵之形成的特定性亦變大。可能利用一濾器來達 成此條件。 20 可能出現位於超過320 nm波長範圍之紫外射線。然 而，射線時常較佳為較小量，因為其導致紫外射線輻照之 物件不必要地加熱。可藉由不長於320 nm的波長範圍中之 1外射線的累積照射強烈度對於不短於320 nm的波長範圍 中之紫外射線的累積照射強烈度之比值來瞭解不長於320 20 1362702 第96128864號專利申請案說明書修正本修正曰期:1〇〇年7月丨9日 nm的波長範圍中之紫外射線量與超過32〇 ηιη的波長範園 中之紫外射線量之比較。請注意在表示紫外射線之累積照 射強烈度的計算中採用“不短於320 nm”。如此可能以具體 數字來決定紫外射線的累積照射強烈度，且為此，該定義 5不牴觸“不長於WO nm的波長範圍中之紫外射線量與超過 320 nm的波長範圍中之紫外射線量之比較，，之精神。不短於 320 nm的較長波長範圍中之累積照射強烈度較佳不大於不 長於320 nm的波長範圍中之累積照射強烈度的136%。可合 併使用複數個據器。因為如第9圖的紫外射線頻譜所示之一 10包括具有Si-CH3及Si-OH鍵的材料之絕緣膜具有不長於320 nm的紫外吸收頻帶，紫外射線較佳具有不長於32〇nm的範 圍中之至少一峰值。可經由實驗等適當地決定出諸如紫外 射線的強烈度及輻照時間等其他條件。因為C濃度的減小率 及C-H鍵、0-H鍵及Si-OH之Si-Ο鍵的減小率可依據這些條 15件而變，當採用;慮器及备'外射線時務必亦調查這些條件。 較佳在真空中或-降低壓力下進行紫外射線輕照。處 理期間，可導入諸如氮、氦、氬或類似物等非活性氣體以 控制壓力及/或用於修改。亦較佳在紫外射線輕照期間以位 於50至470t範圍中之-溫度進行-熱處理。這是因為促進 20絕緣膜的固化所致，而利於膜強度的増高，且當出現一基 底絕緣膜時’可增強絕緣膜與基底絕緣膜之二黏著。； 佳以300至400°C的範圍中之一溫度進行熱處理。 可以一恆定溫度進行熱處理。复亦 丹亦可以溫度的逐漸或 階狀變化進行。偏好溫度的逐漸或階狀變化，因為其可利 21 1362702 第類_號專獅請案說嘯修正本修正曰期划”月i9日 於間層絕緣膜交聯同時使孔隙尺寸維持均勻。可在紫外射 線韓照之前及/或之後進行熱處理。亦可進行無熱處理之紫 外射線輻照。 此外’可與紫外射線輕照或與紫外射線輻照及熱處理 一起進行EB(電子束）輻照與電漿輻照的至少一者。可達成 諸如較短處理時間等效果。EB輻照及或電漿輻照的時程可 與紫外射線輻照及/或熱處理的時程重合、或不重人。 10 15 只要滿足本發明的態樣之要件，紫外射線不需直接地 輻照於根據本發明的絕緣膜上。當另一絕緣膜進—步形成 於根據本發明的一絕緣膜上時可能發生此狀況。這是因為 只要此“另一絕緣膜”為紫外射線透明性即滿足對於本發明 的態樣之要件。此方式，可增強絕緣膜之間的黏著， 且可達成諸如將多重步驟(諸如加熱步驟）合併成單—步驟 所實現者等簡化的步驟。此外’其在部分案例中將有利於 本發明的態樣之要件。這視為藉由或許當作渡㈣之“另二 絕緣膜’’所造成。除了紫外射線透明性外對於“另—絕緣膜” 所使用的㈣並無特別關。此處，請注意上文描述的 “紫外射線透明性”用語係指若只要出現經透射的 綠 20 則滿足該條件，而未必透射所有紫外射線。亦不需透射L 特定波長範圍中之實質所有的紫外射線。 、一 若利用此“另—絕緣膜，，，較佳在根據本發明的 膜形成之後遵循-熱處理來形成“另—絕緣膜，、更確切二 之較佳S使紅外頻譜術所測量的交聯率不小於 條件下形成熱處理4適當地選擇溫度範圍。-般而言。之 22 1362702 第96128864號專利輔案說明書修正本修正日期測年7月丨9日 較佳採用50至450。〇此熱處理可稱為預供烤以使其與上述 熱處理作區分。進行預烘烤以當利用類似方式來施加或處 理另一絕緣膜”時防止根據本發明的絕緣膜產生溶解。小 於10%的交聯率可能溶解根據本發明的絕緣膜。並無特別 5上限，但當高於90%時，絕緣膜上傾向於產生裂痕。“另一 絕緣膜，，亦可能在紫外射線輻照之前受到熱處理。 依此獲得的-經修改絕緣膜可具有高的強度同時維持 —低的介電常數，且亦維持其抗濕性。亦可能藉由經過— 切割紫外射線固化所不需要的波長之遽器來拘限熱性 1〇藉以降低熱量對於-起出現的組件所造成之負面效應。可 能將經修改的絕緣膜及用於製造上述經修改的絕緣膜之方 法整合在-用於製造-多層配線裝置之方法中。藉由1 此獲得的多層配線裝置，可能防止由於多層配線形成製程 之過私發生的寄生電容増加所致之可靠度降低及裝置回鹿 速度的延遲此,層配線裝置對於電路板等特別有用， 因其需要加快回應速度。除了將上述經修改絕緣膜及用於 製造上述經修改絕緣膜之方法整合在該方法中外，對於用 於製造此多層配線裝置之方法並無特別限制。 、 [範例] 20 參考本發明的範例1至Π及比較範例1至6以及第⑷ 圖作出下文說明。如下進行紫外射線的固化及評價。 (紫外射線的評價） 使用如I有第11圖所示的光發射頻譜之高壓力泉# (UVL-7000H4-N^ ^ , (Ushi〇 electric Inc)) ^ ^ ^ 23 1362702 第96128864號專利申請案說明書修正本修正日期:丨〇〇年7月19日 線作固化。以一能譜放射照射計(USR-40D，潮電氣公司 (Ushio electric Inc·))來測量紫外射線的照射強烈度及頻譜 分佈。 (紫外射線頻譜） 5 以一真空紫外頻譜計（SGV-157，島津公司（Shimadzu
Corporation))來測量180至350 nm的範圍中之絕緣膜的紫外 射線頻譜藉以決定如第9圖所示的一絕緣膜之紫外射線頻 譜，該膜已形成於一石英基材上。 (特定介電常數） · 10 利用一電阻加熱型真空沉積裝置(VPC-1100，ULVAC) 將一具有1 mm直徑的金電極形成於一間層絕緣膜上。利用 一 LCR計(HP-4284A，HP)經由電容測量來計算特定介電常 數。 (有效特定介電常數） 15 一圖案形成於一 si基材上之後，利用LCR計 (HP-4284A，HP)經由電容測量來計算有效特定介電常數。 (膜強度） · 以一奈米刻壓器（奈米儀器公司（Nan〇instruments Corporation))來測量膜強度。 20 (Si-CH3吸收強烈度/膜厚度[/mm]) 以一紅外頻譜計{Nippo bunko(日本分光公司（JASC〇 Corporation))，JIR-100}經由透射頻譜的剛量來測量各鍵的 峰值強烈度’且藉由取得峰值強烈度對於樣本膜厚度(mm) 的比值來量化既有鍵量之比值。 24 1362702 第96128864號專利申請案說明書修正本修正日期:1〇〇年7月丨9日 (一膜中之C濃度[原子 以一 X射線光電子分析器（AXIS-His，克雷多斯分析公 司（KRATOS ANALYTICAL Ltd.))來測量一膜中的C濃度。 (接觸角） 5 以一全自動接觸角計（CA-W150，協和介面科技公司 (Kyowa InterFACE Science Co·, Ltd.))來測量水的接觸角。 [範例1至7及比較範例1至6] 首先’藉由LOCOS(矽局部氧化）方法將一元件分離膜 12形成於一半導體基材1〇上，如第1圖所示。一元件分域14 10 係由元件分離膜12所界定。使用一矽基材作為半導體基材 10 ° 接著，一閘極電極18形成於元件分域14上方且其間具 有一絕緣膜16。然後，一側壁絕緣膜20形成於閘極電極18 之側上。接著，藉由以側壁絕緣膜20及閘極電極18作為罩 15 幕將摻雜物雜質導入半導體基材10内使得一源極/汲極擴 散層22在閘極電極18兩側上形成於一半導體基材10中。利 用此方式形成一具有閘極電極18及源極/汲極擴散層22之 電晶體24 {請見第1 (a)圖}。 接著，一由氧化矽膜製成的間層絕緣膜26藉由CVD形 2〇 成於整個表面上方。 接著，一具有50 nm膜厚度之阻止膜28形成於間層絕緣 膜26上。使用一由電漿CVD方法形成之SiN膜作為阻止膜28 的一材料。在稍後所述步驟中利用一鎢膜34或類似物的 CMP方法之拋光中，阻止膜28係作為阻止器。當稍後所述 25 1362702 第96128864號專利申請案說明書修正本修正曰期:丨〇〇年7月19日 步驟中將溝槽46形成於一間層絕緣膜38中時，阻止膜28亦 作為一蝕刻阻止器》 接著’藉由施加光微影術來形成一接觸孔3〇以抵達源 極/汲極擴散層22{請見第1(1))圖}。 5 接著，一具有50 nm膜厚度由TiN膜製成以形成一黏著 層32之層係藉由濺鍍形成於整個表面上方。請注意黏著層 32係為一用以確保導體插塞與其底層之間黏著之層，其將 於稍後描述》 接著’ 一具有1 μπι膜厚度由鎢製成以形成導體插塞34 1〇之層藉由CVD形成於整個表面上方。 接著’用以形成黏著層32及導體插塞34之層係由CMP 拋光直到阻止膜28表面被曝露為止。利用此方式，黏著層 32所圍繞的導體插塞34係形成為嵌入接觸孔中{請見第丨(c) 圖}。 15 接著’ 一具有30 nm膜厚度之間層絕緣膜36(3丨02製）由 CVD形成，如第2(a)圖所示。 接著’ 一由多孔矽石（多孔矽石819C)製成的間層絕緣 膜38形成於整個表面上方，如第2(a)圖所示。間層絕緣膜％ 的膜厚度製成為160 nm。藉由FT-IR來癌認間層絕緣膜38中 20之&-™3鍵及Si-OH鍵之出現。範例1至7中，間層絕緣膜38 為根據本發明之一絕緣膜的一範例。 接著’間層絕緣膜38在表1及2的條件下以紫外射線輜 照來進行紫外射線固化。基材溫度在固化期間維持M4〇(rc 的一恆定值。 26 1362702 第96128864號專利申請案說明書修正本修正日期焉年7月i9日 接著，一具有30 nm膜厚度之間層絕緣膜4〇 (Si〇2製成) 由CVD形成，如第2(b)圖所示。 接著，一光阻膜42藉由一旋塗方法形成於整個表面上 方。 5 接著，一圖案的開口44藉由光微影術形成於光阻膜42 中。形成開口44以形成對於一第一層之配線線（第一層配線 線)5〇。形成開口 44以使配線線寬度為1〇()nm，且兩配線線 之間的空間為100 nm。 間層膜40、38及36受到蝕刻，以光阻膜42作為一罩幕 10 {請見第3〇)圖}。對於蝕刻採用以一 cf4氣體及chf3氣體作 為原料所形成之一氟電漿。阻止膜28在蝕刻期間作為一蝕 刻阻止器。利用此方式，用於嵌入配線線之溝槽（溝道)46 係形成於間層絕緣膜40、38及36中。導體插塞34的上表面 曝露於溝槽46中。其後，光阻膜42被剝下。 15 接著’ 一具有10 nm膜厚度由TaN製成以形成一障壁膜 之層（未圖示）係由一濺鍍方法形成於整個表面上方。形成障 壁膜以防止Cu在配線線中擴散至絕緣膜内如稍後所述。接 著’ 一具有lOnm膜厚度以形成一籽膜之銅製的層（未圖示） 係由一漱鑛方法形成於整個表面上方。形成籽膜以在形成 20 一層之過程中作為一電極以藉由一電鍍方法來形成Cu製之 配線線。利用此方式’形成一由障壁膜及一用以形成籽膜 的層所組成之層疊膜48。 接著’由一電鍍方法形成一具有60〇nm膜厚度之Cu層 (用於形成配線線5〇之層）。 27 1362702 第96腦64號專利申請案說明書修正本修正日期:1〇〇年7月19日 接著，上述Cu層及層疊膜48受到cMp拋光直到絕緣膜 的表面被曝露為止。利用此方式，Cu製的配線線5〇係在被 層疊膜48圍繞時嵌入溝槽中。用以製造配線線5〇之此製程 稱為單鑲嵌方法。 5 接著’ 一具有30 nm膜厚度之間層絕緣膜52係由CVD形 成，如第3(b)圖所示。 接著，一多孔間層絕緣膜54形成於整個表面上方，如 第4(a)圖所示。多孔間層絕緣膜54之材料及製造方法與上述 多孔間層絕緣膜38者相同。使多孔間層絕緣膜54的膜厚度 1〇成為180 nm。藉由FT-IR來確認間層絕緣膜54中的Si-CH3鍵 及Si-OH鍵之出現。範例丨至7中，間層絕緣膜54亦為根據本 發明之一絕緣膜的一範例。 接著，間層絕緣膜54在表1及2的條件下以紫外射線輻 照以進行紫外射線固化。基材溫度在固化期間維持k4〇〇£>c 15 的一恆定值。 接著，藉由CVD形成一具有30 nm膜厚度之間層絕緣膜 56，如第4(b)圖所示。 接著，一多孔間層絕緣膜58如第5(a)圖所示形成。用於 多孔間層絕緣膜58之材料及製造方法係與上述多孔間層絕 20緣膜38者相同。使間層絕緣膜58的膜厚度成為16〇 範 例1至7中’間層絕緣膜58亦為根據本發明之一絕緣膜的一 範例。 接著’間層絕緣膜58係在表1及2的條件下以紫外射線 輻照來進行紫外射線固化。基材溫度在固化期間維持於一 28 1362702 • 第96128864號專利申請案說明書修正本修正日期,年7月19日 怪定值。 - 接著，一具有30 nm膜厚度之間層絕緣膜60(SiO2製）由 • · CVD形成，如第5(b)圖所示。 接著’一光阻膜62由一旋塗方法形成於整個表面上方。 5 接著，開口64由光微影術形成於光阻膜62中，如第6 圖所示。形成開口 64來形成接觸孔66以抵達配線線5〇。 接著，間層絕緣膜60、58、56、54及52受到蝕刻，以 光阻膜62作為一罩幕。採用以一〇?4氣體及(^111?3氣體作為 ® 原料所形成之一氟電漿以供蝕刻。可能藉由適當地改變蝕 1〇刻氣體的組成比、蝕刻期間的壓力等來進行間層絕緣膜 * 60、58、56、54及52的蝕刻。利用此方式，形成用於抵達 - 配線線50之接觸孔66。其後，光阻膜62被剝下。 接著，一光阻膜68由一旋塗方法形成於整個表面上方。 接著，開口 70由光微影術形成於光阻膜68中，如第7 15圖所示。形成開口 70以形成一用於配線線（第二層配線 線)76a之第二層。 鲁 接著，間層絕緣膜60、58、及56受到餘刻，以光阻膜 68作為一罩幕。採用以一CF4氣體及CHF3氣體作為原料所 形成之一氟電漿以供钱刻。利用此方式，形成溝槽72以將 20 配線線76a嵌入間層絕緣膜60、58、及56中。溝槽72處於一 連接至接觸孔66之狀態。 接著，一具有10 nm膜厚度以形成一障壁膜之由TaN製 成的層（未圖示)係藉由一濺鍍方法形成於整個表面上方。形 成障壁膜以防止Cu在配線線76a及導體插塞76b中之擴散， 29 1362702 第96128864號專利申請案說明書修正本修正日期:1〇〇年7月19日 其將於稍後描述。接著，一具有10 nm膜厚度以形成一籽膜 之Cu製的層（未圖示）係由一濺鍍方法形成於整個表面上 方。形成籽膜以在形成一Cu製的層以由一電鍍方法形成配 線線76a及導體插塞76b之過程中作為一電極。利用此方 5式’形成一由障壁膜及一用於形成籽膜的層所組成之層疊 膜74。 接著，藉由一電鍍方法形成一具有1400 nm膜厚度之 Cu膜76。 接著’ Cu膜76及層疊膜74受到CMP拋光直到間層絕緣 10膜60的表面被曝露為止。利用此方式，cu製的導體插塞76 嵌入接觸孔66中，且在此同時，Cu製的配線線76a嵌入溝槽 72中。導體插塞76b及配線線76a—體地形成。一起形成導 體插塞76b及配線線76a之此製程係稱為雙鑲嵌方法。 接著，一具有30nm膜厚度之間層絕緣膜78(si〇2製造） 15由CVD形成’如第8圖所示。 其後，藉由適當地重覆類似上述的步驟，形成了第三 層配線線（第三金屬配線線)(未圖示）。 利用此方式形成之半導體裝置，形成配線線及導體插 塞以電性串聯式連接_〇,〇_導體插塞，藉以決定生產 2〇良率。對於範例1至7之良率係為從94.7至96.1%。所計算之 兩配線線之間的有效特定介電常數為從2 6至2 7。 相對地，對於比較範例㈤之良率為從51」至％ 1%。 所計算之兩配線線之_特定介電常數為從2.7至3.2。 此處請注意有效特定介電常數係為連同多孔間層絕緣 30 1362702 第96128864號專利申請案說明書修正本修正曰期:100年7月19曰 膜在一亦沿配線線周圍出現其他絕緣膜之狀態中所決定之 一整體半導體裝置的一特定介電常數。因為在測量期間不 只具有低介電常數的多孔間層絕緣膜且亦包括具有相對較 高特定介電常數的絕緣膜出現於配線線周圍，有效特定介 5 電常數大於一多孔間層絕緣膜之特定介電常數。 表1中，採用藉由使紫外射線穿過適當濾器所獲得之具 有各別柱中所示的波長峰值者，來作為供使用之紫外射 線。半導體裝置製造的過程中所進行之實驗中或分開地進 行之模型模擬實驗中利用FT-IR、XPS等確認了範例1至7滿 10 足本發明的第一至第三態樣之要件，且其具有形成於絕緣 膜中的Si-0-Si鍵，而且比較範例1至6未滿足本發明的第一 至第三態樣之要件。 結果顯示於表1及2中。請瞭解在範例中，C濃度為小變 化，而Si-CH3吸收強烈度/膜厚度為大變化，且回應於這些 15 結果，膜強度、特定介電常數及有效特定介電常數具有良 好結果。亦瞭解相對地，在比較範例1至3中，C濃度為大變 化，且回應於此結果，特定介電常數及有效特定介電常數 相較於範例中者係為不良結果；且在比較範例4及5中，雖 然C濃度為小變化，Si-CH3吸收強烈度/膜厚度亦為小變 20 化，且回應於這些結果，其具有較差的膜強度，即便特定 介電常數及有效特定介電常數的結果與範例者處於相同位 準亦然。 比較範例1至3中，C濃度相較於Si-CH3吸收強烈度/膜 厚度而言具有較大變化。認為這是因為C濃度的變化及 31 1362702 第961腦號專利申請案說明書修正本修正曰期·年7月19曰 Si-CH3吸收強烈度/膜厚度的變化並未總是反映真實變化所 致。易言之’認為當本發明中提到C濃度減小率及選自ώ OH鍵、0-Η鍵及Si_〇H之㈣鍵所組成的群組之一或多個 鍵的減小率時，若採用本發明中所揭露的組合則可能獲得 5 一具有高膜強度且可防止介電常數由於濕氣吸收而増大之 低介電常數絕_，即便真實變化可能無法如比較範州至 3的案例中所代表時亦然。 請注意表1及2中的特定介電常數係為半導體裝置製造 期間所決定者。表1及2中的膜強度亦在半導體裝置的製㊄ · H)期間決定。-半導體裂置具有三個根據本範例或用於比較 之絕緣膜。由於材料、紫外射線輕照條件、及加熱條件相 . 同八對於、邑緣膜38進行特定介電常數及膜強度之測量。 比較範例6未使用紫外射線触且因此未使隸何濾器。目 此可如同根據本發明的紫外射線輪照之前般地取得C濃度 15及Si-CH3吸收強烈度/膜厚度的數值。 尚且為了看見紫外射線的累積照射強烈度之效應， 在表3及4所列條件下進行實驗。紫外射線輪照係由不短於 籲 3 0 m的較長波長範圍中之一累積照射強烈度對於不長於 320 nm的波長㈣中之累積照射強烈度之比值所界定，如 20表3所示’其不同於表1的案例。 …、關於表3及4中所列項目之條件係與表1及2的案例者 相同利用FT-IR、XPC等經由半導體製造所進行的實驗或 λ開所進π的模型模擬實驗期間可確認對於範例8至】7滿 足根據本發明第-至第三態樣之要件，且si-〇_si鍵產生於 32 1362702 第96128864號專利申請案說明書修正本修正曰期:100年7月19日 絕緣膜中。 結果，範例8至13顯示94.7至96.1%的高良率以及良好 的特定介電常數如表3及4所示。然而，範例14至17顯示51.1 至71.1%的較低良率，但仍有好的特定介電常數。這顯示出 5 由於不短於320 nm的長波長範圍中之紫外射線所造成的熱 性歷史所致之一負面效應。 如上文所說明，本發明可提供一具有高膜強度且可防 止介電常數由於濕氣吸收而增大之低介電常數絕緣膜。亦 可能經由一切割紫外射線固化所不需要的波長之濾器藉由 10 拘限熱性歷史來提供一具有較高可靠度的多層配線裝置及 改良良率。本發明對於需要加快回應速度之電路板等特別 有用。 33 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19日 表1 UV波長 [nm] 累積強烈度 的比值(％)* 特定介電 常數 膜強度 [GPa] Si-CH3吸收 強烈度 [/mm] 範例1 220 13 2.4 16 50 範例2 260 43 2.3 16 52 範例3 280 52 2.3 16 54 範例4 300 55 2.3 15 53 範例5 340 68 2.3 15 55 範例6 360 73 2.3 14 60 範例7 370 86 2.3 14 68 比較範例1 170 0 2.8 19 46 比較範例2 180 0 2.8 18 46 比較範例3 190 0 2.8 16 47 比較範例4 390 115 2.3 10 75 比較範例5 400 128 2.3 10 76 比較範例6 無 - 2.3 10 85 *不短於320 nm的波長範圍中之紫外射線的累積照射強烈度對於 不長於320 nm的波長範圍中之紫外射線的累積照射強烈度之比值。 M2 一膜中的C濃度 [原子％] 一膜的接觸角 [°] 有效特定 介電常數 生產良率 範例1 7 98 2.7 94.7 範例2 7 98 2.6 96.1 範例3 8 98 2.7 96.1 範例4 8 98 2.7 94.7 範例5 8 98 2.7 94.7 範例6 8 98 2.6 96.1 範例7 8 98 2.7 96.1 比較範例1 2 61 3.2 51.1 比較範例2 3 63 3.2 57.6 比較範例3 3 63 3.1 57.6 比較範例4 8 98 2.7 96.1 比較範例5 8 98 2.7 96.1 比較範例6 8 98 2.6 94.7 34 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19日 表3 UV波長 [nm] 累積強烈度 的比值(％)* 特定介 電常數 膜強度 [GPa] Si-CH3吸收 強烈度[/mm] 範例8 220 13 2.4 16 50 範例9 260 22 2.3 15 50 範例10 260 43 2.3 16 52 範例11 260 66 2.3 16 51 範例12 260 135 2.3 15 52 範例13 300 24 2.3 15 53 範例14 260 141 2.3 16 51 範例15 260 185 2.3 15 50 範例16 260 204 2.3 15 54 範例17 400 334 2.3 10 76
*不短於320 nm的波長範圍中之紫外射線的累積照射強烈度對於 不長於320 nm的波長範圍中之紫外射線的累積照射強烈度之比值。
一膜中的C濃度 [原子％] 一膜的接觸角 [°] 有效特定 介電常數 生產良率 範例8 7 98 2.7 94.7 範例9 8 98 2.6 94.7 範例10 7 98 2.6 96.1 範例11 7 98 2.7 96.1 範例12 8 98 2.7 94.7 範例13 8 98 2.7 94.7 範例14 8 98 2.6 71.1 範例15 7 98 2.7 61.5 範例16 7 98 2.6 51.1 範例17 8 98 2.7 57.6 35 5 1362702 第96128864號專利申請案說明書修正本修正曰期:100年7月19日 【圖式簡單說明3 第1至8圖各為製程期間之一多層配線裝置的示意橫剖 視圖，藉以說明本發明的範例及比較範例； 第9圖為一常用矽化合物的一多孔絕緣膜之紫外吸收 5 頻譜； 第10圖為一示範性FT-IR頻譜；及 第11圖為一高壓力汞燈(UVL-7000H4-N，潮電氣公司 (Ushio electric Inc.))的發射頻譜。 【主要元件符號說明】 10...半導體基材 40...間層絕緣膜 12...元件分離膜 42...光阻膜 14...元件分域 44…開口 16...絕緣膜 46…溝槽 18...閘極電極 48...層疊膜 20...側壁絕緣膜 50...配線線 22...源極/汲極擴散層 52...間層絕緣膜 24...電晶體 54...間層絕緣膜 26...間層絕緣膜 56...間層絕緣膜 28...阻止膜 58...間層絕緣膜 30...接觸孔 60...間層絕緣膜 32...黏著層 62...光阻膜 34...導體插塞 64…開口 36...間層絕緣膜 66...接觸孔 38...間層絕緣膜 68...光阻膜 36 1362702 第96128864號專利申請案說明書修正本修正日期:丨〇丨年2月7日 70…開口 76a...配線線 72…溝槽 76b...導體插塞 74層疊膜 78...間層絕緣膜 76...Cu 膜
37

Claims (1)

1362702 5 第 96128864 號專利申 吶案申請專麵赚正本修正賺 十、申請專利範®: 月7日 1. 一種用於製造一半鐾 t等體裝置之方法，包含： $成包括—具有Si_CH3鍵及Si-GH鍵的材料之一絕 緣膜’及以紫外射線來触該絕緣膜，其令： 由於紫外射線㈣之緣故，藉由X射線光電子頻譜 術之m膜巾的⑶度減少速率不大於30%、且該絕
緣膜中選自由C’、0删及Si-OH之Si_0鍵所組成的 群組之-或”_減少速率科於㈣。 10 15 2. -種用於製造-半導體裝置之方法，包含： ^成包括-具有Si-CH3鍵及Si-〇H鍵的材料之-絕 緣膜，及以紫外射線來輕照該絕緣膜，其中： 由於1外射線㈣之緣故，該絕緣膜之接觸角的減 少速率不大於8%，且該絕緣財選自由、〇·η鍵 及Si-ΟΗ之Si.所組成_組之—或多個鍵的減少速 率不小於10%。
如申請專利範圍第i項之用於製造—半導體裝置之方 法，包含該財外麟來㈣該絕_係在—藉由該紫 外射線輻照在㈣緣膜中會產生si_CH2_CH2_si鍵及 20 Sl_CH2'_m ’使得自該絕緣膜形成-經修改的 絕緣膜。 4· -種用於製造一半導體裝置之方法，包含： $成包括-具有Si_CH3鰱及Si_QH鍵的材料之一絕 緣膜，及在一 藉由紫外射線輻照在該絕緣膜中會產生 38 1362702 第96128864號專利申請案申請專利範圍修正本修正日紙ι〇丨年2月7曰 Si-CHrCH2.Si鍵及Si_CH2_Si_狀況下，以紫外射線來 輻照該絕_以使得自該絕緣卿成_經修改的絕緣 臈。 ，. 5
15
20 5. 如申請專利範圍第4項之用於製造一半導體裝置之方 法，包含經由一濾器來輻照該紫外射線。 6. 如申請專利範圍第丨項之用於製造一半導體裝置之方 法’包含藉由該紫外射線輻照在該絕緣膜中形成si〇si 鍵。 7. 如申请專利範圍第1項之用於製造一半導體裝置之方 法，其中邊已穿過該濾器之紫外射線在不短於32〇 的 車乂長波長範圍中具有不大於不長於32〇 nm的波長範圍 中之累積照射強烈度的136%之一累積照射強烈度，且 忒紫外射線在不長於320 nm的範圍中具有至少一峰值。 8·如申請專利範圍第1項之用於製造一半導體裝置之方 去，包含在該紫外射線輻照期間以5〇至47〇。(：：範圍中的 一溫度進行熱處理。 9.如申凊專利範圍第1項之用於製造一半導體裝置之方 法，包含在可供紫外射線穿過以抵達該絕緣膜之另一絕 緣膜已形成於該絕緣膜上方之後進行該紫外射線輻照。 10’如申凊專利範圍第2項之用於製造一半導體裝置之方 法，包含在該絕緣膜中藉由該紫外射線輻照形成一 Si-0-Si 鍵。 U·如申晴專利範圍第2項之用於製造一半導體裝置之方 法’其中該已穿過該濾器的紫外射線在不短於32〇 nm的 39 丄观702 第96128864號專利申請案申請專利範圍修正本修正日期:101年2月7日 較長波長範圍中具有不大於不長於32〇 nm的波長範圍 中之累積照射強烈度的136%之一累積照射強烈度，且 該紫外射線在不長於320 nm的範圍中具有至少一峰值。 U.如申請專利範圍第2項之用於製造一半導體裝置之方 法’包含在該紫外射線輻照期間以5〇至47〇〇c範圍中的 一溫度進行熱處理。 13·如申請專利範圍第2項之用於製造一半導體裝置之方 法，包含在可供紫外射線穿過以抵達該絕緣膜之另一絕 緣膜形成於該絕緣膜上方之後進行該紫外射線輻照。 14’如申請專利範圍第4項之用於製造一半導體裝置之方 法，包含在該絕緣膜中藉由該紫外射線輻照來形成一 Si-〇-Si 鍵。 15.如申請專利範圍第4項之用於製造一半導體裝置之方 法’其中該已穿過該濾器的紫外射線在不短於32〇 nm的 15 較長波長範圍中具有不大於不長於320 nm的波長範圍 中之累積照射強烈度的136%之一累積照射強烈度，且 6玄·|•、外射線在不長於320 nm的範圍中具有至少一峰值。 16·如申請專利範圍第4項之用於製造一半導體裝置之方 法’包含在該紫外射線輻照期間以50至470°C範圍中的 2〇 一溫度進行熱處理。 17. 如申请專利範圍第4項之用於製造一半導體裝置之方 法，包含在可供紫外射線穿過以抵達該絕緣膜之另一絕 緣膜形成於該絕緣膜上方之後進行該紫外射線輻照。 18. —種半導體裝置，其係由根據申請專利範圍第1項之用 40 1362702 第96128864號專利申請案申請專利範圍修正本修正日期_.101年2月7日 於製造一半導體裝置之方法所製造。 19.如申請專利範圍第2項之用於製造一半導體裝置之方 法，包含該以紫外射線來輻照該絕緣膜係在一藉由該紫 外射線輻照在該絕緣膜中會產生Si-CH2-CH2-Si鍵及 5 Si-CH2-Si鍵之狀況下，使得自該絕緣膜形成一經修改的 絕緣膜。
41 1362702 第96128864號專利申請案說明書修正本修正日期:100年7月19曰 七、指定代表圖： (一） 本案指定代表圖為：第（8 )圖。 (二) 本代表圖之元件符號簡單說明： 40.. .間層絕緣膜 48.. .層疊膜 50.. .配線線 52.. .間層絕緣膜 54.. .間層絕緣膜 56.. .間層絕緣膜 58.. .間層絕緣膜 60.. .間層絕緣膜 74.. .層疊膜 76".Cu 膜 76a...配線線 76b...導體插塞 78.. .間層絕緣膜 10.. .半導體基材 12.. .元件分離膜 14.. .元件分域 16.. .絕緣膜 18.. .閘極電極 20.. .側壁絕緣膜 22.. .源極/汲極擴散層 26.. .間層絕緣膜 28.. .阻止膜 32.. .黏著層 34.. .導體插塞 36.. .間層絕緣膜 38.. .間層絕緣膜 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW096128864A 2006-08-21 2007-08-06 Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device TWI362702B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006224236 2006-08-21
JP2007176433A JP5380797B2 (ja) 2006-08-21 2007-07-04 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW200818314A TW200818314A (en) 2008-04-16
TWI362702B true TWI362702B (en) 2012-04-21

Family

ID=39078978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128864A TWI362702B (en) 2006-08-21 2007-08-06 Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device

Country Status (5)

Country Link
US (1) US7655576B2 (zh)
JP (1) JP5380797B2 (zh)
KR (1) KR100875692B1 (zh)
DE (1) DE102007037445B4 (zh)
TW (1) TWI362702B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627463B (zh) * 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法
US8124522B1 (en) * 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP5788350B2 (ja) * 2012-03-23 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
JP2016072286A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 ナノ複合材料およびナノ複合材料分散溶液、ならびに光電変換装置
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10151294B2 (en) 2016-06-10 2018-12-11 Zhanfei Fan Buoyant housing device enabling large-scale power extraction from fluid current
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20220238466A1 (en) * 2021-01-28 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding Structures of Integrated Circuit Devices and Method Forming the Same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854371B2 (ja) * 1997-07-02 2006-12-06 新日本製鐵株式会社 低誘電率材料、層間絶縁膜及びｉｃ基板
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6582879B2 (en) * 2001-03-27 2003-06-24 Korea Research Institute Of Chemical Technology Reactive photo acid-generating agent and heat-resistant photoresist composition with polyamide precursor
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
JP4344841B2 (ja) * 2003-05-30 2009-10-14 独立行政法人産業技術総合研究所 低誘電率絶縁膜の形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
JP4535280B2 (ja) * 2004-07-09 2010-09-01 Ｊｓｒ株式会社 有機シリカ系膜の形成方法
JP4435666B2 (ja) * 2004-11-09 2010-03-24 東京エレクトロン株式会社 プラズマ処理方法、成膜方法
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP5355892B2 (ja) * 2005-09-16 2013-11-27 ルネサスエレクトロニクス株式会社 配線構造並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102007037445A1 (de) 2008-03-20
KR20080017285A (ko) 2008-02-26
KR100875692B1 (ko) 2008-12-23
JP5380797B2 (ja) 2014-01-08
DE102007037445B4 (de) 2010-04-29
TW200818314A (en) 2008-04-16
US7655576B2 (en) 2010-02-02
JP2008078621A (ja) 2008-04-03
US20080050933A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
TWI362702B (en) Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
JP4667165B2 (ja) 半導体装置の製造方法
TWI397123B (zh) 具改良強度及改良矽-碳鏈結之矽碳氧化物介電材料，含前述介電材料之半導體元件及其製造方法
JP5324734B2 (ja) 誘電体材料とその製造方法
US8889544B2 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
US20120308735A1 (en) Ultra low dielectric constant material with enhanced mechanical properties
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
JP2010278121A (ja) 半導体装置およびその製造方法
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP4408816B2 (ja) 半導体装置の製造方法
JP5304033B2 (ja) 半導体装置の製造方法
KR101443999B1 (ko) 반도체 장치의 제조 방법
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
CN100557778C (zh) 绝缘膜、半导体器件及其制造方法
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置