KR100818114B1 - 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법 - Google Patents

초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법 Download PDF

Info

Publication number
KR100818114B1
KR100818114B1 KR1020070042106A KR20070042106A KR100818114B1 KR 100818114 B1 KR100818114 B1 KR 100818114B1 KR 1020070042106 A KR1020070042106 A KR 1020070042106A KR 20070042106 A KR20070042106 A KR 20070042106A KR 100818114 B1 KR100818114 B1 KR 100818114B1
Authority
KR
South Korea
Prior art keywords
derivative
low dielectric
ultra
dielectric film
glucose
Prior art date
Application number
KR1020070042106A
Other languages
English (en)
Inventor
민성규
구자춘
김찬배
안상태
정채오
안현주
이효석
김은정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070042106A priority Critical patent/KR100818114B1/ko
Priority to CN200710180063XA priority patent/CN101225193B/zh
Priority to US11/964,950 priority patent/US8202807B2/en
Priority to CN201110359388.0A priority patent/CN102558266B/zh
Application granted granted Critical
Publication of KR100818114B1 publication Critical patent/KR100818114B1/ko
Priority to US13/475,178 priority patent/US8354350B2/en
Priority to US13/475,237 priority patent/US8507665B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07FACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02Silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법은, Si-H로 캡핑된 글루코스 유도체를 이용하여 막을 형성하는 단계; 및 상기 막을 과산화수소 분위기에서 경화시키는 단계;를 포함하는 것을 특징으로 한다.

Description

초저유전막 형성용 템플레이트 유도체 및 이를 이용한 초저유전막의 제조 방법{Template derivative forming ultra-low dielectrics and method of forming ultra-low dielectrics using the same}
도 1은 종래 사이클로덱스트린 전구체 및 사이클로덱스트린 유도체를 설명하기 위하여 도시한 도면.
도 2는 본 발명의 실시예에 따른 글루코스 전구체 및 글루코스 유도체를 설명하기 위하여 도시한 도면.
본 발명은 초저유전막 형성용 템플레이트 유도체 및 이를 이용한 초저유전막의 제조 방법에 관한 것으로서, 보다 상세하게는, 매우 작은 기공의 크기 및 기공의 연결 정도가 낮은 템플레이트 유도체를 이용하여 기계적 강도가 우수한 초저유전막을 제조할 수 있는 초저유전막 형성용 템플레이트 유도체 및 이를 이용한 초저유전막의 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 고속화 요구에 따라 반도체 소자의 금속배선 사이 간격 및 최소 선폭이 급속하게 줄어들고 있어 금속 배선의 저항과 절연막의 충 전용량의 곱으로 표시되는 RC 지연이 급격하게 증가되고 있고, 금속배선의 폭이 감소하여 금속배선의 저항 및 금속 배선간의 좁은 간격으로 절연막에서 유발되는 기생 캐패시턴스가 증가하고 있다.
이에, 상기 금속배선의 저항을 낮추고 기생 캐패시턴스를 감소시키기 위한 다양한 공정 기술들이 연구되고 있으며, 그 일환으로서, 반도체 소자의 동작속도를 증가시키기 위하여 금속배선을 종래 알루미늄(Al) 배선을 대신하여 구리(Cu)와 같은 저저항 배선으로 사용하고, 금속배선 사이에 형성되는 절연막을 종래 유전율(Dielectric constant : k)이 4.0인 SiO2 또는 3.5인 FSG(Fluorinated silicate glass)를 대신하여 3.0 이하의 유전율을 갖는 저유전 물질을 사용하려는 시도가 이루어지고 있다.
한편, 최근 반도체 분야에서 저유전막보다 낮은 2.2∼2.5의 유전 상수 값을 갖는 초저유전막에 대한 연구가 활발히 진행되고 있다.
이와 관련하여, 포라젠과 같은 열적으로 불안정한 기공 형성용 수지를 나노 템플레이트(Nanotemplate)로 이용하여 저유전 무기 매트릭스 내에 분산시키고 열처리하여 상기 저유전 매트릭스 내에 기공을 도입하는 나노 템플레이팅 방법이 시도되고 있다.
이러한 나노 템플레이팅 방법을 이용한 초저유전막의 형성 방법은 증착 방식에 따라 화학기상증착법(Chemical Vapor Deposition)과 스핀 코팅(Spin Coating) 방식으로 나눌 수 있는 바, 상기 화학기상증착법을 이용한 방식은 주로 플라즈마를 이용하는 방식으로서 비반응성 포라젠을 함유한 실리콘 계열의 단량체를 단독으로 사용하거나 비반응성 포라젠과 매트릭스를 혼합 증착(Co-deposition)하여 제조된다.
그러나, 화학기상증착법을 이용한 방식은 두 물질간의 화학적 결합이 수반되지 않기 때문에 근본적으로 비반응성 포라젠의 뭉침현상을 억제할 수 없다는 문제점이 있다.
그리고, 상기 스핀 코팅을 이용한 방식은 유전율을 낮추는 유전율 확정성(Extendibility) 측면에서 상기 화학기상증착법을 이용한 방식보다 우수하나, 스핀 코팅을 이용한 방식은 기공 모폴러지(Morphology) 제어가 힘들며, 특히, 기공함량이 약 20% 정도에서부터는 기공이 서로 연결되고, 기공 함량이 증가함에 따라 기계적 강도가 급격히 감소된다.
따라서, 최근에는 사이클로덱스트린(Cyclodextrin) 유도체와 같은 반응성 포라젠을 이용하여 기존의 비반응성 포라젠을 이용한 초저유전막에 비해 기공 모폴러지 측면뿐만 아니라 기계적 강도가 우수한 초저유전막에 대한 연구가 활발히 진행되고 있다.
도 1은 종래 사이클로덱스트린 전구체 및 사이클로덱스트린 유도체를 설명하기 위하여 도시한 도면이다.
도시된 바와 같이, 반응성 포라젠인 사이클로덱스트린 유도체는 사이클로덱스트린을 전구체(Precursor)로 사용하여 알릴 브로마이드(Allybromide)를 이용한 알릴레이션(allylation) 및 트리알콕시실란(Trialkoxysilane)을 이용한 하이드로실 릴레이션(Hydrosilylation) 반응을 거쳐 형성된 트리알콜시실란(Trialkoxysilane)으로 캡핑(Capping)되어 있는 구조를 갖는다.
여기서, 도 1의 반응기 R은 H를 의미하며, R'는 (CH2)n-SiH3를 의미한다.
그리고, 상기 반응성 포라젠은 종래 폴리카프로락톤(Poly-carprolactone) 또는 폴리메틸메타클리레이트(Poly-methylmethacrylate)와 같은 비반응성 포라젠과는 달리 유기 실리케이트 매트릭스(Organic silicated matrix) 전구체와 졸-젤(Sol-Gel) 반응이 가능하므로 기공 모폴러지 및 기계적 물성 측면에서 훨씬 더 우수하다.
그러나, 상술한 사이클로덱스트린 유도체와 같은 반응성 포라젠을 이용한 초저유전막이라 할지라도 유전율을 일정하게 계속 낮출 경우, 기공크기가 급격하게 증가하여 기계적 강도가 급격하게 낮아지며, 이를 해결하기 위하여 후속 UV(Ultraviolet)를 이용한 경화 공정을 진행해야 한다.
본 발명은 매우 작은 기공의 크기 및 기공의 연결 정도가 낮은 템플레이트 유도체를 이용하여 기계적 강도가 우수한 초저유전막을 제조할 수 있는 초저유전막 형성용 템플레이트 유도체 및 이를 이용한 초저유전막의 제조 방법을 제공한다.
본 발명에 따른 초저유전막 형성용 템플레이트 유도체는, 다음 화학식 1로 표시되는 글루코스(Glucose) 유도체인 것을 특징으로 한다.
[화학식 1]
Figure 112007032571177-pat00001
상기 화학식 1에서, R은 (CH2)n-SiH3를 의미하고, 상기 n=1∼3의 정수를 나타낸다.
상기 글루코스 유도체는 반응성 글루코스 전구체를 알릴 브로마이드(Allyl Bromide)와 알릴레이션(Allylation) 반응을 시킨 후, SiH4 가스로 하이드로실릴레이션(Hydrosilylation) 반응을 시켜 형성하는 것을 특징으로 한다.
상기 글루코스 유도체는 Si-H로 캡핑되어 있는 것을 특징으로 한다.
또한, 본 발명에 따른 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법은, 상기 화학식 1로 표시되는 글루코스 유도체를 이용하여 막을 형성하는 단계; 및 상기 막을 과산화수소 분위기에서 경화시키는 단계;를 포함하는 것을 특징으로 한다.
상기 글루코스 유도체를 이용하여 막을 형성하는 단계는, 상기 글루코스 유도체를 단독으로 사용하여 형성하거나 또는 상기 글루코스 유도체와 실리케이트 저유전 매트릭스를 함께 이용하여 수행하는 것을 특징으로 한다.
상기 실리케이트 저유전 매트릭스는 폴리메틸실세스퀴옥산 및 폴리메틸실세 스퀴옥산 공중합체 중 선택된 어느 하나의 실리케이트 전구체를 포함하는 것임을 특징으로 한다.
상기 글루코스 유도체를 이용하여 막을 형성하는 단계는, 스핀-온(Spin-On) 방식으로 수행하는 것을 특징으로 한다.
상기 경화 단계는, 100∼250℃의 온도에서 30∼120분 동안 수행하는 것을 특징으로 한다.
상기 글루코스 유도체를 이용하여 형성된 막을 과산화수소 분위기에서 경화시키는 단계 후, 상기 경화된 막을 열처리하는 단계;를 더 포함하는 것을 특징으로 한다.
상기 열처리는 350∼430℃의 온도에서 30∼120분 동안 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 미세한 기공을 구비한 초저유전막 형성용 템플레이트 유도체로서 Si-H가 캡핑된 글루코스(Glucose) 유도체를 단독으로 이용하거나 또는 통상적인 실리케이트 저유전 매트릭스를 함께 이용하여 막을 형성하고, 상기 막을 과산화수소 분위기에서 경화시킨 후, 열처리하여 초저유전막을 형성한다.
이렇게 하면, 상기 글루코스 유도체의 Si-H 결합이 과산화수소 분위기에서의 경화처리를 통해 Si-OH 결합으로 변하는 졸-겔 반응이 일어나는데, 상기 Si-OH와 실리케이트 저유전 매트릭스와의 반응성 정도는 종래 반응성 포라젠의 Si-OR(R : Methyl, EThyl) 보다 훨씬 더 우수하다는 장점이 있다.
그러므로, 본 발명은 포라젠의 함량이 높은 경우에도 상기 포라젠이 실리케이트 저유전 매트릭스 내로 수 나노 크기로 독립적인 분산되는 것이 가능하고, 작은 글루코스 입자크기로 인하여 기공크기가 1nm 이하로 작고 기공의 연결 정도가 낮기 때문에 후속 UV 처리를 할 필요가 없을 만큼 우수한 기계적 강도를 갖는 초저유전막을 형성할 수 있다.
도 2는 본 발명의 실시예에 따른 글루코스 전구체 및 글루코스 유도체를 설명하기 위하여 도시한 도면이다.
도 2를 참조하면, 본 발명에 따른 초저유전막 형성용 템플레이트 유도체로 반응성 글루코스(Glucose) 유도체가 사용되며, 상기 반응성 글루코스 유도체는 글루코스 전구체를 알릴 브로마이드(Allyl Bromide)를 이용해 알릴레이션(Allylation) 반응을 시킨 후, 상기 알릴레이션된 반응성 글루코스 전구체를 SiH4 가스를 이용해 하이드로실릴레이션(Hydrosilylation) 반응을 시켜 형성된 Si-H가 캡핑(Capping)되어 있는 구조를 갖는다.
여기서, 도 2의 반응기 R은 (CH2)n-SiH3를 의미하고, 상기 n=1∼3의 정수이다.
한편, 상기 반응성 글루코스 유도체를 이용한 초저유전막의 제조방법은 다음과 같다.
먼저, 반도체 기판 상에 스핀-온(Spin-On) 방식을 통해 상기 반응성 글루코스(Glucose) 유도체를 이용하여 막을 형성한다.
이때, 상기 막은 상기 반응성 글루코스 유도체를 단독으로 사용하거나, 또는, 통상적인 실리케이트 저유전 매트릭스를 함께 사용하여 형성하며, 상기 실리케이트 저유전 매트릭스는 폴리메틸실세스퀴옥산 및 폴리메틸실세스퀴옥산 공중합체 중 어느 하나의 실리케이트 전구체를 포함한다.
그 다음, 상기 글루코스 유도체를 이용하여 형성된 박막을 과산화수소 분위기에서 100∼250℃의 온도와 30∼120분 정도 경화처리 한다.
여기서, 상기 경화처리를 통해 반응성 글루코스 유도체를 캡핑하고 있던 졸(Sol) 상태의 Si-H 결합이 Si-OH 결합으로 변화되는 졸-겔 반응이 일어나는데, 상기 Si-OH 결합은 실리케이트 저유전 매트릭스와의 반응성이 종래보다 우수하다.
따라서, 본 발명의 글루코스 유도체 유도체를 이용하여 초저유전 절연막을 형성하면, 포라젠의 함량이 높은 경우에도 상기 포라젠이 실리케이트 저유전 매트릭스 내로 수 나노 크기로 독립적인 분산되는 것이 가능하므로, 기공의 연결 정도가 낮고, 기계적 강도가 우수하며 유전 상수가 낮은 초저유전막을 형성할 수 있다.
이어서, 상기 경화처리된 막을 350∼430℃의 온도에서 30∼120분 동안 열처리하여, 본 발명의 실시예에 따른 반응성 글루코스 유도체를 이용한 초저유전막의 제조를 완료한다.
여기서, 본 발명은 Si-H 결합으로 캡핑되어 있는 반응성 글루코스 유도체를 이용하여 막을 형성한 후, 상기 박막을 과산화수소 분위기에서 경화처리해서 초저 유전 절연막을 형성함으로써, 상기 초저유전 절연막의 기계적 특성 및 유전 특성을 향상시킬 수 있으며, 또한, 상기 초저유전 절연막 내의 기공 크기 및 기공의 연결 정도를 감소시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 미세한 기공을 구비한 초저유전막 형성용 템플레이트 유도체로서 Si-H가 캡핑된 글루코스(Glucose) 유도체와 실리케이트 저유전 매트릭스를 이용로 막을 형성하고, 상기 막을 과산화수소 분위기에서 경화시킨 후, 열처리하여 초저유전막을 형성한다.
따라서, 포라젠의 함량이 높은 경우에도 포라젠이 실리케이트 저유전 매트릭스 내로 수 나노 크기로 독립적인 분산되는 것이 가능하고, 작은 글루코스 입자크기로 인하여 기공크기가 1nm 이하로 작고 기공의 연결 정도가 낮기 때문에 후속 UV 처리를 할 필요가 없을 만큼 우수한 기계적 강도를 갖는 초저유전막을 형성할 수 있다.

Claims (10)

  1. 다음 화학식 1로 표시되는 글루코스(Glucose) 유도체인 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체;
    [화학식 1]
    Figure 112007032571177-pat00002
    상기 화학식 1에서, R은 (CH2)n-SiH3를 의미하고, 상기 n=1∼3의 정수를 나타낸다.
  2. 제 1 항에 있어서,
    상기 글루코스 유도체는 반응성 글루코스 전구체를 알릴 브로마이드(Allyl Bromide)와 알릴레이션(Allylation) 반응을 시킨 후, SiH4 가스로 하이드로실릴레이션(Hydrosilylation) 반응을 시켜 형성하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체.
  3. 제 1 항에 있어서,
    상기 글루코스 유도체는 Si-H로 캡핑되어 있는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체.
  4. 청구항 1의 화학식 1로 표시되는 글루코스 유도체를 이용하여 막을 형성하는 단계; 및
    상기 막을 과산화수소 분위기에서 경화시키는 단계;
    를 포함하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
  5. 제 4 항에 있어서,
    상기 글루코스 유도체를 이용하여 막을 형성하는 단계는, 상기 글루코스 유도체를 단독으로 사용하여 형성하거나 또는 상기 글루코스 유도체와 실리케이트 저유전 매트릭스를 함께 이용하여 수행하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
  6. 제 5 항에 있어서,
    상기 실리케이트 저유전 매트릭스는 폴리메틸실세스퀴옥산 및 폴리메틸실세스퀴옥산 공중합체 중 선택된 어느 하나의 실리케이트 전구체를 포함하는 것임을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
  7. 제 4 항에 있어서,
    상기 글루코스 유도체를 이용하여 막을 형성하는 단계는, 스핀-온(Spin-On) 방식으로 수행하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
  8. 제 4 항에 있어서,
    상기 경화 단계는, 100∼250℃의 온도에서 30∼120분 동안 수행하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
  9. 제 4 항에 있어서,
    상기 글루코스 유도체를 이용하여 형성된 막을 과산화수소 분위기에서 경화시키는 단계 후, 상기 경화된 막을 열처리하는 단계;를 더 포함하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
  10. 제 9 항에 있어서,
    상기 열처리는 350∼430℃의 온도에서 30∼120분 동안 수행하는 것을 특징으로 하는 초저유전막 형성용 템플레이트 유도체를 이용한 초저유전막의 제조방법.
KR1020070042106A 2006-12-27 2007-04-30 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법 KR100818114B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070042106A KR100818114B1 (ko) 2007-04-30 2007-04-30 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법
CN200710180063XA CN101225193B (zh) 2006-12-27 2007-12-27 形成超低介电层用模板衍生物及其形成超低介电层的方法
US11/964,950 US8202807B2 (en) 2006-12-27 2007-12-27 Template derivative for forming ultra-low dielectric layer and method of forming ultra-low dielectric layer using the same
CN201110359388.0A CN102558266B (zh) 2006-12-27 2007-12-27 形成超低介电层用模板衍生物及其形成超低介电层的方法
US13/475,178 US8354350B2 (en) 2006-12-27 2012-05-18 Template derivative for forming ultra-low dielectric layer and method of forming ultra-low dielectric layer using the same
US13/475,237 US8507665B2 (en) 2006-12-27 2012-05-18 Template derivative for forming ultra-low dielectric layer and method of forming ultra-low dielectric layer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042106A KR100818114B1 (ko) 2007-04-30 2007-04-30 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법

Publications (1)

Publication Number Publication Date
KR100818114B1 true KR100818114B1 (ko) 2008-03-31

Family

ID=39412148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042106A KR100818114B1 (ko) 2006-12-27 2007-04-30 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법

Country Status (1)

Country Link
KR (1) KR100818114B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117563A (ko) * 2005-05-11 2006-11-17 서강대학교산학협력단 비환형 유기 폴리올을 이용한 반응형 기공형성제와 이를이용하여 제조된 초저유전막

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117563A (ko) * 2005-05-11 2006-11-17 서강대학교산학협력단 비환형 유기 폴리올을 이용한 반응형 기공형성제와 이를이용하여 제조된 초저유전막

Similar Documents

Publication Publication Date Title
US7404990B2 (en) Non-thermal process for forming porous low dielectric constant films
CN100477106C (zh) 半导体器件制造方法
US20060220251A1 (en) Reducing internal film stress in dielectric film
TW574410B (en) Low dielectric constant material and method of processing by CVD
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
JP2003508895A (ja) Ulsi用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
KR20010074860A (ko) 실란계 나노다공성 실리카 박막 및 그 제조방법
KR101361454B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
EP1420439B1 (en) Non-thermal process for forming porous low dielectric constant films
EP1855313A1 (en) Process for producing modified porous silica film, modified porous silica film obtained by the process, and semiconductor device employing the modified porous silica film
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
JP2009170923A (ja) 超低誘電率、高硬度のラメラ構造薄膜及びその製造方法
US8354350B2 (en) Template derivative for forming ultra-low dielectric layer and method of forming ultra-low dielectric layer using the same
KR100818114B1 (ko) 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법
KR100383103B1 (ko) 저유전 절연재료의 제조방법
KR100818106B1 (ko) 기공 형성용 템플레이트 유도체 및 이를 이용한 절연막의 제조방법
KR20020064465A (ko) 반도체 소자용 저 유전 절연재료의 제조방법
JP5071474B2 (ja) 半導体装置および半導体装置の製造方法
KR100924558B1 (ko) 반도체 소자의 절연막 제조 방법
KR20120003624A (ko) 환형 실세스퀴옥산을 이용한 실록산계 저유전막 및 이의 제조방법
KR20100027580A (ko) 반도체 소자의 에어갭 제조 방법
KR101401419B1 (ko) 저유전 층간 절연물질 및 그 제조방법
KR20090011950A (ko) 반도체 소자의 제조방법
JP5730910B2 (ja) 高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee