KR20000074613A - 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법 - Google Patents

실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법 Download PDF

Info

Publication number
KR20000074613A
KR20000074613A KR1019990018663A KR19990018663A KR20000074613A KR 20000074613 A KR20000074613 A KR 20000074613A KR 1019990018663 A KR1019990018663 A KR 1019990018663A KR 19990018663 A KR19990018663 A KR 19990018663A KR 20000074613 A KR20000074613 A KR 20000074613A
Authority
KR
South Korea
Prior art keywords
film
insulating layer
insulating
layer
msq
Prior art date
Application number
KR1019990018663A
Other languages
English (en)
Other versions
KR100292409B1 (ko
Inventor
정현담
박희숙
신홍재
김병준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990018663A priority Critical patent/KR100292409B1/ko
Priority to US09/577,075 priority patent/US6485815B1/en
Publication of KR20000074613A publication Critical patent/KR20000074613A/ko
Application granted granted Critical
Publication of KR100292409B1 publication Critical patent/KR100292409B1/ko
Priority to US10/255,639 priority patent/US6777322B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/56—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides
    • C04B35/5603—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides with a well-defined oxygen content, e.g. oxycarbides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/56—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides
    • C04B35/565—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides based on silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24843—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] with heat sealable or heat releasable adhesive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Abstract

Si-CH3결합을 함유하는 절연층의 접착 특성을 향상시킨 다층 구조의 절연막 및 그 형성 방법에 관하여 개시한다. 본 발명에 따른 다층 구조의 절연막은 도전 패턴 위에 형성되고, 그 내부에 Si-CH3결합을 함유하는 저유전막으로 이루어지는 제1 절연층을 포함한다. 상기 제1 절연층의 접착 특성을 향상시키기 위하여, 상기 제1 절연층을 플라즈마 처리하여 상기 제1 절연층 표면에 접착면을 형성하거나, 상기 제1 절연층 표면에 버퍼층을 형성함으로써, 절연층들 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있도록 한다.

Description

실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성 방법{Structure of multi-layered dielectric layer including insulating layer having Si-methyl bond therein and method for fabricating the same}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 동일층에 존재하는 각 도전 패턴간 또는 서로 다른 레벨에서 형성된 도전층간에 발생하는 기생 커패시턴스를 감소시키기 위한 다층 구조의 절연막 형성 방법에 관한 것이다.
반도체 소자가 고집적화 또는 고속화됨에 따라 디자인 룰(design rule)이 감소하고, 다층 배선 구조를 가지는 금속 배선층이 필요하게 되었다. 그 결과, 동일층상에서도 금속 배선 사이의 간격이 점차 좁아지고, 금속 배선의 폭 및 금속 배선간의 간격이 감소하고 있다. 금속 배선의 폭이 감소함에 따라 금속 배선의 저항이 상대적으로 증가하고 있으며, 금속 배선간의 간격이 감소함에 금속 배선간의 기생 커패시턴스(capacitance)가 증가하고 있다. 이러한 저항의 증가 또는 기생 커패시턴스의 증가는 반도체 장치의 속도를 크게 감소시킬 수 있다.
이에 따라, 동일층상에서 서로 인접한 금속 배선층 사이 또는 상하로 인접한 각 배선층 사이에 존재하는 기생 저항(R) 및 커패시턴스(C) 성분들이 가장 중요한 문제로 되었다.
금속 배선 시스템에서 기생 저항 및 커패시턴스 성분들은 RC에 의해 유도되는 지연(delay)에 의하여 소자의 전기적 성능을 열화시킨다. 또한, 배선층간에 존재하는 기생 저항 및 커패시턴스 성분들은 칩의 총 전력 소모량을 증가시키고 신호 누설량을 증가시킨다. 따라서, 초고집적 반도체 소자에 있어서 RC가 작은 다층 배선 기술을 개발하는 것이 매우 중요한 문제이다.
RC가 작은 고성능의 다층 배선 구조를 형성하기 위하여 유전율이 낮은 금속층간 절연막을 사용하는 것이 필수적이다.
낮은 유전율을 구현할 수 있는 금속층간 절연막으로 사용 가능한 물질로서 SOG (spin-on-glass) 절연 재료의 일종인 MSQ (methyl silsesquioxane)를 사용하고자 하는 연구가 진행되고 있다.
도 1a 및 도 1b는 각각 MSQ 및 FOx(flowable oxide)의 기본 구조를 도시한 것이다. 도 1b에 도시된 바와 같이, MSQ의 기본 구조는 Si-O-Si 결합들로 이루어진 케이지(cage) 구조로 이루어지며, 그 기본 구조가 FOx와 유사하다. FOx는 현재 실용화되어 있는 절연 재료로서, 유전율이 3.0 이상이다. 반면, MSQ는 그 기본 구조에 포함된 메틸기(-CH3)의 양에 따라서 2.5 ∼ 3.0의 비교적 낮은 유전율을 제공한다. MSQ가 저유전율을 가지는 것은 FOx처럼 케이지 구조를 가지고 있어 막의 밀도가 낮고, Si-CH3결합이 공유 결합성이 강하고, 물 흡습성이 낮기 때문이다.
따라서, MSQ를 반도체 소자의 층간절연막 형성에 사용하게 된다면 현재 사용되고 있는 반도체 제조 설비에서 FOx를 적용하기 위하여 이미 셋업(set-up)되어 있는 공정 조건들을 크게 변화시키지 않고 적용하는 것이 가능하여 매우 유리하다.
그러나, FOx는 그 다각형 구조의 모서리가 Si-H 결합으로 종결되어 있는 반면, MSQ는 그 다각형 구조의 모서리가 Si-CH3및 Si-H로 종결되어 있다. 따라서, MSQ를 금속층간 절연막에 적용하는 경우에는 MSQ막의 표면에 비교적 벌키(bulky)한 -CH3기에 의하여 상기 MSQ막과 그 위에 증착되는 상부 절연막 사이의 입체 장애(steric hindrance)가 매우 크다. 그 결과, 상기 MSQ막과 상기 상부 절연막과의 결합력이 약하게 되어 상기 두 막 사이의 접착 상태가 불량해진다.
MSQ막과 상부 절연막과의 접착 상태가 불량한 상태에서, 후속 공정에서 예를 들면 CMP (Chemical Mechanical Polishing) 방법에 의하여 상기 상부 절연막을 평탄화시킬 때, 또는 비아 콘택 플러그 (via contact plug) 형성을 위하여 도전층을 연마할 때, 상기 상부 절연막이 MSQ막으로부터 리프트(lift)되어 떨어져 나가는 "필링 오프 (peeling off)" 현상이 나타나는 문제가 있다. 이는, 상기 MSQ막과 상부 절연막과의 결합력이 CMP 공정시 웨이퍼 표면으로부터 상기 MSQ막과 상기 상부 절연막과의 계면까지 전달되는 물리적 힘을 견디지 못하기 때문이다.
상기 설명한 바와 같은 문제는 MSQ에만 한정되는 것은 아니며, Si-CH3결합을 함유하고 있는 다른 절연층, 예를 들면 SiOC (silicon oxycarbide)의 경우에도 마찬가지이다.
상기 상부 절연막의 필링 오프 현상이 심각한 경우에는, 상기 상부 절연막의 평탄화 공정시 상기 상부 절연막이 떨어져 나가고, 그 결과 그 하부의 절연막들까지 연마에 의해 제거되어 하부 도전층이 노출되어버리는 경우도 발생하게 된다.
본 발명의 목적은 상기한 바와 같은 문제를 해결하고자 하는 것으로서, Si-CH3결합을 함유하면서, 상부 절연막과의 사이에 우수한 결합력을 제공할 수 있는 절연층을 포함하는 다층 구조의 절연막을 제공하는 것이다.
본 발명의 다른 목적은 Si-CH3결합을 함유하는 절연층을 포함하는 다층 구조의 절연막을 형성하는 데 있어서, 상기 절연층과 그 위에 형성되는 상부 절연막과의 결합력을 강화시켜서 접착 특성을 향상시킬 수 있는 다층 구조의 절연막 형성 방법을 제공하는 것이다.
도 1a 및 도 1b는 각각 MSQ (methyl silsesquioxane) 및 FOx의 기본 구조를 나타낸 도면들이다.
도 2는 MSQ막을 베이크(bake)한 후의 FT-IR 스펙트럼 변화를 나타내는 그래프이다.
도 3은 MSQ의 스트레스 히스테리시스를 나타내는 그래프이다.
도 4a, 도 4b 및 도 4c는 MSQ의 열분해 화학종과 그 탈착 온도를 조사하기 위한 TDS 실험 결과를 나타내는 스펙트럼들이다.
도 5는 MSQ막을 O2애싱(ashing) 조건으로 O2플라즈마 처리하기 전 및 후의 FT-IR 스펙트럼을 나타낸다.
도 6은 MSQ막에 대한 다양한 처리 방법에 따른 MSQ막질의 변화를 평가하기 위한 FT-IR 스펙트럼 변화를 나타낸 그래프이다.
도 7a 내지 도 7d는 각각 MSQ막을 서로 다른 방법으로 처리한 후 얻어진 MSQ막의 막질 변화를 그 깊이에 따라 보여주는 SIMS 스펙트럼들이다.
도 8은 MSQ막에 대하여 NH3/N2플라즈마 처리를 행하는 경우 처리 시간에 따른 MSQ막의 FT-IR 스펙트럼 변화를 나타낸 것이다.
도 9는 MSQ막을 NH3/N2플라즈마 처리한 후의 피크의 변화를 보여주는 FT-IR 스펙트럼이다.
도 10a 내지 도 10f는 본 발명의 제1 실시예에 따른 다층 구조의 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 11a 내지 도 11f는 본 발명의 제2 실시예에 따른 다층 구조의 절연막 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200: 반도체 기판, 110, 210: 제1 도전 패턴, 120, 220: 캡핑층, 130: 230: 제1 절연층, 130a: 접착면, 135: 플라즈마, 235: 버퍼층, 140, 240: 제2 절연층
상기 목적을 달성하기 위하여, 본 발명의 일 양태에 따른 다층 구조의 절연막은 반도체 기판상의 도전 패턴 위에 형성되고, 그 내부에 Si-CH3결합을 함유하는 제1 절연층과; 상기 제1 절연층의 일부분으로서 상기 제1 절연층의 상면에 노출되도록 형성되고, 상기 제1 절연층의 나머지 부분에 비하여 적은 양의 탄소 성분을 가지는 접착면과; 상기 제1 절연층의 접착면 위에 형성되고, 상기 접착면과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 제2 절연층을 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 양태에 따른 절연막은 반도체 기판상의 도전 패턴 위에 형성되고, 그 내부에 Si-CH3결합을 함유하는 제1 절연층과; 상기 제1 절연층 위에 형성되고, 그 내부에 Si-CH3결합을 함유하지 않고, 상기 제1 절연층과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 버퍼층과; 상기 버퍼층 위에 형성된 제2 절연층을 포함한다.
상기 제1 절연층은 MSQ (methyl silsesquioxane) 또는 SiOC (silicon oxycarbide)로 이루어진다.
버퍼층은 USG (undoped silicate glass)로 이루어지는 것이 바람직하다.
상기 다른 목적을 달성하기 위한 일 양태에 따른 다층 구조의 절연막 형성 방법에서는 반도체 기판상의 도전 패턴 위에 Si-CH3결합을 함유하는 제1 절연층을 형성한다. 상기 제1 절연층을 플라즈마 처리하여 상기 제1 절연층 표면에 상기 제1 절연층에 비하여 적은 양의 탄소 성분을 함유하는 접착면을 형성한다. 상기 접착면 위에, 상기 접착면과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 제2 절연층을 형성한다.
상기 제1 절연층을 플라즈마 처리하는 단계에서는 O2, N2O 또는 NH3/N2플라즈마를 이용한다.
또한, 상기 다른 목적을 달성하기 위한 본 발명의 다른 양태에 따른 다층 구조의 절연막 형성 방법에서는 반도체 기판상의 도전 패턴 위에 Si-CH3결합을 함유하는 제1 절연층을 형성한다. 상기 제1 절연층 위에, Si-CH3결합을 함유하지 않고 상기 제1 절연층과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 버퍼층을 형성한다. 상기 버퍼층 위에 제2 절연층을 형성한다.
바람직하게는, 상기 버퍼층은 USG (undoped silicate glass)로 형성되고, 50 ∼ 1000Å의 두께로 형성된다.
본 발명에 의하면, 금속층간 절연막을 형성하기 위하여 저유전 물질을 사용하므로, 금속 배선 시스템에서 발생 가능한 RC 지연을 줄일 수 있다. 또한, Si-CH3결합을 함유하는 저유전막을 형성하는 데 있어서, 상기 저유전막 표면에서의 Si-CH3결합을 제거함으로써 상부 절연막과의 접착 특성이 현저히 향상된다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면들을 참조하여 상세히 설명한다.
MSQ막과 같이 그 내부에 Si-CH3결합을 포함하고 있는 절연층과 상부 절연막과의 결합력을 향상시키기 위하여 그 절연층 표면에서 Si-CH3결합을 구성하는 -CH3기를 제거할 필요가 있다.
본 출원인은 Si-CH3결합을 포함하고 있는 절연층의 표면에서 -CH3기를 제거하기 위한 효과적인 방법을 모색하기 위하여, MSQ막을 샘플로 선정하고, MSQ막 표면에 대하여 다양한 처리를 행하여, 그 효과를 평가하였다.
먼저, MSQ막의 성분과 결합 상태를 알아보기 위하여, 실리콘 기판상에 MSQ를 스핀 코팅한 직후 ("as-spun") 및 그 결과 형성된 MSQ막을 400℃의 온도로 30분동안 베이크(bake)한 후 ("SOG-베이크"), FT-IR(Fourier Transfer Infrared) 스펙트럼을 관찰하여, 그 변화를 도 2에 나타내었다. 대조용으로서, FOx막에 대한 FT-IR 스펙트럼 분석 결과도 함께 나타내었다.
도 2에서, "as-spun" 및 "SOG-베이크"의 경우 모두 산화물 네트워크(Si-O-Si)(1000cm-1∼ 1200cm-1)과 더불어 Si-CH3(1260cm-1), Si-H(2250cm-1) 및 C-H(2930cm-1)의 피크가 발견된다. 이는 Si-H 피크만 발견되는 "FOx"의 경우와는 크게 다른 결과로서, MSQ막 내에 Si-CH3결합이 존재함을 의미하는 것이다. 산화물 네트워크에 의해 발견되는 피크에서 "SOG-베이크"의 경우에 1100cm-1의 피크가 감소한 것은 MSQ막 내의 케이지(cage) 구조가 부분적으로 소멸됨을 의미한다.
Si-O 결합의 결합 강도는 193 kcal/mol인 데 비하여 Si-C, Si-H 및 C-H는 각각 107.9 kcal/mol, 71.5 kcal/mol 및 80.8 kcal/mol로 크게 낮다. 따라서, MSQ는 일반적으로 그 열적 안정성(thermal stability)이 통상의 산화물에 비하여 낮다.
도 3은 MSQ막의 열적 안정성을 조사하기 위하여 행한 스트레스 히스테리시스 (stress hysterisis) 실험 결과를 나타낸 그래프이다.
도 3에서, 400℃까지는 스트레스 값이 큰 변화를 보이지 않는다. 이 온도 범위 내에서는 MSQ의 실세스퀴옥산 (silsesquioxane) 분자들의 열에 의한 이동도 (thermal mobility)가 실리콘 기판의 열팽창과 보조를 맞출 수 있을 정도이기 때문이다. 따라서, 이 온도 범위 내에서는 크랙 저항 (crack resistance)이 상당함을 알 수 있다. 400℃ 이상에서 인장 응력 (tensile stress)이 증가하는 것은 MSQ의 베이크 단계에서 덜 진행된 가교 반응 (cross-linking reaction)이 진행되었거나 물이 제거되었기 때문이다. 즉, 400℃ 이상의 온도에서는 막이 변형되기 시작한다. 냉각시에는 인장 응력 값이 감소하는 데, 이는 변형된 산화물 네트워크의 열팽창 계수가 실리콘 기판의 열팽창 계수보다 작기 때문이다.
MSQ막의 400℃ 이상에서의 열적 안정성을 보다 엄밀하게 조사하기 위하여, TDS (Thermal Desorption Spectroscopy) 실험을 하여 열분해 화학종과 그 탈착 온도를 조사하였다.
도 4a, 도 4b 및 도 4c는 상기 실험 결과 얻어진 MSQ의 TDS 스펙트럼을 나타낸다.
도 4a에서와 같이 H2는 600℃, 도 4b에서와 같이 CH4는 500℃에서 탈착하였다. 이는 각각 Si-H, Si-CH3결합의 분해에 기인하는 것이다. 즉, 500℃ 이상의 온도부터 부분적으로 가교 결합 반응이 진행되기 시작함을 의미한다.
도 4c에서와 같이, H2O의 탈착은 400℃부터 일어난다. 이는 도 3에서 스트레스 값의 변화가 시작되는 온도가 H2또는 CH4의 탈착 온도보다 낮게 되는 원인인 것으로 판단된다.
상기 실험들의 결과로부터, MSQ막에서는 400℃부터 H2O가 탈착하기 시작하고, 500℃ 이상에서는 Si-H, Si-C 결합이 부분적으로 끊어지면서 MSQ막의 변형이 진행된다는 것을 알 수 있다.
MSQ막 내의 Si-CH3와, O2플라즈마에서 생기는 산소 라디칼과의 반응성을 확인하기 위하여 통상의 반도체 소자 제조 공정중 포토레지스트 스트립을 위한 O2애싱(ashing) 단계에서 적용되는 O2플라즈마 조건으로 MSQ막을 처리하였다.
도 5는 MSQ막을 상기와 같이 O2애싱 조건으로 O2플라즈마 처리하기 전 및 후의 FT-IR 스펙트럼을 나타낸다.
도 5에서, O2애싱 조건에 의한 O2플라즈마 처리 후에는 Si-H 및 Si-CH3가 제거되고, 1000cm-1 ∼ 1200cm-1 에서 보이는 Si-O-Si 피크가 변화되는 것을 알 수 있다. 이로부터, MSQ막을 O2플라즈마 처리한 후에는 MSQ막에서 케이지 구조가 통상의 산화물 네트워크와 유사한 구조로 변화되는 것을 알 수 있다.
표 1은 MSQ막에 대한 상기와 같은 O2애싱 조건에 따른 O2플라즈마 처리 전 및 후에 있어서 MSQ막 표면에 대하여 XPS (X-Ray Photo-electron Spectroscopy) 분석을 행한 결과를 나타낸 것이다.
표 1에서 O2애싱에 의한 O2플라즈마 처리 후 탄소 농도가 0.0%로 되고, [O]/[Si]의 비도 2.1로서 통상의 산화물의 값([O]/[Si]=2)과 거의 같게 된다. 이는 도 5의 분석 결과와 일치한다.
상기 실험 결과들로부터, MSQ막을 O2애싱 조건에 따라 O2플라즈마 처리한 후 MSQ막 표면에서 Si-CH3결합을 구성하는 -CH3기가 제거되는 것을 확인하였다.
본 출원인은 MSQ 막질에 대하여 다양한 플라즈마 처리를 행한 경우와, MSQ막 표면에 MSQ와는 성분이 다른 물질로 이루어지는 버퍼층(buffer layer)을 형성한 경우 각각에 대하여 MSQ막질의 변화를 다음과 같이 평가하였다.
표 2에는 실리콘 기판상에 코팅된 MSQ막에 대하여 행해진 다양한 플라즈마 처리 방법 및 그 처리 조건이 제시되어 있다.
MSQ막 위에 버퍼층을 형성하는 경우에는, 버퍼층으로서 USG막, 구체적으로는 오존(O3) 및 TEOS(tetraethyl orthosilicate)를 사용하여 CVD 방법으로 형성된 산화막 (이하, "O3-TEOS막"이라 함)을 1000Å의 두께로 형성하였다.
도 6은 상기한 4가지 처리 방법 각각에 따른 MSQ막질의 변화를 평가하기 위하여 FT-IR 스펙트럼 변화를 조사한 결과이다.
도 6에서 알 수 있는 바와 같이, MSQ막을 N2O 플라즈마 처리 및 NH3/N2플라즈마 처리한 경우에는 각각 도 5에 나타낸 플라즈마 처리 전의 FT-IR 스펙트럼과 큰 차이가 없다. 그러나, MSQ막 위에 버퍼층으로서 USG막을 형성한 경우 및 MSQ막을 O2플라즈마 처리한 경우에는 C-H 및 Si-H에 의한 피크가 크게 감소하였다.
도 7a 내지 도 7d는 각각 상기한 4가지 처리 방법에 의하여 처리된 각 MSQ막의 깊이에 따른 막질 변화를 조사하기 위하여 SIMS (Secondary Ion Mass Spectrometry) 분석을 실시한 결과 얻어진 스펙트럼들이다. 여기서, 플라즈마 처리에 따른 영향을 받는 MSQ막의 두께를 사전에 알 수 없었으므로, 실리콘 기판상에 9000Å의 두께로 형성된 두꺼운 MSQ막에 대하여 상기한 4가지 처리를 각각 행하고 SIMS 분석을 행하였다.
도 7a 내지 도 7d에서, MSQ막과 실리콘 기판과의 계면 위치는 분석중 1초 동안의 불순물의 검출 횟수, 즉 "C/S(counter per second)"로 표시된 Si의 강도 수준 (intensity level)이 높아지고 C 및 O의 강도 수준이 낮아지는 위치로부터 확인할 수 있다. 또한, 플라즈마에 의한 MSQ막의 표면 처리 효과는 C의 강도 수준이 변화하는 양상으로부터 알 수 있다.
도 7a에 나타낸 O2플라즈마 처리의 경우에는 MSQ막의 표면으로부터 약 3500Å의 깊이까지 탄소가 감소되었다. 도 7d에 나타낸 버퍼층 형성의 경우에도, 분석된 표면으로부터 1000Å의 USG막 두께를 감안하면 탄소의 강도 레벨이 MSQ막의 표면으로부터 약 3000Å까지 연속적으로 변하였다.
도 7b에 나타낸 N2O 플라즈마 처리 및 도 7c에 나타낸 NH3/N2플라즈마 처리의 경우에는, MSQ막의 표면으로부터 500Å 깊이 미만에서만 막질이 변화되었다.
도 7a 내지 도 7d의 결과로부터, 상기 4가지 표면 처리 방법에 따르면 모든 경우에 있어서 MSQ막의 표면에서 탄소 함량이 감소됨으로써, -CH3기에 의한 입체 장애가 제거되고, 그와 같이 표면 처리된 MSQ막의 상면에 증착되는 상부 절연막과의 결합력이 증가되어 MSQ막의 접착 특성이 향상될 것으로 기대된다.
그 중에서도 특히 N2O 플라즈마 처리 NH3/N2플라즈마 처리의 경우에는 표면 막질이 개선되는 동시에 MSQ막의 전체 두께에 걸친 막질 변화는 크지 않으므로, MSQ막 고유의 특성을 유지하면서 MSQ막 표면의 접착 특성을 향상시킬 수 있는 이점이 있다.
도 8은 MSQ막에 대하여 NH3/N2플라즈마 처리를 행하는 경우 처리 시간을 각각 50초, 100초 및 200초로 하였을 때 MSQ막의 FT-IR 스펙트럼 변화를 나타낸 것이다.
도 8에서, 각 피크 위에 표시된 값은 플라즈마 처리되지 않는 MSQ막을 기준으로 하여 피크 강도가 감소된 정도를 백분율로 표시한 것이다. 도 8의 결과로부터, NH3/N2플라즈마 처리 시간을 증가시켜도 큰 차이가 없음을 알 수 있다.
상기와 같은 결과가 얻어진 이유는 MSQ막을 NH3/N2플라즈마 처리하는 동안 MSQ막 표면에 먼저 SiON층이 형성되어 "셀프-패시베이션(self-passivation)" 효과를 제공함으로써 이후 계속되는 플라즈마 처리에 대하여 내성을 가지게 되었기 때문인 것으로 해석된다.
도 9는 MSQ막을 NH3/N2플라즈마 처리한 후 Si-CH3피크 강도가 감소하고 Si-NH 피크가 형성된 것을 보여주는 FT-IR 스펙트럼이다.
표 3은 MSQ막에 대하여 여러가지 표면 처리를 행한 후, XPS로 표면의 조성을 분석한 결과를 나타낸 것이다. 표 3에서 제시되지 않은 다른 조건들은 표 2에 표시된 조건과 동일 조건을 적용하였다.
표 3에서, NH3/N2플라즈마 처리한 경우에는 질소 성분이 약 17% 함유된 것으로 나타난 것을 알 수 있다. 이는 도 8 결과에서 확인된 셀프-패시베이션 효과를 입증해주는 결과이다.
또한, 표 3의 결과로부터, MSQ막을 상기한 방법에 따라 플라즈마 처리하거나 MSQ막 위에 버퍼층을 형성하는 경우에 MSQ막 표면에서 탄소 성분이 80% 이상 감소되고, [O]/[Si]가 많은 경우는 37% 이상 증가한 것을 확인하였다.
상기한 실험 결과들을 바탕으로 하여, 실리콘 기판상에 금속 배선 패턴이 형성된 경우와 형성되지 않은 경우 각각에 대하여 상기 실리콘 기판상에 MSQ막을 4000Å의 두께로 형성한 후, 상기 MSQ막에 대하여 표 4에 나타낸 바와 같은 여러가지 표면 처리를 행하고, 표면 처리된 MSQ막 위에 상부 절연막으로서 PECVD 방법에 의하여 형성된 TEOS막 (이하, "PE-TEOS막"이라 함)을 8000Å의 두께로 형성한 후, 상기 PE-TEOS막을 CMP할 때 상기 MSQ막 표면으로부터 상기 PE-TEOS막의 리프팅(lifting) 유무를 조사하는 방법으로 상기 MSQ막과 PE-TEOS막과의 접착 특성을 평가하였다.
여기서, 실리콘 기판상에 금속 배선 패턴을 형성한 경우는 금속 배선 패턴으로서 약 5000Å 두께를 가지는 알루미늄 배선 패턴을 각 패턴 사이에 갭이 형성되도록 형성한 후, 상기 알루미늄 배선 패턴을 500Å 두께의 PE-TEOS막으로 캡핑하였다.
그 결과를 표 4에 나타내었다. 표 4에서 제시되지 않은 다른 조건들은 표 2에 표시된 조건과 동일 조건을 적용하였다.
표 4에서, "○"는 MSQ막상에서 PE-TEOS막의 리프팅이 전혀 발생되지 않았음을 의미한다. 이와 같이, MSQ막에 대하여 상기한 여러가지 표면 처리를 행하였을 때 모두 CMP 단계에서 상부 절연막의 리프팅이 일어나지 않았다.
상기 결과들을 바탕으로 하여, 본 발명의 바람직한 실시예들에 따라 구현할 수 있는 다층 구조의 절연막 형성 방법을 다음에 상세히 설명한다.
본 발명에서는 2개의 대표적인 실시예를 제공한다. 제1 실시예에서는 Si-CH3결합을 함유하는 제1 절연층과 그 위에 증착되는 상부 절연막과의 접착 특성을 향상시키기 위하여 상기 제1 절연층을 플라즈마 처리하여, 상기 제1 절연막 표면에서 탄소 성분을 제거하고 Si-CH3결합이 제거된 접착면을 형성한다. 제2 실시예에서는 Si-CH3결합을 함유하는 제1 절연층과 그 위에 증착되는 상부 절연막과의 접착 특성을 향상시키기 위하여 상기 제1 절연층 위에 별도의 버퍼층을 형성함으로써, 상기 제1 절연층 위에 상기 상부 절연막과의 우수한 접착력을 제공하는 접착면을 형성한다.
본 명세서 전반에 걸쳐서 사용되는 용어 "층간절연막"은 반도체 기판의 바로 위에 형성된 게이트 전극 등과 같은 도전 패턴 위에 형성된 절연층들을 의미하는 것이다. 또한, 용어 "금속층간 절연막"은 반도체 기판 표면 위에 형성되지만 반도체 기판의 바로 위에 형성되는 것은 아닌 금속 라인 위의 도전성 라인 위에 형성되는 절연층들을 의미하는 것이다. 본 발명의 실시예들에서 제공되는 다층 구조의 절연막은 층간절연막 및 금속층간 절연막을 포함하는 어떠한 절연막에서도 적용될 수 있는 것임은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명한 것이다. 따라서, 다음의 실시예들에서 단지 금속층간 절연막으로만 기재되어 있어도 이는 층간절연막에도 동일하게 적용될 수 있는 것이다.
도 10a 내지 도 10f는 본 발명의 제1 실시예에 따른 다층 구조의 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 10a를 참조하면, 반도체 기판(100)상에 제1 도전 패턴(110)을 형성한다. 상기 각 제1 도전 패턴(110)은 그들 사이에 갭(gap)이 형성되어 있다. 상기 제1 도전 패턴(110)은 상기 반도체 기판(100) 위에 형성된 금속 라인, 예를 들면 알루미늄(Al) 라인에 의하여 형성된 도전층이다. 상기 제1 도전 패턴(110)은 약 5000 ∼ 6000Å의 두께를 갖는다.
그 후, 상기 반도체 기판(100)상에 캡핑층(120)을 약 500Å의 두께로 형성하여 상기 제1 도전 패턴(110)의 표면을 덮는다. 상기 캡핑층(120)은 CVD 방법에 의하여 형성된 산화막으로 형성될 수 있다. 상기 캡핑층(120)은 후속 공정중에 발생된 탄소 성분과 같은 물질들에 의하여 상기 제1 도전 패턴(110)이 손상받는 것을 방지하기 위한 보호막이다. 경우에 따라서 상기 캡핑층(120)은 생략될 수 있다.
그 후, 상기 캡핑층(120) 위에 제1 절연층(130)을 충분한 두께로 형성하여, 상기 각 제1 도전 패턴(110) 사이의 갭을 완전히 채우는 동시에 상기 제1 도전 패턴(110)의 상부에 약 1000 ∼ 2000Å의 두께로 존재하도록 한다. 이 때, 상기 제1 절연층(130)의 총 두께(d1)는 약 6000 ∼ 8000Å으로 된다. 상기 제1 절연층(130)은 Si-CH3결합을 가진 유리 또는 유리질 막으로 형성되는 것으로, 바람직하게는, 유전율이 낮으면서 갭 필링 특성이 우수한 SOG막의 일종인 MSQ (methyl silsesquioxane)막으로 형성한다. 또는, 상기 제1 절연층(130)으로서 SiOC (silicon oxycarbide)막을 형성할 수도 있다.
상기 제1 절연층(130)은 Si-CH3결합을 포함하는 물질로 이루어지는 것으로, 그 표면에도 Si-CH3결합이 노출되어 있다. 따라서, 상기 제1 절연층(130)의 표면에 노출되어 있는 CH3기로 인한 입체 장애에 의하여 그 상부에 증착되는 절연막과의 접착성이 열화될 수 있다.
도 10b는 상기 제1 절연층(130)의 접착 특성을 향상시키기 위한 처리 단계를 설명하기 위한 도면이다. 도 10b를 참조하면, 상기 제1 절연층(130)을 플라즈마(135)로 처리하여 상기 제1 절연층(130)의 표면에서 탄소 성분을 제거함으로써, 상기 제1 절연층(130)의 표면에 Si-CH3결합이 제거된 접착면(130a)을 형성한다. 상기 접착면(130a)은 상기 제1 절연층(130)의 표면 성분이 변화됨으로써 상기 제1 절연층(130) 내에 상기 제1 절연층(130)의 일부로서 형성되는 것으로, 상기 제1 절연층(130)의 총 두께(d1) 범위 내에서 상기 제1 절연층(130)의 표면으로부터 소정의 깊이(d2)를 가지도록 형성된다.
상기 접착면(130a) 형성을 위한 플라즈마(135) 처리 방법으로서, O2플라즈마, N2O 플라즈마, 또는 NH3/N2플라즈마 처리를 행할 수 있다. 상기 각 플라즈마 처리 방법을 행하는 데 있어서 바람직한 공정 조건으로서 표 2에 기재되어 있는 바와 같은 조건을 적용할 수 있다.
그 결과, 상기 접착면(130a)에는 탄소 성분이 현저하게 제거되어 그 상부에 증착되는 절연막과의 사이에서 입체 장애가 발생될 염려가 없다.
도 10c를 참조하면, 상기 접착면(130a)위에 제2 절연층(140)을 약 1600Å의 두께로 형성한다. 상기 제2 절연층(140)은 층간절연막으로 사용하기 적합한 어떠한 막으로도 형성 가능하며, 예를 들면 PE-TEOS막, O3-TEOS막, SiH4를 소스로 하여 LPCVD (Low Pressure CVD) 방법에 의하여 형성되는 산화막(이하, "SiH4-산화막"이라 함), HDP (High Density Plasma) 산화막, HSQ (hydrogen silsesquioxane)막, SiC (silicon carbide)막, 실리콘 질화막, 또는 실리콘 산화질화막으로 형성할 수 있다.
그 결과, 상기 접착면(130a)에 존재하는 극성 결합들(polar bonds)과 상기 제2 절연층(140)의 극성 결합들과의 사이에는 입체 장애 없이 다이폴-다이폴 상호 작용(dipole-dipole interaction)이 원활하게 이루어진다.
예를 들어 설명하면, 상기 제1 절연층(130)의 플라즈마(135) 처리 방법으로서 NH3/N2플라즈마 처리를 행하고, 상기 제2 절연층(140)으로서 PE-TEOS막을 형성한 경우에는, 상기 접착면(130a)에 존재하는 극성의 Si-N 결합 및 N-H 결합이 상기 제2 절연층(140)에 존재하는 극성의 Si-O 결합과 강하게 상호작용한다. 이 때 형성되는 다이폴-다이폴 상호 작용은, 상기 제1 절연층(130) 표면에 상기 접착면(130a)을 형성하기 전에 상기 제1 절연층(130) 표면에 노출된 Si-CH3결합과 상기 상기 제2 절연층(140)의 Si-O 결합 사이에서 이루어지는 반 데르 바알스 상호 작용 (Van der Waals interaction) 보다 훨씬 강하다. 따라서, 상기 접착면(130a)과 제2 절연층(140) 사이의 결합 강도가 커지게 된다.
도 10d를 참조하면, CMP 방법에 의하여 상기 제2 절연층(140)을 평탄화하여 평탄화된 제2 절연층(140a)을 형성한다. CMP 공정시 웨이퍼상에 가해지는 물리적 힘이 상기 접착면(130a)과 상기 평탄화된 제2 절연층(140a)과의 계면까지 전달되어도, 상기 접착면(130a)과 상기 평탄화된 제2 절연층(140a)과의 사이에서 다이폴-다이폴 상호 작용에 의한 강한 접착력으로 인하여 상기 평탄화된 제2 절연층(140a)이 상기 접착면(130a)으로부터 들뜨거나 떨어져 나가는 일이 없다.
이로써, 상기 접착면(130a)을 포함하는 제1 절연층(130) 및 평탄화된 제2 절연층(140a)으로 이루어지는 금속층간 절연막이 형성된다.
도 10e를 참조하면, 포토리소그래피 공정을 이용하여 상기 평탄화된 제2 절연층(140a), 접착면(130a)을 포함하는 제1 절연층(130) 및 캡핑층(120)을 차례로 패터닝하여 상기 제1 도전 패턴(110)의 상면을 노출시키는 비아홀(h1)을 형성한다.
상기 제1 절연층(130)은 탄소를 함유하고 있으므로, 상기 비아홀(h1) 형성을 위한 건식 식각시 상기 제1 절연층(130) 내에 함유된 탄소 성분으로부터 유도되는 폴리머(이하, "카본 폴리머"라 함)가 식각 대상면의 저면에 쌓여서 상기 제1 절연층(130)이 더 이상 식각되는 것을 방해하여 상기 제1 절연층(130)에서 식각 종료되는 현상이 발생될 수도 있다.
이를 방지하기 위하여, 상기 비아홀(h1) 형성을 위한 건식 식각시 식각 가스 공급과 동시에, 카본 폴리머를 제거하기 위하여 O2가스 또는 N2가스를 추가 공급한다. 여기서, 상기 식각 가스에 O2가스가 추가 공급되는 경우에는 산소 라디칼이 카본 폴리머의 양을 줄이는 역할을 한다. 상기 식각 가스에 N2가스가 추가 공급되는 경우에는 식각 부산물인 산소 원자와 반응하여 생긴 NO가 카본 폴리머의 양을 줄이는 역할을 한다.
그 결과, 상기 비아홀(h1) 형성을 위한 식각 공정시 상기 제1 절연층(130)에서 식각 종료되는 현상이 방지되고, 원하는 비아홀(h1)을 형성할 수 있다.
도 10f를 참조하면, 상기 비아홀(h1)이 형성된 결과물 전면에 예를 들면 Ti/TiN으로 이루어지는 배리어막(152)을 형성하고, 텅스텐과 같은 금속 물질을 상기 비아홀(h1)이 채워지도록 증착한 후 CMP 공정에 의하여 상기 평탄화된 제2 절연층(140a)의 상면이 노출되도록 상기 금속 물질층 및 배리어막(152)을 연마하여 상기 비아홀(h1) 내에 비아 콘택(154)을 형성한다.
상기 비아 콘택(154)을 형성하기 위한 CMP 단계에서도 상기 접착면(130a)과 상기 평탄화된 제2 절연층(140)과의 계면에 물리적 힘이 전달될 수 있다. 그러나, 상기 접착면(130a)과 상기 평탄화된 제2 절연층(140a)과의 사이에서 다이폴-다이폴 상호 작용에 의한 강한 접착력으로 인하여 상기 평탄화된 제2 절연층(140a)이 상기 접착면(130a)으로부터 들뜨거나 떨어져 나가는 일이 없다.
그 후, 상기 비아 콘택(154)을 통하여 상기 제1 도전 패턴(110)과 전기적으로 연결되는 제2 도전 패턴(160)을 형성한다. 상기 제2 도전 패턴(160)은 예를 들면 Ti 150Å, Al 5700Å, Ti 150Å 및 TiN 400Å을 차례로 적층한 후, 이들을 패터닝하여 형성한다.
상기 제2 도전 패턴(160)을 상기와 같은 방법으로 형성하는 대신 듀얼 다마신(dual damascene) 방법에 의하여 형성할 수도 있다. 이 경우에는 상기 제2 도전 패턴(160)을 형성하기 위하여 CMP 공정이 수반된다. 이와 같은 경우에도 CMP에 의한 물리적 힘이 상기 접착면(130a)과 상기 평탄화된 제2 절연층(140)과의 계면에 전달될 수 있다. 그러나, 상기 접착면(130a)과 상기 평탄화된 제2 절연층(140a)과의 사이에서 다이폴-다이폴 상호 작용에 의한 강한 접착력으로 인하여 상기 평탄화된 제2 절연층(140a)이 상기 접착면(130a)으로부터 들뜨거나 떨어져 나가는 일이 없다.
본 실시예에 있어서, 금속 층간절연막을 형성하기 위하여 상기 제1 절연층(130)과 같은 저유전막을 사용하였으므로, 상기 제1 도전 패턴(110)과 제2 도전 패턴(160)과의 사이, 또는 상기 각 제1 도전 패턴(110) 사이에서 RC 지연을 줄일 수 있다.
도 11a 내지 도 11f는 본 발명의 제2 실시예에 따른 다층 구조의 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 11a를 참조하면, 도 10a를 참조하여 설명한 바와 같은 방법으로 반도체 기판(200)상에 제1 도전 패턴(210) 및 상기 제1 도전 패턴(210)의 표면을 덮는 캡핑층(220)을 형성하고, 상기 캡핑층(220) 위에 제1 절연층(230)을 형성한다. 상기 제1 절연층(230)은 Si-CH3결합을 가진 유리 또는 유리질 막으로 형성되는 것으로, 예를 들면 MSQ막 또는 SiOC막으로 형성한다.
도 11b를 참조하면, 상기 제1 절연층(230) 위에 버퍼층(235)을 50 ∼ 1000Å의 두께로 형성한다. 상기 버퍼층(235)은 상기 제1 절연층(230)의 접착 특성을 향상시키기 위하여 형성하는 것이다. 상기 버퍼층(235)은 그 두께가 너무 두꺼우면 하부막인 상기 제1 절연층(230)의 변형을 초래할 수 있으므로 가능한 얇을수록 좋다. 바람직하게는, 상기 버퍼층(235)은 50 ∼ 1000Å의 두께를 갖는다.
상기 버퍼층(235)은 바람직하게는 USG막, 더욱 바람직하게는 O3-TEOS막으로 형성된다.
상기 제1 절연층(230) 위에 상기 버퍼층(235)을 형성함으로써, 상기 제1 절연층(230)의 표면에서는 탄소 성분이 현저하게 제거되어 Si-CH3결합이 제거되고, 그 위에 형성되는 버퍼층(235)과의 사이에서 다이폴-다이폴 상호 작용이 이루어진다. 따라서, 상기 버퍼층(230)이 상기 제1 절연층(230)에 강한 결합력으로 접착된다.
도 11c를 참조하면, 도10c를 참조하여 설명한 바와 같은 방법으로 상기 버퍼층(235) 위에 제2 절연층(240)을 형성한다. 상기 버퍼층(235)은 입체 장애를 초래할 수 있는 Si-CH3결합을 포함하고 있지 않으므로, 상기 제2 절연층(240)은 상기 버퍼층(235) 위에 우수한 결합력을 가지고 형성된다.
도 11d를 참조하면, CMP 방법에 의하여 상기 제2 절연층(240)을 평탄화하여 평탄화된 제2 절연층(240a)을 형성한다. CMP 공정시 웨이퍼상에 가해지는 물리적 힘이 상기 제1 절연층(230)과 상기 버퍼층(235)과의 계면, 또는 상기 버퍼층(235)과 상기 평탄화된 제2 절연층(240a)과의 계면까지 전달되어도 상기 제1 절연층(230), 버퍼층(235) 및 상기 평탄화된 제2 절연층(240a) 각각의 사이의 계면은 강한 상호 작용에 의하여 결합되어 있으므로, 각각의 계면에서 상부 막질이 들뜨거나 떨어져 나가는 일이 없다.
이로써, 상기 제1 절연층(230), 버퍼층(235) 및 평탄화된 제2 절연층(240a)으로 이루어지는 금속층간 절연막이 형성된다.
도 11e를 참조하면, 포토리소그래피 공정을 이용하여 상기 평탄화된 제2 절연층(240a), 버퍼층(235), 제1 절연층(230) 및 캡핑층(220)을 차례로 패터닝하여 상기 제1 도전 패턴(210)의 상면을 노출시키는 비아홀(h2)을 형성한다.
도 10e를 참조하여 설명한 바와 같이, 상기 비아홀(h2) 형성을 위한 건식 식각시 식각 가스에 O2가스 또는 N2가스를 추가하여 공급한다. 그 결과, 카본 폴리머에 의하여 상기 제1 절연층(230)에서 식각 종료되는 현상이 방지되고, 원하는 비아홀(h2)을 형성할 수 있다.
도 11f를 참조하면, 도 10f를 참조하여 설명한 바와 같은 방법으로 상기 비아홀(h2) 내에 배리어막(252) 및 비아 콘택(254)을 형성한다. 본 실시예에서도 제1 실시예에서와 마찬가지로, 상기 비아 콘택(254)을 형성하기 위한 CMP 단계에서 상기 제1 절연층(230), 버퍼층(235) 및 상기 평탄화된 제2 절연층(240) 각각의 계면에 물리적 힘이 전달될 수 있다. 그러나, 이들 사이의 각각의 계면은 강한 상호 작용에 의하여 결합되어 있으므로, 각각의 계면에서 상부 막질이 들뜨거나 떨어져 나가는 일이 없다.
그 후, 상기 비아 콘택(254)을 통하여 상기 제1 도전 패턴(210)과 전기적으로 연결되는 제2 도전 패턴(260)을 형성한다.
상기 제2 도전 패턴(260)을 형성하기 위하여 듀얼 다마신 공정을 이용하는 경우에도 그에 수반되는 CMP 공정시 물리적 힘이 상기 제1 절연층(230), 버퍼층(235) 및 상기 평탄화된 제2 절연층(240) 각각의 계면에 전달될 수 있다. 그러나, 이들 사이의 각각의 계면은 강한 상호 작용에 의하여 결합되어 있으므로, 각각의 계면에서 상부 막질이 들뜨거나 떨어져 나가는 일이 없다.
또한, 금속 층간절연막을 형성하는 데 있어서 상기 제1 절연층(230)과 같은 저유전막을 사용하였으므로, 상기 제1 도전 패턴(210)과 제2 도전 패턴(260)과의 사이, 또는 상기 각 제1 도전 패턴(210) 사이에서 RC 지연을 줄일 수 있다.
상기 각 실시예들에서는 본 발명에 따른 방법을 금속층간 절연막 형성에 적용하는 것을 대표적인 예로서 설명하였으나, 본 발명은 이에 한정되지 않으며, 반도체 기판의 바로 위에 형성된 도전층을 덮는 층간절연막 형성에도 적용될 수 있음은 물론이다.
상기한 바와 같이, 본 발명에 의하면 금속층간 절연막과 같은 다층 구조의 절연막을 형성하기 위하여 MSQ와 같은 저유전 물질을 사용하므로, 금속 배선 시스템에서 발생 가능한 RC 지연을 줄일 수 있다.
또한, 본 발명에서는 Si-CH3결합을 함유하는 저유전막을 금속층간 절연막 형성에 사용하는 데 있어서, 상기 저유전막 표면을 플라즈마 처리하거나 상기 저유전막 표면에 버퍼층을 형성한다. 그 결과, 상기 저유전막 표면에서 탄소 성분이 제거되고 상부 절연막과의 계면에서 입체 장애를 유발할 가능성이 있는 Si-CH3결합이 제거된다. 따라서, 저유전막을 채용하는 금속층간 절연막과 같은 다층 구조의 절연막 형성에 있어서 상기 저유전막과 상부 절연막과의 접착 특성이 현저히 향상된다. 그 결과, 후속 공정에서 물리적 힘이 가해진다 하더라도 상기 다층 구조의 절연막을 구성하는 각 절연층 사이에서 상부 절연막이 들뜨거나 리프트되어 떨어져 나가는 필링 오프 현상을 방지할 수 있어서 신뢰성 있는 반도체 소자를 제조할 수 있다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (29)

  1. 반도체 기판상의 도전 패턴 위에 형성되고, 그 내부에 Si-CH3결합을 함유하는 제1 절연층과,
    상기 제1 절연층의 일부분으로서 상기 제1 절연층의 상면에 노출되도록 형성되고, 상기 제1 절연층의 나머지 부분에 비하여 적은 양의 탄소 성분을 가지는 접착면과,
    상기 제1 절연층의 접착면 위에 형성되고, 상기 접착면과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 제2 절연층을 포함하는 것을 특징으로 하는 다층 구조의 절연막.
  2. 제1항에 있어서, 상기 제1 절연층은 MSQ (methyl silsesquioxane)로 이루어지는 것을 특징으로 하는 다층 구조의 절연막.
  3. 제1항에 있어서, 상기 제1 절연층은 SiOC (silicon oxycarbide)로 이루어지는 것을 특징으로 하는 다층 구조의 절연막.
  4. 제1항에 있어서, 상기 제2 절연층은 PE-TEOS막, O3-TEOS막, SiH4-산화막, HDP (High Density Plasma) 산화막, HSQ (hydrogen silsesquioxane)막, SiC (silicon carbide)막, 실리콘 질화막 또는 실리콘 산화질화막으로 형성되는 것을 특징으로 하는 다층 구조의 절연막.
  5. 제1항에 있어서, 상기 도전 패턴과 상기 제1 절연층 사이에서 상기 도전 패턴을 덮는 캡핑층을 더 포함하는 것을 특징으로 하는 다층 구조의 절연막.
  6. 제5항에 있어서, 상기 캡핑층은 CVD 방법에 의하여 형성된 산화막인 것을 특징으로 하는 다층 구조의 절연막.
  7. 반도체 기판상의 도전 패턴 위에 형성되고, 그 내부에 Si-CH3결합을 함유하는 제1 절연층과,
    상기 제1 절연층 위에 형성되고, 그 내부에 Si-CH3결합을 함유하지 않고, 상기 제1 절연층과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 버퍼층과,
    상기 버퍼층 위에 형성된 제2 절연층을 포함하는 것을 특징으로 하는 다층 구조의 절연막.
  8. 제7항에 있어서, 상기 제1 절연층은 MSQ (methyl silsesquioxane)로 이루어지는 것을 특징으로 하는 다층 구조의 절연막.
  9. 제7항에 있어서, 상기 제1 절연층은 SiOC (silicon oxycarbide)로 이루어지는 것을 특징으로 하는 다층 구조의 절연막.
  10. 제7항에 있어서, 버퍼층은 USG (undoped silicate glass)로 이루어지는 것을 특징으로 하는 다층 구조의 절연막.
  11. 제7항에 있어서, 상기 버퍼층은 50 ∼ 1000Å의 두께를 가지는 것을 특징으로 하는 다층 구조의 절연막.
  12. 제7항에 있어서, 상기 제2 절연층은 PE-TEOS막, O3-TEOS막, SiH4-산화막, HDP (High Density Plasma) 산화막, HSQ (hydrogen silsesquioxane)막, SiC (silicon carbide)막, 실리콘 질화막 또는 실리콘 산화질화막으로 형성되는 것을 특징으로 하는 다층 구조의 절연막.
  13. 제7항에 있어서, 상기 도전 패턴과 상기 제1 절연층 사이에서 상기 도전 패턴을 덮는 캡핑층을 더 포함하는 것을 특징으로 하는 다층 구조의 절연막.
  14. 제13항에 있어서, 상기 캡핑층은 CVD 방법에 의하여 형성된 산화막인 것을 특징으로 하는 다층 구조의 절연막.
  15. 반도체 기판상의 도전 패턴 위에 Si-CH3결합을 함유하는 제1 절연층을 형성하는 단계와,
    상기 제1 절연층을 플라즈마 처리하여 상기 제1 절연층 표면에 상기 제1 절연층에 비하여 적은 양의 탄소 성분을 함유하는 접착면을 형성하는 단계와,
    상기 접착면 위에, 상기 접착면과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 제2 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  16. 제15항에 있어서, 상기 제1 절연층은 MSQ (methyl silsesquioxane)로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  17. 제15항에 있어서, 상기 제1 절연층은 SiOC (silicon oxycarbide)로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  18. 제15항에 있어서, 상기 제1 절연층을 플라즈마 처리하는 단계에서는 O2, N2O 또는 NH3/N2플라즈마를 이용하는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  19. 제15항에 있어서, 상기 제2 절연층은 PE-TEOS막, O3-TEOS막, SiH4-산화막, HDP (High Density Plasma) 산화막, HSQ (hydrogen silsesquioxane)막, SiC (silicon carbide)막, 실리콘 질화막 또는 실리콘 산화질화막으로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  20. 제15항에 있어서, 상기 도전 패턴을 덮는 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  21. 제20항에 있어서, 상기 캡핑층은 CVD 방법에 의하여 형성된 산화막으로 이루어지는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  22. 반도체 기판상의 도전 패턴 위에 Si-CH3결합을 함유하는 제1 절연층을 형성하는 단계와,
    상기 제1 절연층 위에, Si-CH3결합을 함유하지 않고 상기 제1 절연층과의 사이에 다이폴-다이폴 상호 작용 (dipole-dipole interaction)이 이루어질 수 있는 버퍼층을 형성하는 단계와,
    상기 버퍼층 위에 제2 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  23. 제22항에 있어서, 상기 제1 절연층은 MSQ (methyl silsesquioxane)로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  24. 제22항에 있어서, 상기 제1 절연층은 SiOC (silicon oxycarbide)로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  25. 제22항에 있어서, 버퍼층은 USG (undoped silicate glass)로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  26. 제22항에 있어서, 상기 버퍼층은 50 ∼ 1000Å의 두께로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  27. 제22항에 있어서, 상기 제2 절연층은 PE-TEOS막, O3-TEOS막, SiH4-산화막, HDP (High Density Plasma) 산화막, HSQ (hydrogen silsesquioxane)막, SiC (silicon carbide)막, 실리콘 질화막 또는 실리콘 산화질화막으로 형성되는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  28. 제22항에 있어서, 상기 도전 패턴을 덮는 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
  29. 제28항에 있어서, 상기 캡핑층은 CVD 방법에 의하여 형성된 산화막으로 이루어지는 것을 특징으로 하는 다층 구조의 절연막 형성 방법.
KR1019990018663A 1999-05-24 1999-05-24 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법 KR100292409B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990018663A KR100292409B1 (ko) 1999-05-24 1999-05-24 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
US09/577,075 US6485815B1 (en) 1999-05-24 2000-05-23 Multi-layered dielectric layer including insulating layer having Si-CH3 bond therein and method for fabricating the same
US10/255,639 US6777322B2 (en) 1999-05-24 2002-09-27 Method for fabricating a multi-layered dielectric layer including insulating layer having Si-CH3 bond therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018663A KR100292409B1 (ko) 1999-05-24 1999-05-24 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20000074613A true KR20000074613A (ko) 2000-12-15
KR100292409B1 KR100292409B1 (ko) 2001-06-01

Family

ID=19587357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018663A KR100292409B1 (ko) 1999-05-24 1999-05-24 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법

Country Status (2)

Country Link
US (2) US6485815B1 (ko)
KR (1) KR100292409B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851608A (zh) * 2015-07-01 2018-03-27 应用材料公司 减低互连介电阻挡堆叠中陷阱引发的电容的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6759098B2 (en) * 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US7105460B2 (en) 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
JP2004253791A (ja) * 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
US7205248B2 (en) * 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US20050087517A1 (en) * 2003-10-09 2005-04-28 Andrew Ott Adhesion between carbon doped oxide and etch stop layers
JP2005217142A (ja) * 2004-01-29 2005-08-11 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
KR100933374B1 (ko) * 2006-01-13 2009-12-22 도쿄엘렉트론가부시키가이샤 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
US20070231746A1 (en) * 2006-03-29 2007-10-04 Iordanoglou Dimitrios I Treating carbon containing layers in patterning stacks
TWI450650B (zh) * 2011-05-16 2014-08-21 Ind Tech Res Inst 可撓式基材及可撓式電子裝置
JP6686880B2 (ja) * 2014-04-22 2020-04-22 王子ホールディングス株式会社 複合体及びその製造方法
KR20200086899A (ko) * 2019-01-10 2020-07-20 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868096A (en) 1986-09-09 1989-09-19 Tokyo Ohka Kogyo Co., Ltd. Surface treatment of silicone-based coating films
KR19990030660A (ko) * 1997-10-02 1999-05-06 윤종용 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6303192B1 (en) * 1998-07-22 2001-10-16 Philips Semiconductor Inc. Process to improve adhesion of PECVD cap layers in integrated circuits
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
US6326692B1 (en) * 2000-02-23 2001-12-04 Advanced Micro Devices, Inc. Insulating and capping structure with preservation of the low dielectric constant of the insulating layer
US6303525B1 (en) * 2000-08-18 2001-10-16 Philips Electronics No. America Corp. Method and structure for adhering MSQ material to liner oxide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851608A (zh) * 2015-07-01 2018-03-27 应用材料公司 减低互连介电阻挡堆叠中陷阱引发的电容的方法
CN107851608B (zh) * 2015-07-01 2022-04-19 应用材料公司 减低互连介电阻挡堆叠中陷阱引发的电容的方法

Also Published As

Publication number Publication date
KR100292409B1 (ko) 2001-06-01
US6485815B1 (en) 2002-11-26
US6777322B2 (en) 2004-08-17
US20030118796A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
KR100292409B1 (ko) 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
US6159842A (en) Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections
US8445377B2 (en) Mechanically robust metal/low-k interconnects
JP4368498B2 (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
JP3898133B2 (ja) ＳｉＣＨＮ膜の成膜方法。
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
KR100881396B1 (ko) 반도체 소자의 제조방법
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
US6753260B1 (en) Composite etching stop in semiconductor process integration
JP3193335B2 (ja) 半導体装置の製造方法
US6972252B1 (en) Method of improving adhesion between two dielectric films
JP2004095865A (ja) 半導体装置およびその製造方法
US20020130418A1 (en) Intermetal dielectric layer for integrated circuits
US7351653B2 (en) Method for damascene process
TW200419716A (en) Method of forming an inter-metal dielectric layer in an interconnect structure
TWI278981B (en) Semiconductor device and production method therefor
JP2005050954A (ja) 半導体装置およびその製造方法
US6784095B1 (en) Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
JP2001118928A (ja) 集積回路の製造方法
KR101443999B1 (ko) 반도체 장치의 제조 방법
WO2004105123A1 (ja) 半導体装置
KR100773754B1 (ko) 갭 필 능력을 향상시킨 절연막 증착 방법
US6753607B1 (en) Structure for improving interlevel conductor connections
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 18

LAPS Lapse due to unpaid annual fee