JP3527047B2 - 半導体装置の層間絶縁膜形成方法 - Google Patents

半導体装置の層間絶縁膜形成方法

Info

Publication number
JP3527047B2
JP3527047B2 JP05806297A JP5806297A JP3527047B2 JP 3527047 B2 JP3527047 B2 JP 3527047B2 JP 05806297 A JP05806297 A JP 05806297A JP 5806297 A JP5806297 A JP 5806297A JP 3527047 B2 JP3527047 B2 JP 3527047B2
Authority
JP
Japan
Prior art keywords
forming
layer
sog layer
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05806297A
Other languages
English (en)
Other versions
JPH09330982A (ja
Inventor
志 鉉 崔
海 程 李
秉 槿 黄
珠 善 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09330982A publication Critical patent/JPH09330982A/ja
Application granted granted Critical
Publication of JP3527047B2 publication Critical patent/JP3527047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の層間絶
縁膜形成方法に係り、特にＳＯＧ層（spin-on-glass la
yer ）を有する層間絶縁膜形成方法に関する。
【０００２】
【従来の技術】半導体装置は電気的な信号を伝送させる
配線を備える。半導体装置の動作速度に影響を与える前
記配線は導電膜をパタニングすることにより形成され
る。したがって、半導体装置の動作速度を改善させるた
めには、配線の長さを最小とする多層配線技術が広く用
いられている。かつ、このような多層配線技術は半導体
装置の面積を減少させ得るので、高集積の半導体装置に
必要である。
【０００３】多層配線を具現するための重要な工程中の
一つは、上部配線と下部配線との層間絶縁膜を形成する
工程である。このような層間絶縁膜は、半導体装置の構
成要素となるトランジスタのような個別素子の特性が変
化しないように低温で平坦になるべきである。かつ、前
記層間絶縁膜は、隣接する配線間の寄生容量を減少させ
るため、低い誘電定数を有する物質で形成されるべきで
ある。このような条件を満たす層間絶縁膜にはＳＯＧ層
がある。ＳＯＧ層により層間絶縁膜を形成する方法は、
下部配線の形成された結果物の全面に液体状態のＳＯＧ
系物質を塗布して平坦な表面を有するＳＯＧ層を形成す
る段階と、前記ＳＯＧ層を所定の温度でベーキングして
硬化させる段階とからなる。
【０００４】しかしながら、前記ＳＯＧ層は水分を吸収
する性質が強い。ＳＯＧ層内に水分が吸収されると、酸
化膜の食刻溶液に対する湿式食刻率が増え、誘電定数も
増える。これにより、水分の吸収されたＳＯＧ層をパタ
ニングして下部配線の所定領域を露出させるコンタクト
ホールを形成した後、前記露出された下部配線の表面に
形成された自然酸化膜を取り除くために湿式食刻工程を
施すとき、前記パタニングされたＳＯＧ層も食刻されて
コンタクトホールの大きさが増える問題がある。かつ、
水分の吸収されたＳＯＧ層は誘電定数が高いため、隣接
する配線間の寄生容量を増やして半導体素子の動作速度
を遅くする。
【０００５】上述した問題を解決するため、ＳＯＧ層を
８００℃以上の高温で熱処理してＳＯＧ層内の水分を取
り除く方法がある。しかしながら、ＳＯＧ層を８００℃
以上の高温で熱処理する場合、ＳＯＧ層の下部に形成さ
れたトランジスタの特性が変化する。これは、ソース／
ドレイン領域及びチャンネル領域の不純物が再拡散して
チャンネルの長さが短くなり、かつ、チャンネル領域の
不純物の濃度が変化するからである。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
目的は優れる平坦度を保持しながら、トランジスタの特
性に影響を与えず、水分を吸収する性質が抑制できるＳ
ＯＧ層を備える層間絶縁膜形成方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明は、所定のパターンが形成された半導体基板の
全面にＳＯＧ層を形成する段階と、前記ＳＯＧ層を４０
０〜７５０℃の温度でベーキング処理する段階と、前記
ベーキング処理されたＳＯＧ層の上に吸湿防止層を形成
する段階と、前記吸湿防止層が形成された結果物を５５
０〜７５０℃の温度でアニーリングする段階と、を含
み、前記吸湿防止層を形成する段階は、前記ＳＯＧ層の
上にＣＶＤ法によりシリコン酸化膜を形成する段階を含
むことを特徴とする半導体装置の層間絶縁膜形成方法を
提供する。
【０００８】望ましくは、前記ＳＯＧ層は、シリケー
ト、シロキサンまたはヒドロゲンシルセスキオキサンで
形成される。かつ、望ましくは、前記ＳＯＧ層を形成す
る段階後、前記ＳＯＧ層を硬化させる段階をさらに含む
ことを特徴とする。さらに望ましくは、前記ＳＯＧ層を
硬化させる段階は前記ＳＯＧ層に対してＯ2 プラズマ処
理を行う。または、前記ＳＯＧ層を硬化させる段階は前
記ＳＯＧ層に対してイオン注入を行うこともできる。前
記イオン注入段階はＡｒイオンを注入することができ
る。
【０００９】望ましくは、前記ＣＶＤ方法としては、プ
ラズマ励起ＣＶＤ、大気圧ＣＶＤまたは減圧ＣＶＤ法を
用いることができる。かつ、望ましくは、前記ＳＯＧ層
を形成する段階前、ＣＶＤ法により酸化膜を形成する段
階をさらに含む。本発明によれば、半導体装置の層間絶
縁膜として用いられるＳＯＧ層の吸湿性を顕著に減少さ
せ得る。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。
【００１１】
【実施例】図１及び図２を参照して本発明による層間絶
縁膜形成方法を説明すると、次の通りである。図１を参
照すれば、半導体基板１０の上に所定のパターン２０を
形成し、前記所定のパターン２０の形成された結果物の
全面に層間絶縁膜としてＳＯＧ層３０を形成する。前記
所定のパターン２０は、例えば下部配線、トランジスタ
またはキャパシタである。層間絶縁膜として用いられた
前記ＳＯＧ層３０はクラック抵抗が比較的優れる物質で
形成される。具体的には、前記ＳＯＧ層３０は液状のＳ
ＯＧ物質をウェーハの表面上に塗布した後、ウェーハを
所定の速度で回転させることにより形成される。前記Ｓ
ＯＧ層の形成に用いられるＳＯＧ物質としては、有機ま
たは無機ＳＯＧ系物質が用いられる。例えば、シリケー
ト、シロキサンまたはヒドロゲンシルセスキオキサンが
用いられる。
【００１２】必要に応じては、前記ＳＯＧ層３０を形成
する前に、前記所定のパターン２０の形成された結果物
の全面にＣＶＤ（ Chemical Vapor Deposition ）法によ
る酸化膜（たとえばシリコン酸化膜）（図示せず）を形
成すこともできる。
【００１３】かつ、前記ＳＯＧ層３０におけるクラック
の発生を防止し、絶縁強度を向上させるため、前記ＳＯ
Ｇ層３０を形成した後、前記ＳＯＧ層３０を硬化させ
る。前記ＳＯＧ層３０を硬化させるため、Ｏ2 プラズマ
処理工程又はイオン注入工程が行われる。このイオン注
入工程に用いられるイオンとしては、アルゴン（Ａｒ）
がある。その後、前記ＳＯＧ層３０を４００〜７５０℃
の温度、例えば４００℃の温度で約３０分間ベーキング
処理を行う。
【００１４】図２を参照すれば、前記ベーキング処理さ
れたＳＯＧ層３０の上に吸湿防止層４０、例えばシリコ
ン酸化膜を形成する。前記吸湿防止層４０は大気中の水
分が前記ＳＯＧ層３０の内部に浸透することを防止して
前記ＳＯＧ層３０を安定化及び高密度化（densificatio
n ）させるためのものである。このような吸湿防止層４
０は約２００〜７５０℃の温度でＣＶＤ法、例えばプラ
ズマ励起ＣＶＤ、大気圧ＣＶＤまたは減圧ＣＶＤ法で形
成される。
【００１５】その後、前記ＳＯＧ層をさらに高密度とす
るため、前記結果物に対して５５０〜７５０℃、望まし
くは、７００℃の温度で３０分間アニーリングを行う。
前記吸湿防止層４０を約６００℃以上の温度で形成する
場合は、このようなアニーリング工程は省くこともでき
る。このように形成されたＳＯＧ層３０及び吸湿防止層
４０は本発明による層間絶縁膜を構成する。
【００１６】［評価例］本発明による層間絶縁膜形成方
法の効果を評価するため、ＳＯＧ層を構成する物質とし
て無機ＳＯＧ系物質、例えばヒドロゲンシルセスキオキ
サンを用いて基板上にＳＯＧ層を形成した後、ベーキン
グ処理してサンプルを製造した。このように得られたサ
ンプルに対してＳＯＧ層を様々な方法で処理した後、５
日間大気中に放置する。その後、ＩＲスペクトルを用い
てＳＯＧ層に含有された物質の吸光度をＦＴＩＲ（Four
ier Transform Infrared）で分析した。
【００１７】図３はＦＴＩＲ分析の結果を示す。図３に
おいて、（ａ）は前記サンプルに対して７００℃の温度
で３０分間アニーリングを施した後、Ｏ2 プラズマ処理
によりＳＯＧ層の上に吸湿防止層を形成した場合、
（ｂ）は前記サンプルに対して７００℃の温度で３０分
間アニーリングを施した後、プラズマ励起ＣＶＤ処理に
よりＳＯＧ層の上に吸湿防止層を形成した場合、（ｃ）
は前記サンプルに対してプラズマ励起ＣＶＤ処理により
ＳＯＧ層の上に吸湿防止層を形成した後、７００℃の温
度で３０分間アニーリングを施した場合の結果を示す。
【００１８】かつ、比較のために、（ｄ）は前記サンプ
ルに対して７００℃の温度で３０分間アニーリングのみ
を行い、吸湿防止層は形成しない場合、（ｅ）は前記サ
ンプルに対してＯ2 プラズマ処理の代わりにＯ3 −ＴＥ
ＯＳ処理を行った場合、（ｆ）はＮＨ3 プラズマ処理し
た後、７００℃の温度で３０分間アニーリングを施した
場合、（ｇ）は７００℃の温度で３０分間アニーリング
を施した後、ＮＨ3 プラズマ処理を行った場合の結果を
それぞれ示す。
【００１９】図３において、３６００cm-1付近及び９４
０cm-1付近の波数領域に形成されたピークはＳｉ−ＯＨ
の検出を示し、３１００〜３６００cm-1付近の波数領域
に広く現れるピークはＳＯＧ層内に吸湿されたＨ2 Ｏの
存在を示し、８７０cm-1付近の波数領域に形成されたピ
ークはＳｉ−Ｏの検出を示す。
【００２０】図３から、本発明に応じてヒドロゲンシル
セスキオキサン膜の上に吸湿防止層を形成した場合に
は、吸湿性が減少することがわかる。特に、プラズマ励
起ＣＶＤによる工程で吸湿防止層を形成した後、７００
℃の温度で３０分間アニーリングを施した場合（ｃ）に
は、３２００〜３５００cm-1付近の波数領域及び９４０
cm-1付近の波数領域でＳｉ−ＯＨピークが形成されない
ということから、ヒドロゲンシルセスキオキサン膜の上
にプラズマ励起ＣＶＤ工程による薄膜を形成する場合に
最も優れる耐湿性を示すということがわかる。
【００２１】
【発明の効果】上述したように、本発明の方法によれ
ば、半導体装置で配線層間絶縁膜として用いられるＳＯ
Ｇ層の上に吸湿防止層を形成することにより、比較的低
温の熱処理によりＳＯＧ層における吸湿性を顕著に減少
させ得る。
【００２２】以上、本発明の具体的な実施例を説明した
が、本発明は前記実施例に限るものでなく、本発明の技
術的な思想の範囲内で当分野における通常の知識を持つ
者により様々な変形が可能である。
【図面の簡単な説明】
【図１】 本発明による層間絶縁膜形成方法を説明する
ための断面図である。
【図２】 本発明による層間絶縁膜形成方法を説明する
ための断面図である。
【図３】 本発明による層間絶縁膜形成方法の効果を示
すＦＴＩＲ分析の結果を示すグラフである。
【符号の説明】
１０…半導体基板、 ２０…パターン、 ３０…ＳＯＧ層、 ４０…吸湿防止層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 具 珠 善 大韓民国京畿道龍仁市器興邑農書里山24 番地 (56)参考文献 特開 平５−55387（ＪＰ，Ａ) 特開 平７−240460（ＪＰ，Ａ) 特開 平４−218947（ＪＰ，Ａ) 特開 平２−26055（ＪＰ，Ａ) 特開 平２−230735（ＪＰ，Ａ) 特開 昭64−64340（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/314

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定のパターンが形成された半導体基板
    の全面にＳＯＧ層を形成する段階と、 前記ＳＯＧ層を４００〜７５０℃の温度でベーキング処
    理する段階と、 前記ベーキング処理されたＳＯＧ層の上に吸湿防止層を
    形成する段階と、 前記吸湿防止層が形成された結果物を５５０〜７５０℃
    の温度でアニーリングする段階と、を含み、 前記吸湿防止層を形成する段階は、前記ＳＯＧ層の上に
    ＣＶＤ法によりシリコン酸化膜を形成する段階を含む こ
    とを特徴とする半導体装置の層間絶縁膜形成方法。
  2. 【請求項２】 前記ＳＯＧ層は、シリケート、シロキサ
    ンまたはヒドロゲンシルセスキオキサン（hydrogen sil
    sesquioxane ）で形成されることを特徴とする請求項１
    に記載の半導体装置の層間絶縁膜形成方法。
  3. 【請求項３】 前記ＳＯＧ層を形成する段階後、前記Ｓ
    ＯＧ層を硬化させる段階をさらに含むことを特徴とする
    請求項１に記載の半導体装置の層間絶縁膜形成方法。
  4. 【請求項４】 前記ＳＯＧ層を硬化させる段階は前記Ｓ
    ＯＧ層に対してＯ2プラズマ処理を行うことを特徴とす
    る請求項３に記載の半導体装置の層間絶縁膜形成方法。
  5. 【請求項５】 前記ＳＯＧ層を硬化させる段階は前記Ｓ
    ＯＧ層に対してイオン注入を行うことを特徴とする請求
    項３に記載の半導体装置の層間絶縁膜形成方法。
  6. 【請求項６】 前記イオン注入段階はＡｒイオンを注入
    することを特徴とする請求項５に記載の半導体装置の層
    間絶縁膜形成方法。
  7. 【請求項７】 前記ＣＶＤ法は、プラズマ励起ＣＶＤ、
    大気圧ＣＶＤまたは減圧ＣＶＤ法であることを特徴とす
    る請求項１に記載の半導体装置の層間絶縁膜形成方法。
  8. 【請求項８】 前記ＳＯＧ層を形成する段階前、ＣＶＤ
    法によりシリコン酸化膜を形成する段階をさらに含むこ
    とを特徴とする請求項１に記載の半導体装置の層間絶縁
    膜形成方法。
  9. 【請求項９】 所定のパターンが形成された半導体基板
    の全面にヒドロゲンシルセスキオキサン層を形成する段
    階と、 前記ヒドロゲンシルセスキオキサン層を４００〜７５０
    ℃の温度でベーキング処理する段階と、 前記ベーキング処理されたヒドロゲンシルセスキオキサ
    ン層の上にＣＶＤ法によりシリコン酸化膜を形成する段
    階と、 前記シリコン酸化膜が形成された結果物を５５０〜７５
    ０℃の温度でアニーリングする段階とを含むことを特徴
    とする 半導体装置の層間絶縁膜形成方法。
JP05806297A 1996-03-30 1997-03-12 半導体装置の層間絶縁膜形成方法 Expired - Fee Related JP3527047B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960009578A KR100255659B1 (ko) 1996-03-30 1996-03-30 반도체 장치의 sog층 처리 방법
KR96P9578 1996-03-30

Publications (2)

Publication Number Publication Date
JPH09330982A JPH09330982A (ja) 1997-12-22
JP3527047B2 true JP3527047B2 (ja) 2004-05-17

Family

ID=19454691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05806297A Expired - Fee Related JP3527047B2 (ja) 1996-03-30 1997-03-12 半導体装置の層間絶縁膜形成方法

Country Status (3)

Country Link
US (1) US5866476A (ja)
JP (1) JP3527047B2 (ja)
KR (1) KR100255659B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6255232B1 (en) * 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
JP3125781B2 (ja) 1999-03-03 2001-01-22 ヤマハ株式会社 半導体装置の製法
JP2000286254A (ja) 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6287987B1 (en) * 1999-04-30 2001-09-11 Lsi Logic Corporation Method and apparatus for deposition of porous silica dielectrics
US6184123B1 (en) * 1999-08-02 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
US6465365B1 (en) * 2000-04-07 2002-10-15 Koninklijke Philips Electronics N.V. Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
KR20030005784A (ko) * 2001-07-10 2003-01-23 주식회사 하이닉스반도체 반도체소자의 금속막간 유전체막 형성방법
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
CN100582188C (zh) * 2003-08-01 2010-01-20 道康宁公司 聚硅氧烷基电介质涂层和膜在光致电压中的应用
JP4172515B2 (ja) * 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270259A (en) * 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
CA2026605C (en) * 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
US5376590A (en) * 1992-01-20 1994-12-27 Nippon Telegraph And Telephone Corporation Semiconductor device and method of fabricating the same
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5432073A (en) * 1993-09-27 1995-07-11 United Microelectronics Corporation Method for metal deposition without poison via
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5496776A (en) * 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process

Also Published As

Publication number Publication date
JPH09330982A (ja) 1997-12-22
KR970067701A (ko) 1997-10-13
US5866476A (en) 1999-02-02
KR100255659B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
JP3527047B2 (ja) 半導体装置の層間絶縁膜形成方法
JP3220645B2 (ja) 半導体装置の製造方法
KR100800495B1 (ko) 반도체 장치의 제조방법
US5429990A (en) Spin-on-glass planarization process with ion implantation
US5496776A (en) Spin-on-glass planarization process with ion implantation
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
US5405805A (en) Method for forming interconnect structure, insulating films and surface protective films of semiconductor device
KR19990045203A (ko) 반도체 장치 및 그 제조방법
JP2000286254A5 (ja)
KR100489456B1 (ko) 반도체장치및그제조방법
KR100266428B1 (ko) 반도체장치 및 그의 제조방법
US5976979A (en) Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer
KR100391485B1 (ko) 강유전체막을사용한장치의제조방법및장치
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
US6255232B1 (en) Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
JP2002359282A (ja) 半導体装置の製造方法
JP2000252277A (ja) 半導体装置の製法
JPH08203894A (ja) 半導体装置の製造方法
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
JP3391575B2 (ja) 多層ｓｏｇ膜の硬化方法
US6867126B1 (en) Method to increase cracking threshold for low-k materials
CN1479350A (zh) 形成不同厚度的双栅极绝缘层的方法
JP3204041B2 (ja) 絶縁膜の形成方法
KR100361572B1 (ko) 반도체 소자의 접촉 구조 형성 방법
US7528030B2 (en) Semiconductor device comprising at least one MOS transistor having an etch stop layer, and corresponding fabrication process

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees