CN1479350A - 形成不同厚度的双栅极绝缘层的方法 - Google Patents
形成不同厚度的双栅极绝缘层的方法 Download PDFInfo
- Publication number
- CN1479350A CN1479350A CNA02141923XA CN02141923A CN1479350A CN 1479350 A CN1479350 A CN 1479350A CN A02141923X A CNA02141923X A CN A02141923XA CN 02141923 A CN02141923 A CN 02141923A CN 1479350 A CN1479350 A CN 1479350A
- Authority
- CN
- China
- Prior art keywords
- bigrid
- insulating barrier
- different
- thickness
- pad oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是提供一种形成不同厚度的双栅极绝缘层的方法,其是在一半导体基底表面先形成两不同厚度的垫氧化层,再于氮气体环境下进行回火制程,以形成两不同厚度的氮离子掺杂区域,接着移除该垫氧化层,再利用热氧化制程于氮离子掺杂区域上形成两不同浓度的栅极绝缘层。本发明可有效简化于双栅极半导体组件中制造双栅极绝缘层的步骤,借此提升金属氧化半导体组件的特性及产品合格率。
Description
【技术领域】
本发明是有关一种半导体组件的制造方法,特别是关于一种在半导体基底上,形成不同厚度的双栅极绝缘层的方法。
【背景技术】
在双栅极半导体装置中,以双栅极金氧半导体场效晶体管(metal oxidesemiconductor field effect transistor,MOSFET)为例,为了要形成一不同厚度的双栅极绝缘层,习知是采用湿式蚀刻法来形成双栅极绝缘层。
图1A至图1C为习知制作双栅极绝缘层的各步骤剖视图。
请参阅图1A,首先在硅基底30上形成一第一氧化层32以作为栅极绝缘层的用,在第一氧化层32上形成一图案化光阻34,以该图案化光阻34为屏蔽,利用湿式蚀刻对该第一氧化层32进行蚀刻,去除未被光阻34覆盖的部份,如图1B所示,蚀刻完成后,除去光阻34;接着为了要形成不同厚度的绝缘层,再形成一如图1C所示的第二氧化层36,以覆盖该第一氧化层32与露出的硅基底30,进而形成一厚绝缘层38与一薄绝缘层40的双栅极绝缘层态样,如图1D所示。
就已知技术而言,为在硅基底上形成两不同厚度的绝缘层,采用湿式蚀刻对半导体硅基底进行反复的形成与蚀刻步骤时,常无法得到想要的绝缘层厚度,而且在移除光阻时,亦会破坏该栅极绝缘层;再者,于某些制程欲形成厚绝缘层时,因是利用两次的氧化过程以组合形成厚绝缘层,亦会对于产品的可靠度与合格率造成相当大的影响。
因此,已知上制造不同厚度的双栅极绝缘层方法中,因需进行两次的氧化层形成过程,才能形成所需厚度的绝缘层,不仅在制造上必须进行多次的蚀刻与形成等步骤,而且复杂的制造过程亦影响到产品的可靠度与合格率。因此,本发明即在针对上述的缺失,提出一种形成不同厚度的双栅极绝缘层的方法,以有效克服传统方式的缺失。
【发明内容】
本发明的主要目的是在提供一种形成不同厚度的双栅极绝缘层的方法,其是在掺杂区上一次形成不同厚度的绝缘层,以增进组件的特性及电性品质。
本发明的另一目的是在提供一种形成不同厚度的双栅极绝缘层的方法,其是进行单次的氧化过程,即可在硅基底上得到不同厚度的双栅极绝缘层的要求,大大简化制造流程,以藉此增加产品合格率。
为达到上述的目的,本发明是在一半导体基底表面形成两不同厚度的离子掺杂区,并利用热氧化制程在离子掺杂区上形成两不同厚度的栅极绝缘层,以达到上述的目的。
以下通过具体实施例配合附图详加说明,当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
图1A至图1D为已知形成不同厚度的双栅极绝缘层的各步骤结构剖视图。
图2A至图2E为本发明形成不同厚度的双栅极绝缘层的各步骤结构剖视图。
【具体实施方式】
请参阅图2A,首先提供一个半导体硅基底10,通常为硅晶圆,利用氧化制程在该硅基底10表面形成一垫氧化层12,其中该垫氧化层12的材质是为氧化硅;接着于垫氧化层12再覆盖一光阻层,并利用微影蚀刻该光阻层,在该垫氧化层12上形成一图案化光阻14。
以该图案化光阻14为屏蔽,利用湿蚀刻制程蚀刻该垫氧化层12,以去除部份未被该光阻14所覆盖的区域,使其在硅基底10上形成一厚垫氧化层16与一薄垫氧化层18,如图2B所示。
完成厚垫氧化层16与一薄垫氧化层18后,移除该光阻14,并清洁该厚垫氧化层16与薄垫氧化层18,接着进行一回火制程,请参阅图2C所示,将硅基底10、该厚垫氧化层16及薄垫氧化层18置于充满氮气的环境中进行回火,其中该氮气可为一氧化二氮(N2O)或一氧化氮(NO)等气体,气体的压力是为常压的条件下。在相同的气体与压力的条件下,经回火后因离子穿透硅基底10的深度是相同的,因此会在该两不同浓度的厚垫氧化层16与薄垫氧化层18下方,形成相对应的两不同厚度的浅离子掺杂区域20与浓离子掺杂区域22,其中厚垫氧化层16下方为浅离子掺杂区域20,薄垫氧化层18下则为浓离子掺杂区域22。
在完成离子扩散后,如图2D所示,移除该厚垫氧化层16与薄垫氧化层18,接着在硅基底10上进行一热氧化制程,以便在浅离子掺杂区域20与浓离子掺杂区域22的表面上形成相对应厚度的栅极绝缘层24与26,如图2E所示,其中薄离子掺杂区20上形成一厚栅极绝缘层24,而浓离子掺杂区域22上则形成一薄栅极绝缘层26。形成两不同厚度绝缘层之后,可在该半导体组件上继续制作各种集成电路,以完成后续的半导体制程。
因此,本发明在半导体基底中利用图案化光阻与蚀刻技术,形成两不同厚度的垫氧化层,再于回火时形成两不同浓度的氮离子掺杂区域,接着移除该垫氧化层,经热氧化制程在该氮离子掺杂区上形成一厚栅极绝缘层与一薄栅极绝缘层,有效解决欲在半导体基底上形成不同厚度的双栅极绝缘层的需求,在制程上不仅简化相关的制作步骤,更因一次即可完成不同厚度的绝缘层,大大提升产品的可靠度与合格率,本发明可广泛应用在半导体材料上,欲形成不同厚度的双栅极绝缘层的金属氧化半导体(MOS)制程中。
以上所述的实施例仅是为说明本发明的技术思想及特点,其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施,当不能以的限定本发明的专利范围,即大凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的专利范围内。
Claims (8)
1.一种形成不同厚度的双栅极绝缘层的方法,其特征是包括下列步骤:
提供一半导体基底;
在该半导体基底表面形成一垫氧化层;
形成一图案化光阻层在该垫氧化层上;
以该图案化光阻层为屏蔽,蚀刻该露出的垫氧化层,以形成两不同厚度的垫氧化层区域;
去除该图案化光阻层;
在氮气中进行热回火制程,以便在该垫氧化层下方的该基底内,形成不同深度的离子掺杂区域;
去除该垫氧化层;及
根据该二不同浓度的离子掺杂区域,在该基底上形成不同厚度的双栅极绝缘层。
2.根据权利要求1所述的形成不同厚度的双栅极绝缘层的方法,其特征是该垫氧化层的材质是为氧化硅。
3.根据权利要求1所述的形成不同厚度的双栅极绝缘层的方法,其特征是该图案化光阻是以微影蚀刻技术所形成。
4.根据权利要求1所述的形成不同厚度的双栅极绝缘层的方法,其特征是蚀刻该垫氧化层的方法是使用湿蚀刻制造工艺。
5.根据权利要求1所述的形成不同厚度的双栅极绝缘层的方法,其特征是该热回火制程是采用常压的氮气体进行。
6.根据权利要求5所述的形成不同厚度的双栅极绝缘层的方法,其特征是该氮气是选自一氧化二氮与一氧化氮的气体。
7.根据权利要求1所述的形成不同厚度的双栅极绝缘层的方法,其特征是该栅极绝缘层是利用热氧化制造工艺所形成。
8.根据权利要求1所述的形成不同厚度的双栅极绝缘层的方法,其特征是在形成该栅极绝缘层的步骤后,即可在该半导体基底上继续制作集成电路各组件的后续半导体制造程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA02141923XA CN1479350A (zh) | 2002-08-27 | 2002-08-27 | 形成不同厚度的双栅极绝缘层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA02141923XA CN1479350A (zh) | 2002-08-27 | 2002-08-27 | 形成不同厚度的双栅极绝缘层的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1479350A true CN1479350A (zh) | 2004-03-03 |
Family
ID=34147904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA02141923XA Pending CN1479350A (zh) | 2002-08-27 | 2002-08-27 | 形成不同厚度的双栅极绝缘层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1479350A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1877858B (zh) * | 2005-06-09 | 2010-09-29 | 三星电子株式会社 | 金属氧化物半导体场效应晶体管及其制造方法 |
CN102468148A (zh) * | 2010-11-09 | 2012-05-23 | 无锡华润上华半导体有限公司 | 一种双栅的制作方法 |
CN102479712A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 一种双栅氧半导体器件制造方法 |
CN104425523A (zh) * | 2013-09-02 | 2015-03-18 | 爱思开海力士有限公司 | 图像传感器及其制造方法 |
CN105336766A (zh) * | 2015-10-22 | 2016-02-17 | 上海华虹宏力半导体制造有限公司 | 局部减薄soi顶层硅厚度的方法 |
CN105489637A (zh) * | 2015-11-27 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
-
2002
- 2002-08-27 CN CNA02141923XA patent/CN1479350A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1877858B (zh) * | 2005-06-09 | 2010-09-29 | 三星电子株式会社 | 金属氧化物半导体场效应晶体管及其制造方法 |
CN102468148A (zh) * | 2010-11-09 | 2012-05-23 | 无锡华润上华半导体有限公司 | 一种双栅的制作方法 |
CN102468148B (zh) * | 2010-11-09 | 2014-08-27 | 无锡华润上华半导体有限公司 | 一种双栅的制作方法 |
CN102479712A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 一种双栅氧半导体器件制造方法 |
CN104425523A (zh) * | 2013-09-02 | 2015-03-18 | 爱思开海力士有限公司 | 图像传感器及其制造方法 |
CN104425523B (zh) * | 2013-09-02 | 2018-12-18 | 爱思开海力士有限公司 | 图像传感器及其制造方法 |
CN105336766A (zh) * | 2015-10-22 | 2016-02-17 | 上海华虹宏力半导体制造有限公司 | 局部减薄soi顶层硅厚度的方法 |
CN105489637A (zh) * | 2015-11-27 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
CN105489637B (zh) * | 2015-11-27 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950001151B1 (ko) | 반도체 장치 제조방법 | |
JP2000252371A (ja) | トランジスタ作製方法 | |
TW200840038A (en) | Electronic device including insulating layers having different strains and a process for forming the electronic device | |
CN1479350A (zh) | 形成不同厚度的双栅极绝缘层的方法 | |
CN105336703B (zh) | 一种半导体器件的制作方法 | |
CN101425540A (zh) | 半导体器件及其制造方法 | |
US6875685B1 (en) | Method of forming gas dielectric with support structure | |
JPH10209299A (ja) | 半導体装置およびその製造方法 | |
JPH07297276A (ja) | 半導体集積回路の形成方法 | |
US6624079B2 (en) | Method for forming high resistance resistor with integrated high voltage device process | |
US6599820B1 (en) | Method of producing a semiconductor device | |
JPH08293604A (ja) | 金属ゲート電極を有するトランジスタ及びその製造方法 | |
US7741181B2 (en) | Methods of forming mixed gate CMOS with single poly deposition | |
KR100769205B1 (ko) | 반도체 소자의 제조방법 | |
KR101973269B1 (ko) | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 | |
KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
JPS61268043A (ja) | 半導体装置の製造方法 | |
KR100202199B1 (ko) | 반도체소자의 금속박막 평탄화방법 | |
JP2002203958A (ja) | 半導体装置及びその製造方法 | |
JPS61260639A (ja) | 半導体装置の製造方法 | |
KR100417687B1 (ko) | 반도체 소자의 금속전 절연막 형성 방법 | |
KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
KR19980060885A (ko) | 반도체 소자의 제조방법 | |
KR960026831A (ko) | 반도체소자의 제조방법 | |
JPH03154332A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |