CN101425540A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101425540A
CN101425540A CNA2008101766741A CN200810176674A CN101425540A CN 101425540 A CN101425540 A CN 101425540A CN A2008101766741 A CNA2008101766741 A CN A2008101766741A CN 200810176674 A CN200810176674 A CN 200810176674A CN 101425540 A CN101425540 A CN 101425540A
Authority
CN
China
Prior art keywords
gate electrode
film
insulating barrier
semiconductor device
sidewall spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101766741A
Other languages
English (en)
Inventor
濑良田刚
榎本修治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101425540A publication Critical patent/CN101425540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Abstract

经由栅极绝缘膜3在半导体衬底1的上方形成栅电极10，该栅电极10具有形成于栅电极10顶表面上的第一绝缘层5。在半导体衬底1上，以覆盖栅电极10的侧壁和第一绝缘层5顶表面这样的方式形成第二绝缘层7。为了在栅电极10的侧壁上形成侧壁间隔物11以及暴露出元件区的表面，回蚀刻第二绝缘层7。将第一绝缘层5移离栅电极10的表面。在半导体衬底1的表面上，以覆盖栅电极10的顶表面和源－漏区1b表面这样的方式形成高熔点金属膜8，且其后，进行退火由此硅化栅电极10的顶表面和源－漏区1b的表面，以形成硅化层9。根据本发明，即使栅电极的高度制作得低，也能防止栅电极和源－漏区之间的短路。

Description

半导体器件及其制造方法
技术领域
本发明通常涉及制造半导体器件的方法，尤其是涉及制造半导体器件的改进方法，以便能够薄化栅电极、能够处理该器件结构的细化、以及能够实现半导体器件的高度集成。本发明还涉及通过这种方法获得的半导体器件。
背景技术
当前，为了电路元件的高速运行，使用这种技术以便通过硅化该元件区来减小布线电阻。
将描述一种制造常规半导体器件的方法。
参考图14(A)，在半导体衬底1上，形成将元件区与其它的元件区分开的元件隔离区2，且在其上，累积栅极绝缘膜3和多晶硅层4。
参考图14(B)，在位于多晶硅层4上且与其上形成了栅极布线相对应的部分上通过光刻技术形成抗蚀剂图案6。参考图14(B)和14(C)，利用抗蚀剂图案6作为掩模，蚀刻多晶硅层4和栅极绝缘膜3，由此形成了栅电极10。随后，移除了抗蚀剂图案6。
而且，参考图14(D)，累积氧化硅膜作为绝缘层7以覆盖栅电极10，其形成在半导体衬底1上方。
参考图14(D)和15(E)，通过回蚀刻绝缘层7，在栅电极10的侧壁上，留下了硅绝缘氧化膜的侧壁间隔物11用于防止硅化。随后，尽管未示出，利用侧壁间隔物11作为掩模，注入杂质离子，由此在半导体衬底1的表面上和栅电极10的两侧形成了一对源-漏区。
参考图15(F)，在半导体衬底1的整个表面上，通过溅射法累积了高熔点金属如Ti(钛)、Co(钴)和Ni(镍)，由此形成了高熔点金属膜8。参考图15(G)，通过合适的热处理进行硅化退火处理，使半导体衬底1和高熔点金属膜8发生反应，从而形成了硅化层9。参考图15(G)和15(H)，如果通过选择性蚀刻移除了高熔点金属膜8中仍未反应的高熔点金属膜，则同时形成了硅化区和非硅化区。尽管未示出，但随后，在半导体衬底1上，形成了层间绝缘膜，且在层间绝缘膜中，形成了通往硅化层9的接触孔。形成布线后，完成了半导体器件。
根据这种方法，参考图15(G)，在硅化退火处理时，即使在侧壁间隔物11上的高熔点金属膜8中出现了从源-漏区的硅扩散，只要在栅电极10和源-漏区之间的侧壁间隔物11的表面上存在有足够的距离，在栅电极10和源-漏区之间就不会出现由于硅化层引起的短路。
然而，随着栅极布线制作得很细，栅电极的厚度也变薄。图16(A)-(D)和图17(E)-(H)示出了在栅电极的厚度制作得薄时应用上述现有技术的情况下制造半导体器件的步骤。在这些图中，与图14(A)-(D)和图15(E)-(H)中示出的那些相同或相应的部分给出了相同的附图标记，且将不再重复其描述。
在这种情况下，参考图16(A)，与上述现有技术相比，作为栅电极前体的多晶硅层4形成得很薄。在这种情况下，参考图17(G)，由于栅电极10制作得很薄，所以在栅电极10的侧表面部分上，侧壁间隔物11的宽度很窄，且在侧壁间隔物11的表面上，栅电极10和源-漏区之间的距离很短。由此，在硅化退火处理时，如果在侧壁间隔物11上的高熔点金属膜8中出现从源-漏区的硅扩散，则会在侧壁间隔物11的表面上形成薄硅化层，表明在栅电极10和源-漏区之间出现了短路这样的问题。
为了解决以上问题，作为使侧壁间隔物上的栅电极10和源-漏区之间的距离长的方法，提出了如图18中所示的现有技术(例如，日本专利申请公布No.08-204193和日本专利申请公布No.08-274043)。在这些图中，与图14(A)-(D)和图15(E)-(H)中示出的那些相同或相应的部分给出了相同的附图标记，且将不再重复其描述。
参考图18(A)，在由栅极绝缘膜3、栅电极10和PSG膜图案51构成的突出图案的侧表面上，形成了氮化硅膜的侧壁间隔物11。然后，参考图18(B)，通过移除PSG膜图案51，留下了突出高于栅电极10的高度的形状的侧壁间隔物11。参考图18(C)，累积钛膜8，并且在450至550℃的温度下利用加热炉进行热处理5-10分钟。然后，如果移除了仍未反应的钛膜，参考图(D)，则会得到具有在栅电极10的表面上和源-漏区的表面上形成的硅化层9的半导体器件。
根据这种方法，通过形成突出高于栅电极10的高度的形状的侧壁间隔物11，使栅电极10和源-漏区之间的侧壁间隔物11表面上的距离很长，而且，在硅化步骤中防止了栅电极10和源-漏区之间的短路。
然而，在如同图18中所示的现有技术的方法，突出高于栅电极10的高度的形状的侧壁间隔物11的情况下，由于在将PSG膜51移离栅电极10的步骤和形成硅化层的步骤之间的清洗步骤中出现了物理损伤或类似情况，所以会出现侧壁间隔物11的顶部部分丢失，表明可能存在颗粒。结果，存在以下问题，即由于出现颗粒而污染了制造设备，以及导致与颗粒粘附到半导体衬底有关的产量显著减少。
发明内容
本发明的一个目的是提供一种制造半导体器件的改进方法，以便即使栅电极的高度制作得很低，也能防止栅电极和源-漏区之间的短路。
本发明的另一个目的是提供一种制造半导体器件的改进方法，以便防止栅电极和源-漏区之间的短路，而不存在颗粒。
本发明的再一个目的是提供一种由这种方法获得的半导体器件。
在根据本发明的第一方面制造半导体器件的方法中，首先，在半导体衬底的表面上，形成将元件区与其它元件区分开的元件隔离区。接下来，经由栅极绝缘膜在半导体衬底的上方形成栅电极，该栅电极具有形成于栅电极顶表面上的第一绝缘层。在半导体衬底上，以覆盖栅电极的侧壁和第一绝缘层顶表面这样的方式形成了第二绝缘层。为了在栅电极的侧壁上形成侧壁间隔物以及暴露出元件区的表面，回蚀刻第二绝缘层。利用栅电极和侧壁间隔物作为掩模，将杂质离子注入到元件区的表面中，以在半导体衬底的表面上和栅电极的两侧形成一对源-漏区。将第一绝缘层移离栅电极的表面。在半导体衬底的表面上，以覆盖栅电极的顶表面和源-漏区表面这样的方式形成高熔点金属膜，且其后，进行退火由此硅化栅电极的顶表面和源-漏区的表面，以形成硅化层。移除仍未反应的高熔点金属膜。
根据本发明，由于在半导体衬底上，以覆盖第一绝缘层顶表面这样的方式形成其为侧壁间隔物前体的第二绝缘层，所以即使栅电极的高度制作得低，在侧壁间隔物的表面上，也确保了栅电极和源-漏区之间足够的距离。
根据本发明的一个优选实施例，将第一绝缘层移离栅电极顶表面的步骤通过湿法蚀刻处理进行。通过该处理，在蚀刻第一绝缘层时，不会过度地移除栅电极的顶表面。另外，在蚀刻第一绝缘层时，不会过度地移除侧壁。
第一绝缘层优选是氮化硅膜或氮氧化硅膜。第一绝缘层可以是具有氧化硅膜作为下层和氮化硅膜或氮氧化硅膜作为上层的叠层结构。
第一绝缘层的厚度优选是70至200nm。
当第一绝缘层是上述叠层结构时，用作下层的氧化硅膜的厚度优选是5至50nm，且用作上层的氮化硅膜或氮氧化硅膜优选是70至190nm。
第二绝缘层优选由氧化硅膜形成。
第二绝缘层的厚度优选是70至190nm。
第二绝缘层可以是具有氧化硅膜作为下层和氮化硅膜或氮氧化硅膜作为上层的双层结构。在这种情况下，在第二绝缘层中，用作下层的氧化硅膜的厚度优选是5至25nm，且用作上层的氮化硅膜或氮氧化硅膜的厚度优选是70至190nm。
根据本发明的一个优选实施例，存在h＝5W、T≥h以及W≥20nm的关系，其中W代表与栅极绝缘膜接触的附近中侧壁间隔物的宽度，h代表侧壁间隔物的高度，T代表栅电极的高度。
具有这种结构，即使栅电极的高度制作得很低，在侧壁间隔物的表面上，也确保了栅电极和源-漏区之间足够的距离。
以上的硅化物层优选Ti(钛)、Co(钴)或Ni(镍)的硅化层。
在半导体衬底上方，可以存在形成单层或两层层间绝缘膜的另一步骤。
在根据本发明的另一方面制造半导体器件的方法中，首先，在半导体衬底的表面上，形成用于将元件区与其它元件区分离的元件隔离区。接下来，经由栅极绝缘膜在半导体衬底上方形成栅电极，该栅电极具有形成于栅电极顶表面上的第一绝缘层。在半导体衬底上，以覆盖栅电极的侧壁和第一绝缘层顶表面这样的方式形成第二绝缘层。为了在栅电极的侧壁上形成侧壁间隔物以及暴露出元件区的表面，回蚀刻第二绝缘层。利用栅电极和侧壁间隔物作为掩模，将杂质离子注入到元件区中，以在半导体衬底的表面上和栅电极的两侧形成一对源-漏区。以覆盖该对源-漏区表面这样的方式形成第一高熔点金属膜，且进行热处理以在源-漏区的表面上形成第一硅化层，且其后，移除仍未反应的第一高熔点金属膜。在半导体衬底的上方，以覆盖提供有第一绝缘层的栅电极这样的方式形成层间绝缘膜。抛光层间绝缘膜的表面以平坦化其表面，且暴露第一绝缘层的表面。移除暴露出的第一绝缘层以暴露栅电极的顶表面。在层间绝缘膜上，以覆盖栅电极暴露出的顶表面这样的方式形成第二高熔点金属膜，且进行热处理以在栅电极的顶表面上形成第二硅化层。在层间绝缘膜中形成接触孔，并形成金属布线。
根据本发明，由于以覆盖侧壁间隔物这样的方式提供了层间绝缘膜，且在栅电极的表面上进行了硅化处理，所以防止了栅电极表面和源-漏区间出现短路。
第一绝缘层优选包含氮化硅膜或氮氧化硅膜。
第一绝缘层可以是具有氧化硅膜作为下层和氮化硅膜或氮氧化硅膜作为上层的叠层结构。
第一绝缘层中的氮化硅膜或氮氧化硅膜的厚度优选为100至250nm。
当第一绝缘层是上述的叠层结构时，用作下层的氧化硅膜的厚度优选为5至50nm，且用作上层的氮化硅膜或氮氧化硅膜的厚度优选为70至190nm。
第二绝缘层优选是氧化硅膜。
用作第二绝缘层的氧化硅膜的厚度优选为70至190nm。
第二绝缘层可以是具有氧化硅膜作为下层和氮化硅膜或氮氧化硅膜作为上层的双层结构。在这种情况下，用作下层的氧化硅膜的厚度优选为5至25nm，且用作上层的氮化硅膜或氮氧化硅膜的厚度优选为70至190nm。
如果层间绝缘膜表面的抛光量使得第一绝缘膜的厚度的5至80％也被抛光，则会消除侧壁间隔物顶部的突起。
根据本发明另一方面的半导体器件涉及一种半导体器件，其包括：半导体衬底；经由栅极绝缘膜形成在半导体衬底上方的栅电极；形成在半导体衬底表面上和栅电极两侧的一对源-漏区；形成在栅电极侧壁上的侧壁间隔物；以及形成在栅电极顶表面上和源-漏区表面上的硅化层。存在关系h＝5W，T≥h，以及W≥20nm，这里的W代表与栅极绝缘膜接触的附近中侧壁间隔物的宽度，h代表侧壁间隔物的高度，T代表栅电极的高度。
根据本发明另一方面的半导体器件涉及一种半导体器件，其包括：半导体衬底；经由栅极绝缘膜形成在半导体衬底上方的栅电极；形成在半导体衬底表面上和栅电极两侧的一对源-漏区；形成在栅电极侧壁上的侧壁间隔物；以及形成在栅电极顶表面上和源-漏区表面上的硅化层。形成在栅电极表面上的硅化层的厚度比形成在源-漏区表面上的硅化层的厚度厚。
每一个侧壁间隔物都可以是包括下层和上层的双层结构，该下层与栅电极的侧壁接触且由氧化硅膜形成，该上层经由该下层提供在栅电极侧壁上且由氮化硅膜或氮氧化硅膜形成。
根据制造根据本发明的半导体器件的方法，在同时形成硅化区和非硅化区时，在栅电极的侧表面上，形成侧壁间隔物确保超过预定的宽度。由于这个原因，在硅化退火处理时，即使在高熔点金属膜中出现从源-漏区的硅扩散，由于足够的侧壁宽度，也能抑制由于硅化层引起的栅电极和源-漏区之间的短路。由此，能够实现栅电极的薄化，能够处理该器件结构的细化，以及能够实现半导体器件的高度集成。
附图说明
图1是根据实施例1的半导体器件的方法的步骤(A)-(D)中的半导体器件的截面图。
图2是根据实施例1的半导体器件的方法的步骤(E)-(H)中的半导体器件的截面图。
图3是根据实施例1的半导体器件的方法的步骤(I)-(K)中的半导体器件的截面图。
图4是根据实施例1的半导体器件的方法的步骤(L)-(M)中的半导体器件的截面图。
图5是根据实施例2的半导体器件的方法的步骤(A)-(D)中的半导体器件的截面图。
图6是根据实施例2的半导体器件的方法的步骤(E)-(H)中的半导体器件的截面图。
图7是根据实施例2的半导体器件的方法的步骤(I)-(L)中的半导体器件的截面图。
图8是根据实施例2的半导体器件的方法的步骤(M)-(O)中的半导体器件的截面图。
图9是根据实施例3的半导体器件的截面图。
图10是根据实施例4的半导体器件的方法的步骤(A)-(B)中的半导体器件的截面图。
图11是根据实施例5的半导体器件的方法的步骤(A)-(D)中的半导体器件的截面图。
图12是根据实施例5的半导体器件的方法的步骤(E)-(G)中的半导体器件的截面图。
图13是根据实施例6的半导体器件的方法的步骤(A)-(D)中的半导体器件的截面图。
图14是半导体器件的常规方法的步骤(A)-(D)中的半导体器件的截面图。
图15是半导体器件的常规方法的步骤(E)-(H)中的半导体器件的截面图。
图16是半导体器件的另一种常规方法的步骤(A)-(D)中的半导体器件的截面图。
图17是半导体器件的另一种常规方法的步骤(E)-(H)中的半导体器件的截面图。
图18是半导体器件的又一种常规方法的步骤(A)-(D)中的半导体器件的截面图。
在这些图中，附图标记1表示半导体衬底，2表示元件隔离区，3表示栅极绝缘层，4表示多晶硅层，5表示第一绝缘层，6表示抗蚀剂图案，7表示第二绝缘层，8表示高熔点金属膜，9表示硅化层，10表示栅电极，11表示侧壁间隔物，13表示第一层间绝缘膜，14表示金属布线，15表示接触孔，以及16表示第二层间绝缘膜。
具体实施方式
下面将参考各图描述本发明的实施例。下面在各图中，相同或相应的部分给出相同的附图标记。
[实施例1]
实施例1是同时进行栅电极表面的硅化和源-漏区的硅化的情形。
参考图1(A)，与现有技术相似，通过在作为半导体衬底1的硅衬底的表面上提供元件隔离区2，形成了多个分离的元件区。接下来，在半导体衬底1上方，累积栅极绝缘膜3和多晶硅层4。
参考图1(B)，在多晶硅层4上，累积第一绝缘层5。作为第一绝缘层5，使用氮化硅膜。第一绝缘层5的厚度希望是1400。利用这种结构，如下所述，在蚀刻多晶硅层4和栅极绝缘膜3时，并没有蚀刻所有的第一绝缘层5。另外，在蚀刻下面将要描述的第二绝缘层7时，并没有蚀刻所有的第一绝缘层5。另外，在硅化退火处理时，即使在侧壁间隔物11表面上的高熔点金属膜中出现了从源-漏区的硅扩散，对于侧壁间隔物11也确保了足够的宽度，以便引起栅电极10和源-漏区之间短路的硅化层不形成在侧壁间隔物11的表面上。
参考图1(C)和(D)，在与其上形成了栅电极的部分相对应的第一绝缘层5的表面上，通过光刻技术形成抗蚀剂图案6。接下来，利用抗蚀剂图案6作为掩模，通过利用例如磁控管RIE(反应离子蚀刻)设备和在下面的条件下，对第一绝缘层5进行各向异性蚀刻。
压力：50mTorr
高频功率：500W
CH2F2/Ar/O2＝40/30/15sccm
参考图1(D)和2(E)，通过使用灰化设备，移除抗蚀剂图案6。
参考图2(E)和2(F)，利用剩余的第一绝缘层5作为蚀刻掩模，蚀刻掩模处的部分以外的多晶硅层4和栅极绝缘膜3的部分，从而形成栅电极10。接下来，进行用于形成晶体管的LDD区1a的离子注入。
参考图2(G)，作为第二绝缘层7，以覆盖形成的栅电极10和剩余的第一绝缘层5这样的方式在半导体衬底1上累积氧化硅膜。参考图2(G)和2(H)，通过回蚀刻第二绝缘层7，在栅电极10的侧壁上，留下了氧化硅膜的侧壁间隔物11。在对于第二绝缘层7只使用氧化硅膜的情况下，通过回蚀刻获得的侧壁间隔物11的宽度(与被处理的栅极绝缘膜3接触的附近中侧壁间隔物11的宽度)大约是17至20nm。侧壁间隔物11的高度约为侧壁间隔物11宽度的五倍，且约等于栅电极10的高度(包括第一绝缘层5的厚度)。
参考图2(H)和3(I)，移除剩余的第一绝缘层5。接下来，为了形成构成晶体管源-漏区1b的高密集N区，进行砷等的离子注入，且进行热处理以激活所注入的砷离子。
参考图3(J)，通过溅射法、电镀法或CVD法而累积高熔点金属，如Ti(钛)、Co(钴)和Ni(镍)，从而在半导体衬底1的整个表面上形成高熔点金属8。接下来，参考图3(K)，通过用适当的热处理进行硅化退火处理，使栅电极10的表面、源-漏区1b的表面、和高熔点金属膜8发生反应，由此，形成了硅化层9。
参考图3(K)和4(L)，通过选择性蚀刻移除高熔点金属膜8中仍未反应的高熔点金属膜。通过上面的步骤，同时形成硅化区和非硅化区。
参考图4(M)，在半导体衬底1上方，形成第一层间绝缘膜13和第二层间绝缘膜16，且在第一和第二层间绝缘膜13和16中，形成暴露出硅化层9的表面的接触孔15，且通过提供金属布线14，完成了半导体器件。
根据本实施例，在图3(K)的步骤中的硅化退火处理时，即使在侧壁间隔物11上的高熔点金属膜8中出现了从源-漏区的硅扩散，由于侧壁间隔物11具有足够的宽度，因此控制了由于硅化层引起的栅电极10和源-漏区1b之间的短路。
[实施例2]
本实施例是在不同的步骤中进行栅电极表面的硅化和源-漏区的硅化的情形。
参考图5(A)，与实施例1相似，通过在半导体衬底1的表面上提供元件隔离区2，形成了多个分离的元件区。在半导体衬底1上方，累积栅极绝缘膜3和多晶硅层4。
参考图5(B)，在多晶硅层4上，累积第一绝缘层5。作为第一绝缘层5，使用氧化硅膜、氮化硅膜或氧氮化硅膜。而且，第一绝缘层5可以是叠层结构，以便在多晶硅层4上生长5至50nm的氧化硅膜，并且在其上生长70至190nm的氮化硅膜或氧氮化硅膜。
接下来，参考图5(C)和5(D)，在与其上形成了栅电极的部分相对应的第一绝缘层5上，通过光刻技术形成抗蚀剂图案6。接下来，利用抗蚀剂6作为掩模，通过利用例如磁控管RIE(反应性离子蚀刻)设备对第一绝缘层5进行各向异性蚀刻。
然后，参考图5(D)和6(E)，通过使用灰化设备和清洗设备，移除抗蚀剂图案6。
接下来，参考图6(E)和6(F)，利用剩余的第一绝缘层5作为蚀刻掩模，蚀刻该掩模处的部分以外的多晶硅层4和栅极绝缘膜3的部分，由此形成栅电极10。接下来，进行用于形成晶体管的LDD区1a的离子注入。
而且，参考图6(G)，作为第二绝缘层7，以覆盖栅电极10和剩余的第一绝缘层5这样的方式，在半导体衬底1上累积氧化硅膜、氮化硅膜或氮氧化硅膜。
参考图6(G)和6(H)，通过回蚀刻第二绝缘层7，在栅电极10的侧壁上，形成了氧化硅膜的侧壁间隔物11。由于第二绝缘层7包括氮氧化硅膜或氮化硅膜，所以即使进行了回蚀刻，侧壁间隔物11的宽度(与被处理的栅极绝缘膜3接触的附近中侧壁间隔物的宽度)也要比当对于第二绝缘层7只使用氧化硅膜时形成得更宽。
接下来，如图6(H)所示，为了形成晶体管源-漏区1b的高密集N区，进行砷等的离子注入，并且为了激活所注入的砷离子进行热处理。
然后，如图7(I)所示，利用高熔点金属如Ti(钛)、钴(Co)和Ni(镍)，通过溅射法、电镀法或CVD法在半导体衬底1的整个表面上累积10至100nm的高熔点金属8。接下来，通过450至650℃的热处理步骤进行第一硅化退火处理，使半导体衬底1和高熔点金属膜8发生反应，由此，在源-漏区1b上形成硅化层9。然后，通过选择性蚀刻移除高熔点金属膜8中仍未反应的高熔点金属膜。
接下来，参考图7(J)，在半导体衬底1上，形成约300至800nm的第一层间绝缘膜13。参考图7(K)，通过抛光第一层间绝缘膜13进行平坦化处理。作为抛光的停止膜，在元件形成区中，形成于栅电极10上的第一绝缘层5显示出该膜的效果。该停止膜具有与第一绝缘层5相似的材料，并且也形成于半导体衬底1的外围部分上和元件隔离区上。在该情形中，第一绝缘层5的抛光量被控制为第一绝缘层5厚度的约2至20％。
随后，参考图7(K)至7(L)，移除第一绝缘层5。结果，形成了其中留下了高度比栅电极10更高的侧壁间隔物11的半导体器件。注意到如果第一绝缘层5仅由氧化硅膜形成，则形成高度比栅电极10矮的侧壁间隔物11。然后，为了在栅电极10中形成高密集N区，进行砷等的离子注入，且为了激活所注入的砷离子进行热处理。
接下来，如图8(M)所示，如果通过溅射法、电镀法或CVD法累积高熔点金属，如Ti(钛)、Co(钴)和Ni(镍)，则在半导体衬底1的整个表面上形成高熔点金属8。接下来，通过450至650℃的热处理步骤进行硅化退火处理，使作为栅电极10的多晶硅层和高熔点金属膜8发生反应，由此，在栅电极10的表面上形成硅化层9。接下来，通过选择性蚀刻移除高熔点金属膜8中仍未反应的高熔点金属膜。
常规地，晶体管栅电极表面的硅化与源-漏区的硅化同时进行，且由于源-漏区的深度制作得浅，所以不能进行充分的硅化。因此，用于栅电极的多晶硅电阻的减小是不充分的。根据本实施例，由于可以独立地选择高熔点金属膜的厚度，且可以将热处理温度选择在一个高的值，所以能够容易地完成在即将进行的细化中所涉及的多晶硅栅电极电阻的减小。
另外，常规的硅化处理使得在侧壁间隔物表面上的高熔点金属膜中，在热处理时，硅从源-漏扩散和迁移，由此生成硅化层，结果，利用侧壁间隔物的表面作为电流通路，在栅电极的表面和源-漏区之间造成了短路。然而，根据实施例2，由于侧壁间隔物11的表面被第一层间绝缘膜13覆盖，且然后进行栅电极顶表面的硅化处理，所以实现了有效地防止栅电极表面和源-漏区之间出现短路的效应。
接下来，参考图8(N)，在半导体衬底1的上方形成50至250nm厚度的第二层间绝缘膜16。
接下来，参考图8(O)，在第一层间绝缘膜13和第二层间绝缘膜16中形成接触孔15后，形成金属布线14，由此形成了晶体管。随后，可以形成另外的层间绝缘膜，或者可以形成表面保护膜来完成半导体器件。
[实施例3]
实施例3涉及实施例2的变型实例。虽然在实施例2中已经描述了对于层间绝缘膜使用两层结构的情形，但可如图9所示使用单层化结构。这种半导体器件形成为使得在图8(M)的步骤中，在移除了仍未反应的高熔点金属膜之后，在第一层间绝缘膜13中直接形成接触孔15和金属布线14。
[实施例4]
实施例4涉及实施例2的另一变型实例。首先，进行与图5(A)-(D)、图6(E)-(H)和图7(I)-(J)的步骤相同的步骤。接下来，参考图7(J)和10(A)，进行平坦化处理，以便以抛光第一绝缘层5的20至80％厚度这样的方式来抛光第一层间绝缘膜13。
根据本实施例，在第一层间绝缘膜13的平坦化处理时，移除侧壁间隔物11顶部处的突起，并且在第一硅化退火处理时，移除留在侧壁间隔物11的上表面上的硅化物粉末和高熔点金属膜8的导电片。结果，防止了由前述的在栅电极表面部分上的硅化层9和晶体管的源区或漏区之间引起的短路。
然后，进行与图7(L)、8(M)和8(N)的步骤相同的步骤。参考图10(B)，在半导体衬底1的上方形成50至250nm厚度的第二层间绝缘膜16。接下来，在第一层间绝缘膜13和第二层间绝缘膜16中形成接触孔15后，形成金属布线14，由此完成了晶体管。
[实施例5]
本实施例涉及实施例2的另一变型实例。在本实施例中，每个侧壁间隔物都是两层结构。首先，进行与图5(A)-(D)和图6(E)-(F)的步骤相同的步骤。
接下来，参考图11(A)，以覆盖栅电极10和剩余的第一绝缘层5这样的方式，在半导体衬底1上形成氧化硅膜7a，而且在其上，累积氮氧化硅膜(或氮化硅膜)7b。作为下层的氧化硅膜7a的厚度为5至25nm，且作为上层的氮氧化硅膜(或氮化硅膜)7b的厚度为70至190nm。
参考图11(A)和11(B)，通过回蚀刻氮氧化硅膜(或氮化硅膜)7b和氧化硅膜7a，在栅电极10的侧壁上，形成侧壁间隔物11。由于侧壁间隔物11包括氮氧化硅膜(或氮化硅膜)，所以即使进行了回蚀刻，侧壁间隔物11的宽度(与被处理的栅绝缘膜3接触的附近中侧壁间隔物11的宽度)形成得也比当对于第二绝缘层7仅使用氧化硅膜时更宽，如图6(G)所示。接下来，为了形成晶体管源-漏区1b的高密集N区，进行砷等的离子注入，并且为了激活所注入的砷离子进行热处理。
然后，如图11(C)所示，利用高熔点金属如钛(Ti)、Co(钴)和Ni(镍)，通过溅射法、电镀法或CVD法在半导体衬底1的整个表面上方累积10至100nm的高熔点金属8。接下来，通过450至650℃的热处理步骤进行第一硅化退火处理，使半导体衬底1和高熔点金属膜8发生反应，由此，在源-漏区1b上形成硅化层9。然后，通过选择性蚀刻移除高熔点金属膜8中仍未反应的高熔点金属膜。
接下来，参考图11(D)，在半导体衬底1上，形成了约300至800nm的第一层间绝缘膜13。参考图12(E)，通过抛光第一层间绝缘膜13进行平坦化处理。作为用于抛光的停止膜，在元件形成区中，形成于栅电极10上的第一绝缘层5显示出该膜的效果。尽管未示出，但停止膜具有与第一绝缘层5相似的材料，且还形成于元件隔离区和半导体衬底1的周围部分上。在该情形中，第一绝缘层5的抛光量被控制为第一绝缘层5厚度的约2至20％。
随后，参考图12(E)和12(F)，移除第一绝缘层5。结果，形成了其中侧壁间隔物11具有比栅电极10更高的高度的半导体器件。然后，进行与图7(L)、8(M)和8(N)的步骤相同的步骤，且在栅电极2上形成硅化层9。接下来，参考图12(G)，在第一层间绝缘膜13和第二层间绝缘膜16中形成接触孔15后，形成了金属布线14，由此形成了晶体管。
[实施例6]
本实施例涉及实施例5的变型实例。图13(A)对应于图11(D)。参考图13(A)和13(B)，进行平坦化处理，以便以抛光第一绝缘层5的20至80％厚度这样的方式来抛光第一层间绝缘膜13。然后，参考图13(B)和13(C)，移除第一绝缘层5。
根据本实施例，在平坦化处理第一层间绝缘膜13时，移除侧壁间隔物11顶部处的突起，且在第一硅化退火处理时，移除了留在侧壁间隔物11顶部部分上的硅化物粉末和高熔点金属膜8的导电片。结果，防止了由前述的在栅电极表面部分上的硅化层9和晶体管的源区或漏区之间引起的短路。
然后，进行与图7(L)、8(M)和8(N)的步骤相同的步骤。参考图13(D)，在半导体衬底1的上方形成50至250nm厚度的第二层间绝缘膜16。接下来，在第一层间绝缘膜13和第二层间绝缘膜16中形成接触孔15后，形成金属布线14，由此形成了晶体管。
通过本发明，能够实现栅电极的薄化，能够处理该器件结构的细化，以及能够实现半导体器件的高度集成。
在此描述的实施例从所有方面来看都认为是示例性的且不起限制作用。本发明的范围不仅应当由所示例的实施例确定，而且应由所附的权利要求确定，且因此落入所附权利要求的等价意义和范围内的所有变化都意指包含于其中。

Claims (2)

1.一种半导体器件，包括：
半导体衬底；
经由栅极绝缘膜形成在所述半导体衬底上方的栅电极；
形成在所述半导体衬底表面的、所述栅电极两侧处的一对源-漏区；
形成在所述栅电极侧壁上的侧壁间隔物；以及
形成在所述栅电极顶表面上和所述源-漏区表面上的硅化层，
其中形成在所述栅电极表面上的硅化层的厚度比形成在所述源-漏区表面上的硅化层的厚度更厚，
抛光所述侧壁间隔物的顶部的突起部，以在所述侧壁间隔物的顶端出现平坦面。
2.根据权利要求1所述的半导体器件，其特征在于：所述侧壁间隔物是包括下层和上层的双层结构，该下层与所述栅电极的侧壁接触且由氧化硅膜形成，该上层经由该下层设置在所述栅电极的侧壁处且由氮化硅膜或氮氧化硅膜形成。
CNA2008101766741A 2005-04-14 2006-04-14 半导体器件及其制造方法 Pending CN101425540A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005116618 2005-04-14
JP2005116618A JP2006295025A (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100752121A Division CN100501948C (zh) 2005-04-14 2006-04-14 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN101425540A true CN101425540A (zh) 2009-05-06

Family

ID=37077886

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006100752121A Expired - Fee Related CN100501948C (zh) 2005-04-14 2006-04-14 半导体器件及其制造方法
CNA2008101766741A Pending CN101425540A (zh) 2005-04-14 2006-04-14 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2006100752121A Expired - Fee Related CN100501948C (zh) 2005-04-14 2006-04-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20060252196A1 (zh)
JP (1) JP2006295025A (zh)
KR (2) KR100748906B1 (zh)
CN (2) CN100501948C (zh)
TW (1) TW200707586A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755671B1 (ko) * 2006-07-14 2007-09-05 삼성전자주식회사 균일한 두께의 니켈 합금 실리사이드층을 가진 반도체 소자및 그 제조 방법
JP5315779B2 (ja) * 2008-05-09 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101080200B1 (ko) * 2009-04-14 2011-11-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 리프레쉬 제어 방법
KR102301249B1 (ko) * 2015-11-16 2021-09-10 삼성전자주식회사 반도체 장치
JP7034834B2 (ja) * 2018-05-30 2022-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP3382743B2 (ja) * 1995-01-27 2003-03-04 株式会社リコー 半導体装置の製造方法
US6060387A (en) * 1995-11-20 2000-05-09 Compaq Computer Corporation Transistor fabrication process in which a contact metallization is formed with different silicide thickness over gate interconnect material and transistor source/drain regions
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
JPH11233770A (ja) * 1997-09-02 1999-08-27 Sony Corp 半導体装置の製造方法
US6306712B1 (en) * 1997-12-05 2001-10-23 Texas Instruments Incorporated Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
JP3168992B2 (ja) * 1998-09-08 2001-05-21 日本電気株式会社 半導体装置の製造方法
US20010053572A1 (en) * 2000-02-23 2001-12-20 Yoshinari Ichihashi Semiconductor device having opening and method of fabricating the same
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
KR100396469B1 (ko) * 2001-06-29 2003-09-02 삼성전자주식회사 반도체 장치의 게이트 전극 형성 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
JP3657915B2 (ja) * 2002-01-31 2005-06-08 株式会社東芝 半導体装置および半導体装置の製造方法
US6657244B1 (en) * 2002-06-28 2003-12-02 International Business Machines Corporation Structure and method to reduce silicon substrate consumption and improve gate sheet resistance during silicide formation
JP4057985B2 (ja) * 2003-09-19 2008-03-05 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070062957A (ko) 2007-06-18
KR100748906B1 (ko) 2007-08-13
CN1848392A (zh) 2006-10-18
CN100501948C (zh) 2009-06-17
US20060252196A1 (en) 2006-11-09
TWI308779B (zh) 2009-04-11
KR100754262B1 (ko) 2007-09-03
TW200707586A (en) 2007-02-16
KR20060108537A (ko) 2006-10-18
JP2006295025A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
CN101447457B (zh) 双应力膜互补金属氧化物半导体晶体管的制造方法
JP2000349166A (ja) キャパシタを含む半導体装置及びその製造方法
TWI423343B (zh) 半導體積體電路裝置及其製造方法
CN100501948C (zh) 半导体器件及其制造方法
JP2006140319A (ja) 半導体装置およびその製造方法
US6150241A (en) Method for producing a transistor with self-aligned contacts and field insulation
JP4266089B2 (ja) 半導体記憶装置の製造方法
KR100695868B1 (ko) 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법
US6806174B2 (en) Semiconductor devices and methods for fabricating the same
CN100594598C (zh) 半导体器件及其制造方法
US6624079B2 (en) Method for forming high resistance resistor with integrated high voltage device process
JP2012028562A (ja) 半導体装置の製造方法
US20060091436A1 (en) Methods of forming field effect transistors having metal silicide gate electrodes
US5620911A (en) Method for fabricating a metal field effect transistor having a recessed gate
JPH09172063A (ja) 半導体装置及びその製造方法
JPH08241988A (ja) 半導体集積回路装置およびその製造方法
JP3373772B2 (ja) 半導体装置
US6239478B1 (en) Semiconductor structure for a MOS transistor
JPH1117036A (ja) 半導体記憶装置の製造方法
JPH0529343A (ja) 微細半導体装置の製造方法
JP2006352003A (ja) 半導体装置およびその製造方法
CN101436535B (zh) 半导体器件及其制造方法
JP2002009171A (ja) 半導体装置の製造方法
JP2004327702A (ja) 半導体集積回路及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090506