CN101436535B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101436535B
CN101436535B CN2008101776029A CN200810177602A CN101436535B CN 101436535 B CN101436535 B CN 101436535B CN 2008101776029 A CN2008101776029 A CN 2008101776029A CN 200810177602 A CN200810177602 A CN 200810177602A CN 101436535 B CN101436535 B CN 101436535B
Authority
CN
China
Prior art keywords
grid
active area
semiconductor substrate
district
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101776029A
Other languages
English (en)
Other versions
CN101436535A (zh
Inventor
朴志焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101436535A publication Critical patent/CN101436535A/zh
Application granted granted Critical
Publication of CN101436535B publication Critical patent/CN101436535B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种用于制造具有CMOS晶体管的半导体器件的方法，该CMOS晶体管包括具有低电阻的栅电极。在根据本发明实施例的CMOS晶体管中，注入到栅电极中的杂质比注入到源极/漏极区中的杂质具有更高的浓度。本发明实施例还减少了包含在沟道区中的杂质量。

Description

半导体器件及其制造方法
本申请基于35U.S.C119要求第10-2007-0117087号(于2007年11月16日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
随着信息处理技术不断发展，半导体器件要求高集成度和小尺寸。此外，有必要减小栅电极的电阻并且防止杂质渗透至沟道区中。
发明内容
本发明实施例涉及一种半导体器件及其制造方法，该半导体器件及其制造方法减小了栅电极的电阻并且还防止了杂质渗透至沟道区中。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包括下列中的至少之一：通过将导电杂质注入到晶片中来形成栅极面板(gate plate)；将栅极面板联结(bond)至半导体衬底；以及然后通过图样化所联结的栅极面板来形成栅电极。
本发明实施例涉及一种方法，该方法可以包括下列中的至少之一：通过将高浓度(high-density)n型杂质选择性地注入到晶片中来在晶片中形成第一栅极区；通过将高浓度p型杂质注入到晶片中来在相同的平面上形成第二栅极区，并且第二栅极区与第一栅极区接触；在包括第一栅极区和第二栅极区的晶片上实施第一热处理；在第一栅极区和第二栅极区中形成氢层；在具有第一有源区和第二有源区的半导体衬底上方形成氧化层；在第一和第二栅极区的最上表面与氧化层的最上表面之间的界面处将晶片联结至半导体衬底以便第一栅极区在空间上与第一有源区相对应，而第二栅极区在空间上与第二有源区相对应；去除氢层处的部分晶片以暴露第一和第二栅极区的表面；通过图样化第一栅极区和第二栅极区以及氧化层来同时在第一有源区中形成第一栅极结构以及在第二有源区中形成第二栅极结构；同时在半导体衬底的第一有源区中形成隔离开的第一LDD区以及在半导体衬底的第二有源区中形成隔离开的第二LDD区；同时在第一栅极结构上形成第一侧壁隔离体以及在第二栅极结构上形成第二侧壁隔离体；以及然后在第一有源区中形成第一源极/漏极区和在第二有源区中形成第二源极/漏极区。
本发明实施例涉及一种方法，该方法可以包括下列中的至少之一：通过将高浓度n型杂质选择性地注入到晶片中来在晶片中形成第一栅极区；通过将高浓度p型杂质注入到晶片中形成第二栅极区，该第二栅极区具有与第一栅极区的最上表面共面的最上表面；在第一栅极区和第二栅极区中形成氢层；在具有第一有源区和第二有源区的半导体衬底上方形成氧化层；在第一和第二栅极区的最上表面与氧化层的最上表面之间的界面处将晶片联结至半导体衬底，以便第一栅极区在空间上与第一有源区相对应而第二栅极区在空间上与第二有源区相对应；去除氢层处的部分晶片；以及然后通过图样化第一栅极区和第二栅极区以及氧化层来同时在第一有源区中形成第一栅极结构和在第二有源区中形成第二栅极结构。
本发明实施例涉及一种半导体器件，该半导体器件可以包括下列中的至少一个：形成在半导体衬底上和/或上方的栅电极；以及源极/漏极区，该源极/漏极区形成在栅电极的一侧以便栅电极包括具有比源极/漏极区高的浓度的导电杂质。
在根据本发明实施例的半导体器件及其制造方法中，将导电杂质注入到栅极面板中，并且将栅极面板联结至半导体衬底。从而，将大量的导电杂质注入到栅极面板中是可能的。因此，通过大量的导电杂质减小了栅电极的电阻。在将导电杂质注入到栅极面板中之后，栅极面板被联结至半导体衬底。从而，防止导电杂质渗透至沟道区中是可能的。
附图说明
实例图1到图6示出了根据本发明实施例的半导体器件以及制造半导体器件的方法。
具体实施方式
现在将详细描述实施例，在附图中示出了实施例的实例。在所有可能的地方，在整个附图中使用相同的参考标号以表示相同或相似的部件。
图1到图6示出了示出根据本发明实施例的制造半导体器件的步骤的横截面图。
如实例图1中所示，制造根据本发明实施例的半导体器件的方法包括将高浓度n型杂质选择性地注入到硅晶片中以形成第一栅极区110。为了形成第一栅极区110，在硅晶片上和/或上方形成光刻胶膜，以及然后通过曝光和显影工艺来图样化该光刻胶膜以形成光刻胶图样。然后，使用光刻胶图样作为掩膜来注入高浓度n型杂质。例如，磷(P)可以用作n型杂质。以在大约1E16atoms/cm2到1E17atoms/cm2之间范围内的剂量并以在大约10keV到50keV之间范围内的能量来注入n型杂质。然后，将高浓度p型杂质选择性地注入到具有第一栅极区110的硅晶片中以在与第一栅极区110相同的平面上形成第二栅极区120，其中第二栅极区120与第一栅极区110接触。为了形成第二栅极区120，在硅晶片上形成光刻胶图样，该光刻胶图样暴露除了第一栅极区110以外的区域。然后使用该光刻胶图样作为掩膜来注入高浓度p型杂质。例如，硼(B)可以用作p型杂质，并且以在大约1E16atoms/cm2到1E17atoms/cm2之间范围内的剂量并以在大约10keV到50keV之间范围内的能量来注入p型杂质。然后，在快速热处理(rapid temperature process)(RTP)腔室中，具有第一栅极区110和第二栅极区120的硅晶片遭受温度在大约1000℃到1200℃之间范围内持续时间在大约10秒到30秒之间范围内的热处理。
如实例图2所示，然后将结合封阻材料(bonding blockingmaterial)注入到被热处理过的硅晶片(在下文中，称作栅极面板)100中。该结合封阻材料降低了包括在栅极面板100中的原子之间的结合力(bonding force)。该结合封阻材料可以是，例如，氢(H)。将结合封阻材料注入到与栅极面板100的最上表面平行的区域中以形成结合力弱化层(bonding force weakening layer)130。结合力弱化层130与栅极面板100的最上表面平行以从而将栅极面板100分为上部101和下部102。此外，栅极面板100的最上表面与结合力弱化层130的最上表面之间的预定距离T可以在大约2000埃到4000埃之间的范围内。意味着，可以将结合封阻材料注入至在大约2000埃到4000埃之间范围内的深度。
如实例图3中所示，形成半导体衬底200，以及然后在半导体衬底200上和/或上方形成氧化膜300a。为了形成半导体衬底200，在硅衬底上实施STI工艺或LOCOS工艺以在其中形成器件隔离膜220，其中，器件隔离膜220限定了第一有源区AR1和第二有源区AR2。然后，将p型杂质选择性地注入到第一有源区AT1中以形成p阱230。从而，形成半导体衬底200，其中半导体衬底200包括具有n型杂质的区域210、器件隔离膜220和p阱230。然后，通过热氧化工艺、CVD工艺等类似的工艺在半导体衬底200上和/或上方形成氧化膜300a。
如实例图4中所示，将栅极面板100和具有氧化膜300a的半导体衬底200相互联结，以便第一栅极区110在空间上对应并且接触第一有源区AR1，而第二栅极区120在空间上对应并且接触第二有源区AR2。通过实施清洗工艺来清洗栅极面板100和半导体衬底200，其中该清洗工艺可以包括冲洗工艺(washing process)和烘干工艺(drying process)。然后，在栅极面板100的最上表面和氧化膜300a的最上表面上和/或上方形成由离子和分子例如OH-、H+、H2O、H2和O2制成的薄膜之后，将这两个最上表面相互紧密地粘合。从而，栅极面板100和半导体衬底200通过van der Waals力暂时地相互联结在一起。然后，暂时联结的栅极面板100和半导体衬底200遭受到温度在大约700℃到900℃之间的范围内的热处理。通过栅极面板100和氧化膜300a的原子之间的相互扩散(inter-diffusion)，栅极面板100和半导体衬底200彼此牢固地结合。
如实例图5中所示，对结合力弱化层130施加物理碰撞(physicalimpact)以分离栅极面板100的下部102。在保留栅极面板100具有在大约2000埃到4000埃之间范围内的厚度T的情况下去除栅极面板100。可选地，当没有将结合力弱化材料(force weakeningmaterial)注入到栅极面板100中时，可以通过CMP工艺等类似的工艺去除栅极面板100的下部102。可选地，在联结栅极面板100之后注入结合力弱化材料，以及然后可以分离栅极面板100的下部102。然后，可以通过快速热退火(rapid temperature annealing)(RTA)工艺来平坦化栅极面板100的分割截面(cut section)103。
如实例图6所示，对没有下部102的栅极面板100和氧化膜300a进行图样化，从而形成栅电极和栅极绝缘膜300。该栅电极包括形成在第一有源区AR1中的第一栅电极111和形成在第二有源区AR2中的第二栅电极121。然后，可以实施快速热退火(RTA)工艺以平坦化第一栅电极111和第二栅电极121的最上表面。然后，将低浓度n型杂质选择性地注入到第一有源区AR1中以形成第一LDD区410。使用第一栅电极111作为掩膜注入n型杂质。形成两个相互隔离开的第一LDD区410，并且第一LDD区410之间的区域与第一沟道区CH1相对应。然后，将低浓度p型杂质选择性地注入到第二有源区AR2中以形成第二LDD区420。使用第二栅电极121作为掩膜注入p型杂质。形成两个相互隔离开的第二LDD区420，并且第二LDD区420之间的区域与第二沟道区CH2相对应。
然后在半导体衬底200的整个表面上和/或上方形成氮化膜，以及然后通过各向异性刻蚀来刻蚀该氮化膜，以从而在第一栅电极111的侧壁表面上形成第一隔离体510并在第二栅电极121的侧壁表面上形成第二隔离体520。然后，将高浓度n型杂质选择性地注入到第一有源区AR1中以形成第一源极/漏极区610。使用第一栅电极111和第一隔离体510作为掩膜来注入高浓度n型杂质。然后，将高浓度p型杂质选择性地注入到第二有源区AR2中以形成第二源极/漏极区620。使用第二栅电极121和第二隔离体520作为掩膜来注入高浓度p型杂质。从而，形成包括NMOS晶体管和PMOS晶体管的CMOS晶体管。
在根据本发明实施例的CMOS晶体管中，注入到栅电极中的杂质和注入到源极/漏极区中的杂质具有不同的浓度。意味着，注入到栅电极中的杂质比注入到源极/漏极区中的杂质具有更高的浓度。从而，栅电极具有低电阻。此外，在将杂质注入到栅极面板中之后，将栅极面板联结至半导体衬底以形成栅电极。因此，杂质没有渗透到栅电极的下部中。因此，减少包含在沟道区CH1和沟道区CH2中的杂质量是可能的。因此，根据本发明实施例的CMOS晶体管具有提高的整体性能。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，它们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也是显而易见的。

Claims (20)

1.一种制造半导体器件的方法，包括：
通过将导电杂质注入到晶片中形成栅极面板；
将所述栅极面板联结至半导体衬底；以及然后
通过图样化所述联结的栅极面板来形成栅电极。
2.根据权利要求1所述的方法，其中，形成所述栅极面板包括：
通过将第一导电杂质选择性地注入到所述晶片中来形成第一栅极区；以及然后
通过将第二导电杂质选择性地注入到所述晶片中来形成第二栅极区。
3.根据权利要求2所述的方法，进一步包括：
在注入有所述第一导电杂质和所述第二导电杂质的所述栅极面板上实施热处理工艺。
4.根据权利要求2所述的方法，其中，将所述栅极面板联结至所述半导体衬底，以便所述第一栅极区在空间上与所述半导体衬底的第一有源区相对应以及所述第二栅极区在空间上与所述半导体衬底的第二有源区相对应。
5.根据权利要求4所述的方法，其中，所述半导体衬底的所述第一有源区是注入有第二导电杂质的区域，而所述第二有源区是注入有第一导电杂质的区域。
6.根据权利要求1所述的方法，其中，将所述栅极面板联结至所述半导体衬底包括：
清洗所述栅极面板和所述半导体衬底；
将所述栅极面板和所述半导体衬底相互粘合；以及然后在将所述栅极面板和所述半导体衬底相互粘合之后，在所述栅极面板和所述半导体衬底上实施热处理工艺。
7.根据权利要求1所述的方法，其中，形成所述栅电极包括：
在将所述栅极面板联结至所述半导体衬底之后，截掉所述栅极面板的上部；以及然后
在截掉所述栅极面板的所述上部之后，图样化所述栅极面板。
8.根据权利要求7所述的方法，其中，形成所述栅电极进一步包括将结合封阻材料注入到注入有杂质的所述晶片的部分中。
9.根据权利要求8所述的方法，进一步包括：
沿着注入有所述结合封阻材料的所述部分截掉所述栅极面板的上部。
10.根据权利要求8所述的方法，其中，所述结合封阻材料是氢。
11.根据权利要求7所述的方法，其中，截掉所述栅极面板的所述上部以使所述栅极面板具有在2000埃到4000埃之间范围内的厚度。
12.根据权利要求7所述的方法，进一步包括在截掉所述栅极面板的所述上部之后在所述栅极面板上实施热处理工艺。
13.根据权利要求7所述的方法，进一步包括：在图样化所述栅极面板之后在所述栅电极上实施热处理工艺。 
14.一种方法，包括：
通过将n型杂质选择性地注入到晶片中来在所述晶片中形成第一栅极区；
通过将p型杂质注入到所述晶片中来在与所述第一栅极区相同的平面上形成第二栅极区，并且所述第二栅极区与所述第一栅极区接触；
在包括所述第一栅极区和所述第二栅极区的所述晶片上实施第一热处理；
在所述第一栅极区和所述第二栅极区中形成氢层；
在具有第一有源区和第二有源区的半导体衬底上方形成氧化层；
在所述第一和第二栅极区的最上表面与所述氧化层的最上表面之间的界面处将所述晶片联结至所述半导体衬底以便所述第一栅极区在空间上与所述第一有源区相对应，而所述第二栅极区在空间上与所述第二有源区相对应；
去除在所述氢层处的部分所述晶片以暴露所述第一和第二栅极区的表面；
通过图样化所述第一栅极区和所述第二栅极区以及所述氧化层来同时在所述第一有源区中形成第一栅极结构以及在所述第二有源区中形成第二栅极结构；
同时在所述半导体衬底的所述第一有源区中形成隔离开的第一LDD区以及在所述半导体衬底的所述第二有源区中形成隔离开的第二LDD区；
同时在所述第一栅极结构上形成第一侧壁隔离体以及在所述第二栅极结构上形成第二侧壁隔离体；以及然后 
在所述第一有源区中形成第一源极/漏极区以及在所述第二有源区中形成第二源极/漏极区。
15.根据权利要求14所述的方法，其中，形成所述氢层包括将氢注入到与所述第一和第二栅极区的最上表面平行的区域中。
16.根据权利要求15所述的方法，其中，形成所述氢层将所述第一栅极区和所述第二栅极区分为上部栅极区部分和下部栅极区部分。
17.根据权利要求14所述的方法，其中，形成所述氢层包括在所述第一和第二栅极区的最上表面与氢层的最上表面之间形成预定的距离。
18.根据权利要求17所述的方法，其中，所述预定的距离在2000埃到4000埃之间的范围内。
19.根据权利要求14所述的方法，进一步包括在所述第一栅极结构和所述第二栅极结构上实施热处理工艺。
20.一种方法，包括：
通过将n型杂质选择性地注入到晶片中来在所述晶片中形成第一栅极区；
通过将p型杂质注入到所述晶片中来形成第二栅极区，所述第二栅极区具有与所述第一栅极区的最上表面共面的最上表面；
在所述第一栅极区和所述第二栅极区中形成氢层；
在具有第一有源区和第二有源区的半导体衬底上方形成氧化层；
在所述第一和第二栅极区的最上表面与所述氧化层的最上表面之间的界面处将所述晶片联结至所述半导体衬底，以便所述第一栅极区在空间上与所述第一有源区相对应，而所述第二栅极区在空间上与所述第二有源区相对应；
去除在所述氢层处的部分所述晶片；以及然后
通过图样化所述第一栅极区和所述第二栅极区以及所述氧化层来同时在所述第一有源区中形成第一栅极结构以及在所述第二有源区中形成第二栅极结构。
CN2008101776029A 2007-11-16 2008-11-17 半导体器件及其制造方法 Expired - Fee Related CN101436535B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0117087 2007-11-16
KR1020070117087 2007-11-16
KR1020070117087A KR100910814B1 (ko) 2007-11-16 2007-11-16 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
CN101436535A CN101436535A (zh) 2009-05-20
CN101436535B true CN101436535B (zh) 2011-04-13

Family

ID=40577319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101776029A Expired - Fee Related CN101436535B (zh) 2007-11-16 2008-11-17 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20090130831A1 (zh)
KR (1) KR100910814B1 (zh)
CN (1) CN101436535B (zh)
DE (1) DE102008057351A1 (zh)
TW (1) TW200924079A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226433A (ja) * 1993-12-17 1995-08-22 Sony Corp 半導体装置の製造方法
US6028339A (en) * 1996-08-29 2000-02-22 International Business Machines Corporation Dual work function CMOS device
KR100262664B1 (ko) * 1997-12-30 2000-09-01 김영환 듀얼 게이트 소자 제조방법
JP2000106333A (ja) 1998-09-29 2000-04-11 Sony Corp Ｓｏｉ構造を有する半導体基板の製造方法及び半導体装置の製造方法
US6252283B1 (en) * 1999-01-22 2001-06-26 Advanced Micro Devices, Inc. CMOS transistor design for shared N+/P+ electrode with enhanced device performance
US6482725B1 (en) * 1999-08-18 2002-11-19 Advanced Micro Devices, Inc. Gate formation method for reduced poly-depletion and boron penetration
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
KR100802778B1 (ko) 2006-06-07 2008-02-12 현대자동차주식회사 하이브리드 전기차용 듀얼모드 파워트레인 및 그 작동방법
KR20070088926A (ko) * 2006-02-27 2007-08-30 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 형성방법
US7575977B2 (en) * 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process

Also Published As

Publication number Publication date
DE102008057351A1 (de) 2009-05-28
KR100910814B1 (ko) 2009-08-04
TW200924079A (en) 2009-06-01
KR20090050571A (ko) 2009-05-20
US20090130831A1 (en) 2009-05-21
CN101436535A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
JP4814498B2 (ja) 半導体基板の製造方法
JP4121356B2 (ja) 半導体装置
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
KR20170105602A (ko) 저전압 및 고전압 로직 디바이스들과 함께 분리형 게이트 메모리 셀 어레이를 형성하는 방법
US9853086B2 (en) CMOS-based thermopile with reduced thermal conductance
US8421155B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN101465323B (zh) 可以避免有源区宽度减小的半导体装置的制造方法
US7964899B2 (en) Semiconductor device and method for manufacturing the same for improving the performance of mis transistors
US20040155296A1 (en) Metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions and methods of fabricating the same
KR20090012573A (ko) 반도체 소자 및 그 제조 방법
KR101649799B1 (ko) 다수의 반도체 장치 층을 갖는 반도체 구조물을 위한 시스템 및 방법
US7642617B2 (en) Integrated circuit with depletion mode JFET
CN103178115A (zh) 半导体装置及其制造方法
CN100501948C (zh) 半导体器件及其制造方法
JP2008085205A (ja) 半導体装置及びその製造方法
JP2000150806A (ja) 半導体装置及びその製造方法
CN101436535B (zh) 半导体器件及其制造方法
KR100695868B1 (ko) 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법
CN111106133A (zh) 用于具有多个半导体器件层的半导体结构的系统和方法
JP2006066918A (ja) ボイドのないゲート電極を具備したトランジスタの製造方法
JP2006060173A (ja) 半導体装置及びその製造方法
JP2006310524A (ja) 半導体装置およびその製造方法
JP2626532B2 (ja) 半導体装置およびその製造方法
JP2013045953A (ja) 半導体装置およびその製造方法
JP5096055B2 (ja) Ｃｍｏｓ型半導体集積回路の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20121117