TW200924079A - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW200924079A
TW200924079A TW097140517A TW97140517A TW200924079A TW 200924079 A TW200924079 A TW 200924079A TW 097140517 A TW097140517 A TW 097140517A TW 97140517 A TW97140517 A TW 97140517A TW 200924079 A TW200924079 A TW 200924079A
Authority
TW
Taiwan
Prior art keywords
gate
region
forming
wafer
plate
Prior art date
Application number
TW097140517A
Other languages
English (en)
Inventor
Ji-Hwan Park
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW200924079A publication Critical patent/TW200924079A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200924079 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法。 【先前技術】 隨著資訊處理技術之發展，需要使半導體裝置具有更高的集 程度與更小的尺寸。此外’逛需要減小閘極之電阻並防止雜質進 入通道區。 【發明内容】 本發明實施例係關於一種半導體裝置及其製造方法，藉以降 低閘極之電阻並防止雜質進入通道區。 本發明之一方面提供了一種半導體裝置的製造方法，係包 含：透過向晶片中植入導電雜f ’藉以形成閘極板；使此閘極板 與半導體基板相結合；以及舰縣合後之_行型樣加 工，猎以形成閘極。 本發明之另-方面提供了-種半導财置的製造方法，係包 含：透過選擇性地向晶片中植人高密度n型雜f，藉以於晶片中 形成第-閘極區；透過向此；中植人高強度p型雜f，藉以形 成紅閘極區，此第二閘㈣係與第—閘極區位於同—平面中並 與此弟-閘極區相接觸；於包含有此第—閘極區及第二閘極區之 第—熱處理;:此第一間極區及第二問極區中形成氣 、弟絲區及第二主動區之半導體基板的上方形成氧 200924079 f \
化層；於第-閘極區及第二閘極區之頂面與此氧化層之界面處使 此晶片與半導體基板相結合，藉以使此第—閘極區在空間上對應 於第-主動區，並使此第二閘極區在空間上對應於第二主動區； 移除位於此氫層上的晶片之—部分，藉以曝露出第_閘極區之表 面與第二難區之表面；透過對第—難區、第二閘極區及氧化 料行型樣加工，藉崎第—絲區中形成第—閘極結構，並同 •於第一主動區㈣’成第：閘極結構；於此半導體基板之第一主 動區中形成相互分開的多個第_輕攙紐極區，同時於此半導體 基板之第二主動區中形成相互分開的多個第二輕攙雜及極區；於 此第-閘極結構上形成第—侧賴隔件，同時於此第二閘極結構 上形成第二側隔件；以及於此第—主祕中形成第—源極/ 沒極區，並於此第二主祕巾形成第二源極/沒極區。 本發明之又-方面提供了—種半導财置的製造方法，係包 含：€過選擇性地向晶>；中植人高密度n型雜f，藉以於此晶片 中形成第i極區；透過選擇性地將高強度p型雜f注入晶片， 藉以形成第二閘極區，此第二閘極區之頂面與第一閘極區之頂面 係位於同-平面中；於第—閘極區及第二閘極區中形成氫層；於 具有第-絲區及帛二主祕之铸縣板的上方形成氧化層； 於第-閘極區及第二閘麵之頂面與氧化層之界面處使此晶片曰與 半導體基板相結合，藉以使第一閘極區在空間上對應於第一主動 區，並使第二閘極區在郎上對應於第二主動區；移除位於氯層 200924079 上的此晶片之-部分；透過對第 ，行型樣加工，細於[主動區中形成二^=及== 弟-主動區中形成第二閘極結構。 D才； 〃本發日狀又-扣提供了—料賴裝置，係包含 係形成於半導體基板之上和 = 及上方，以及源極/汲極區，係形 成於閘極之-侧，藉以使此 托^^3之¥電雜質的密度大於源 和//及極區所包含之導電雜質的密度。 在本發明實施例之半導體 併姑Λ PWX：_L丄 夏叹八Ik方法中，可將導電雜 貝植入閘極板中’並使此閘極板與半導體基板相結合。因此，可 =此閑極板帽入咖導晴。_ ,_的導電雜 f 仏彳刪綱請極板後使間 極減半導體基板相結合。進而，可防止導電雜魏人通道區。 【貫施方式】 ^下面，將結合關對本發明之實施例進行詳細描述。其中， 在化4圖不部分巾所使用的相同的參考標號代表相 同或同類部 件。 第1圖」至「第6圖」係為崎本發明實細之半導體裝 置的製造方法進行說明的剖面圖。 /如帛1圖」所不，本發明實施例之半導體裝置的製造方法， 係包3 .透過選擇性地於;^晶片中植人高密度n型雜質，藉以形 成第Γ曱 1極區11〇。為了形成此第一閘極區11〇，可於此石夕晶片之 200924079 上和/或上謂成光_ ’而後透稱敍縣製㈣此光阻膜 進行3L樣加#以开’成光阻型樣。而後，可用此光阻型樣作為 光罩’植入高強度η型雜質。例如，可用磷（p)作為η型雜恥 其中’所植人之!!型雜f的劑量範圍大約介於ΐχΐ()ΐ6個原子/平 方厘米至1XlG17 _子/平方厘米ϋ量之關大約介於 lOKev至50Kev之間。而後’可向具有第一閘極區η〇之矽晶片 中選擇性地注入高強度p型雜f，藉以形成第二問極區⑽，其 中，此第二閘極區12〇係與第一閘極區11〇位於同一平面上並與 此第-閘籠Π0相接觸。為了形成此第二_區透，可於鱗 晶片上形成光阻型樣，藉以曝露出除第—閘極區⑽以外的區域。 進而’可航光_樣作為鮮植人高強度P雜質。例如，可 用蝴（B)作為？鶴質’並且使所植人之p型雜質的劑量範圍) 約介於1x1016個原子/平方厘米至1χ1〇17個原子/平方厘々 間，而能量範圍大約介於跳⑺至5〇Kev之間。而後，可在快益 ‘、、、处里腔至(RTP ’ rapid temperatoe㈣㈣巾對具有第一閘細 110及第—閘極區12G之㈣片執行熱處理，其中這種執處理之者 行溫度約為麵T至贈C，而這種熱處理之執行時間約為1( 秒至30秒。 、如「第2圖」所示’可在經過熱處理後的石夕晶片（下文稱之 為閘極板100)中注入結合阻礙材料。這種結合阻礙材料係用於減 小閘極板100中所包含之原子間的結合力。例如，這種結合阻礙 200924079 材枓可為氫（H)。此處，可將這種結合阻礙材料植入與閘極板綱 之頂面平行的區域中，藉以形成結合力弱化層⑽。其中，由於結 合力弱化層13G制極板丨⑻之頂面相平行，進而可將此開極板 100分為上方部分101與下方部分搬。此外湖之頂面與結合 力弱化層130之頂面間的預定距離T之範圍約為2_A至 4000A 4表7F，所植人之結合_材料的深度之範圍约為獅入 至4000人。 第3圖」所示，可形成半導體基板200，而後於此半導體 基板200之上和/或上方形成氧化膜施。為了形成此半導體基 板可於植入了 p型雜質之石夕基板上執行潛溝槽隔離製程（奶 process)或矽局部氧化製程（L〇c〇s卿⑽），藉以形成裝置隔 離膜220，其中此裝置隔離膜22〇係用於定義第一主動區趣與 第二主動區AR2。而後，可選擇性地向第—主動區施中植入p 型雜質，藉以形成p型牌230。進而，可形成包含有11型雜質的區 域210、裝置隔離膜220以及包含有p型阱23〇的半導體基板2〇〇。 而後’可透触氧化製程、化學餘鋪難（CVDpiOeess)或 類似製程於此半導體基板200之上和/或上方形成氧化膜3〇〇a。 如「第4圖」所示，可使閘極板1〇〇與具有氧化膜3·的半 導體基板200相結合，進而使第一閘極區11〇與第一主動區 在空間上相互對應並相互接觸，同時使第二閘極區12〇與第二主 動£AR2在空間上相互對應並相互接觸。其中，可透過清洗製程 200924079 對此閘極板100與半導體基板200進行清洗’其中此清洗製程係 包含：沖洗製程及乾燥製程。進而，在分別於此閘極板1〇〇之頂 面的上和/或上方及氧化膜300a之頂面的上和/或上方形成由例 如：OH-、H+、H20、H2及02之離子與分子所製成的薄膜後， 可使兩個頂面緊密地相互黏合。因此，可透過凡得瓦力暫時地使 閘極板100與半導體基板2〇〇相結合。而後，可在約7⑻。c至9〇〇°c 之度範圍内對暫時結合的閘極板丨⑻與半導體基板進行熱 處理。進而，可透過閘極板1㈨之原子與氧化膜300a之原子間的 互擴散效應，使閘極板100與半導體基板2〇〇牢固地相互耦合。 如「第5圖」所示，可透過對結合力弱化層13〇施加物理衝 擊，使閘極板100之下方部分1〇2分離。進而，在移除此間極板 100時’可使所保留的閘極板聊之厚度為預定麟T，其中此預 定距離T之範圍大約介於2000A至4〇〇〇A之間。或者，當未將結 合力弱化材料注人職板⑽中時，可透過化學機械拋光製程或 類似製程移除此閘極板刚之下方部分102。此外，還可在連結此 閘極板100後主入結合力弱化材料，藉以使此問極板⑽之下方 部分 102 分L 可_快賴敎(RTA，rapid temperature 麵aHng)製程對此閘極板⑽之截〇 (cutsecti〇n) 1〇3進行平化 處理。 如「苐6圖」所示，可料τ θ 了對不具有下方部分102之閘極板1〇〇 及氧化膜300a進行型槐加τ 〜 铋加工’精以形成閘極與閘極絕緣膜300。
61〇。此處’可用第一閘極m與第一間隔件训作為光罩植入高 密度η型雜質。同時’可選擇性地向第二主祕趣中植入高密 度Ρ型雜質，藉以形成第二源極/難區㈣。此處，可用第二問 極121與第二間隔件52〇作為光罩植入高密度ρ型雜質。進而， 200924079 其中，此閘極係包含：第一聞托 弟閑極111 ’係形成於第-主動區AR1 中；以及第二閘極121，係开彡士 糸形成於第二主動區AR2中。而後，可 執行快速熱退火製程，藉以對第— 町弟閘極111之頂面及第二閘極121 之頂面進行平化處理。進而， 擇性地於第一主動區中植 入低密度的η型雜質，藉以形成 ❿成弟—輕攙雜汲極區410。此處，可 用第-閘極111作為光罩植人 一 ^•雜貝。其中，可使所形成的一 對第一輕攙雜汲極區41〇相互公„ t 刀開，並將兩個第一輕攙雜汲極區 410間之區域作為第一通道區 LH1。而後，可選擇性地向第二主 動區AR2巾植人低密度p型雜f，藉以形成第二輕攙雜汲極區 420。其中’可用第二閘極121作為光罩植入p型雜質。同時，可 使所形成之-對第二輕攙雜沒極區相互分開，並將兩個第二 輕攙雜汲極區間之區域作騎二通道區啦。 而後，可於此半導體基板之整個表面的上和/或上方形 錢化膜，進而可透過非等向_對此氮化膜進雜刻，藉以於 第-閘極111之側壁表面上形成第—間隔件51G，並於第二問極 121之侧壁表面上形成第二間隔件52Q。而後，可選擇性地向第一 主動區AR1中植入高密度n型雜質，藉以形成第一源極/沒極區 200924079 可形成包含有N型金屬氧化物半導體電晶體（NMC)S)與p型金 屬氧化物半‘體電晶體（PM0S )的互補式金屬氧化物半導體電晶 體（CMOS)。 曰曰 f 么明貝苑例之互補式金屬氧化物半導體電晶體中，植入 ，極中之雜質與植人源極/汲極區中之雜f具有不_密度。換 。之’植人閘極中之雜質的密度高於植人源極/沒極區中之雜柄 的密度。因此，可使閑極具有較低的電阻。此外，在向間極板= 植入雜質之後’可使此_板與半導體基板相結合，進而形成鬧 極。因此，可使雜法進人·之下層部分。進而可減少 通道區㈤與第二通道區㈤中所包含之雜質的數量。因此，本 Γ月實施狀簡式金魏化解導體電晶射具有增強的總效 月b 0 6軸本發明以前述之較佳實施觸露如上，然其並非用 疋本發明，任何熟習相像技蔽者 、 内，杏可作此如pm 本發明之精神和範圍 内田了作些权更動與潤飾，因此本發明之專 本說明書所社申_範__準。1圍須視 【圖式簡單說明】 第1圖至第6圖為本發明實 的示意圖。 婦财置及其製造方法 閘極板 【主要元件符號說明】 100 13 200924079 101 上方部分 102 下方部分 103 截口 110 第一閘極區 111 第一閘極 120 第二閘極區 121 第二閘極 130 結合力弱化層 200 半導體基板 210 區域 220 裝置隔離膜 230 P型阱 300 閘極絕緣膜 300a 氧化膜 410 第一輕攙雜没極區 420 第二輕攙雜汲極區 510 第一間隔件 520 第二間隔件 610 第一源極/沒極區 620 第二源極/7 (及極區 T 預定距離 14 200924079 ARl 第一主動區 AR2 弟二主動區 CHI 第一通道區 CH2 第二通道區 NMOS N型金屬氧化物半導體電晶體 PMOS P型金屬氧化物半導體電晶體 15

Claims (1)

  1. 200924079 十、申請專利範圍： 1. 一種半導體裝置的製造方法，係包含： 極 透過向-晶片中植入導電雜質，藉以形成一 使該閘極板與一半導體基板相結合；以及 反， 透過對所結合的該閘極板進行型樣加工，藉 以形成 閘 f 2.如請求項1所述之半導體裝置的製造方法 之步驟’係包含： ’其中形成該問極板 以'形成一 透過選擇性地向該晶片中植人第—導電雜質，藉 第一閘極區；以及 透過選擇性地向該晶片中植人第二導電雜質，藉以— 第二閘極區。 9 域— 3. 如請求項2所述之半導體裝置的製造方法，還包含； 於植入了該第-導電雜質與該第二導電雜f的該間極板 上執行一熱處理製程。 4. 如請求項2所述之半導·置的製造方法，其中該_板係與 該半導體基板相連結，藉以使該第—閘極區在空間上對應於該 半導體基板之一第一主動區，並使該第二閘極區在空間上對應 於該半導體基板之一第二主動區。 〜 5. 如請求項4所述之半導體裝置的製造方法，其中該半導體基板 之該第一主動區係為植入了第二導電雜質的一區域，且該第二 主動區係為植入了第一導電雜質的一區域。 16 200924079 6. 如請求項1所述之半導體裳置的製造方法，其中使該閘極板與 該半導體基板相結合之步驟，係包含： 對該閘極板與該半導體基板進行清洗； 使該閘極板與該半導體基板相互黏合 ;以及 在使該閘極板與該半導體基板相互黏合後，於該閘極板與 該半導體基板上執行—熱處理製程。 7. 如請求項1所述之半導體裝置的製造方法，其中形成該閘極之 步驟，係包含： 在使該閘極板與該半導體基板相結合後，切除該閘極板之 一上方部分；以及 在切除該閘極板之該上方部分後，對該閘極板進行型樣加 工。 8. 如請求項7所述之半導體裝置的製造方法，其中形成該閘極之 步驟還包含：向植人了雜f_晶片之—部分中注人一結合阻 礙材料。 9·如請求項8所述之半導體裝置的製造方法，還包含： 沿注入了該結合阻礙材料之部分切除該閘極板之一上方 部分。 10.如請求項8所述之轉财置的製造方法，其巾合阻礙材 料係為氫。 U.如請求項7所述之半導财置的製造方法，其中所切除的該閑 200924079 極板之上方部分的厚度範圍介於細〇人至4_人之間。 12.如請求項7所述之半導體裝㈣製造枝，還包含·在切除該 間極板之上方部分後，於該.板上執行—熱處理製程。 13·如請求項7所述之半導财置的製造方法，還包含：在對該閘 極板進行型樣加玉後’於該閘極板上執行—熱處理製程。 14.一種半導體裝置的製造方法，係包含： 透過k擇J·生地向―晶片中植人高密度η型雜質，藉以於該 晶片中形成一第一閘極區； 透過向該晶片中植入高強度ρ型雜質，藉以形成一第二問 健，該第二閘極區係與該第—閘極區位於同—平面上並與該 第一閘極區相接觸； 於包含有該第—閘極區與該第二閘極區之該晶片上執行 一第一熱處理； 於該第-酿區及該第二閘極區中形成一氣層； 於具有-第-主動區及—第二主動區之—半導體基板的 上方形成一氧化層； 在該第-_區及該第二·區之頂面與該氧化層間之 -界面處使該晶片與該半導體基板相結合，藉以使該第—間極 區在空間上對應於該第一主動區，並使該第二閑極區在空間上 對應於該第二主動區； 移除位於該氫層上的該晶片之一部分，藉以曝露出該第— 18 200924079 閘極區之表面與該第二閘極區之表面； 透過對該第一閘極區、該第二閘極區及該氧化層進行型樣 加工，藉以於該第-主動區中形成一第一閘極結構，同時於該 第二主動區中形成一第二閘極結構； 於該半^體基板之該第—主動區巾形成相互分離的多個 第-輕攙雜汲極區，同時於該半導體基板之該第二主動區中形 成相互分離的多個第二輕攙雜汲極區； #於該第-閘極結構上形成多個第一側壁間隔件，同時於該 第二閘極結構上形成多個第二側壁間隔件；以及 於該第主動區中形成一第—源極/汲極區，並於該第二 主動區中形成一第二源極/汲極區。 I5·如請求項Μ所述之半導體裝置的製造方法，其中形成該氫層之 /驟係包3.向與該第-閘極區及該第二閘極區之頂面平行 之一區域中注入氫。 A如請求項15所述之半導體裝置的製造方法，其中形成該氫層, 進而透過該氣層將該第一閑極區及該第二閑極區劃分為一上層 閘極區部分與一下層閘極區部分。 弟一閘極區之頂面與該氫 17tr=r之半導亀的製造方法，其中形成該氮層之 步驟，係包含：_第1極區及該 層之頂面之間形成一預定距離。 18.如請求項17所述之半導體裝置㈣造方法，其找預定距離 19 200924079 範圍係介於2000A至4000A之間。 19.如請求項14所述之半導體裝置_造方法，還包含：於該第一 ， _'、、°構及該第二閘極結構上執行-減理製程。 • 20.-種半導體裝置的製造方法，係包含： 透過選擇性地向-晶片中植入高密度n型雜質，藉以於該 晶片中形成一第一閘極區； Γ 透過向該晶片中植人高強度P型雜質，藉以形成一第二閘 極區，該第二閘極區之頂面與該第一閘極區之頂面係位於同一 平面上； 於該第一閘極區及該第二閘極區中形成一氫層； 於半導體基板之上方形成一氧化層，該半導體基板係具 有一弟一主動區及一第二主動區； 在該弟閘極區及該弟二閘極區之頂面與該氧化層間之 【 -界面處使該晶片與辭導體基板減合，藉以使該第一閑極 區在空間上對應於該第一主動區，並使該第二閘極區在空間上 對應於該第二主動區； 移除位於該氫層上的該晶片之一部分；以及 透過對該第一閘極區、該第二閘極區及該氧化層進行型樣 加工，藉以於該第一主動區中形成一第一閘極結構，同時於該 第二主動區中形成一第二閘極結構。 20
TW097140517A 2007-11-16 2008-10-22 Semiconductor device and method of fabricating the same TW200924079A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117087A KR100910814B1 (ko) 2007-11-16 2007-11-16 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
TW200924079A true TW200924079A (en) 2009-06-01

Family

ID=40577319

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140517A TW200924079A (en) 2007-11-16 2008-10-22 Semiconductor device and method of fabricating the same

Country Status (5)

Country Link
US (1) US20090130831A1 (zh)
KR (1) KR100910814B1 (zh)
CN (1) CN101436535B (zh)
DE (1) DE102008057351A1 (zh)
TW (1) TW200924079A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226433A (ja) * 1993-12-17 1995-08-22 Sony Corp 半導体装置の製造方法
US6028339A (en) * 1996-08-29 2000-02-22 International Business Machines Corporation Dual work function CMOS device
KR100262664B1 (ko) * 1997-12-30 2000-09-01 김영환 듀얼 게이트 소자 제조방법
JP2000106333A (ja) 1998-09-29 2000-04-11 Sony Corp Ｓｏｉ構造を有する半導体基板の製造方法及び半導体装置の製造方法
US6252283B1 (en) * 1999-01-22 2001-06-26 Advanced Micro Devices, Inc. CMOS transistor design for shared N+/P+ electrode with enhanced device performance
US6482725B1 (en) * 1999-08-18 2002-11-19 Advanced Micro Devices, Inc. Gate formation method for reduced poly-depletion and boron penetration
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
KR100802778B1 (ko) 2006-06-07 2008-02-12 현대자동차주식회사 하이브리드 전기차용 듀얼모드 파워트레인 및 그 작동방법
KR20070088926A (ko) * 2006-02-27 2007-08-30 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 형성방법
US7575977B2 (en) * 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process

Also Published As

Publication number Publication date
CN101436535A (zh) 2009-05-20
US20090130831A1 (en) 2009-05-21
CN101436535B (zh) 2011-04-13
KR20090050571A (ko) 2009-05-20
KR100910814B1 (ko) 2009-08-04
DE102008057351A1 (de) 2009-05-28

Similar Documents

Publication Publication Date Title
TWI261921B (en) Semiconductor chip using both polysilicon and metal gate devices
JP5091403B2 (ja) 半導体装置およびその製造方法
JP4351638B2 (ja) ｎＭＯＳトランジスタの製造方法
TW565938B (en) Semiconductor device and method of manufacturing the same
TW201015691A (en) Photo alignment mark for gate last process
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
JP2006295008A (ja) 半導体装置及びその製造方法
JP2002025931A (ja) 半導体素子の製造方法
TW200931590A (en) Semiconductor device and method of manufacturing the same
TW201013788A (en) Manufacturing method for semiconductor device and semiconductor device
JP2007294686A (ja) Ｍｏｓ型半導体装置及びその製造方法
TW200901372A (en) Semiconductor devices including doped metal silicide patterns and related methods of forming such devices
TW200416898A (en) Semiconductor component and method of manufacture
JP4302952B2 (ja) 半導体装置の製造方法
JP2000208762A (ja) 絶縁ゲ―ト電界効果トランジスタおよびその製造方法
JP2006049899A (ja) Ｐｍｏｓを具備する半導体素子の形成方法
TW200924079A (en) Semiconductor device and method of fabricating the same
JP2011100913A (ja) 半導体装置の製造方法
JP2006066918A (ja) ボイドのないゲート電極を具備したトランジスタの製造方法
TW201037770A (en) Method of fabricating semiconductor device
TW200837929A (en) Semiconductor device comprising high-withstand voltage MOSFET and its manufacturing method
JP2010258305A (ja) 半導体装置の製造方法
JP6163904B2 (ja) 炭化珪素半導体装置の製造方法
JP2006237040A (ja) 半導体装置の製造方法及び半導体装置
TW200847296A (en) Semiconductor device and manufacturing method thereof