JP4057985B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4057985B2 JP4057985B2 JP2003327653A JP2003327653A JP4057985B2 JP 4057985 B2 JP4057985 B2 JP 4057985B2 JP 2003327653 A JP2003327653 A JP 2003327653A JP 2003327653 A JP2003327653 A JP 2003327653A JP 4057985 B2 JP4057985 B2 JP 4057985B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- gate electrode
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000002955 isolation Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 13
- 238000000638 solvent extraction Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Description
この発明は、サリサイド(Salicide: Self-aligned silicide)構造を用いた電界効果トランジスタを含む半導体装置及びその製造方法に関するものである。
サリサイド構造を用いたトランジスタは、コンタクトジャンクションやゲート電極上の寄生抵抗を低減する方法として最も良く使われている構造である（例えば、特許文献１参照）。
サリサイド構造は以下のようなものである。図１５に示すように、ゲート電極１０１を加工した後、シリサイド材料と反応しない酸化膜等の絶縁膜をゲート電極１０１の側面にゲート側壁膜１０２として残し、この構造上にシリサイド形成用の金属膜を形成する。そして、熱反応によってシリコンと金属を反応させて、露出しているソース／ドレイン領域１０３上にシリサイド膜１０４をセルフアライン的に形成する。
特開平１１−８３８７号公報
ところが、近年、デバイスのスケーリング（縮小化）が進み、コンタクトジャンクションのシャロー化（浅い接合形成）が必要とされているが、シリサイド反応層自身をスケーリングすることは難しく、ソース／ドレイン領域のスケーリングを阻害する要因の一つになっている。特に、ＳＴＩ（Shallow Trench Isolation）を用いた素子分離領域１０５の端部近傍の素子領域では、イオン注入や拡散現象を端部から離れた平坦部と同じ深さに制御することが難しいため、サリサイド構造を形成した場合、ソース／ドレイン領域１０３と半導体基板１０６との接合面におけるジャンクションリークに対するマージンが劣化してしまう。
そこでこの発明は、前記課題に鑑みてなされたものであり、サリサイド構造において、シリサイド膜の底面と、ソース／ドレイン領域と半導体基板の接合面との距離を十分に確保でき、ジャンクションリークマージンの大きな電界効果トランジスタを含む半導体装置及びその製造方法を提供することを目的とする。
この発明の一実施形態の半導体装置の製造方法は、半導体基板に、素子が形成される素子領域を区画する素子分離領域を形成する工程と、前記素子領域内の前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体基板の表面領域に、エクステンション領域を形成する工程と、前記ゲート電極の両側面上にゲート側壁膜を形成する工程と、前記ゲート側壁膜の外側の前記半導体基板の表面領域に、ソース／ドレイン領域を形成する工程と、前記ゲート電極上、前記ゲート側壁膜上、及び前記ソース／ドレイン領域上に金属膜を形成する工程と、前記金属膜を異方性エッチング法により除去して、前記ゲート側壁膜の側面上のみに、前記素子分離領域と離隔した前記金属膜を残す工程と、前記ソース／ドレイン領域上に残された前記金属膜をシリサイド化し、前記ソース／ドレイン領域上に前記素子分離領域と離隔したシリサイド膜を形成する工程とを具備することを特徴とする。
この発明の他の実施形態の半導体装置の製造方法は、半導体基板に、素子が形成される素子領域を区画する素子分離領域を形成する工程と、前記素子領域内の前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極と前記ゲート電極上のキャップ膜を形成する工程と、前記ゲート電極の両側の前記半導体基板の表面領域に、エクステンション領域を形成する工程と、前記ゲート電極の両側面上及び前記キャップ膜の両側面上に、ゲート側壁膜を形成する工程と、前記ゲート側壁膜の外側の前記半導体基板の表面領域に、ソース／ドレイン領域を形成する工程と、前記ゲート電極上の前記キャップ膜を除去する工程と、前記ゲート電極上、前記ゲート側壁膜上、及び前記ソース／ドレイン領域上に金属膜を形成する工程と、前記金属膜を異方性エッチング法により除去して、前記ゲート側壁膜の側面上に前記素子分離領域と離隔した前記金属膜を残すと共に、前記ゲート電極上に前記金属膜を残す工程と、前記ソース／ドレイン領域上及び前記ゲート電極上に残された前記金属膜をシリサイド化し、前記ソース／ドレイン領域上に前記素子分離領域と離隔した第１のシリサイド膜を形成すると共に、前記ゲート電極上に第２のシリサイド膜を形成する工程とを具備することを特徴とする。
この発明によれば、サリサイド構造において、シリサイド膜の底面と、ソース／ドレイン領域と半導体基板の接合面との距離を十分に確保でき、ジャンクションリークマージンの大きな電界効果トランジスタを含む半導体装置及びその製造方法を提供することが可能である。
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１実施形態］
まず、この発明の第１実施形態の半導体装置としてのＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと記す）について説明する。
まず、この発明の第１実施形態の半導体装置としてのＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと記す）について説明する。
図１は、第１実施形態のＭＯＳＦＥＴの構造を示す断面図である。図２は、前記ＭＯＳＦＥＴの平面図であり、前記図１は図２中の１−１線に沿った断面構造を示している。
図１に示すように、シリコン半導体基板１１には、素子分離領域１２とこの素子分離領域で囲まれた素子領域が形成されている。素子領域は、素子（ここではＭＯＳＦＥＴ）が形成される領域であり、素子分離領域１２により電気的に絶縁分離されている。素子領域内の半導体基板１１上には、ゲート絶縁膜１３が形成され、ゲート絶縁膜１３上にはゲート電極１４が形成されている。
さらに、ゲート絶縁膜１３下の半導体基板１１に形成されるチャネル領域を挟むように、エクステンション領域１５及びソース／ドレイン領域１６がそれぞれ形成されている。エクステンション領域１５は、半導体基板１１と逆導電型の浅い拡散層から構成される。ソース／ドレイン領域１６は、半導体基板１１と逆導電型でエクステンション領域１５より深い拡散層から構成される。ゲート電極１４の両側面上には、ゲート側壁絶縁膜１７が形成されている。さらに、ゲート側壁絶縁膜１７の外側のソース／ドレイン領域１６上には、素子分離領域１２から離れてシリサイド膜１８が形成されている。
ここで、通常、ＭＯＳＦＥＴでは、図１に示すように素子分離領域１２近傍のソース／ドレイン領域１６は基板表面から浅く形成されている。すなわち、半導体基板１１とソース／ドレイン領域１６との間に形成されるｐｎ接合面は基板表面から浅くなっている。図１に示した構造を持つＭＯＳＦＥＴでは、シリサイド膜１８が素子分離領域１２の端部から離れて配置されている。これにより、素子分離領域１２近傍のソース／ドレイン領域１６の浅い部分にシリサイド膜１８が形成されないため、半導体基板１１とソース／ドレイン領域１６とのｐｎ接合面に生じるジャンクションリーク電流を低減することができる。すなわち、前記ＭＯＳＦＥＴは、コンタクト接合層の浅い部分のジャンクションリークマージンを向上させることができる。
図２に示した平面図で説明すると、ゲート側壁絶縁膜１７に沿ってシリサイド層１８が形成されており、シリサイド膜１８はゲート長方向において素子分離領域１２と接触していない。言い換えると、素子分離領域１２とソース／ドレイン領域１６とが接するゲート配線に平行な領域において、シリサイド膜１８が素子分離領域１２と離隔して配置されている。このため、素子分離領域１２近傍における半導体基板１１とソース／ドレイン領域１６とのｐｎ接合面が浅い領域に、シリサイド膜１８が形成されないため、シリサイド膜１８の底面とｐｎ接合面との距離を確保でき、ｐｎ接合面におけるジャンクションリーク電流の増加を抑えることができる。
以上説明したように第１実施形態では、素子分離絶縁膜の端部近傍にサリサイド膜を形成せず、ソース／ドレイン領域を構成する拡散層の接合深さが浅くなる可能性のある素子分離絶縁膜の端部を避けてサリサイド膜を形成している。これにより、サリサイド膜底面と接合面（ソース／ドレイン領域と基板との境界面）との距離を十分に確保できるため、ジャンクションリークマージンの大きなＭＯＳＦＥＴを形成することが可能である。
次に、前記第１実施形態のＭＯＳＦＥＴの製造方法について説明する。図３〜図７は、第１実施形態のＭＯＳＦＥＴの製造方法を示す各工程の断面図である。
まず、図３に示すように、通常のＭＯＳＦＥＴの形成プロセスにより、素子分離構造、ゲート構造、ゲート側壁構造、ソース／ドレイン拡散層を形成する。詳述すると、以下のようになる。シリコン半導体基板１１に素子分離領域１２を形成し、この素子分離領域１２により区画された素子領域を形成する。素子分離領域１２は、例えば、ＳＴＩ（Shallow Trench Isolation）から構成される。ＳＴＩは、基板に浅く掘られた溝にシリコン酸化膜などの絶縁膜が埋め込まれたものである。さらに、素子領域の半導体基板１１上に、ゲート絶縁膜１３を形成し、ゲート絶縁膜１３上にゲート電極１４を形成する。前記ゲート絶縁膜１３は、例えば、熱酸化法により形成されたシリコン酸化膜から構成され、前記ゲート電極１４はポリシリコン膜から構成される。
続いて、ゲート電極１４をマスクとして、半導体基板１１と逆導電型の不純物をイオン注入法により導入し、ゲート電極１４両側の半導体基板１１の表面領域に、エクステンション領域１５を形成する。さらに、前記構造上にシリコン酸化膜あるいはシリコン窒化膜などの絶縁膜を形成し、異方性エッチング、例えばＲＩＥ法によって前記絶縁膜を除去して、ゲート電極１４の両側面上に、ゲート側壁絶縁膜１７を形成する。ゲート電極１４及ゲート側壁絶縁膜１７をマスクとして、半導体基板１１と逆導電型の不純物をイオン注入法により導入し、ゲート側壁絶縁膜１７外側の半導体基板１１の表面領域に、ソース／ドレイン領域１６を形成する。前述したように、前記エクステンション領域１５は浅い拡散層から構成され、ソース／ドレイン領域１６はエクステンション領域１５より深い拡散層から構成される。
次に、図４に示すように、図３に示した構造上に、スパッタ法あるいはＣＶＤ法等によりサリサイド形成用の金属膜１９を形成する。サリサイド形成用の金属膜としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）やこれらの積層膜が用いられる。
続いて、図５に示すように、異方性エッチング、例えばＲＩＥ法によって金属膜１９を除去して、ゲート側壁絶縁膜１７の両側面上のみに金属膜１９を残す。このとき、金属膜１９は、素子分離領域１２に接触しておらず、素子分離領域１２と所定距離だけ離隔して配置される。
次に、図５に示した構造を持つ半導体基板に、サリサイドを形成するための熱処理を行う。これにより、ソース／ドレイン領域１６を構成するシリコンと金属膜１９を構成する元素とを反応させ、ソース／ドレイン領域１６上の金属膜１９をシリサイド化する。こうして、図６に示すように、ソース／ドレイン領域１６上にシリサイド膜１８を形成する。
その後、硫酸と過酸化水素水を混合した熱硫酸化水（ＳＨ）等を用いて、金属膜１９の未反応部分を選択的にエッチング除去する。これにより、図７に示すように、素子分離領域１２の端部から離れ、かつゲート側壁絶縁膜１７に沿うように、ソース／ドレイン領域１６上にシリサイド膜１８を残す。
前記製造方法では、全面にシリサイド形成用の金属を成膜した後、ＲＩＥ法により異方性エッチングを行い、ゲート側壁膜近傍のみに素子分離領域（例えばＳＴＩ）と離隔した金属膜を残す。これにより、その後の熱工程によるサリサイド化によって、ゲート側壁膜近傍のみにセルフアライン的にシリサイド膜を形成でき、素子分離領域近傍にシリサイド膜が形成されないようにする。この結果、前記製造方法にて形成されたＭＯＳＦＥＴでは、ソース／ドレイン領域を構成する拡散層のｐｎ接合面に生じるジャンクションリーク電流を低減することができる。
［第２実施形態］
次に、この発明の第２実施形態の半導体装置としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）について説明する。
次に、この発明の第２実施形態の半導体装置としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）について説明する。
図８は、第２実施形態のＭＯＳＦＥＴの構造を示す断面図である。図８に示すように、ゲート電極１４上にはシリサイド膜１８が形成されている。その他の構成は、前記第１実施形態と同様である。このようなＭＯＳＦＥＴでは、ゲート電極における配線抵抗を低減でき、素子特性を向上させることができる。
次に、前記第２実施形態のＭＯＳＦＥＴの製造方法について説明する。図９〜図１４は、第２実施形態のＭＯＳＦＥＴの製造方法を示す各工程の断面図である。
まず、図９に示すように、通常のＭＯＳＦＥＴの形成プロセスにより、素子分離構造、ゲート構造、ゲート側壁構造、ソース／ドレイン拡散層を形成する。このとき、ゲート構造の加工時に、ゲート電極１４上に、後の工程でゲート側壁絶縁膜１７及び素子分離領域１２とエッチング選択比がとれる材料を堆積し、ゲート電極１４の加工と同時にパターニングしキャップ膜２０を形成しておく。ゲート側壁絶縁膜１７及び素子分離領域１２とエッチング選択比がとれる材料としては、例えばゲート側壁絶縁膜１７と素子分離領域１２にシリコン酸化膜を用いた場合は、シリコン窒化膜が用いられる。その他、素子分離領域１２、ゲート絶縁膜１３、エクステンション領域１５、ゲート側壁絶縁膜１７、及びソース／ドレイン領域１６の形成方法は、前記第１実施形態と同様である。
次に、図１０に示すように、ゲート電極１４上のキャップ膜２０のみを選択的に除去する。続いて、図１１に示すように、図１０に示した構造上に、スパッタ法あるいはＣＶＤ法等によりサリサイド形成用の金属膜１９を形成する。サリサイド形成用の金属膜としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）やこれらの積層膜が用いられる。
次に、図１２に示すように、異方性エッチング、例えばＲＩＥ法によって金属膜１９を除去して、ゲート側壁絶縁膜１７の両側面上及びゲート電極１４上のみに金属膜１９を残す。このとき、金属膜１９は、素子分離領域１２に接触しておらず、素子分離領域１２と所定距離だけ離隔して配置される。
次に、図１２に示した構造を持つ半導体基板に、サリサイドを形成するための熱処理を行う。これにより、ソース／ドレイン領域（シリコン基板）１６及びゲート電極（ポリシリコン膜）１４を構成するシリコンと金属膜１９を構成する元素とを反応させ、ソース／ドレイン領域１６上及びゲート電極１４上の金属膜１９をシリサイド化する。こうして、図１３に示すように、ソース／ドレイン領域１６上及びゲート電極１４上にシリサイド膜１８を形成する。
その後、硫酸と過酸化水素水を混合した熱硫酸化水（ＳＨ）等を用いて、金属膜１９の未反応部分を選択的にエッチング除去する。これにより、図１４に示すように、素子分離領域１２の端部から離れ、かつゲート側壁絶縁膜１７に沿うように、ソース／ドレイン領域１６上にシリサイド膜１８を残す。これと共に、ゲート電極１４上にもシリサイド膜１８を残す。
前記製造方法では、ゲート電極上にキャップ膜を形成し、ゲート電極の両側面上及びキャップ膜の両側面上にゲート側壁絶縁膜を形成した後、キャップ膜を除去する。続いて、全面にシリサイド形成用の金属膜を成膜した後、ＲＩＥ法により異方性エッチングを行い、ゲート側壁膜近傍に素子分離領域（例えばＳＴＩ）と離隔した金属膜を残すと共に、ゲート電極上にも金属膜を残す。これにより、その後の熱工程によるサリサイド化によって、ゲート側壁膜近傍のソース／ドレイン領域上及びゲート電極上のみにセルフアライン的にシリサイド膜を形成でき、素子分離領域近傍にシリサイド膜が形成されないようにする。この結果、前記製造方法にて形成されたＭＯＳＦＥＴでは、ソース／ドレイン領域を構成する拡散層のｐｎ接合面に生じるジャンクションリーク電流を低減することができ、さらにゲート電極の配線抵抗を低減することができる。
なお、前述した各実施形態は、ｎチャネルＭＯＳトランジスタ、及びｐチャネルＭＯＳトランジスタのいずれに対しても適用可能であることはいうまでもない。
また、前記各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前記各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
１１…シリコン半導体基板、１２…素子分離領域、１３…ゲート絶縁膜、１４…ゲート電極、１５…エクステンション領域、１６…ソース／ドレイン領域、１７…ゲート側壁絶縁膜、１８…シリサイド膜、１９…金属膜、２０…キャップ膜、１０１…ゲート電極、１０２…ゲート側壁膜、１０３…ソース／ドレイン領域、１０４…シリサイド膜、１０５…素子分離領域、１０６…半導体基板。
Claims (2)
- 半導体基板に、素子が形成される素子領域を区画する素子分離領域を形成する工程と、
前記素子領域内の前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側の前記半導体基板の表面領域に、エクステンション領域を形成する工程と、
前記ゲート電極の両側面上にゲート側壁膜を形成する工程と、
前記ゲート側壁膜の外側の前記半導体基板の表面領域に、ソース／ドレイン領域を形成する工程と、
前記ゲート電極上、前記ゲート側壁膜上、及び前記ソース／ドレイン領域上に金属膜を形成する工程と、
前記金属膜を異方性エッチング法により除去して、前記ゲート側壁膜の側面上のみに、前記素子分離領域と離隔した前記金属膜を残す工程と、
前記ソース／ドレイン領域上に残された前記金属膜をシリサイド化し、前記ソース／ドレイン領域上に前記素子分離領域と離隔したシリサイド膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板に、素子が形成される素子領域を区画する素子分離領域を形成する工程と、
前記素子領域内の前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ゲート電極と前記ゲート電極上のキャップ膜を形成する工程と、
前記ゲート電極の両側の前記半導体基板の表面領域に、エクステンション領域を形成する工程と、
前記ゲート電極の両側面上及び前記キャップ膜の両側面上に、ゲート側壁膜を形成する工程と、
前記ゲート側壁膜の外側の前記半導体基板の表面領域に、ソース／ドレイン領域を形成する工程と、
前記ゲート電極上の前記キャップ膜を除去する工程と、
前記ゲート電極上、前記ゲート側壁膜上、及び前記ソース／ドレイン領域上に金属膜を形成する工程と、
前記金属膜を異方性エッチング法により除去して、前記ゲート側壁膜の側面上に前記素子分離領域と離隔した前記金属膜を残すと共に、前記ゲート電極上に前記金属膜を残す工程と、
前記ソース／ドレイン領域上及び前記ゲート電極上に残された前記金属膜をシリサイド化し、前記ソース／ドレイン領域上に前記素子分離領域と離隔した第１のシリサイド膜を形成すると共に、前記ゲート電極上に第２のシリサイド膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003327653A JP4057985B2 (ja) | 2003-09-19 | 2003-09-19 | 半導体装置の製造方法 |
| US10/917,405 US7265400B2 (en) | 2003-09-19 | 2004-08-13 | Semiconductor device including field-effect transistor using salicide (self-aligned silicide) structure and method of fabricating the same |
| US11/838,679 US8017510B2 (en) | 2003-09-19 | 2007-08-14 | Semiconductor device including field-effect transistor using salicide (self-aligned silicide) structure and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003327653A JP4057985B2 (ja) | 2003-09-19 | 2003-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005093863A JP2005093863A (ja) | 2005-04-07 |
| JP4057985B2 true JP4057985B2 (ja) | 2008-03-05 |
Family
ID=34372878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003327653A Expired - Fee Related JP4057985B2 (ja) | 2003-09-19 | 2003-09-19 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7265400B2 (ja) |
| JP (1) | JP4057985B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295025A (ja) * | 2005-04-14 | 2006-10-26 | Sharp Corp | 半導体装置およびその製造方法 |
| US7462524B1 (en) * | 2005-08-16 | 2008-12-09 | Advanced Micro Devices, Inc. | Methods for fabricating a stressed MOS device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304108A (ja) | 1992-04-24 | 1993-11-16 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JPH118387A (ja) | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6777759B1 (en) * | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| JP3107032B2 (ja) * | 1998-03-09 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH11345966A (ja) | 1998-06-01 | 1999-12-14 | Denso Corp | 半導体装置及びその製造方法 |
| US6165839A (en) * | 1998-06-08 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Process to fabricate a cylindrical, capacitor structure under a bit line structure for a dynamic random access memory cell |
| US6329287B1 (en) * | 1999-10-29 | 2001-12-11 | National Semiconductor Corporation | Process for manufacturing an integrated circuit structure with metal salicide regions and metal salicide exclusion regions |
| US6287925B1 (en) * | 2000-02-24 | 2001-09-11 | Advanced Micro Devices, Inc. | Formation of highly conductive junctions by rapid thermal anneal and laser thermal process |
| US6656764B1 (en) * | 2002-05-15 | 2003-12-02 | Taiwan Semiconductor Manufacturing Company | Process for integration of a high dielectric constant gate insulator layer in a CMOS device |
-
2003
- 2003-09-19 JP JP2003327653A patent/JP4057985B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-13 US US10/917,405 patent/US7265400B2/en not_active Expired - Fee Related
-
2007
- 2007-08-14 US US11/838,679 patent/US8017510B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080286931A1 (en) | 2008-11-20 |
| JP2005093863A (ja) | 2005-04-07 |
| US20050067665A1 (en) | 2005-03-31 |
| US7265400B2 (en) | 2007-09-04 |
| US8017510B2 (en) | 2011-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4954508B2 (ja) | 半導体装置 | |
| US20070181950A1 (en) | Semiconductor device and its manufacturing method capable of suppressing junction leakage current | |
| JP2006054423A (ja) | 半導体装置及びその製造方法 | |
| JP2007042802A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2007027641A (ja) | 半導体装置及びその製造方法 | |
| JP5736808B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005243932A (ja) | 半導体装置およびその製造方法 | |
| JP4134001B2 (ja) | 半導体装置の製造方法 | |
| US8004050B2 (en) | Semiconductor device comprising gate electrode having arsenic and phosphorous | |
| JPH11284179A (ja) | 半導体装置およびその製造方法 | |
| JP2007027622A (ja) | 半導体装置およびその製造方法 | |
| JP2006245517A (ja) | 半導体装置及びその製造方法 | |
| JP2005109389A (ja) | 半導体装置及びその製造方法 | |
| JP2019169682A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007317796A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008103644A (ja) | 半導体装置およびその製造方法 | |
| JP4057985B2 (ja) | 半導体装置の製造方法 | |
| JP2007173356A (ja) | 半導体装置およびその製造方法 | |
| JP2007129038A (ja) | 半導体装置およびその製造方法 | |
| US6995434B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2005311058A (ja) | 半導体装置及びその製造方法 | |
| JP2008140922A (ja) | 半導体装置 | |
| US20050106833A1 (en) | Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same | |
| JP2007123850A (ja) | 半導体装置およびその製造方法 | |
| JP5280121B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |