TW434883B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW434883B TW434883B TW087118791A TW87118791A TW434883B TW 434883 B TW434883 B TW 434883B TW 087118791 A TW087118791 A TW 087118791A TW 87118791 A TW87118791 A TW 87118791A TW 434883 B TW434883 B TW 434883B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- layer
- silicide
- insulating film
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 28
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010936 titanium Substances 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 4
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 4
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 4
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 3
- VKTGMGGBYBQLGR-UHFFFAOYSA-N [Si].[V].[V].[V] Chemical compound [Si].[V].[V].[V] VKTGMGGBYBQLGR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 3
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 claims 1
- 230000002079 cooperative effect Effects 0.000 claims 1
- 238000004898 kneading Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 229910021355 zirconium silicide Inorganic materials 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 32
- 229910052697 platinum Inorganic materials 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
部 t ί?· .7 ;/; f 合 卬 434883 A7 B7 五、發明説明(1 ) 發明背景: .1 .發明領域: 本發明係關於一種具有MO S半導體裝置與電容器元 件的半導體裝置,電容器元件包括具有高介電常數的高介 電材料或鐵電材料做成的電容器膜。 2 .相關技藝之欽述: 現在將敘述習知的半導體裝置1 0 0 0及其製造方法 〇 ·· 圖5是一剖面圖,指出半導體裝置1 0 0 0。 參見圖5,CMOS電晶體5被形成在矽基體1上》 CMOS電晶體5包括源與汲區2與3、閘絕緣膜4 4、 閘極4。源與汲區2與3及閘極4各由矽製成。第一絕緣 膜7被形成在氧化物膜6 (其形成在矽基體1上)與 CMO S電晶體5上。第一絕緣膜7具有包括氧化矽膜及 氮化矽膜之層構造。 電容器元件1 1被形成在第一絕緣膜7上的預定位置 中。電容器元件1 1包括下電極8與上電極9,其各由鉑 膜製成,及一電容器膜1 0,其是由絕緣金屬氧化物製成 且被定位在下'電極8與上電極9之間。鉑被使用作爲下電 極8與上電極9之材料,因爲即使是在加熱處理期間,鉑 不會與包含於電容器膜1 〇中的金屬氧化物作用,且具有 較優的抗熱特性。 由氧化矽膜製成的第二絕緣膜12被提供在第一絕緣 ^紙張尺度適用t囤闼家標準(CNS ) A4規格(210X297公釐) _4 - ~
閱 背 面 之 注 意 事 項 再 % 本 1T
'.^".^印r 五、發明説明(2 ) 膜7與電容器元件11的上方。接觸孔13經由第二絕緣 膜1 2被提供至下電極8與上電極9。此外,接觸孔1 4 經由第一絕緣膜7與第二絕緣膜1 2,被提供至源與汲區 2與3。雖然在圖形中未示,另一接觸孔被提供以到達閘 極4。 CMOS電晶體5與電容器元件1 1藉著互連層1 5 而彼此連接。互連層1 5是一多層膜,包括距離矽基體1 依序爲鈦層、氮化鈦層、鋁層與另一氮化鈦層。在互連層 1 5中,鈦層被提供最靠近矽基體1 *以允許鈦擴散進入 C Μ 0 S電晶體5的閘極4及源與汲區2與3之表面,藉 以在表面中形成低電阻的矽化物。 接著,將敘述製造習知的半導體裝置1 0 0 0之方法 ΰ 圖6Α至6 Ε各指出製造習知的半導體裝置1 0 〇〇 之步驟。 首先,如圖6 Α所示,在矽基體1上形成包括各由矽 製成的閘極4及源與汲區2與3之CMOS電晶體5。閘 極4實際上被提供於閘絕緣膜4 4的上方。接著,如圖 6 B所示,第一絕緣膜7被形成在形成於矽基體1上的氧 化物膜6與CMOS電晶體5的上方。第一鉑層8a、鐵 電膜1 0 a與第二鉑層9 a依此順序被形成於第一絕緣膜 7中。然後,第一鉑層8a、鐵電膜10a與第二鉑層 9 a被選定地蝕刻,以提供具有下電極8、電容器膜1 0 與上電極9之電容器元件1 1,如圖6 C所示。 本紙張尺度適用中國國家標準(CMS ) A4规格(210X297公釐)-5- (对先閲讀背面之注意事項再峨艿本頁) ί Γ 4 3 4 Θ g 3 A7 B7 五、發明説明(3 ) 接著,如圖6 D所示,第二絕緣膜1 2被形成以覆蓋 第—絕緣膜7與電容器元件11,且接觸孔13被形成經 過第二絕緣膜1 2至下電極8與上電極9。此外,接觸孔 1 4被形成經過第二絕緣膜1 2與第一絕緣膜7,至 CMOS電晶體5的源與汲區2與3。雖然在圖形中未示 ’提供另一接觸孔以到達閘極4 » 最後,如圖6 E所示,欲彼此電氣地連接CMO S電 晶體5、電容器元件11與另一半導體元件(未示),鈦 膜、氮化鈦膜、鋁膜與另一氮化鈦膜依此順序被形成越過 整個基體,然後此四層膜被選定地蝕刻以形成互連層1 5 。雖然在圖形中未示,互連層1 5亦被連接至閘極4。藉 著一般的方法執行隨後的處理以完成半導體裝置1000 '發明節要: 本發明之半導體裝置包括:一矽基體:一MO S半導 體裝置,設在矽基體上,MO S半導體裝置包括在其最外 表面上的矽區域:一第一絕緣膜,覆蓋MO S半導體裝置 ;一電容器元件,設在第一絕緣膜上,電容器元件包含一 下電極、一上電極、置於下電極與上電極之間的電容器膜 、及包含鐵電材料的電容器膜;一第二絕緣膜,覆蓋第一 絕緣膜及電容器元件;一接觸孔,設在MO S半導體裝置 與電容器元件上方的第一絕緣膜與第二絕緣膜中;及一互 連層,設在第二絕緣膜上,用於電氣地連接MO S半導體 尺度適用家標辛厂(CNS ) Λ4規格(210X297公釐) 7〇1 ——— {誚先"讀背面之注意事項再峨寫本頁) *ys
K 部屮-^"^^hT.^^^M^"^ 4134ί®®3 Α7 Β7 五、發明説明(4 ) . 裝置與電容器元件,其中互連層的底部包含鈦以外的導電 材料。 矽區域包含矽化鈦、矽化鈷、氯化矽、矽化鉬、矽化 鎢、矽化钽、矽化鈀、矽化鉑、矽化釩 '矽化锆的其中之 —· 〇 互連層包含許多多層構造的其中之一,許多多層構造 爲:包括距離矽基體依序爲氮化鈦層、鋁層與氮化鈦層之 多層構造;包括距離矽基體依序爲氮化鎢層、鋁層與氮化 鈦層之多層構·造:包括距離矽基體依序爲氮化鉬層、鋁層 與氮化鈦層之多層構造:及包括距離矽基體依序爲氮化鎢 層、鋁層與氮化鈦層之多層構造。 上電極包含氧化銥層。 於是,這裡所述的發明具有提供半導體裝置的優點, 其中MO S半導體元件與電容器元件以一低電阻彼此電氣 地連接,使用互連層而不在互連層的底部提供鈦,藉以避 免電容器元件的特性變差。 參見附圖在閱讀及瞭解以下的詳細敘述時,將明顯看 出本發明的這些及其它優點。 圖形的簡要敘述: 圖1是一剖面圖*指出依據本發明的一個例子之半導 體裝置; 圖2是一圖形,指出習知半導體裝置的崩潰電壓,及 依據本發明的一個例子之半導體裝置的崩潰電壓: 本纸張尺度遒用中囷國家標準(CNS ) A4規格(210X297公嫠) -----U----J 裝-- 0 (邡先閱谇背面之注^-項再功巧本!) •π 4 3 4 8 8:1! '一 A7 B7 五、發明説明(5 ) . 圖3.是一圖形,指出習知半導體裝置的資料保持周期 (对先閱誚背面之注意事項再域巧本頁) ,及依據本發明的一個例子之半導體裝置的資料保持周期 * 圖4A至4 E指出用於製造依據本發明之例子的半導 體裝置之步驟: 圖5是一剖面圖,指出習知的半導體裝置;及 圖6 A至6 E指出用於製造習知的半導體裝置之步驟 元件符號說明: ""部中-^^^-^u"饮合:^^印?^ 1 矽基體 2 源區 2 a 矽化鈦區 3 汲區_ •3 a 砂化銳區 4 閘極 5 C Μ 0 S電晶體 6 氧化物膜 7 第一絕緣膜 8 下電極 8 a 第一鉑層 9 上電極 9 a 第二鉑層 10 電容器膜 本纸張尺度通用中國國家標準(CNS ) A4规格(210X297公釐)-8 Α7 Β7 五、發明説明(6 ) 1 0 a 鐵 電膜 1 1 電 容器元 件 1 2 第 二絕緣 膜 1 3 接 觸孔 1 4 接 觸孔 1 5 互 連層 2 5 互 連層 4 4 閘 絕緣膜 1 0 0 半 導體裝 置 1 0 0 0 習 知的半 導體裝置 較佳實施例之詳細敘述: 在前述的習知半導體裝置1 0 0 0中,舶膜製成的上 電極9藉由濺射被正常地彤成,藉以使得上電極9具有一 •行結晶構造。在彤成互連層1 5之後,半導體裝置 1 0 0 0典型地受到加熱處理以改善電容器元件1 1的特 性,並在C Μ 0 S電晶體5與互連層1 5之間得到良好的 接觸電阻。 然而在此一處理中,本發明人發現:由於此加熱處理 ,互連層15中的鈦會有經由鉑膜的行結晶構造之晶粒邊 界擴散進入電容器膜1 0的趨勢,藉以與電容器膜1 0反 應。如此會使電容器元件1 1的特性變差。 做成本發明以克服上述缺點,此習知技術中之缺點最 近才由本發明人在發明的過程中譚實。 —ri-----J 裝------訂------,1 {对t閲讀背面之注意事項再功寫本頁) , 本紙張尺度適用中國國家標率(CNS ) A4規格(210X2S»7公釐) -9 · 3 4_g+. A7 _______B7_ 五、發明説明(7 ) 參見圖1至4 E,現在將敘述本發明。 圖1是一剖面圖,指出依據本發明的一個例子之半導 .體裝置1 0 0。 參見圖1,CMOS電晶體5被形成在矽基體1上。 CMOS電晶體5包括源與汲區2與3、閘絕緣膜4 4及 閘極4。不像習知半導體裝置的CMOS電晶體5,低電 阻矽化鈦區域2 a與3 a分別以自動對齊的方式被形成在 源與汲區2與3的表面上。另一矽化物區域可被形成在閘 極4的表面上%。 第一絕緣膜7被形成在氧化物膜6及CMO S電晶體 上,氧化物膜6被形成在矽基體1上。第一絕緣膜7具有 包括氧化矽膜與氮化矽膜之層構造。電容器元件1 1包括 下電極8、上電極9、及由絕緣金屬氧化物製成且位於下 電極8與上電極9之間的電容器膜1 0 «最好,下電極8 與上電極9是由鉑膜製成,因爲即使於加熱處理期間鉑不 會與電容器膜10中的金屬氧化物反應,且具有較優的抗 熱特性。 作爲電容器膜1 0的鐵電材料,可使用例如具有鉍層 鈣鈦礦構造的絕緣金屬氧化物。雖然鉛鍩鉬、鋇鉅等等普 遍地使用作爲鐵電材料,以電荷保持特性及極化反向特性 的觀點來看,具有鉍層鈣鈦礦構造的上述鐵電材料較優於 其它的材料。於是,藉著使用此一鐵電材料,可以製造一 種高性能的記憶裝置。 由氧化矽膜製成的第二絕緣膜12被設在第一絕緣膜 本紙乐尺度迸用中囤國家標準(CNS ) A4規格(210X297公釐).1〇 - ----:----J裝------訂------X" (对先閱讀背面之注意事項再功巧本K ) .. A 7 _B7__ 五、發明説明(8 ) 7與電容器元件1 1的上方。接觸孔1 3被提供經過第二 絕緣膜1 2至下電極8與上電極9。接觸孔1 4被提供經 過第一絕緣膜7與第二絕緣膜1 2至源與汲區2與3 ° CMO S電晶體5與電容器元件11藉由互連層2 5 而彼此連接。互連層2 5是一多層膜,從矽基體1依序包 括氣化銳層、銘層與另一氣化欽層。 由於CMOS電晶體5的.源與汲區2與3之最外表面 是由矽做成,在互連層2 5與CMO S電晶體5之間提供 良好的電接觸、,而不需使用在互連層2 5的底部中的鈦。 在習知技術中,需要提供在互連層1 5的底部之鈦層’以 允許鈦擴散進入矽而提供矽化物區。相反地,對於本發明 之上述半導體裝置1 0 0之此一目的,不需要在互連層 2 5的底部提供鈦。其優點在於可避免電容器膜1 〇的特 性變差,此特性變差是由於鈦擴散'經過上電極9進入電容 器膜1 0而引起。 此外,由於沒有涉及擴散處理,能以所設計的造形穩 定地得到矽化物區2a與3a» 圖2是一圖形*指出習知半導體裝置1 0 0 0的崩潰 電壓與依據本發明的例子之半導體裝置10 0的崩潰電壓 。由圖2可明顯看出,本發明改善了 20V至40V (約 2倍改良)半導體裝置之崩潰電壓》 圖3是一圖形,指出習知半導體裝置1 〇 0 0之資料 保留周期及依據本發明的例子之半導體裝置1 0 0之資料 保留周期。由圖3可明顯看出,本發明改善了 1年至1 0 本紙張尺度適用t國國家標準(CNS)A4規格(2!0X297公嫠).. ----------y裝------訂------上 I ' (誚先閲讀背面之注意事項再峨巧本玎)*· 4340疹溪 A7 B7 五、發明説明(9 ) 年(約1 〇倍改良)半導體裝置之資料保留周期。
("先閲讀背面之注意事項再蛾寫本頁J 現在,將敘述製造依據本發明之例子的半導體裝置 1 0 0的方法。 圖4A至4 E各指出用於製造半導體裝置1 0 0之製 造步驟。 首先,如圖4A所示,CMOS電晶體5被形成在矽 基體1上。C Μ 0 S電晶體5包括源與汲區2與3及閘極 4,其最外表面爲矽。閘極4實際上被形成在例如由氧化 矽層做成的閘·絕緣膜.4 4上。然後,低電阻矽化鈦區2 a 與3 a分別以自動對齊方式被形成在源與汲區2與3之表 面上。矽化物區2 a與3 a各具有典型地在約4 0 nm至 約8 0 nm的範圍內之厚度,例如約5 0 nm » 接著,如圖4 B所示,第一絕緣膜7被形成在形成於 矽基體1上的氧化物膜6與CMO、電晶體5上方》第一 鉑層8 a、鐵電膜1 0 a與第二鉑層9 a依此順序被形成 在第一絕緣膜7上。然後’第一鉑層8a、鐵電膜l〇a 與第二鉑層9 a被選擇性地蝕刻,以提供具有下電極8 ' 電容器膜1 0與上電極9之電容器元件1 1,如圖4 C所 示。 接著’如圖4 0所示,形成第二絕緣膜1 2以覆蓋第 一絕緣膜7與電容器元件11。然後,接觸孔13被形成 經過第二絕緣膜1 2至下電極8與上電極9。此外,接觸 孔14被形成經過第二絕緣膜12及第一絕緣膜7至 CMOS電晶體5的源與汲區2與3。 本纸張尺度通用中國國家標準(CNS ) A4規格(210X297公釐)_ 12 34#§t .. A7 ____B7__ 五、發明説明(10 ) * 最煢,如圖4 E所示,欲電氣地連接CMO S電晶體 5、電容器元件1 1與其它的半導體元件(未示),氮化 鈦膜、鋁膜與另一氮化鈦膜依此順序被形成在矽基體1中 越過整個基體,然後選擇性地蝕刻此三層膜以形成互連層 2 5 »以一般的方法來執行隨後的處理以完成半導體裝置 10 0° 雖然在圖形中未示,可提供互連層2 5例如經由另一 接觸孔亦被連接至閘極4 » 互連層25可以是:包括距離矽基體1依序爲氮化鎢 層、鋁層與氮化鈦層之多層構造:包括距離矽基體1依序 爲氮化組層、鋁層與氮化鈦層之多層構造;及包括距離矽 基體1依序爲氮化鎢層、鋁層與氮化鈦層之多層構造。 矽化鈦區域2 a與3 a可由矽化鈷、氯化矽、矽化鉬 、矽化鎢、矽化鉬、矽化鈀、矽化鉑、矽化釩、矽化錆製 成》 此外,如先前所述,另一矽化物區可被形成在閘極4 的表面上。 電容器元件11之下電極8與上電極9可由不同的材 料製成,或使用不同層的構造》此外,至少上電極9與下 電極8的其中之一例如上電極9包含氧化銥。氧化銥層可 包含於這些電極8與9中。 欲在半導體裝置1 0 0的上述構造中形成各層或執行 蝕刻,可使用在此技藝中所習知的任何適當處理β 雖然在以上例子中敘述了含有CMO S電晶體之半導 --------J 装------訂----ί—1. {ϊί先閱讀背面之注項再功巧本頁) .. ϋ氏張尺度迸用中國國家標準(CNS > Α4規格(210Χ297公釐) -13- 434@g3 A7. B7 五、發明説明(11 ) . 體裝置,應瞭解可使用一般的MO S電晶體。 如上所述,在本發明的半導體裝置中,在互連層的底 部沒有使用鈦,藉以可避免電容器膜的特性變差,此特性 變差是由於鈦擴散進入電容器膜而引起。於是’可以得到 具有優良特性的電容器元件之半導體裝置。 在不偏離本發明的範圍與精神下,對熟於此技藝之人 仕而言,可明顯地做出許多不同的修改。因此’本發明之 範圍並非由以上敘述來限定,而是要以如下所提出的申請 專利範圍來界、定》 在不偏離本發明之精神與範圍下’可做成本發明之不 同實施例,應瞭解本發明並不限於這些特定的實施例’而 是欲以申請專利範圍來界定其範圔。 _ I I n 1 t I _ I I T n n n _ I I (对先閱讀背面之注意事項再蛾艿本頁) ^^^—^c^^hn^^^^^^t 本紙張尺度適用中囷國家標準(CNS ) A4規格(2〗0X297公釐) -14 -
Claims (1)
- 4 AS BB C8 D8 六、申請專利範圍 1 種半導體裝置,包含·· —矽基.體; —MOS半導體裝置,設在矽基體上,MOS半導體 裝置包括在其最外表面上的矽區域: —第一竭緣膜,覆蓋MO S半導體裝置;. 一電容器元件,設在第一絕緣膜上,電容器元件包含 一下電極、一上電極、置於下電極與上電極之閭的電容器 膜、及包含鐵電材料的電容器膜; —第二絕·緣膜,覆蓋第一絕緣膜及電容器元件; —接觸孔,設在MO S半導體裝置與電容器元件上方 的第一絕緣膜與第二絕緣膜中:及 一互連層,設在第二絕緣膜上,用於電氣地連接 MO S半導體裝置與電容器元件,其中互連層的底部包含 鈦以外的導電材料。 . 2 .如申請專利範圍第1項之半導體裝置,其中矽區 域包含矽化鈦、矽化鈷、氯化矽、矽化鉬、矽化鎢、矽化 鉅、矽化鈀、矽化鉑、矽化釩、矽化锆的其中之一。 經濟部中央標準局負工消費合作社印製 3 .如申請專利範圍第1項之半導體裝置,其中互連 層包含許多多層構造的其中之一,許多多層構造爲:包括 距離矽基體依序爲氮化鈦層、鋁層與氮化鈦層之多層構造 :包括距離矽基體依序爲氮化鎢層、鋁層與氮化鈦層之多 層構造;包括距離矽基體依序爲氮化鉅層、鋁層與氮化鈦 層之多層構造:及包括距離矽基體依序爲氮化鎢層、鋁層 與氮化鈦層之多層構造。 本紙張尺度適用中國國家揉率(CNS ) Α4规格(210X297公嫠)~-15- 經濟部中央標準局貝工消費合作社印製 Μ Β8 C8 D8 六、申請專利範圍 4 .如申請專利範圍第1項之半導體裝置,其中上電 極包含氧化銥層。 {請先W讀背面之注意事項再填寫本頁) "裝- 訂 本紙張尺度逋用中國國家標準(CNS > A4規格(210XW7公釐)-16 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31174597A JP3165093B2 (ja) | 1997-11-13 | 1997-11-13 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW434883B true TW434883B (en) | 2001-05-16 |
Family
ID=18020976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087118791A TW434883B (en) | 1997-11-13 | 1998-11-11 | Semiconductor device |
Country Status (7)
Country | Link |
---|---|
US (2) | US20020000589A1 (zh) |
EP (1) | EP0917204B1 (zh) |
JP (1) | JP3165093B2 (zh) |
KR (1) | KR100392155B1 (zh) |
CN (1) | CN1187829C (zh) |
DE (1) | DE69836947T2 (zh) |
TW (1) | TW434883B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174735B1 (en) * | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
JP2001135798A (ja) | 1999-11-10 | 2001-05-18 | Nec Corp | 強誘電体メモリおよび強誘電体メモリ製造方法 |
JP3907921B2 (ja) * | 2000-06-19 | 2007-04-18 | 富士通株式会社 | 半導体装置の製造方法 |
JP4500262B2 (ja) | 2003-09-05 | 2010-07-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2005116756A (ja) | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050212022A1 (en) * | 2004-03-24 | 2005-09-29 | Greer Edward C | Memory cell having an electric field programmable storage element, and method of operating same |
US7115522B2 (en) * | 2004-07-09 | 2006-10-03 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
JP4935192B2 (ja) * | 2006-05-31 | 2012-05-23 | 三菱電機株式会社 | 半導体装置 |
WO2008126197A1 (ja) | 2007-03-20 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
KR101711191B1 (ko) * | 2010-10-28 | 2017-03-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175763A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置 |
US5027185A (en) | 1988-06-06 | 1991-06-25 | Industrial Technology Research Institute | Polycide gate FET with salicide |
US5053917A (en) | 1989-08-30 | 1991-10-01 | Nec Corporation | Thin film capacitor and manufacturing method thereof |
JP3185220B2 (ja) | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
KR950005259B1 (ko) * | 1991-11-27 | 1995-05-22 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
KR950012123B1 (ko) | 1993-08-11 | 1995-10-14 | 대우전자주식회사 | 로울러식 저면 흡입구를 갖는 진공청소기 |
JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
US5566045A (en) | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
JPH08148561A (ja) | 1994-11-16 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
KR960026249A (ko) * | 1994-12-12 | 1996-07-22 | 윌리엄 이. 힐러 | 고압, 저온 반도체 갭 충진 프로세스 |
US5648673A (en) | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
CN1075243C (zh) * | 1994-12-28 | 2001-11-21 | 松下电器产业株式会社 | 集成电路用电容元件及其制造方法 |
US5625233A (en) * | 1995-01-13 | 1997-04-29 | Ibm Corporation | Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide |
US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
-
1997
- 1997-11-13 JP JP31174597A patent/JP3165093B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-11 TW TW087118791A patent/TW434883B/zh not_active IP Right Cessation
- 1998-11-11 DE DE69836947T patent/DE69836947T2/de not_active Expired - Lifetime
- 1998-11-11 EP EP98121156A patent/EP0917204B1/en not_active Expired - Lifetime
- 1998-11-12 US US09/190,906 patent/US20020000589A1/en not_active Abandoned
- 1998-11-13 CN CNB981249086A patent/CN1187829C/zh not_active Expired - Fee Related
- 1998-11-13 KR KR10-1998-0048522A patent/KR100392155B1/ko not_active IP Right Cessation
-
2002
- 2002-06-20 US US10/177,781 patent/US6573111B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1187829C (zh) | 2005-02-02 |
KR19990045257A (ko) | 1999-06-25 |
EP0917204B1 (en) | 2007-01-24 |
EP0917204A1 (en) | 1999-05-19 |
CN1223470A (zh) | 1999-07-21 |
JP3165093B2 (ja) | 2001-05-14 |
JPH11145422A (ja) | 1999-05-28 |
DE69836947T2 (de) | 2007-05-24 |
US20020000589A1 (en) | 2002-01-03 |
DE69836947D1 (de) | 2007-03-15 |
US6573111B2 (en) | 2003-06-03 |
US20020155663A1 (en) | 2002-10-24 |
KR100392155B1 (ko) | 2003-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW434883B (en) | Semiconductor device | |
TW410402B (en) | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same | |
TW306066B (zh) | ||
TW416095B (en) | Semiconductor device and method of manufacturing the same | |
TW564547B (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
TW424306B (en) | Semiconductor integrated circuit device and method for fabricating the same | |
TW449882B (en) | Semiconductor device and method of manufacturing the same | |
JPH10209389A (ja) | 高集積強誘電性フローティングゲートramを備える半導体装置及びその製造方法 | |
TW564550B (en) | Semiconductor device | |
US6908802B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
TW548830B (en) | Semiconductor device and method of manufacturing the same | |
JPH0783061B2 (ja) | 半導体装置 | |
TW461077B (en) | Semiconductor element with at least a condensor and the method to its manufacturing | |
TWI228798B (en) | Barrier for capacitor over plug structures | |
JPH1050956A (ja) | 半導体集積回路装置の製造方法 | |
JP3917272B2 (ja) | 半導体メモリ | |
TW314642B (zh) | ||
TW423145B (en) | Semiconductor device and its manufacture | |
JPH088407A (ja) | 強誘電体容量とその製造方法及びメモリセル | |
TW417177B (en) | Semiconductor device with silicide contact structure and method for producing the same | |
JP2004281965A (ja) | 半導体装置及びその製造方法 | |
EP0495113A1 (en) | Method of manufacturing semiconductor device | |
TW388952B (en) | Method to procuce barrier-free semicondctor memory devices and integrated semiconduc tor memory devices | |
JP2007013116A (ja) | 半導体装置及びその作製方法 | |
TW432718B (en) | Semiconductor device having a capacitor element, and method for making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |