TW434883B - Semiconductor device - Google Patents

Description

部 t ί?· .7 ；/； f 合 卬 434883 A7 B7 五、發明説明（1 ) 發明背景： .1 .發明領域： 本發明係關於一種具有MO S半導體裝置與電容器元 件的半導體裝置，電容器元件包括具有高介電常數的高介 電材料或鐵電材料做成的電容器膜。 2 .相關技藝之欽述： 現在將敘述習知的半導體裝置1 0 0 0及其製造方法 〇 ·· 圖5是一剖面圖，指出半導體裝置1 0 0 0。 參見圖5，CMOS電晶體5被形成在矽基體1上》 CMOS電晶體5包括源與汲區2與3、閘絕緣膜4 4、 閘極4。源與汲區2與3及閘極4各由矽製成。第一絕緣 膜7被形成在氧化物膜6 (其形成在矽基體1上）與 CMO S電晶體5上。第一絕緣膜7具有包括氧化矽膜及 氮化矽膜之層構造。 電容器元件1 1被形成在第一絕緣膜7上的預定位置 中。電容器元件1 1包括下電極8與上電極9，其各由鉑 膜製成，及一電容器膜1 0，其是由絕緣金屬氧化物製成 且被定位在下'電極8與上電極9之間。鉑被使用作爲下電 極8與上電極9之材料，因爲即使是在加熱處理期間，鉑 不會與包含於電容器膜1 〇中的金屬氧化物作用，且具有 較優的抗熱特性。 由氧化矽膜製成的第二絕緣膜12被提供在第一絕緣 ^紙張尺度適用t囤闼家標準（CNS ) A4規格（210X297公釐) _4 - ~

閱 背 面 之 注 意 事 項 再 % 本 1T

'.^".^印r 五、發明説明（2 ) 膜7與電容器元件11的上方。接觸孔13經由第二絕緣 膜1 2被提供至下電極8與上電極9。此外，接觸孔1 4 經由第一絕緣膜7與第二絕緣膜1 2，被提供至源與汲區 2與3。雖然在圖形中未示，另一接觸孔被提供以到達閘 極4。 CMOS電晶體5與電容器元件1 1藉著互連層1 5 而彼此連接。互連層1 5是一多層膜，包括距離矽基體1 依序爲鈦層、氮化鈦層、鋁層與另一氮化鈦層。在互連層 1 5中，鈦層被提供最靠近矽基體1 *以允許鈦擴散進入 C Μ 0 S電晶體5的閘極4及源與汲區2與3之表面，藉 以在表面中形成低電阻的矽化物。 接著，將敘述製造習知的半導體裝置1 0 0 0之方法 ΰ 圖6Α至6 Ε各指出製造習知的半導體裝置1 0 〇〇 之步驟。 首先，如圖6 Α所示，在矽基體1上形成包括各由矽 製成的閘極4及源與汲區2與3之CMOS電晶體5。閘 極4實際上被提供於閘絕緣膜4 4的上方。接著，如圖 6 B所示，第一絕緣膜7被形成在形成於矽基體1上的氧 化物膜6與CMOS電晶體5的上方。第一鉑層8a、鐵 電膜1 0 a與第二鉑層9 a依此順序被形成於第一絕緣膜 7中。然後，第一鉑層8a、鐵電膜10a與第二鉑層 9 a被選定地蝕刻，以提供具有下電極8、電容器膜1 0 與上電極9之電容器元件1 1，如圖6 C所示。 本紙張尺度適用中國國家標準（CMS ) A4规格（210X297公釐）-5- (对先閲讀背面之注意事項再峨艿本頁) ί Γ 4 3 4 Θ g 3 A7 B7 五、發明説明（3 ) 接著，如圖6 D所示，第二絕緣膜1 2被形成以覆蓋 第—絕緣膜7與電容器元件11，且接觸孔13被形成經 過第二絕緣膜1 2至下電極8與上電極9。此外，接觸孔 1 4被形成經過第二絕緣膜1 2與第一絕緣膜7，至 CMOS電晶體5的源與汲區2與3。雖然在圖形中未示 ’提供另一接觸孔以到達閘極4 » 最後，如圖6 E所示，欲彼此電氣地連接CMO S電 晶體5、電容器元件11與另一半導體元件（未示），鈦 膜、氮化鈦膜、鋁膜與另一氮化鈦膜依此順序被形成越過 整個基體，然後此四層膜被選定地蝕刻以形成互連層1 5 。雖然在圖形中未示，互連層1 5亦被連接至閘極4。藉 著一般的方法執行隨後的處理以完成半導體裝置1000 '發明節要： 本發明之半導體裝置包括：一矽基體：一MO S半導 體裝置，設在矽基體上，MO S半導體裝置包括在其最外 表面上的矽區域：一第一絕緣膜，覆蓋MO S半導體裝置 ;一電容器元件，設在第一絕緣膜上，電容器元件包含一 下電極、一上電極、置於下電極與上電極之間的電容器膜 、及包含鐵電材料的電容器膜；一第二絕緣膜，覆蓋第一 絕緣膜及電容器元件；一接觸孔，設在MO S半導體裝置 與電容器元件上方的第一絕緣膜與第二絕緣膜中；及一互 連層，設在第二絕緣膜上，用於電氣地連接MO S半導體 尺度適用家標辛厂(CNS ) Λ4規格（210X297公釐) 7〇1 ——— {誚先"讀背面之注意事項再峨寫本頁) *ys

K 部屮-^"^^hT.^^^M^"^ 4134ί®®3 Α7 Β7 五、發明説明（4 ) . 裝置與電容器元件，其中互連層的底部包含鈦以外的導電 材料。 矽區域包含矽化鈦、矽化鈷、氯化矽、矽化鉬、矽化 鎢、矽化钽、矽化鈀、矽化鉑、矽化釩 '矽化锆的其中之 —· 〇 互連層包含許多多層構造的其中之一，許多多層構造 爲：包括距離矽基體依序爲氮化鈦層、鋁層與氮化鈦層之 多層構造；包括距離矽基體依序爲氮化鎢層、鋁層與氮化 鈦層之多層構·造：包括距離矽基體依序爲氮化鉬層、鋁層 與氮化鈦層之多層構造：及包括距離矽基體依序爲氮化鎢 層、鋁層與氮化鈦層之多層構造。 上電極包含氧化銥層。 於是，這裡所述的發明具有提供半導體裝置的優點， 其中MO S半導體元件與電容器元件以一低電阻彼此電氣 地連接，使用互連層而不在互連層的底部提供鈦，藉以避 免電容器元件的特性變差。 參見附圖在閱讀及瞭解以下的詳細敘述時，將明顯看 出本發明的這些及其它優點。 圖形的簡要敘述： 圖1是一剖面圖*指出依據本發明的一個例子之半導 體裝置； 圖2是一圖形，指出習知半導體裝置的崩潰電壓，及 依據本發明的一個例子之半導體裝置的崩潰電壓： 本纸張尺度遒用中囷國家標準（CNS ) A4規格（210X297公嫠） -----U----J 裝-- 0 (邡先閱谇背面之注^-項再功巧本！) •π 4 3 4 8 8:1! '一 A7 B7 五、發明説明（5 ) . 圖3.是一圖形，指出習知半導體裝置的資料保持周期 (对先閱誚背面之注意事項再域巧本頁) ，及依據本發明的一個例子之半導體裝置的資料保持周期 * 圖4A至4 E指出用於製造依據本發明之例子的半導 體裝置之步驟： 圖5是一剖面圖，指出習知的半導體裝置；及 圖6 A至6 E指出用於製造習知的半導體裝置之步驟 元件符號說明： ""部中-^^^-^u"饮合：^^印？^ 1 矽基體 2 源區 2 a 矽化鈦區 3 汲區_ •3 a 砂化銳區 4 閘極 5 C Μ 0 S電晶體 6 氧化物膜 7 第一絕緣膜 8 下電極 8 a 第一鉑層 9 上電極 9 a 第二鉑層 10 電容器膜 本纸張尺度通用中國國家標準（CNS ) A4规格（210X297公釐）-8 Α7 Β7 五、發明説明（6 ) 1 0 a 鐵 電膜 1 1 電 容器元 件 1 2 第 二絕緣 膜 1 3 接 觸孔 1 4 接 觸孔 1 5 互 連層 2 5 互 連層 4 4 閘 絕緣膜 1 0 0 半 導體裝 置 1 0 0 0 習 知的半 導體裝置 較佳實施例之詳細敘述： 在前述的習知半導體裝置1 0 0 0中，舶膜製成的上 電極9藉由濺射被正常地彤成，藉以使得上電極9具有一 •行結晶構造。在彤成互連層1 5之後，半導體裝置 1 0 0 0典型地受到加熱處理以改善電容器元件1 1的特 性，並在C Μ 0 S電晶體5與互連層1 5之間得到良好的 接觸電阻。 然而在此一處理中，本發明人發現：由於此加熱處理 ，互連層15中的鈦會有經由鉑膜的行結晶構造之晶粒邊 界擴散進入電容器膜1 0的趨勢，藉以與電容器膜1 0反 應。如此會使電容器元件1 1的特性變差。 做成本發明以克服上述缺點，此習知技術中之缺點最 近才由本發明人在發明的過程中譚實。 —ri-----J 裝------訂------,1 {对t閲讀背面之注意事項再功寫本頁) ， 本紙張尺度適用中國國家標率（CNS ) A4規格（210X2S»7公釐） -9 · 3 4_g+. A7 _______B7_ 五、發明説明（7 ) 參見圖1至4 E，現在將敘述本發明。 圖1是一剖面圖，指出依據本發明的一個例子之半導 .體裝置1 0 0。 參見圖1，CMOS電晶體5被形成在矽基體1上。 CMOS電晶體5包括源與汲區2與3、閘絕緣膜4 4及 閘極4。不像習知半導體裝置的CMOS電晶體5，低電 阻矽化鈦區域2 a與3 a分別以自動對齊的方式被形成在 源與汲區2與3的表面上。另一矽化物區域可被形成在閘 極4的表面上％。 第一絕緣膜7被形成在氧化物膜6及CMO S電晶體 上，氧化物膜6被形成在矽基體1上。第一絕緣膜7具有 包括氧化矽膜與氮化矽膜之層構造。電容器元件1 1包括 下電極8、上電極9、及由絕緣金屬氧化物製成且位於下 電極8與上電極9之間的電容器膜1 0 «最好，下電極8 與上電極9是由鉑膜製成，因爲即使於加熱處理期間鉑不 會與電容器膜10中的金屬氧化物反應，且具有較優的抗 熱特性。 作爲電容器膜1 0的鐵電材料，可使用例如具有鉍層 鈣鈦礦構造的絕緣金屬氧化物。雖然鉛鍩鉬、鋇鉅等等普 遍地使用作爲鐵電材料，以電荷保持特性及極化反向特性 的觀點來看，具有鉍層鈣鈦礦構造的上述鐵電材料較優於 其它的材料。於是，藉著使用此一鐵電材料，可以製造一 種高性能的記憶裝置。 由氧化矽膜製成的第二絕緣膜12被設在第一絕緣膜 本紙乐尺度迸用中囤國家標準（CNS ) A4規格（210X297公釐）.1〇 - ----:----J裝------訂------X" (对先閱讀背面之注意事項再功巧本K ) .. A 7 _B7__ 五、發明説明（8 ) 7與電容器元件1 1的上方。接觸孔1 3被提供經過第二 絕緣膜1 2至下電極8與上電極9。接觸孔1 4被提供經 過第一絕緣膜7與第二絕緣膜1 2至源與汲區2與3 ° CMO S電晶體5與電容器元件11藉由互連層2 5 而彼此連接。互連層2 5是一多層膜，從矽基體1依序包 括氣化銳層、銘層與另一氣化欽層。 由於CMOS電晶體5的.源與汲區2與3之最外表面 是由矽做成，在互連層2 5與CMO S電晶體5之間提供 良好的電接觸、，而不需使用在互連層2 5的底部中的鈦。 在習知技術中，需要提供在互連層1 5的底部之鈦層’以 允許鈦擴散進入矽而提供矽化物區。相反地，對於本發明 之上述半導體裝置1 0 0之此一目的，不需要在互連層 2 5的底部提供鈦。其優點在於可避免電容器膜1 〇的特 性變差，此特性變差是由於鈦擴散'經過上電極9進入電容 器膜1 0而引起。 此外，由於沒有涉及擴散處理，能以所設計的造形穩 定地得到矽化物區2a與3a» 圖2是一圖形*指出習知半導體裝置1 0 0 0的崩潰 電壓與依據本發明的例子之半導體裝置10 0的崩潰電壓 。由圖2可明顯看出，本發明改善了 20V至40V (約 2倍改良）半導體裝置之崩潰電壓》 圖3是一圖形，指出習知半導體裝置1 〇 0 0之資料 保留周期及依據本發明的例子之半導體裝置1 0 0之資料 保留周期。由圖3可明顯看出，本發明改善了 1年至1 0 本紙張尺度適用t國國家標準（CNS)A4規格（2!0X297公嫠）.. ----------y裝------訂------上 I ' (誚先閲讀背面之注意事項再峨巧本玎)*· 4340疹溪 A7 B7 五、發明説明（9 ) 年（約1 〇倍改良）半導體裝置之資料保留周期。

("先閲讀背面之注意事項再蛾寫本頁J 現在，將敘述製造依據本發明之例子的半導體裝置 1 0 0的方法。 圖4A至4 E各指出用於製造半導體裝置1 0 0之製 造步驟。 首先，如圖4A所示，CMOS電晶體5被形成在矽 基體1上。C Μ 0 S電晶體5包括源與汲區2與3及閘極 4，其最外表面爲矽。閘極4實際上被形成在例如由氧化 矽層做成的閘·絕緣膜.4 4上。然後，低電阻矽化鈦區2 a 與3 a分別以自動對齊方式被形成在源與汲區2與3之表 面上。矽化物區2 a與3 a各具有典型地在約4 0 nm至 約8 0 nm的範圍內之厚度，例如約5 0 nm » 接著，如圖4 B所示，第一絕緣膜7被形成在形成於 矽基體1上的氧化物膜6與CMO、電晶體5上方》第一 鉑層8 a、鐵電膜1 0 a與第二鉑層9 a依此順序被形成 在第一絕緣膜7上。然後’第一鉑層8a、鐵電膜l〇a 與第二鉑層9 a被選擇性地蝕刻，以提供具有下電極8 ' 電容器膜1 0與上電極9之電容器元件1 1，如圖4 C所 示。 接著’如圖4 0所示，形成第二絕緣膜1 2以覆蓋第 一絕緣膜7與電容器元件11。然後，接觸孔13被形成 經過第二絕緣膜1 2至下電極8與上電極9。此外，接觸 孔14被形成經過第二絕緣膜12及第一絕緣膜7至 CMOS電晶體5的源與汲區2與3。 本纸張尺度通用中國國家標準（CNS ) A4規格（210X297公釐）_ 12 34#§t .. A7 ____B7__ 五、發明説明（10 ) * 最煢，如圖4 E所示，欲電氣地連接CMO S電晶體 5、電容器元件1 1與其它的半導體元件（未示），氮化 鈦膜、鋁膜與另一氮化鈦膜依此順序被形成在矽基體1中 越過整個基體，然後選擇性地蝕刻此三層膜以形成互連層 2 5 »以一般的方法來執行隨後的處理以完成半導體裝置 10 0° 雖然在圖形中未示，可提供互連層2 5例如經由另一 接觸孔亦被連接至閘極4 » 互連層25可以是：包括距離矽基體1依序爲氮化鎢 層、鋁層與氮化鈦層之多層構造：包括距離矽基體1依序 爲氮化組層、鋁層與氮化鈦層之多層構造；及包括距離矽 基體1依序爲氮化鎢層、鋁層與氮化鈦層之多層構造。 矽化鈦區域2 a與3 a可由矽化鈷、氯化矽、矽化鉬 、矽化鎢、矽化鉬、矽化鈀、矽化鉑、矽化釩、矽化錆製 成》 此外，如先前所述，另一矽化物區可被形成在閘極4 的表面上。 電容器元件11之下電極8與上電極9可由不同的材 料製成，或使用不同層的構造》此外，至少上電極9與下 電極8的其中之一例如上電極9包含氧化銥。氧化銥層可 包含於這些電極8與9中。 欲在半導體裝置1 0 0的上述構造中形成各層或執行 蝕刻，可使用在此技藝中所習知的任何適當處理β 雖然在以上例子中敘述了含有CMO S電晶體之半導 --------J 装------訂----ί—1. {ϊί先閱讀背面之注項再功巧本頁) .. ϋ氏張尺度迸用中國國家標準（CNS > Α4規格（210Χ297公釐） -13- 434@g3 A7. B7 五、發明説明（11 ) . 體裝置，應瞭解可使用一般的MO S電晶體。 如上所述，在本發明的半導體裝置中，在互連層的底 部沒有使用鈦，藉以可避免電容器膜的特性變差，此特性 變差是由於鈦擴散進入電容器膜而引起。於是’可以得到 具有優良特性的電容器元件之半導體裝置。 在不偏離本發明的範圍與精神下，對熟於此技藝之人 仕而言，可明顯地做出許多不同的修改。因此’本發明之 範圍並非由以上敘述來限定，而是要以如下所提出的申請 專利範圍來界、定》 在不偏離本發明之精神與範圍下’可做成本發明之不 同實施例，應瞭解本發明並不限於這些特定的實施例’而 是欲以申請專利範圍來界定其範圔。 _ I I n 1 t I _ I I T n n n _ I I (对先閱讀背面之注意事項再蛾艿本頁) ^^^—^c^^hn^^^^^^t 本紙張尺度適用中囷國家標準（CNS ) A4規格（2〗0X297公釐） -14 -

Claims (1)

1. 4 AS BB C8 D8 六、申請專利範圍 1 種半導體裝置，包含·· —矽基.體； —MOS半導體裝置，設在矽基體上，MOS半導體 裝置包括在其最外表面上的矽區域： —第一竭緣膜，覆蓋MO S半導體裝置；. 一電容器元件，設在第一絕緣膜上，電容器元件包含 一下電極、一上電極、置於下電極與上電極之閭的電容器 膜、及包含鐵電材料的電容器膜； —第二絕·緣膜，覆蓋第一絕緣膜及電容器元件； —接觸孔，設在MO S半導體裝置與電容器元件上方 的第一絕緣膜與第二絕緣膜中：及 一互連層，設在第二絕緣膜上，用於電氣地連接 MO S半導體裝置與電容器元件，其中互連層的底部包含 鈦以外的導電材料。 . 2 .如申請專利範圍第1項之半導體裝置，其中矽區 域包含矽化鈦、矽化鈷、氯化矽、矽化鉬、矽化鎢、矽化 鉅、矽化鈀、矽化鉑、矽化釩、矽化锆的其中之一。 經濟部中央標準局負工消費合作社印製 3 .如申請專利範圍第1項之半導體裝置，其中互連 層包含許多多層構造的其中之一，許多多層構造爲：包括 距離矽基體依序爲氮化鈦層、鋁層與氮化鈦層之多層構造 :包括距離矽基體依序爲氮化鎢層、鋁層與氮化鈦層之多 層構造；包括距離矽基體依序爲氮化鉅層、鋁層與氮化鈦 層之多層構造：及包括距離矽基體依序爲氮化鎢層、鋁層 與氮化鈦層之多層構造。 本紙張尺度適用中國國家揉率（CNS ) Α4规格（210X297公嫠)~-15- 經濟部中央標準局貝工消費合作社印製 Μ Β8 C8 D8 六、申請專利範圍 4 .如申請專利範圍第1項之半導體裝置，其中上電 極包含氧化銥層。 {請先W讀背面之注意事項再填寫本頁) "裝- 訂 本紙張尺度逋用中國國家標準（CNS > A4規格（210XW7公釐）-16 -