DE19801854A1

DE19801854A1 - Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff

Info

Publication number: DE19801854A1
Application number: DE19801854A
Authority: DE
Inventors: Tri-Rung Yew; Water Lur; Shih-Wei Sun
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 1997-06-28
Filing date: 1998-01-20
Publication date: 1999-01-07
Also published as: US6114200A; JP2944603B2; FR2765397A1; TW366593B; FR2765397B1; JPH1126725A

Description

Hintergrund der Erfindung Erfindungsgebiet

Die Erfindung betrifft ein Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff (DRAM) und insbesondere ein Verfahren zur Herstellung einer DRAM-Einrichtung, bei der die mechanische Spannung (Belastung) zwischen einer oberen Elektrode eines DRAM-Kondensators und einer dielektrischen Zwischenpegelschicht reduziert ist.

Einschlägiger Stand der Technik

Der Hauptzweck eines Kondensators in einer DRAM-Ein richtung besteht darin, logische Daten zu erhalten. Die Kapazität muß in einer DRAM-Einrichtung groß genug sein, damit die Daten-Zugriffszeit kürzer werden kann. Wenn die Größe der Einrichtung verringert wird, verringert sich auch die Kapazität. Es ist üblich, für DRAM-Kondensatoren ein dielektrisches Material mit einer großen Dielektrizitätskonstante k zu verwenden. Der Einsatz eines Dielektrikums mit einer großen Konstante k kann die Kapazität bei gleicher Dicke des Dielektrikums erhöhen.

Die Konfiguration einer Halbleiterstruktur eines dielektrischen Materials mit großer Konstante k für eine bekannte Speicherzelleneinheit für eine DRAM-Ein richtung ist im schematischen Querschnitt in Fig. 1 gezeigt. Auf der Oberfläche eines Siliziumsubstrates (Trägermaterial) sind eine Feldoxidschicht 11, eine Polygateschicht 13, Source/Drain-Bereiche 12 sowie eine Wortleitung 14 eines MOS-Transistors 15 ausgebildet. Nach der Erzeugung des Transistors 15 wird auf der Oberfläche des Substrates 10 eine Oxidschicht 16 abgelagert. Kontaktöffnungen 17 werden an dafür vorgesehenen Stellen über den Source/Drain-Bereichen 12 durch Ätzung eingebracht. Die Kontaktöffnungen werden dann mit einem leitenden Material wie Wolfram gefüllt, um Pfropfen 18 zu bilden. Eine leitende Schicht 19, wie zum Beispiel eine stark dotierte Polysiliziumschicht, wird dann auf dem Pfropfen 18 abgelagert, um eine untere Elektrode des Kondensators zu bilden. Eine dielektrische Schicht 20, wie zum Beispiel eine Tantaloxidschicht (Ta₂O₅) wird auf die Oberseite der leitenden Schicht 19 und der Oxidschicht 16 aufgebracht. Auf die dielektrische Schicht 20 wird eine Titannitridschicht 21 aufgebracht, um eine obere Elektrode des Kondensators zu erzeugen. Anschließend wird eine dielektrische Zwischenpegelschicht 22, wie eine Borphosphorsilizium-Glasschicht (BPSG) auf die Titannitridschicht 21 aufgebracht und damit die Herstellung der bekannten DRAM-Einrichtung abgeschlossen.

Die Titannitridschicht 21 wird als obere Elektrode des DRAM-Kondensators verwendet, wobei die dielektrische Schicht in der obigen DRAM-Einrichtung eine solche mit hoher Konstante k ist. Die Spannung zwischen der Titannitridschicht 21 und der dielektrischen Zwischenpegelschicht 22 des DRAM-Kondensators erhöht sich bei einer Temperatur über 600°C. Dies führt dazu, daß die dielektrische Zwischenpegelschicht 22 Schäden (Risse o.a.) erleidet und dadurch Leckströme während des folgenden BPSG Rückflusses zur Planarisation erhöht sind.

Aus diesem Grund wird zur Verminderung der Spannung zwischen der Titannitridschicht 21 und der dielektrischen Zwischenschicht 22 sowie zur Verminderung der Schäden und des Leckstroms zwischen die Titannitridschicht 21 und die dielektrische Zwischenpegelschicht 22 eine Polysiliziumschicht eingebracht, um dadurch die genannten Probleme zu überwinden. Eine weitere Halbleiterstruktur- Konfiguration eines dielektrischen Materials mit hoher Konstante k für eine Speicherzelleneinheit in einer bekannten DRAM-Einrichtung ist im schematischen Querschnitt in Fig. 2 gezeigt. Auf der Oberfläche eines Siliziumsubstrates (Trägermaterial) 30 sind eine Feldoxidschicht 31, eine Polygateschicht 33, Source/Drain-Bereiche 32 und eine Wortleitung 34 des MOS-Transistors 35 ausgebildet. Nach dem Erzeugen des Transistors 35 wird auf der Oberfläche des Substrates 30 eine Oxidschicht 36 abgelagert. An bestimmten Stellen über den Source/Drain-Bereichen 32 werden durch Ätzung Kontaktöffnungen 37 erzeugt. Die Kontaktöffnungen werden dann mit einem leitenden Material wie Wolfram gefüllt, um Pfropfen 38 zu bilden. Eine leitende Schicht 39, wie zum Beispiel eine starke dotierte Polysiliziumschicht, wird auf den Pfropfen 38 abgelagert und bildet eine untere Elektrode des Kondensators. Eine dielektrische Schicht 40, wie zum Beispiel eine Tantaloxidschicht wird auf die Oberseite der leitenden Schicht 39 und der Oxidschicht 36 aufgebracht. Auf der dielektrischen Schicht 40 wird eine Titannitridschicht 41 erzeugt, um eine obere Elektrode des Kondensators entstehen zu lassen. Anschließend wird auf der Titannitridschicht 41 eine Polysiliziumschicht 42 abgelagert. Eine dielektrische Zwischenpegelschicht 43, wie zum Beispiel eine Borphosphorsilizium-Glasschicht wird auf der Titannitridschicht 41 erzeugt, somit die Herstellung dieser bekannten DRAM-Einrichtung abgeschlossen ist.

Die bekannten Verfahren zur Erzeugung einer Polysiliziumschicht zwischen der Titannitridschicht und der dielektrischen Zwischenpegelschicht machen die Herstellung relativ komplex und aufwendig, auch wenn dadurch die Entstehung von Schäden und Leckströmen reduziert wird.

Zusammenfassung der Erfindung

Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Herstellung einer DRAM-Einrichtung zu schaffen, bei der die Entstehung von Schäden (Rissen o. ä.) und Leckströmen zwischen der oberen Elektrode und der dielektrischen Zwischenpegelschicht vermieden wird, indem eine Titanschicht zwischen die obere Elektrode und die dielektrische Zwischenpegelschicht eingebracht wird.

Weiterhin soll mit der Erfindung ein Verfahren zur Herstellung der DRAM-Einrichtung geschaffen werden, bei der die Spannung reduziert und die Anhaftung zwischen der oberen Elektrode und der dielektrischen Zwischenpegelschicht erhöht ist, indem eine Titanschicht zwischen die obere Elektrode und die dielektrische Zwischenpegelschicht eingebracht wird.

Ferner soll mit der Erfindung ein Verfahren zur Herstellung einer DRAM-Einrichtung geschaffen werden, bei dem die Titanschicht und die Titannitridschicht in der gleichen Kammer gebildet werden. Dadurch werden die Komplexität der Herstellung der DRAM-Einrichtung sowie die Kosten vermindert.

Das Verfahren zur Herstellung der DRAM-Einrichtung umfaßt: Erzeugen eines Transistors mit einem Gate, einem Source/Drain-Bereich und einer Wortleitung auf einem Siliziumsubstrat (Trägermaterial). Eine den Transistor bedeckende Oxidschicht wird erzeugt. In die Oxidschicht wird eine Kontaktöffnung eingebracht, um die Oberfläche des Source/Drain-Bereiches freizulegen. Eine leitende Schicht wird in der Kontaktöffnung erzeugt, die auch die Oxidschicht bedeckt. Die leitende Schicht ist in der Weise strukturiert, daß eine Mehrzahl von unteren Elektroden entsteht. Die unteren Elektroden sind mit dem Source/Drain-Bereich durch die Kontaktöffnung verbunden. Auf der Oberfläche der unteren Elektronen und der Oxidschicht wird eine dielektrische Schicht erzeugt. Eine obere Elektrode, die die dielektrische Schicht mit großer Konstante k bedeckt, wird gebildet. Auf der oberen Elektrode wird eine Titanschicht erzeugt. Anschließend wird auf die Titanschicht eine dielektrische Zwischenpegelschicht aufgebracht.

Kurze Beschreibung der Zeichnungen

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden detaillierten Beschreibung einer bevorzugten Ausführungsform, auf die die Erfindung jedoch nicht beschränkt ist. Die Beschreibung erfolgt mit Bezug auf die Zeichnungen. Es zeigt:

Fig. 1 einen Querschnitt durch eine bekannte Speicherzelleneinheit für eine DRAM-Ein richtung;

Fig. 2 einen Querschnitt durch eine andere bekannte Speicherzelleneinheit für eine DRAM-Ein richtung; und

Fig. 3A bis 3C Querschnitte durch eine Speicherzelleneinheit für eine DRAM-Einrichtung, die gemäß einer bevorzugten Ausführungsform der Erfindung hergestellt ist.

Beschreibung der bevorzugten Ausführungsform

Es folgt eine detaillierte Beschreibung des Verfahrens gemäß der Erfindung mit Bezug auf die Fig. 3A bis 3C, die Querschnitte durch eine Speicherzelleneinheit einer DRAM-Einrichtung zeigen, die in Übereinstimmung mit dieser Erfindung hergestellt wird. Es ist zu beachten, daß diese schematischen Darstellungen nicht den genauen physikalischen Maßstab aufweisen, da sie nur dem Hauptzweck der Verdeutlichung der Verfahrensschritte der Erfindung dienen.

Gemäß Fig. 3A wird ein Siliziumsubstrat (Trägermaterial) 50 als Basis für den Aufbau der DRAM-Ein richtung bereitgestellt. Auf der Oberfläche des Siliziumsubstrates 50 werden eine Feldoxidschicht 51, eine Polysiliziumgateschicht 53, Source/Drain-Bereiche 52 und eine Wortleitung 54 des MOS-Transistors 55 erzeugt. Anschließend wird zum Beispiel mit einem chemischen Aufdampfverfahren auf der Oberseite des MOS-Tran sistors 55 eine Oxidschicht 56 abgelagert. Die Oxidschicht 56 ist in der Weise strukturiert, daß eine Kontaktöffnung 57 über den Source/Drain-Bereichen 52 entsteht. Auf der Oxidschicht 56 und der Kontaktöffnung 57 wird eine leitende Schicht 58 abgelagert. Die leitende Schicht 58 wird auch in die Kontaktöffnung 57 eingebracht. Die leitende Schicht 58 kann zum Beispiel eine stark dotierte Polysiliziumschicht, ein halbkugelig gekörntes Polysilizium, Wolfram, Platin, Ruthenium, Wolframnitrid, Titannitrid, Molybdän, Molybdännitrid oder Tantalnitrid sein.

Gemäß Fig. 3B ist die leitende Schicht 58 in der Weise strukturiert, daß eine Mehrzahl von unteren Elektroden 59 entsteht, die über die Kontaktöffnung 57 mit den Source/Drain-Bereichen 52 verbunden sind. Eine dielektrische Schicht 60 mit hoher Konstante k, wie zum Beispiel eine Bariumstrontiumtitanat-, eine Bleizinktitanat- oder eine Tantaloxidschicht wird auf der unteren Elektrode 59 und der freiliegenden Oxidschicht 56 abgelagert. Anschließend wird auf der Oberfläche der dielektrischen Schicht 60 mit großer Konstante k eine obere Elektrode 61 erzeugt. Die obere Elektrode 61 kann zum Beispiel eine Wolfram-, Platin-, Ruthenium-, Wolframnitrid-, Titannitrid-, Molybdän-, Molybdännitrid oder Tantalnitridschicht sein.

Gemäß Fig. 3C wird zum Beispiel ein chemisches oder physikalisches Aufdampfverfahren zur Ablagerung einer Titanschicht 62 auf der Oberseite der oberen Elektrode 61 verwendet. Die Titanschicht 62 und die Titannitridschicht können in der gleichen Kammer erzeugt werden. Auf diese Weise werden die Kosten der Herstellung reduziert. Schließlich wird auf die Titanschicht 62 eine dielektrische Zwischenpegelschicht 63, wie zum Beispiel eine Borphosphorsilizium-Glas- oder Phosphorsilizium-Glas-Schicht aufgebracht. Da die sich an die Herstellung anschließenden heiteren Schritte im Hinblick auf die Erfindung nicht relevant sind, sollen sie hier nicht erläutert werden.

Als Ergebnis ist die mechanische Spannung (Belastung) zwischen der Titanschicht 62 und der dielektrischen Zwischenpegelschicht 63 geringer, indem durch Erzeugen der Titanschicht 62 zwischen der oberen Elektrodenschicht 61, wie zum Beispiel einer Titannitridschicht und der dielektrischen Zwischenpegelschicht 63 die mechanische Spannung zwischen der oberen Elektrodenschicht 61 und der dielektrischen Zwischenpegelschicht 63 reduziert wird. Zusätzlich dazu werden zwischen der Titanschicht 62 und der dielektrischen Zwischenpegelschicht 63 mit Vorgängen, die sich an die thermischen Vorgänge anschließen, eine Titanoxidschicht und eine Titansilicidschicht erzeugt. Dadurch wird die Anhaftung verstärkt und die Entstehung von Schäden (Risse o. ä.) und von Leckströmen verhindert.

Auch wenn die Erfindung beispielhaft und im Hinblick auf eine bevorzugte Ausführungsform beschrieben worden ist, ist die Erfindung nicht darauf beschränkt. Die folgenden Ansprüche umfassen vielmehr auch verschiedene Modifikationen und ähnliche Anordnungen und Strukturen, die ebenfalls vom Schutzumfang erfaßt sind.

Claims

1. Verfahren zur Herstellung einer DRAM-Einrichtung durch:

- Erzeugen eines Transistors mit einem Gate, einem Source/Drain-Bereich und einer Wortleitung auf einem Siliziumsubstrat (Trägermaterial);
- Bedecken des Transistors mit einer Oxidschicht;
- Erzeugen einer Kontaktöffnung in der Oxidschicht, um eine Oberfläche des Source/Drain-Bereiches freizulegen;
- Erzeugen einer leitenden Schicht in der Kontaktöffnung sowie in der Weise, daß diese die Oxidschicht bedeckt;
- Strukturieren der leitenden Schicht in der Weise, daß mindestens eine untere Elektrode erzeugt wird, die mit dem Source/Drain-Bereich über die Kontaktöffnung verbunden ist;
- Erzeugen einer dielektrischen Schicht auf einer Oberfläche der unteren Elektrode und der Oxidschicht;
- Bedecken der dielektrischen Schicht mit einer oberen Elektrode;
- Erzeugen einer Titanschicht auf der oberen Elektrode; und
- Erzeugen einer dielektrischen Zwischenpegelschicht auf der Titanschicht.

2. Verfahren nach Anspruch 1, bei dem das Bedecken des Transistors ein Erzeugen der Oxidschicht unter Verwendung einer chemischen Aufdampf-Ablagerung umfaßt.

3. Verfahren nach Anspruch 1, bei dem das Erzeugen einer leitenden Schicht ein Erzeugen der leitende Schicht aus einem Material umfaßt, das aus folgender Gruppe ausgewählt ist: stark dotiertes Polysilizium, halbkugelig gekörntes Polysilizium, Wolfram, Platin, Ruthenium, Wolframnitrid, Titannitrid, Molybdän, Molybdännitrid und Tantalnitridschicht.

4. Verfahren nach Anspruch 1, bei dem das Erzeugen einer dielektrischen Schicht ein Erzeugen einer dielektrischen Schicht mit großer Konstante k umfaßt.

5. Verfahren nach Anspruch 4, bei dem die dielektrische Schicht mit großer Konstante k aus folgender Gruppe ausgewählt ist: Bariumstrontiumtitanat, Bleizinktitanat und Tantaloxid.

6. Verfahren nach Anspruch 1, bei dem das Bedecken der dielektrischen Schicht ein Erzeugen der oberen Elektrode aus einem Material umfaßt, das aus folgender Gruppe ausgewählt ist: Wolfram, Platin, Ruthenium, Wolframnitrid, Titannitrid, Molybdän, Molybdännitrid und Tantalnitrid.

7. Verfahren nach Anspruch 1, bei dem das Erzeugen einer Kondensatorelektrode und einer Titanschicht die Anwendung einer chemischen Aufdampf-Ablagerung umfaßt.

8. Verfahren nach Anspruch 1, bei dem das Erzeugen einer Kondensatorelektrode und einer Titanschicht die Anwendung einer physikalischen Aufdampf-Ab lagerung umfaßt.

9. Verfahren nach Anspruch 1, bei dem das Erzeugen einer dielektrischen Zwischenpegelschicht ein Erzeugen einer dielektrischen Borphosphorsilizium- Glas-Zwischenpegelschicht umfaßt.

10. Verfahren nach Anspruch 1, bei dem das Erzeugen einer dielektrischen Zwischenpegelschicht ein Erzeugen einer dielektrischen Phosphorsilizium- Glas-Zwischenpegelschicht umfaßt.

11. Verfahren nach Anspruch 1, bei dem das Strukturieren ein Erzeugen einer Mehrzahl von unteren Elektroden umfaßt, die jeweils mit einem entsprechenden Source/Drain-Bereich verbunden sind.

12. Verfahren zur Herstellung einer DRAM-Einrichtung durch:

- Erzeugen einer dielektrischen Schicht auf einer Oberfläche einer unteren Elektrode und einer Oxidschicht;
- Bedecken der dielektrischen Schicht mit einer oberen Elektrode;
- Erzeugen einer Titanschicht auf der oberen Elektrode und
- Erzeugen einer dielektrischen Zwischenpegelschicht auf der Titanschicht.