DE69017803T2 - Verfahren zur Herstellung einer Halbleiterspeicheranordnung. - Google Patents

Verfahren zur Herstellung einer Halbleiterspeicheranordnung.

Info

Publication number
DE69017803T2
DE69017803T2 DE69017803T DE69017803T DE69017803T2 DE 69017803 T2 DE69017803 T2 DE 69017803T2 DE 69017803 T DE69017803 T DE 69017803T DE 69017803 T DE69017803 T DE 69017803T DE 69017803 T2 DE69017803 T2 DE 69017803T2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
tunnel
silicon oxide
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69017803T
Other languages
English (en)
Other versions
DE69017803D1 (de
Inventor
Hiroaki Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69017803D1 publication Critical patent/DE69017803D1/de
Publication of DE69017803T2 publication Critical patent/DE69017803T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines nichtflüchtigen Speichers, z. B. eines EEPROM, in den Daten elektrisch eingeschrieben und aus dem Daten elektrisch gelöscht werden können. Ein bekanntes Bauelement der vorerwähnten Art wird in der JP-A-59066171 und der JP-A-61147576 offenbart. Das letztere Dokument offenbart auch ein Verfahren zur Herstellung eines solchen Bauelements.
  • Ein EEPROM weist im allgemeinen eine Elementstruktur auf, wie sie in der Querschnittsansicht in Fig. 1 dargestellt ist. Ein Drainbereich 1 und ein Sourcebereich 2 eines n-leitenden Störstellenbereichs werden in einem p-leitenden Siliziumsubstrat 10 ausgebildet. Zwischen den Bereichen 1, 2 wird jeweils ein n-leitender Störstellenbereich 6 ausgebildet. Über dem n-leitenden Störstellenbereich 6 wird durch eine Siliziumoxidschicht 7 ein Steuergate 4 aufgebracht. Außerdem wird in der Siliziumoxidschicht 7 ein floatendes Gate 3 aus einer Polysiliziumschicht ausgebildet. Diese Siliziumoxidschicht 7 aus SiO&sub2; (Siliziumdioxid) schließt einen Teil einer Tunnelisolierschicht 8 ein, die dünner ist als die Schicht 7. In dem n-leitenden Störstellenbereich 6 gebildete Elektronen werden folglich in das floatende Gate 3 injiziert, wo die Elektronen angesammelt und durch den Tunneleffekt daraus entnommen werden. Ferner wird zwischen dem n-leitenden Störstellenbereich 6 und dem Drainbereich 1 ein Selektionsgate 5 auf die Siliziumoxidschicht 7 aufgebracht.
  • Fig. 2 zeigt eine vergrößerte Teilstruktur des in Fig. 1 dargestellten EEPROM. Dieser Teil ist durch eine gestrichelte Linie A umrandet und schließt den Teil der Tunnelisolierschicht 8 und den Teil des floatenden Gates 3 ein. Die in Fig. 2 dargestellte Struktur wird nach einem weiter unten erlauterten Verfahren ausgebildet.
  • Wie in Fig. 3(a) dargestellt, wird eine Siliziumoxidschicht 27 auf die gesamte Oberflache des Siliziumsubstrats 10 mit dem n-leitenden Störstellenbereich 6 aufgebracht. Ein Teil der Siliziumoxidschicht 27 wird durch ein fotolithographisches Verfahren entfernt, um die Tunnelisolierschicht 8 auszubilden. Eine Oberfläche 28 eines Teils des Siliziumsubstrats 10 wird freigelegt (Fig. 3(b)). Ferner wird auf der Oberfläche des frei liegenden Substrats die Tunnelisolierschicht 8 ausgebildet (Fig. 3(c)), und auf die Siliziumschicht 7, 8 wird die Polysiliziumschicht 3 aufgebracht. In die Polysiliziumschicht 3 läßt man Phosphor-Störstellen diffundieren, indem die Schicht in eine POCl&sub3;- Atmosphäre gebracht wird, um die Leitfähigkeit des Polysiliziums 3 zu verbessern (Fig. 3(d)).
  • Dieses Halbleiter-Speicherbauelement hat jedoch die folgenden Nachteile:
  • Wenn, wie in Fig. 3(b) gezeigt, nach dem Aufbringen der Siliziumoxidschicht 27 auf die gesamte Oberfläche des Siliziumsubstrats 10, ein Teil der Siliziumoxidschicht 27 durch Fotolithographie entfernt und ein Bereich freigelegt wird, um die Tunnelisolierschicht 8 auszubilden, wird die Oberfläche 28 des freigelegten Substrats 10 verunreinigt. Dies ist darauf zurückzuführen, daß beim Frei legen der Oberfläche der Fotolack mit einer Lösung entfernt wird, die H&sub2;SO&sub4; und H&sub2;O&sub2; enthält. Infolgedessen wird die dielektrische Durchschlagspannung der Tunnelisolierschicht 8 merklich verringert. Um die obigen Nachteile zu verhindern, wird ein Verfahren mit Eintauchen in eine verdünnte HF-Lösung angewandt. Außerdem läßt man in dem Verfahrensschritt von Fig. 3(d) Phosphor in die Polysiliziumschicht 3 diffundieren. Dabei verringert sich jedoch der Druckwiderstand dieses Teils der Tunnelisolierschicht 8, da dieser Phosphor auch in den Teil der Tunnelisolierschicht 8 diffundiert.
  • Zur Untersuchung des TDDB (zeitabhängigen dielektrischen Durchschlag) der Tunnelisolierschicht 8 wird ein Verfahren angewandt, bei dem an den Teil der Tunnelisolierschicht 8 ein konstanter Strom angelegt wird. Durch dieses Verfahren wird die Erzeugnisfehlerrate über eine bestimmte Zeitspanne untersucht. Zur Überprüfung der dielektrischen Durchschlagspannung der Siliziumoxidschicht 7 wird ein Verfahren angewandt, bei dem zwischen dem Selektionsgate 5 und dem Siliziumsubstrat 10 eine Spannung angelegt wird, bis der dazwischenliegende Teil der Siliziumoxidschicht 7 zerstört ist. Durch dieses Verfahren kann die Erzeugnisfehlerrate bei einer angelegten Spannung von 20 V oder weniger bestimmt werden. Wegen der obenerwähnten Nachteile kann man jedoch durch Anwendung dieser beiden Verfahren keine guten Ergebnisse erhalten.
  • Dementsprechend besteht eine Aufgabe der vorliegenden Erfindung darin, ein neuartiges Verfahren zur Herstellung eines Halbleiterbauelements vorzuschlagen, das die dielektrische Durchschlagspannung der Tunnelisolierschicht und einer Gate-Oxidschicht unter einem Selektionsgate verbessern kann.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines nichtflüchtigen Halbleiter-Speicherbauelements mit einem auf einer Isolierschicht ausgebildeten floatenden Gate geschaffen, wobei das Verfahren die folgenden Schritte aufweist:
  • Ausbilden einer ersten Isolierschicht auf einem Halbleitersubstrat;
  • Ausbilden einer zwei ten Isolierschicht auf der ersten Isolierschicht;
  • Entfernen nur der zweiten Isolierschicht bis auf einen Tunnelisolierteil, wo im Substrat gebildete Elektronen durchgelassen werden;
  • Ausbilden einer dritten Isolierschicht durch Oxidieren der frei liegenden ersten Isolierschicht;
  • Ausbilden einer Polysiliziumschicht auf der dritten und der zweiten Isolierschicht, wobei die Polysiliziumschicht das floatende Gate bildet und die erste, zweite und dritte Isolierschicht die genannte Isolierschicht bilden.
  • Durch dieses Verfahren erhöht sich die dielektrische Durchschlagspannung der Tunnelisolierschicht, da die Substratoberfläche des Tunnelbereichs nicht freigelegt wird. Außerdem braucht zum Entfernen der Siliziumoxidschicht des Tunnelteils nicht das fotolithographische Verfahren angewandt zu werden, wenn nach dem Schritt der Ausbildung der ersten Isolierschicht die zweite Isolierschicht ausgebildet wird. Ferner verbessert sich die dielektrische Durchschlagspannung der Tunnelisolierschicht, da das resultierende Bauelement die zweite Isolierschicht aufweist, die verhindert, daß die Störstellen des Polysiliziums in den Teil der Tunnelisolierschicht eindringen.
  • Ein bekanntes Verfahren zur Herstellung eines Speicherelements wird in der JP-A-61147576 offenbart.
  • Diese und weitere Aufgaben der Erfindung werden aus der nachstehenden Beschreibung und den beigefügten Zeichnungen ersichtlich, die nur als Beispiele angegeben werden.
  • Fig. 1 zeigt eine Querschnittsansicht eines Teils eines bekannten Halbleiter-Speicherelements;
  • Fig. 2 zeigt eine vergrößerte Darstellung eines in Fig. 1 gezeigten Teils A;
  • Fig. 3(a) bis (d) zeigen Schnittansichten zu einem Herstellungsverfahren des in Fig. 2 dargestellten Bauelements;
  • Fig. 4(a) bis (d) zeigen Schnittansichten zu einem Herstellungsverfahren eines Halbleiter-Speicherelements mit den aus der JPA-61147576 bekannten Grundschritten;
  • Fig. 5 zeigt ein unter Anwendung des Verfahrens von Fig. 4 hergestelltes Halbleiter-Speicherelement;
  • Fig. 6(a) bis (d) zeigen Schnittansichten zu einem Ausführungsbeispiel eines Verfahrens zur Herstellung eines Halbleiter- Speicherelements nach der vorliegenden Erfindung;
  • Fig. 7 (a) bis (d) zeigen Schnittansichten zu einem weiteren Herstellungsverfahren für ein Halbleiter-Speicherelement, das dem Verfahren von Fig. 4 ähnlich ist; und
  • Fig. 8(a) bis (d) zeigen Schnittansichten zu einem weiteren Herstellungsverfahren für einen Halbleiter, das dem Verfahren von Fig. 4 ähnlich ist.
  • Nachstehend wird anhand der Zeichnungen ein Ausführungsbeispiel der Erfindung beschrieben. Fig. 4 zeigt Schnittansichten zur Erläuterung der Verfahrensschritte bei der Ausführung eines Verfahrens, das im wesentlichen aus der JP-A-61147576 bekannt ist. Bei dem bekannten Verfahren von Fig. 3 ist die Tunnelisolierschicht 8 dünner, als wenn sie nach dem Aufbringen der dicken Siliziumoxidschicht 27 ausgebildet wird. Bei dem Verfahren von Fig. 4 ist jedoch die Reihenfolge der Schritte im Herstellungsverfahren umgekehrt.
  • Wie in Fig. 4(a) gezeigt, wird eine Siliziumoxidschicht 18 der gleichen Dicke (90 Ångström) wie eine Tunnelisolierschicht 8 auf eine Oberfläche aufgebracht, wo durch Einbringen in eine HCl-haltige O&sub2;-Atmosphäre bei etwa 800ºC ein n-leitender Störstellenbereich in einem p-leitenden Siliziumsubstrat 10 ausgebildet wird. Eine zweite, mit der Bezugszahl 19 bezeichnete Isolierschicht aus Si&sub3;N&sub4; wird durch chemisches Aufdampfen (CVD) auf die Siliziumoxidschicht 18 aufgebracht. Die Siliziumoxidschicht 18 und die Si&sub3;N&sub4;-Schicht 19 werden durch ein fotolithographisches Verfahren entfernt, mit Ausnahme eines Tunnelteils 9, 8. Dementsprechend wird eine Oberfläche 29 des Substrats 10 freigelegt, mit Ausnahme eines Tunnelbereichs 8 aus SiO&sub2; (Siliziumdioxid) und eines Tunnelbereichs 9 aus Si&sub3;N&sub4; (Siliziumnitridschicht) (Fig. 4(b)).
  • Der nächste Verfahrensschritt betrifft die Herstellung einer Isolierschicht 7 mit einer Dicke von 430 Ångström auf der Oberfläche 29. Diese Isolierschicht 7 wird (außer auf dem Tunnelbereich 9, 8) durch Einbringen in eine HCl-haltige O&sub2;-Atmosphäre bei etwa 900ºC erzeugt (Fig. 4(c)).
  • Dann wird durch chemisches Aufdampfen (CVD) ein floatendes Gate darübergeschichtet, das aus einer Polysiliziumschicht 3 von 4000 Ångström Dicke besteht. Diese Struktur wird bei 900ºC in eine POCl&sub3;-Atmosphäre gebracht, um Phosphor in die Polysiliziumschicht 3 diffundieren zu lassen (Fig. 4(d)). Die Diffusion des Phosphors verbessert die Leitfähigkeit dieser Schicht.
  • Im Ergebnis weist das nach dem obigen Verfahren hergestellte Halbleiter-Speicherelement (Fig. 5) eine Schicht auf, welche die Si&sub3;N&sub4;- Tunnelschicht 9 darstellt. Diese wird ausgebildet, um zu verhindern, daß der in die Polysiliziumschicht 3 diffundierte Phosphor in die Tunnelisolierschicht 8 diffundiert, was bei dem bekannten, in Fig. 2 dargestellten speziellen Verfahren zur Herstellung von Halbleiter- Speicherelementen nicht verhindert werden kann.
  • Fig. 6 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens. Wie in Fig. 6(a) dargestellt, wird eine Siliziumoxidschicht 18 der gleichen Dicke (90 Ångström) wie die Tunneloxidschicht 8 auf eine Oberfläche aufgebracht, wo ein n-leitender Störstellenbereich in einem p-leitenden Siliziumsubstrat 10 ausgebildet wird. Dies wird durch Einbringen in eine HCl-haltige O&sub2;-Atmosphäre bei etwa 800ºC erreicht, um als zweite Isolierschicht die Siliziumoxidschicht 18 auszubilden. Dann wird eine Si&sub3;N&sub4;-Schicht 19 durch chemisches Aufdampfen (CVD) auf die Siliziumoxidschicht 18 aufgebracht. In Fig. 4(b) werden wie beim vorhergehenden Ausführungsbeispiel sowohl die Siliziumoxidschicht 18 als auch die Si&sub3;N&sub4;- Schicht 19 entfernt, mit Ausnahme der Tunnelbereiche 9, 8. In diesem Ausführungsbeispiel wird jedoch, mit Ausnahme des Tunnelbereichs 9, nur die Si&sub3;N&sub4;-Schicht 19 mittels Fotolithographie entfernt. Mit anderen Worten, die Siliziumoxidschicht 18 wird freigelegt, mit Ausnahme der Si&sub3;N&sub4;- Tunnelbereichsschicht 9.
  • Als nächstes werden die gleichen Verfahrensschritte ausgeführt, wie in Fig. 4(c) und Fig. 4(d) dargestellt. Das heißt, auf der Siliziumoxidschicht 18 wird durch Einbringen in eine HCl-haltige O&sub2;-Atmosphäre bei etwa 900ºC die Isolierschicht 7 mit einer Dicke von 430 Ångström ausgebildet, mit Ausnahme des Teils der Siliziumoxidschicht 8, welcher dem Tunnelbereich entspricht (Fig. 6(c)). Auf die Si&sub3;N&sub4;- Tunnelschicht 9 und die Isolierschicht 7 wird durch chemisches Aufdampfen (CVD) die Polysiliziumschicht 3 mit einer Dicke von 4000 Ångström aufgebracht. Dann läßt man Phosphor in die Polysiliziumschicht 3 diffundieren (Fig. 6(d)).
  • Fig. 7 zeigt ein anderes Verfahren, das dem Verfahren von Fig. 4 ähnlich ist. Wie in Fig. 7(a) dargestellt, wird eine Si&sub3;N&sub4;-Schicht 19 mit einer Dicke von 70 Ångström durch Einbringen in eine NH&sub4;-Atmosphäre bei etwa 1000ºC, d. h. durch chemisches Aufdampfen (CVD), auf das Halbleitersubstrat 10 aufgebracht.
  • Zweitens wird, wie in Fig. 7(b) gezeigt, auf die Si&sub3;N&sub4;- Schicht 19 durch Einbringen in die HCl-haltige O&sub2;-Atmosphäre bei etwa 900ºC die Siliziumoxidschicht 18 mit einer Dicke von 20 Ångström aufgebracht.
  • Drittens werden, wie in Fig. 7(c) gezeigt, unter Anwendung des fotolithographischen Verfahrens die Si&sub3;N&sub4;-Schicht 19 und die Siliziumoxidschicht 18 entfernt, außer im Tunnelisolierbereich 8, 9. Schließlich wird, wie in Fig. 7(d) gezeigt, auf dem freigelegten Halbleitersubstrat 29 durch Einbringen in eine HCl-haltige O&sub2;-Atmosphäre bei etwa 900ºC die Isolierschicht 7 mit einer Dicke von 430 Ångström ausgebildet. Die Siliziumoxidschicht 8 wird jetzt nicht oxidiert, weil sie bereits oxidiert ist. Die Polysiliziumschicht 3, die ein floatendes Gate bildet und eine Dicke von 4000 Ångström aufweist, wird durch herkömmliches chemisches Aufdampfen (CVD) auf die Isolierschicht 7 und die Siliziumoxidschicht 8 aufgebracht.
  • Fig. 8 zeigt ein weiteres Verfahren, das demjenigen von Fig. 4 ähnlich ist. Wie in Fig. 8(a) dargestellt, wird auf das Halbleitersubstrat 10 durch Einbringen in eine NH&sub4;-Atmosphäre bei etwa 1000ºC, d. h. durch chemisches Aufdampfen (CVD), eine Si&sub3;N&sub4;-Schicht 19 von 70 Ångström aufgebracht.
  • Zweitens wird, wie in Fig. 8(b) gezeigt, die Si&sub3;N&sub4;-Schicht 19 mittels Fotolithographie entfernt, mit Ausnahme des Tunnelisolierbereichs 9. Drittens wird, wie in Fig. 8(c) dargestellt, durch Einbringen in eine HCl-haltige O&sub2;-Atmosphäre bei etwa 900ºC auf dem freigelegten Halbleitersubstrat 29 und dem Rest der Si&sub3;N&sub4;-Schicht 9 die Isolierschicht 7 mit einer Dicke von 430 Ångström aufgebracht. Dann wird der Rest der Si&sub3;N&sub4;-Schicht 9 schwach oxidiert (diese SiO&sub2;-Schicht wird durch die Bezugszahl 8 bezeichnet). Auf die Isolierschicht 7 und die dünne SiO&sub2;- Schicht 8 wird durch herkömmliches chemisches Aufdampfen (CVD) eine Polysiliziumschicht 3 als floatendes Gate mit einer Dicke von 4000 Ångström aufgebracht. Schließlich läßt man Phosphor in die Polysiliziumschicht 3 diffundieren.
  • Die obigen Verfahren einschließlich des erfindungsgemäßen Verfahrens haben die folgenden Wirkungen. Bei dem speziellen bekannten Verfahrensschritt gemäß Fig. 3(b) wird das Verfahren mit verdünnter HF (Fluorwasserstoffsäure) ausgeführt, um zu verhindern, daß die Oberfläche 28 des Substrats 10 verunreinigt wird. Im Ergebnis wird die Isolierschicht 7 verunreinigt, und die dielektrische Durchschlagspannung der Isolierschicht 7 zwischen dem Selektionsgate 5 und dem Siliziumsubstrat 10 verringert sich. Das obige Problem wird durch das weiter oben beschriebenen Verfahren gelöst, weil die Oberfläche nicht freigelegt wird, da zuvor die Tunneloxidschicht 8 oder die Si&sub3;N&sub4;-Tunnelschicht gebildet wird. Daher wird die dielektrische Durchschlagspannung der Isolierschicht 7 verbessert, da die Oberfläche 28 nicht verunreinigt und natürlich die Anwendung verdünnter HF überflüssig wird. Ferner verhindert die auf der Tunneloxidschicht 8 ausgebildete Si&sub3;N&sub4;-Schicht 9 (in Fig. 5 dargestellt) eine Diffusion von Phosphor aus der Polysiliziumschicht 3. Daher wird die dielektrische Durchschlagspannung der Isolierschicht 7 erhöht.
  • Dementsprechend sind bei einem nach den obigen Verfahren einschließlich des erfindungsgemäßen Verfahrens hergestellten EEPROM sowohl die Tunneloxidschicht 8 als auch die Siliziumoxidschicht 7 erheblich verbessert.
  • Wie oben beschrieben, wird die Oberfläche des Halbleiters, wo der Tunnelbereichsteil ausgebildet ist, nicht freigelegt und nicht verunreinigt, da nach der Bildung der Siliziumoxidschicht oder der Si&sub3;N&sub4;- Tunnelschicht (auf der Oberfläche, wo der Tunnelbereich ausgebildet wird) die Siliziumoxidschicht ausgebildet wird. Im Ergebnis verbessert sich die dielektrische Durchschlagspannung der Tunneloxidschicht. Die Verunreinigung der Siliziumoxidschicht, mit Ausnahme der Tunneloxidschicht, durch Einbringen in eine Atmosphäre mit verdünnter HF-Lösung während der HF- Behandlung wird verhindert. Außerdem kann der in die Isolierschicht 7 diffundierte Phosphor nicht in die Tunnelisolierschicht eindringen, da die Si&sub3;N&sub4;-Tunnelschicht ausgebildet wird. Daher erhöht sich die dielektrische Durchschl agspannung der Tunneloxidschicht.
  • Um zu verhindern, daß in die Polysiliziumschicht 3 diffundierte Störstellen die Tunnelisolierschicht oder die Substratoberfläche dort erreichen, wo der Tunnelisolierteil ausgebildet ist, wird die Isolierschicht 9 aus einem schwer oxidierbaren Material mit höherer Dielektrizitätskonstante gebildet, z. B. aus Al&sub2;O&sub3; (Aluminiumoxid) oder TiO&sub2; (Titanoxid).
  • Die Erfindung ist nicht auf die speziellen Details und die abgebildeten Beispiele beschränkt, die hier dargestellt und beschrieben wurden. Dem Fachmann werden mühelos weitere Modifikationen einfallen, ohne vom Schutzumfang der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen definiert wird.

Claims (2)

1. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicheranordnung mit einem auf einer Isolierschicht ausgebildeten floatenden Gate, wobei das Verfahren die folgenden Schritte aufweist:
Ausbilden einer ersten Isolierschicht (18) auf einem Halbleitersubstrat (10);
Ausbilden einer zweiten Isolierschicht (19) auf der ersten Isolierschicht;
Entfernen nur der zweiten Isolierschicht bis auf einen Tunnelisolierteil (9) wo im Substrat gebildete Elektronen durchgelassen werden;
Ausbilden einer dritten Isolierschicht (7) durch Oxidieren der frei liegenden ersten Isolierschicht;
Ausbilden einer Polysiliziumschicht (3) auf der dritten und der zweiten Isolierschicht (7, 19),
wobei die Polysiliziumschicht das floatende Gate bildet und die erste, zweite und dritte Isolierschicht die genannte Isolierschicht bilden.
2. Verfahren zur Herstellung einer Halbleiterspeicheranordnung nach Anspruch 1, das ferner den folgenden Schritt aufweist:
Diffusion von Störatomen in die Polysiliziumschicht (3) zur Verbesserung ihrer Leitfähigkeit.
DE69017803T 1989-08-31 1990-08-30 Verfahren zur Herstellung einer Halbleiterspeicheranordnung. Expired - Fee Related DE69017803T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1225303A JPH0388370A (ja) 1989-08-31 1989-08-31 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
DE69017803D1 DE69017803D1 (de) 1995-04-20
DE69017803T2 true DE69017803T2 (de) 1995-09-28

Family

ID=16827230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69017803T Expired - Fee Related DE69017803T2 (de) 1989-08-31 1990-08-30 Verfahren zur Herstellung einer Halbleiterspeicheranordnung.

Country Status (6)

Country Link
US (1) US5541129A (de)
EP (1) EP0415775B1 (de)
JP (1) JPH0388370A (de)
KR (1) KR930010015B1 (de)
AU (1) AU6630890A (de)
DE (1) DE69017803T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904341B2 (ja) * 1996-03-06 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
JPH09260613A (ja) * 1996-03-19 1997-10-03 Oki Electric Ind Co Ltd トンネル絶縁膜の膜質評価方法
US5960302A (en) * 1996-12-31 1999-09-28 Lucent Technologies, Inc. Method of making a dielectric for an integrated circuit
US6143608A (en) * 1999-03-31 2000-11-07 Advanced Micro Devices, Inc. Barrier layer decreases nitrogen contamination of peripheral gate regions during tunnel oxide nitridation
JP3613072B2 (ja) * 1999-06-02 2005-01-26 株式会社デンソー 不揮発性半導体メモリの電荷保持寿命評価方法
KR100546407B1 (ko) * 2004-04-30 2006-01-26 삼성전자주식회사 Eeprom 셀 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115914A (en) * 1976-03-26 1978-09-26 Hughes Aircraft Company Electrically erasable non-volatile semiconductor memory
JPS55156371A (en) * 1979-05-24 1980-12-05 Toshiba Corp Non-volatile semiconductor memory device
JPS5955071A (ja) * 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
JPS5966171A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 半導体装置
JPS6184868A (ja) * 1984-10-02 1986-04-30 Nec Corp 不揮発性半導体記憶装置
JPH0669099B2 (ja) * 1984-12-21 1994-08-31 株式会社東芝 Mis型半導体装置
US4789883A (en) * 1985-12-17 1988-12-06 Advanced Micro Devices, Inc. Integrated circuit structure having gate electrode and underlying oxide and method of making same
JPS6325955A (ja) * 1986-07-18 1988-02-03 Toshiba Corp 半導体装置の製造方法
US5008721A (en) * 1988-07-15 1991-04-16 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell with self-aligned tunnel
US5063423A (en) * 1989-04-28 1991-11-05 Nippondenso Co., Ltd. Semiconductor memory device of a floating gate tunnel oxide type
US5017979A (en) * 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
JPH081933B2 (ja) * 1989-12-11 1996-01-10 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
EP0415775A3 (en) 1991-04-03
KR930010015B1 (ko) 1993-10-14
KR910005465A (ko) 1991-03-30
AU6630890A (en) 1992-03-30
EP0415775A2 (de) 1991-03-06
EP0415775B1 (de) 1995-03-15
JPH0388370A (ja) 1991-04-12
US5541129A (en) 1996-07-30
DE69017803D1 (de) 1995-04-20

Similar Documents

Publication Publication Date Title
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE69226358T2 (de) EPROM-Zelle mit Dielektricum zwischen Polysiliziumschichten, das leicht in kleinen Dimensionen herstellbar ist
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE3888937T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit FET.
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE69015868T2 (de) Herstellungsverfahren einer logischen Halbleiterschaltung mit nichtflüchtigem Speicher.
DE1967363C2 (de)
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2922016A1 (de) Vlsi-schaltungen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2453279C3 (de) Halbleiteranordnung
DE3543937C2 (de)
DE69630556T2 (de) Halbleiteranordnung und Verdrahtungsverfahren
DE69017803T2 (de) Verfahren zur Herstellung einer Halbleiterspeicheranordnung.
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE69023469T2 (de) Integrierte Schaltung und Herstellungsverfahren dafür.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee