JPH10242078A - 酸化物導電体を用いた多層構造電極 - Google Patents
酸化物導電体を用いた多層構造電極Info
- Publication number
- JPH10242078A JPH10242078A JP9058480A JP5848097A JPH10242078A JP H10242078 A JPH10242078 A JP H10242078A JP 9058480 A JP9058480 A JP 9058480A JP 5848097 A JP5848097 A JP 5848097A JP H10242078 A JPH10242078 A JP H10242078A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- iro
- layer
- thickness
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 電極自体にヒロックや剥離が発生せず、
下部ポリシリコンプラグへの酸素拡散がなく、電極の
表面平坦性、緻密性が確保され、電極としてシート抵
抗等の電気特性が確保される、６００℃以上の酸素雰囲
気中での熱処理工程に対するプロセス耐性を有する電極
を実現できる多層構造電極を提供することを目的とす
る。 【解決手段】 半導体基板上に形成される多層構造電極
において、下部にＴａＳｉＮ、ＨｆＳｉＮのいずれか一
つから選択されたバリアメタルを有し、該バリアメタル
の上部にＩｒＯ2／Ｉｒ積層構造電極が形成されてなる
酸化物導電体を用いた多層構造電極。
下部ポリシリコンプラグへの酸素拡散がなく、電極の
表面平坦性、緻密性が確保され、電極としてシート抵
抗等の電気特性が確保される、６００℃以上の酸素雰囲
気中での熱処理工程に対するプロセス耐性を有する電極
を実現できる多層構造電極を提供することを目的とす
る。 【解決手段】 半導体基板上に形成される多層構造電極
において、下部にＴａＳｉＮ、ＨｆＳｉＮのいずれか一
つから選択されたバリアメタルを有し、該バリアメタル
の上部にＩｒＯ2／Ｉｒ積層構造電極が形成されてなる
酸化物導電体を用いた多層構造電極。
Description
【０００１】
【発明の属する技術分野】本発明は酸化物導電体を用い
た多層構造電極に関し、より詳細には、酸化物強誘電体
を応用した各種デバイス、例えば強誘電体不揮発性メモ
リ、ＤＲＡＭ、赤外線センサアレイ等における強誘電体
薄膜の下部電極として用いられる多層構造電極に関す
る。
た多層構造電極に関し、より詳細には、酸化物強誘電体
を応用した各種デバイス、例えば強誘電体不揮発性メモ
リ、ＤＲＡＭ、赤外線センサアレイ等における強誘電体
薄膜の下部電極として用いられる多層構造電極に関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
ＤＲＡＭ並の高集積化、高速動作、低消費電力、高信頼
性を兼ね備える不揮発性メモリとして強誘電体メモリの
開発が行われている。強誘電体メモリ用のメモリキャパ
シタ材料としてはＰＺＴ（チタン酸ジルコン酸鉛）、Ｓ
ｒＢｉ2Ｔａ2Ｏ9、Ｂｉ4Ｔｉ3Ｏ12を始めとした酸化物
強誘電体の結晶薄膜が用いられている。
ＤＲＡＭ並の高集積化、高速動作、低消費電力、高信頼
性を兼ね備える不揮発性メモリとして強誘電体メモリの
開発が行われている。強誘電体メモリ用のメモリキャパ
シタ材料としてはＰＺＴ（チタン酸ジルコン酸鉛）、Ｓ
ｒＢｉ2Ｔａ2Ｏ9、Ｂｉ4Ｔｉ3Ｏ12を始めとした酸化物
強誘電体の結晶薄膜が用いられている。
【０００３】酸化物強誘電体の結晶薄膜を形成する場
合、通常、酸素を含む雰囲気中で６００〜８００℃の高
温熱処理を必要とする。そのため、その下方に形成され
る下部電極は、高融点で耐酸化性に優れたＰｔが多く用
いられてきた。一方、メモリ素子の高集積化のためには
スタックセル（ＳＴＣ）構造の実現が望まれている。Ｓ
ＴＣ構造では、半導体トランジスタと強誘電体メモリキ
ャパシタとをポリシリコン等のプラグで接続する必要が
ある。しかし、従来のＰｔ電極は耐酸化性には優れる
が、酸素を透過しやすいという問題点がある。このた
め、ポリシリコン上にＰｔ電極を形成した場合には、強
誘電体薄膜を形成する際にプラグに用いられているポリ
シリコンが酸化されてしまい、電気的な接続が得られな
いという問題が起こる。
合、通常、酸素を含む雰囲気中で６００〜８００℃の高
温熱処理を必要とする。そのため、その下方に形成され
る下部電極は、高融点で耐酸化性に優れたＰｔが多く用
いられてきた。一方、メモリ素子の高集積化のためには
スタックセル（ＳＴＣ）構造の実現が望まれている。Ｓ
ＴＣ構造では、半導体トランジスタと強誘電体メモリキ
ャパシタとをポリシリコン等のプラグで接続する必要が
ある。しかし、従来のＰｔ電極は耐酸化性には優れる
が、酸素を透過しやすいという問題点がある。このた
め、ポリシリコン上にＰｔ電極を形成した場合には、強
誘電体薄膜を形成する際にプラグに用いられているポリ
シリコンが酸化されてしまい、電気的な接続が得られな
いという問題が起こる。
【０００４】これに対して、酸素透過を防止するための
バリア層としてＴｉＮ、プラグと下部電極との間の接着
層としてＴｉを用いたＰｔ／ＴｉＮ／Ｔｉ等の多層構造
電極が検討されている。しかし、この場合もＰｔを透過
した酸素によってＴｉＮ層が酸化し、その体積膨張のた
めにＰｔ／ＴｉＮ界面での剥離やヒロック発生という新
たな問題が生じている（１９９６年春季第４３回応用物
理学関係連合講演会講演予稿集２８ｐ−Ｖ−６、７）。
バリア層としてＴｉＮ、プラグと下部電極との間の接着
層としてＴｉを用いたＰｔ／ＴｉＮ／Ｔｉ等の多層構造
電極が検討されている。しかし、この場合もＰｔを透過
した酸素によってＴｉＮ層が酸化し、その体積膨張のた
めにＰｔ／ＴｉＮ界面での剥離やヒロック発生という新
たな問題が生じている（１９９６年春季第４３回応用物
理学関係連合講演会講演予稿集２８ｐ−Ｖ−６、７）。
【０００５】また、下部電極として、酸化物導電体材料
を用いることも検討されており、このうち、ＩｒＯ2、
ＲｕＯ2、ＹＢａ2Ｃｕ3Ｏ7-X、ＬａＳｒＣｏＯ3等は優
れたバリヤ性や酸化物強誘電体との整合性等の点から有
望視されている。特に、ＩｒＯ2は、ポリシリコン上に
直接形成された例が報告されている。例えば、特公平６
−８７４９３号公報には、ＩｒＯ2／ポリシリコン上に
ＢａＴｉＯ3を作製し良好な誘電特性が得られることが
記載されている。また、Appl.Phys.Lett.vol.65(1994)p
p.1522-1524、Jpn.J.Appl.Phys.vol.33(1994)pp.5207-5
210及び特開平８−５１１６５号公報には、Ｉｒ／Ｉｒ
Ｏ2／ポリシリコン又はＰｔ／ＩｒＯ2／ポリシリコン上
にＰＺＴを形成した場合、その疲労特性が大幅に改善さ
れていることを記載されており、この理由としてＩｒＯ
2膜が、Ｐｂ等の強誘電体構成元素に対して良好なバリ
ア性を有していることが挙げられている。
を用いることも検討されており、このうち、ＩｒＯ2、
ＲｕＯ2、ＹＢａ2Ｃｕ3Ｏ7-X、ＬａＳｒＣｏＯ3等は優
れたバリヤ性や酸化物強誘電体との整合性等の点から有
望視されている。特に、ＩｒＯ2は、ポリシリコン上に
直接形成された例が報告されている。例えば、特公平６
−８７４９３号公報には、ＩｒＯ2／ポリシリコン上に
ＢａＴｉＯ3を作製し良好な誘電特性が得られることが
記載されている。また、Appl.Phys.Lett.vol.65(1994)p
p.1522-1524、Jpn.J.Appl.Phys.vol.33(1994)pp.5207-5
210及び特開平８−５１１６５号公報には、Ｉｒ／Ｉｒ
Ｏ2／ポリシリコン又はＰｔ／ＩｒＯ2／ポリシリコン上
にＰＺＴを形成した場合、その疲労特性が大幅に改善さ
れていることを記載されており、この理由としてＩｒＯ
2膜が、Ｐｂ等の強誘電体構成元素に対して良好なバリ
ア性を有していることが挙げられている。
【０００６】しかし、これらの構造の様にポリシリコン
上に直接酸化物のＩｒＯ2を形成する場合には、ポリシ
リコン表面の酸化によるコンタクト不良の発生が懸念さ
れる。そこで、ポリシリコンとＩｒＯ2の間にバリアメ
タルを挿入したＩｒＯ2／Ｉｒ／ＴｉＮ／Ｔｉ構造の多
層電極の検討が報告されている（１９９６年春季第４３
回応用物理学関係連合講演会講演予稿集２８ｐ−Ｖ−
４）。この報告によれば、スパッタ法により形成したＩ
ｒＯ2（１００ｎｍ）／Ｉｒ（５０ｎｍ）／ＴｉＮ（３
０ｎｍ）／Ｔｉ（２０ｎｍ）／Ｓｉ基板の構造をした電
極上に高誘電体ＳｒＴｉＯ3（２００ｎｍ）を形成し、
Ｐｔ（５０ｎｍ）を上部電極としたキャパシタにおいて
は、比誘電率２１６以下、リーク電流密度１０-7Ａ／ｃ
ｍ2以下の比較的良好な電気特性を得ており、この多層
構造電極がＳＴＣ構造の適用に有望であることが示され
いる。
上に直接酸化物のＩｒＯ2を形成する場合には、ポリシ
リコン表面の酸化によるコンタクト不良の発生が懸念さ
れる。そこで、ポリシリコンとＩｒＯ2の間にバリアメ
タルを挿入したＩｒＯ2／Ｉｒ／ＴｉＮ／Ｔｉ構造の多
層電極の検討が報告されている（１９９６年春季第４３
回応用物理学関係連合講演会講演予稿集２８ｐ−Ｖ−
４）。この報告によれば、スパッタ法により形成したＩ
ｒＯ2（１００ｎｍ）／Ｉｒ（５０ｎｍ）／ＴｉＮ（３
０ｎｍ）／Ｔｉ（２０ｎｍ）／Ｓｉ基板の構造をした電
極上に高誘電体ＳｒＴｉＯ3（２００ｎｍ）を形成し、
Ｐｔ（５０ｎｍ）を上部電極としたキャパシタにおいて
は、比誘電率２１６以下、リーク電流密度１０-7Ａ／ｃ
ｍ2以下の比較的良好な電気特性を得ており、この多層
構造電極がＳＴＣ構造の適用に有望であることが示され
いる。
【０００７】しかし、この多層構造電極の酸素バリア
性、反応防止性等については不明である。すなわち、Ｓ
ｒＴｉＯ3は、通常５００℃以下の比較的低い温度で形
成されるが、この多層構造電極を６００℃以上の成膜温
度を必要とする強誘電体薄膜の成膜プロセスに適用した
場合には、そのプロセス耐性が十分にあるか否かは自明
とは言えない。例えば、ゾルーゲル法によりＰＺＴ膜を
上記のＰｔ／ＴｉＮ／Ｔｉ電極上に形成する際、４００
〜４５０℃の仮焼成段階ではヒロック発生や剥離は発生
しないが、６００℃以上の本焼成でこれらの問題が発生
することが知られているからである。
性、反応防止性等については不明である。すなわち、Ｓ
ｒＴｉＯ3は、通常５００℃以下の比較的低い温度で形
成されるが、この多層構造電極を６００℃以上の成膜温
度を必要とする強誘電体薄膜の成膜プロセスに適用した
場合には、そのプロセス耐性が十分にあるか否かは自明
とは言えない。例えば、ゾルーゲル法によりＰＺＴ膜を
上記のＰｔ／ＴｉＮ／Ｔｉ電極上に形成する際、４００
〜４５０℃の仮焼成段階ではヒロック発生や剥離は発生
しないが、６００℃以上の本焼成でこれらの問題が発生
することが知られているからである。
【０００８】本発明は上記課題に鑑みなされたものであ
り、ＳＴＣ構造に適用可能なプロセス耐性に優れた電極
の開発の必要から、電極自体にヒロックや剥離が発生
せず、下部ポリシリコンプラグへの酸素拡散がなく、
電極の表面平坦性、緻密性が確保され、電極として
シート抵抗等の電気特性が確保される、６００℃以上の
酸素雰囲気中での熱処理工程に対するプロセス耐性を有
する電極を実現できる多層構造電極を提供することを目
的とする。
り、ＳＴＣ構造に適用可能なプロセス耐性に優れた電極
の開発の必要から、電極自体にヒロックや剥離が発生
せず、下部ポリシリコンプラグへの酸素拡散がなく、
電極の表面平坦性、緻密性が確保され、電極として
シート抵抗等の電気特性が確保される、６００℃以上の
酸素雰囲気中での熱処理工程に対するプロセス耐性を有
する電極を実現できる多層構造電極を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明によれば、半導体
基板上に形成される多層構造電極において、下部にＴａ
又はＨｆ、およびＳｉ、Ｎを構成元素とするバリアメタ
ル（以下、「ＴａＳｉＮ又はＨｆＳｉＮ」と記す）を有
し、該バリアメタルの上部にＩｒＯ2／Ｉｒ積層構造電
極が形成されてなる酸化物導電体を用いた多層構造電極
が提供される。
基板上に形成される多層構造電極において、下部にＴａ
又はＨｆ、およびＳｉ、Ｎを構成元素とするバリアメタ
ル（以下、「ＴａＳｉＮ又はＨｆＳｉＮ」と記す）を有
し、該バリアメタルの上部にＩｒＯ2／Ｉｒ積層構造電
極が形成されてなる酸化物導電体を用いた多層構造電極
が提供される。
【００１０】
【発明の実施の形態】本発明における多層構造電極は、
強誘電体不揮発性メモリ、ＤＲＡＭ、赤外線センサアレ
イ等における強誘電体薄膜の下部電極として用いること
ができるものであり、半導体基板上に形成される。半導
体基板としては、通常上記素子の基板として用いること
ができるものであれば、特に限定されるものではなく、
例えばシリコン基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合
物半導体基板等を使用することができる。本発明の多層
構造電極は、半導体基板上に直接形成してもよいし、Ｓ
ｉＮ、ＳｉＯ2 等の絶縁膜を介して形成してもよいし、
キャパシタ、トランジスタ又は金属配線等の所望の素子
を形成した上に層間絶縁膜を介して形成してもよい。例
えば、絶縁膜を介して形成する場合には、絶縁膜の膜厚
は５００〜２０００ｎｍ程度が好ましく、所望の素子及
び層間絶縁膜を介して形成する場合には、層間絶縁膜
は、素子と電極との絶縁性を確保することができる十分
な膜厚であることが好ましい。これら絶縁膜等は、公知
の方法、例えばＣＶＤ法、スピンコート法等により形成
することができる。この際の成膜温度は、６００℃程度
以下であることが好ましい。
強誘電体不揮発性メモリ、ＤＲＡＭ、赤外線センサアレ
イ等における強誘電体薄膜の下部電極として用いること
ができるものであり、半導体基板上に形成される。半導
体基板としては、通常上記素子の基板として用いること
ができるものであれば、特に限定されるものではなく、
例えばシリコン基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合
物半導体基板等を使用することができる。本発明の多層
構造電極は、半導体基板上に直接形成してもよいし、Ｓ
ｉＮ、ＳｉＯ2 等の絶縁膜を介して形成してもよいし、
キャパシタ、トランジスタ又は金属配線等の所望の素子
を形成した上に層間絶縁膜を介して形成してもよい。例
えば、絶縁膜を介して形成する場合には、絶縁膜の膜厚
は５００〜２０００ｎｍ程度が好ましく、所望の素子及
び層間絶縁膜を介して形成する場合には、層間絶縁膜
は、素子と電極との絶縁性を確保することができる十分
な膜厚であることが好ましい。これら絶縁膜等は、公知
の方法、例えばＣＶＤ法、スピンコート法等により形成
することができる。この際の成膜温度は、６００℃程度
以下であることが好ましい。
【００１１】本発明の多層構造電極は、バリアメタルと
してＴａＳｉＮ又はＨｆＳｉＮのいずれかを用いた電極
であり、具体的には、ＩｒＯ2／Ｉｒ／ＴａＳｉＮ又は
ＩｒＯ2／Ｉｒ／ＨｆＳｉＮの多層構造電極である。バ
リアメタルであるＴａＳｉＮ又はＨｆＳｉＮ膜は、例え
ば１００〜５００ｎｍ程度の膜厚で、公知の方法、例え
ばＲＦマグネトロンスパッタ法、ＤＣマグネトロンスパ
ッタ法、真空蒸着法、電子ビーム蒸着法等種々の方法で
形成することができる。ここで、ＴａＳｉＮ又はＨｆＳ
ｉＮ膜をバリアメタルとして用いるには、一般にアモル
ファス構造が望ましいため、その組成比は自由に変更す
ることができる。
してＴａＳｉＮ又はＨｆＳｉＮのいずれかを用いた電極
であり、具体的には、ＩｒＯ2／Ｉｒ／ＴａＳｉＮ又は
ＩｒＯ2／Ｉｒ／ＨｆＳｉＮの多層構造電極である。バ
リアメタルであるＴａＳｉＮ又はＨｆＳｉＮ膜は、例え
ば１００〜５００ｎｍ程度の膜厚で、公知の方法、例え
ばＲＦマグネトロンスパッタ法、ＤＣマグネトロンスパ
ッタ法、真空蒸着法、電子ビーム蒸着法等種々の方法で
形成することができる。ここで、ＴａＳｉＮ又はＨｆＳ
ｉＮ膜をバリアメタルとして用いるには、一般にアモル
ファス構造が望ましいため、その組成比は自由に変更す
ることができる。
【００１２】また、バリアメタル直上に形成される積層
構造電極を構成するＩｒ膜は、公知の方法、例えば、Ｒ
Ｆマグネトロンスパッタ法、ＤＣマグネトロンスパッタ
法、真空蒸着法、電子ビーム蒸着法等種々の方法で、後
の工程におけるＩｒＯ2 層の形成に際して、下部のバリ
アメタルの酸化を抑止するのに十分な膜厚で形成するこ
とが好ましい。この膜厚は、例えば、２２ｎｍ以上があ
げられる。また、Ｉｒ層は（１１１）面に配向して形成
されることが好ましい。具体的には、ＲＦマグネトロン
スパッタ法の場合は、ＲＦパワー８０〜２００Ｗ程度、
基板温度を２００〜２７０℃程度に保持しながら、スパ
ッタガスとしてＡｒ、Ｎ等の不活性ガスを用いて成膜す
る方法があげられる。
構造電極を構成するＩｒ膜は、公知の方法、例えば、Ｒ
Ｆマグネトロンスパッタ法、ＤＣマグネトロンスパッタ
法、真空蒸着法、電子ビーム蒸着法等種々の方法で、後
の工程におけるＩｒＯ2 層の形成に際して、下部のバリ
アメタルの酸化を抑止するのに十分な膜厚で形成するこ
とが好ましい。この膜厚は、例えば、２２ｎｍ以上があ
げられる。また、Ｉｒ層は（１１１）面に配向して形成
されることが好ましい。具体的には、ＲＦマグネトロン
スパッタ法の場合は、ＲＦパワー８０〜２００Ｗ程度、
基板温度を２００〜２７０℃程度に保持しながら、スパ
ッタガスとしてＡｒ、Ｎ等の不活性ガスを用いて成膜す
る方法があげられる。
【００１３】また、Ｉｒ膜上に形成されるＩｒＯ2 膜
は、公知の方法、例えば、上述と同様の方法で、後述す
る積層構造電極の高温アニールに際して下部のバリアメ
タルの酸化を抑止するに十分な膜厚で形成することが好
ましい。この膜厚は、例えば、３６ｎｍ以上があげられ
る。但し、ＩｒＯ2 ／Ｉｒ膜の総膜厚が１５０ｎｍ以
下、さらに６０ｎｍ以上で形成されることが好ましい。
また、ＩｒＯ2 層は（１００）面に配向して形成される
ことが好ましい。具体的には、ＲＦマグネトロンスパッ
タ法の場合は、ＲＦパワー８０〜２００Ｗ程度、基板温
度を２００〜２７０℃程度に保持しながら、スパッタガ
スとしてＡｒ、Ｎ等の不活性ガスに酸素ガスを１：１０
〜１０：１程度の割合で混合したガスを用いて成膜する
方法があげられる。
は、公知の方法、例えば、上述と同様の方法で、後述す
る積層構造電極の高温アニールに際して下部のバリアメ
タルの酸化を抑止するに十分な膜厚で形成することが好
ましい。この膜厚は、例えば、３６ｎｍ以上があげられ
る。但し、ＩｒＯ2 ／Ｉｒ膜の総膜厚が１５０ｎｍ以
下、さらに６０ｎｍ以上で形成されることが好ましい。
また、ＩｒＯ2 層は（１００）面に配向して形成される
ことが好ましい。具体的には、ＲＦマグネトロンスパッ
タ法の場合は、ＲＦパワー８０〜２００Ｗ程度、基板温
度を２００〜２７０℃程度に保持しながら、スパッタガ
スとしてＡｒ、Ｎ等の不活性ガスに酸素ガスを１：１０
〜１０：１程度の割合で混合したガスを用いて成膜する
方法があげられる。
【００１４】このような多層積層電極により、６００℃
以上の酸素雰囲気中での熱処理プロセスに十分な耐性を
有する電極構造を実現できる。また、ＩｒＯ2では（１
００）面、Ｉｒでは（１１１）面に配向した結晶薄膜を
用いることにより、微結晶粒からなる緻密な表面平坦性
に優れた積層電極構造を実現することができる。このよ
うな表面平坦性、緻密性を備えた配向性の多層積層電極
は、強誘電体薄膜の下地電極として適するだけでなく、
電極自体のシート抵抗までも制御できることとなり、種
々の素子の電極として使用することができる。以下に、
本発明の酸化物導電体を用いた多層構造電極について説
明する。
以上の酸素雰囲気中での熱処理プロセスに十分な耐性を
有する電極構造を実現できる。また、ＩｒＯ2では（１
００）面、Ｉｒでは（１１１）面に配向した結晶薄膜を
用いることにより、微結晶粒からなる緻密な表面平坦性
に優れた積層電極構造を実現することができる。このよ
うな表面平坦性、緻密性を備えた配向性の多層積層電極
は、強誘電体薄膜の下地電極として適するだけでなく、
電極自体のシート抵抗までも制御できることとなり、種
々の素子の電極として使用することができる。以下に、
本発明の酸化物導電体を用いた多層構造電極について説
明する。
【００１５】実施例１ 本発明の多層構造電極は、図１に示したように、単結晶
Ｓｉ（１００）ウエハ１の表面に６００ｎｍの厚さのＳ
ｉＯ2膜２、その上にバリアメタル３としてＴａＳｉＮ
（１００ｎｍ）、さらにその上に電極層４としてＩｒＯ
2（２３０ｎｍ）、Ｉｒ（１３０ｎｍ）、ＩｒＯ2（８２
ｎｍ）／Ｉｒ（６６ｎｍ）のいずれかが形成されて構成
されている。なお、本実施例のＴａＳｉＮの組成はＴａ
5 ＳｉＮ4 であった。
Ｓｉ（１００）ウエハ１の表面に６００ｎｍの厚さのＳ
ｉＯ2膜２、その上にバリアメタル３としてＴａＳｉＮ
（１００ｎｍ）、さらにその上に電極層４としてＩｒＯ
2（２３０ｎｍ）、Ｉｒ（１３０ｎｍ）、ＩｒＯ2（８２
ｎｍ）／Ｉｒ（６６ｎｍ）のいずれかが形成されて構成
されている。なお、本実施例のＴａＳｉＮの組成はＴａ
5 ＳｉＮ4 であった。
【００１６】上記多層構造電極は、以下のように形成す
る。まず、Ｓｉウェハ１表面に、熱酸化法によりＳｉＯ
2 膜２を形成した。次いでこのＳｉＯ2 膜２上にＴａＳ
ｉＮ膜をスパッタ法により形成した。さらに、このＴａ
ＳｉＮ膜上に、３種類の内のいずれかの電極層４をＲＦ
マグネトロンスパッタ法により形成した。成膜条件とし
ては、ＲＦパワー１００Ｗ、基板温度２５０℃、ガス圧
１Ｐａとして、Ｉｒ成膜はＡｒガス、ＩｒＯ2はＡｒ／
Ｏ2＝１／１混合ガスをスパッタガスとした。また、Ｉ
ｒＯ2／Ｉｒ積層構造は、上記の条件でＩｒを成膜した
後に引き続きＩｒＯ2を成膜して形成した。各電極表面
のモフォロジーはＳＥＭ観察の結果、緻密で平滑な表面
性を有していた。これは成膜温度が２５０℃と比較的低
温であるため、成膜中の粒成長が抑制されたからである
と考えられる。
る。まず、Ｓｉウェハ１表面に、熱酸化法によりＳｉＯ
2 膜２を形成した。次いでこのＳｉＯ2 膜２上にＴａＳ
ｉＮ膜をスパッタ法により形成した。さらに、このＴａ
ＳｉＮ膜上に、３種類の内のいずれかの電極層４をＲＦ
マグネトロンスパッタ法により形成した。成膜条件とし
ては、ＲＦパワー１００Ｗ、基板温度２５０℃、ガス圧
１Ｐａとして、Ｉｒ成膜はＡｒガス、ＩｒＯ2はＡｒ／
Ｏ2＝１／１混合ガスをスパッタガスとした。また、Ｉ
ｒＯ2／Ｉｒ積層構造は、上記の条件でＩｒを成膜した
後に引き続きＩｒＯ2を成膜して形成した。各電極表面
のモフォロジーはＳＥＭ観察の結果、緻密で平滑な表面
性を有していた。これは成膜温度が２５０℃と比較的低
温であるため、成膜中の粒成長が抑制されたからである
と考えられる。
【００１７】続いて、酸素中での高温熱処理耐性を調べ
るために、上記の３種類の電極を１気圧の酸素中で６２
５℃、１０分間のアニールを施した。その結果、ＩｒＯ
2／ＴａＳｉＮ構造ではＩｒＯ2の剥離が認められた。こ
れはＩｒＯ2成膜時のＯ2プラズマ及びその後に酸素中で
の高温アニールによりＴａＳｉＮ表面が酸化された結
果、その界面でのストレスを解放するために剥離が発生
したと考えられる。
るために、上記の３種類の電極を１気圧の酸素中で６２
５℃、１０分間のアニールを施した。その結果、ＩｒＯ
2／ＴａＳｉＮ構造ではＩｒＯ2の剥離が認められた。こ
れはＩｒＯ2成膜時のＯ2プラズマ及びその後に酸素中で
の高温アニールによりＴａＳｉＮ表面が酸化された結
果、その界面でのストレスを解放するために剥離が発生
したと考えられる。
【００１８】一方、成膜時にＯ2プラズマを用いないＩ
ｒ／ＴａＳｉＮ構造では、成膜直後に平坦であった電極
表面が酸素中での高温アニール後では凹凸が発生し表面
平坦性が損なわれた。この原因を調べるためにアニール
前後でのＸＲＤパターンの変化を測定した。成膜直後に
は（１１１）配向したＩｒ膜であるが、アニールによっ
て酸化物ＩｒＯ2が発生している。また、Ｉｒ（１１
１）反射のピーク強度が約４０％増加しており結晶化も
促進されていることが分かった。これらの酸化及び結晶
化（粒成長）の結果、Ｉｒ電極表面の凹凸が発生したも
のと考えられる。
ｒ／ＴａＳｉＮ構造では、成膜直後に平坦であった電極
表面が酸素中での高温アニール後では凹凸が発生し表面
平坦性が損なわれた。この原因を調べるためにアニール
前後でのＸＲＤパターンの変化を測定した。成膜直後に
は（１１１）配向したＩｒ膜であるが、アニールによっ
て酸化物ＩｒＯ2が発生している。また、Ｉｒ（１１
１）反射のピーク強度が約４０％増加しており結晶化も
促進されていることが分かった。これらの酸化及び結晶
化（粒成長）の結果、Ｉｒ電極表面の凹凸が発生したも
のと考えられる。
【００１９】以上の結果、ＩｒＯ2／ＴａＳｉＮ構造及
びＩｒ／ＴａＳｉＮ構造では、いずれも膜形成時あるい
は形成後の酸素中高温アニール処理での酸化反応等によ
り膜の剥離あるいは電極表面の凹凸が発生し、酸化物強
誘電体薄膜を形成するために下部電極としては不適であ
る。次に、ＩｒＯ2／Ｉｒ／ＴａＳｉＮ構造について見
ると、図２に示す様に酸素中高温アニール後も剥離やヒ
ロック等の発生は認められず、更に電極表面の平坦性も
アニール前と同等に保たれた緻密な膜となっている。ま
た、ＸＲＤ測定からもアニール前後で回折パターンの変
化は見られず、ＩｒＯ2（１００）／Ｉｒ（１１１）の
配向膜構造が得られていることが分かった。
びＩｒ／ＴａＳｉＮ構造では、いずれも膜形成時あるい
は形成後の酸素中高温アニール処理での酸化反応等によ
り膜の剥離あるいは電極表面の凹凸が発生し、酸化物強
誘電体薄膜を形成するために下部電極としては不適であ
る。次に、ＩｒＯ2／Ｉｒ／ＴａＳｉＮ構造について見
ると、図２に示す様に酸素中高温アニール後も剥離やヒ
ロック等の発生は認められず、更に電極表面の平坦性も
アニール前と同等に保たれた緻密な膜となっている。ま
た、ＸＲＤ測定からもアニール前後で回折パターンの変
化は見られず、ＩｒＯ2（１００）／Ｉｒ（１１１）の
配向膜構造が得られていることが分かった。
【００２０】これらの結果は、ＴａＳｉＮ上にＩｒ膜を
形成することで、その上にＩｒＯ2層の成膜時に直接Ｔ
ａＳｉＮ表面を酸素プラズマにさらさずにすむこと、さ
らにはＩｒ表面がわずかに酸化しその酸化層ＩｒＯ2が
ＴｉＳｉＮ界面の酸化を抑制しかつ成膜温度が２５０℃
と低いためにＩｒ表面の平坦性が損なわれないこと、最
上部に形成したＩｒＯ2層がアニール時の酸素拡散によ
る下部のＩｒ／ＴａＳｉＮの酸化を抑制していること等
によって得られたものと考えられる。
形成することで、その上にＩｒＯ2層の成膜時に直接Ｔ
ａＳｉＮ表面を酸素プラズマにさらさずにすむこと、さ
らにはＩｒ表面がわずかに酸化しその酸化層ＩｒＯ2が
ＴｉＳｉＮ界面の酸化を抑制しかつ成膜温度が２５０℃
と低いためにＩｒ表面の平坦性が損なわれないこと、最
上部に形成したＩｒＯ2層がアニール時の酸素拡散によ
る下部のＩｒ／ＴａＳｉＮの酸化を抑制していること等
によって得られたものと考えられる。
【００２１】このＩｒＯ2／Ｉｒ／ＴａＳｉＮ構造での
シート抵抗を測定したところ、成膜直後では約１．２Ω
／□が得られ、アニール後も有意な変化はなかった。従
来用いられているＰｔ（１００ｎｍ）／ＴｉＮ／Ｔｉ構
造でのシート抵抗は約１Ω／□であり、ほぼ同程度のシ
ート抵抗が得られていることから、十分に電極として使
用できることが確認された。
シート抵抗を測定したところ、成膜直後では約１．２Ω
／□が得られ、アニール後も有意な変化はなかった。従
来用いられているＰｔ（１００ｎｍ）／ＴｉＮ／Ｔｉ構
造でのシート抵抗は約１Ω／□であり、ほぼ同程度のシ
ート抵抗が得られていることから、十分に電極として使
用できることが確認された。
【００２２】また、バリアメタルにＨｆＳｉＮを用いた
ＩｒＯ2／Ｉｒ／ＨｆＳｉＮ構造においても同様に剥離
やヒロックのない表面平坦で緻密な電極を作製でき、酸
素中での高温アニール耐性があることが確認された。
ＩｒＯ2／Ｉｒ／ＨｆＳｉＮ構造においても同様に剥離
やヒロックのない表面平坦で緻密な電極を作製でき、酸
素中での高温アニール耐性があることが確認された。
【００２３】以上述べたように、半導体基板上に形成さ
れる電極構造において、その下部構造がＴａＳｉＮ、Ｈ
ｆＳｉＮのいずれか一つから選択された構造であり、そ
の上部に結晶性の（１００）配向のＩｒＯ2と（１１
１）配向のＩｒからなるＩｒＯ2／Ｉｒ積層構造を有す
る多層電極は、６００℃以上の酸素雰囲気中でのアニー
ルプロセス耐性を有する。すなわち、Ｉｒ層がＩｒＯ2
層の形成に際して下部構造であるＴａＳｉＮ、ＨｆＳｉ
Ｎの酸化を抑止する厚さ以上の膜厚を有し、またＩｒＯ
2層が酸素中での高温アニールプロセスによる下部構造
であるバリアメタルＴａＳｉＮ、ＨｆＳｉＮの酸化を抑
止する厚さ以上の膜厚を有することにより、上記プロセ
ス耐性を有する電極となることが示された。また、この
電極は表面平坦性、緻密性を備えており、シート抵抗も
Ｐｔ／ＴｉＮ／Ｔｉ構造のそれと同程度の優れた電気的
特性を持つ。
れる電極構造において、その下部構造がＴａＳｉＮ、Ｈ
ｆＳｉＮのいずれか一つから選択された構造であり、そ
の上部に結晶性の（１００）配向のＩｒＯ2と（１１
１）配向のＩｒからなるＩｒＯ2／Ｉｒ積層構造を有す
る多層電極は、６００℃以上の酸素雰囲気中でのアニー
ルプロセス耐性を有する。すなわち、Ｉｒ層がＩｒＯ2
層の形成に際して下部構造であるＴａＳｉＮ、ＨｆＳｉ
Ｎの酸化を抑止する厚さ以上の膜厚を有し、またＩｒＯ
2層が酸素中での高温アニールプロセスによる下部構造
であるバリアメタルＴａＳｉＮ、ＨｆＳｉＮの酸化を抑
止する厚さ以上の膜厚を有することにより、上記プロセ
ス耐性を有する電極となることが示された。また、この
電極は表面平坦性、緻密性を備えており、シート抵抗も
Ｐｔ／ＴｉＮ／Ｔｉ構造のそれと同程度の優れた電気的
特性を持つ。
【００２４】実施例２ 基板及び成膜条件は実施例１と同様のものを用いて、各
層厚の異なるＩｒＯ2／Ｉｒ／ＴａＳｉＮ構造のサンプ
ルを作製した。ただし、（１００）配向のＩｒＯ2層の
膜厚を３６〜８２ｎｍ、（１１１）配向のＩｒ層の膜厚
を１５〜６６ｎｍの範囲で作製した。ここで、膜厚はス
パッタ成膜時間を変化させることで制御した。各々膜厚
の異なる電極構造について、実施例１と同様のアニール
を行った。
層厚の異なるＩｒＯ2／Ｉｒ／ＴａＳｉＮ構造のサンプ
ルを作製した。ただし、（１００）配向のＩｒＯ2層の
膜厚を３６〜８２ｎｍ、（１１１）配向のＩｒ層の膜厚
を１５〜６６ｎｍの範囲で作製した。ここで、膜厚はス
パッタ成膜時間を変化させることで制御した。各々膜厚
の異なる電極構造について、実施例１と同様のアニール
を行った。
【００２５】Ｉｒ層の膜厚が１５ｎｍと最も薄いＩｒＯ
2（８２ｎｍ）／Ｉｒ（１５ｎｍ）／ＴａＳｉＮ構造で
はアニール後にヒロックが観察された。これは、実施例
１で示したＩｒＯ2／ＴａＳｉＮ構造でＩｒＯ2が剥離し
たのと同じ原因であると考えられる。すなわち、Ｉｒ層
の膜厚が非常に薄いために完全にＴａＳｉＮ表面を覆い
きれていない、あるいはその後のＩｒＯ2形成時の酸素
プラズマによる酸化を抑止できない程度に膜厚が薄いた
めにＴａＳｉＮが酸化される箇所が存在し、そこでのス
トレスがヒロックを発生させたと考えられる。
2（８２ｎｍ）／Ｉｒ（１５ｎｍ）／ＴａＳｉＮ構造で
はアニール後にヒロックが観察された。これは、実施例
１で示したＩｒＯ2／ＴａＳｉＮ構造でＩｒＯ2が剥離し
たのと同じ原因であると考えられる。すなわち、Ｉｒ層
の膜厚が非常に薄いために完全にＴａＳｉＮ表面を覆い
きれていない、あるいはその後のＩｒＯ2形成時の酸素
プラズマによる酸化を抑止できない程度に膜厚が薄いた
めにＴａＳｉＮが酸化される箇所が存在し、そこでのス
トレスがヒロックを発生させたと考えられる。
【００２６】その他のサンプルについては全てアニール
後においても剥離、ヒロック等は見られず、アニール耐
性のあることが確認できた。作製したサンプルの中で最
も膜厚の薄いＩｒＯ2（３６ｎｍ）／Ｉｒ（２２ｎｍ）
／ＴａＳｉＮ構造のアニール後の断面をＳＥＭ観察した
ところ、ＩｒＯ2／Ｉｒの膜厚が６０ｎｍ程度と薄い場
合においても平坦性が保たれており、ＴａＳｉＮ部分も
反応や拡散等は見られなかった。
後においても剥離、ヒロック等は見られず、アニール耐
性のあることが確認できた。作製したサンプルの中で最
も膜厚の薄いＩｒＯ2（３６ｎｍ）／Ｉｒ（２２ｎｍ）
／ＴａＳｉＮ構造のアニール後の断面をＳＥＭ観察した
ところ、ＩｒＯ2／Ｉｒの膜厚が６０ｎｍ程度と薄い場
合においても平坦性が保たれており、ＴａＳｉＮ部分も
反応や拡散等は見られなかった。
【００２７】すなわち、（１００）に配向したＩｒＯ2
及び（１１１）配向したＩｒからなるＩｒＯ2／Ｉｒ積
層電極構造を用いることで、非常に緻密で６０ｎｍ程度
の薄い薄膜で酸化物強誘電体薄膜の成膜プロセス耐性を
実現できた。更に、作製したサンプルについてシート抵
抗を測定したところ、図３に示すようにＩｒＯ2／Ｉｒ
積層電極におけるＩｒ層及びＩｒＯ2層の膜厚を変える
ことで電極全体のシート抵抗を１．２〜２．８Ω／□の
範囲で制御できることが分かった。
及び（１１１）配向したＩｒからなるＩｒＯ2／Ｉｒ積
層電極構造を用いることで、非常に緻密で６０ｎｍ程度
の薄い薄膜で酸化物強誘電体薄膜の成膜プロセス耐性を
実現できた。更に、作製したサンプルについてシート抵
抗を測定したところ、図３に示すようにＩｒＯ2／Ｉｒ
積層電極におけるＩｒ層及びＩｒＯ2層の膜厚を変える
ことで電極全体のシート抵抗を１．２〜２．８Ω／□の
範囲で制御できることが分かった。
【００２８】また、バリアメタルとしてＨｆＳｉＮを用
いたＩｒＯ2／Ｉｒ／ＨｆＳｉＮ構造においても、少な
くともＩｒＯ2／Ｉｒ電極の膜厚が約６０ｎｍ〜１５０
ｎｍの範囲で同様に剥離、ヒロックのない平坦で緻密な
電極構造を作製でき、かつ酸素中での高温アニール耐性
が得られることを確認できた。以上で述べたように、本
発明のＩｒＯ2／Ｉｒ電極構造を用いることで平坦性、
緻密性に優れた電極を作製できる。その結果、Ｉｒ層の
膜厚が２２ｎｍ以上でかつＩｒＯ2層の膜厚が３６ｎｍ
以上の条件においてＩｒＯ2／Ｉｒ電極の膜厚が約６０
〜１５０ｎｍと薄いプロセス耐性に優れた電極が作製で
きた。さらに、シート抵抗が各層の膜厚を変えることに
より１．１〜２．８Ω／□まで制御できた。
いたＩｒＯ2／Ｉｒ／ＨｆＳｉＮ構造においても、少な
くともＩｒＯ2／Ｉｒ電極の膜厚が約６０ｎｍ〜１５０
ｎｍの範囲で同様に剥離、ヒロックのない平坦で緻密な
電極構造を作製でき、かつ酸素中での高温アニール耐性
が得られることを確認できた。以上で述べたように、本
発明のＩｒＯ2／Ｉｒ電極構造を用いることで平坦性、
緻密性に優れた電極を作製できる。その結果、Ｉｒ層の
膜厚が２２ｎｍ以上でかつＩｒＯ2層の膜厚が３６ｎｍ
以上の条件においてＩｒＯ2／Ｉｒ電極の膜厚が約６０
〜１５０ｎｍと薄いプロセス耐性に優れた電極が作製で
きた。さらに、シート抵抗が各層の膜厚を変えることに
より１．１〜２．８Ω／□まで制御できた。
【００２９】
【発明の効果】本発明によれば、ＳＴＣ構造を用いた強
誘電体メモリやＤＲＡＭの実用化に不可欠なプロセス耐
性に優れた下部電極が再現性良く作成することができ
る。特に、ＩｒＯ2層及びＩｒ層が結晶薄膜であり、Ｉ
ｒＯ2層は（１００）面に配向し、Ｉｒ層は（１１１）
面に配向してなる場合には、その電極は平坦性、緻密性
にも優れるため、微細加工プロセス等への適用性も高く
なる。
誘電体メモリやＤＲＡＭの実用化に不可欠なプロセス耐
性に優れた下部電極が再現性良く作成することができ
る。特に、ＩｒＯ2層及びＩｒ層が結晶薄膜であり、Ｉ
ｒＯ2層は（１００）面に配向し、Ｉｒ層は（１１１）
面に配向してなる場合には、その電極は平坦性、緻密性
にも優れるため、微細加工プロセス等への適用性も高く
なる。
【００３０】さらに、ＩｒＯ2／Ｉｒ層の膜厚が１５０
ｎｍ以下である場合には、積層構造電極の各層の膜厚を
変えることでシート抵抗等の電気特性の制御も可能とな
る。このように、本発明の多層構造電極においては、例
えば、強誘電体膜の形成プロセスにおいて、下部の半導
体との反応、相互拡散を防止することができ、信頼性の
高い、良好な特性を有する素子を得ることが可能とな
る。
ｎｍ以下である場合には、積層構造電極の各層の膜厚を
変えることでシート抵抗等の電気特性の制御も可能とな
る。このように、本発明の多層構造電極においては、例
えば、強誘電体膜の形成プロセスにおいて、下部の半導
体との反応、相互拡散を防止することができ、信頼性の
高い、良好な特性を有する素子を得ることが可能とな
る。
【図１】本発明の酸化物導電体を用いた多層構造電極の
実施例を示す概略断面図である。
実施例を示す概略断面図である。
【図２】本発明の多層構造電極のＩｒＯ2／Ｉｒ／Ｔａ
ＳｉＮ構造のアニール後の表面及び断面のＳＥＭ写真で
ある。
ＳｉＮ構造のアニール後の表面及び断面のＳＥＭ写真で
ある。
【図３】本発明の多層構造電極のＩｒＯ2／Ｉｒ／Ｔａ
ＳｉＮ構造のシート抵抗を示すグラフである。
ＳｉＮ構造のシート抵抗を示すグラフである。
１ 単結晶Ｓｉ基板 ２ ＳｉＯ2膜 ３ バリアメタル ４ 電極層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8242 21/8247 29/788 29/792 (72)発明者 松永 宏典 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (7)
- 【請求項１】 半導体基板上に形成される多層構造電極
において、下部にＴａ又はＨｆ、およびＳｉ、Ｎを構成
元素とするバリアメタルを有し、該バリアメタルの上部
にＩｒＯ2／Ｉｒ積層構造電極が形成されてなることを
特徴とする酸化物導電体を用いた多層構造電極。 - 【請求項２】 ＩｒＯ2層及びＩｒ層が結晶薄膜であ
り、ＩｒＯ2層は（１００）面に配向し、Ｉｒ層は（１
１１）面に配向してなる請求項１記載の多層構造電極。 - 【請求項３】 ＩｒＯ2／Ｉｒ積層構造電極の膜厚が１
５０ｎｍ以下である請求項１又は２のいずれかに記載の
多層構造電極。 - 【請求項４】 Ｉｒ層の膜厚が、ＩｒＯ2層の形成に際
して下部のバリアメタルの酸化を抑止するに十分な厚さ
以上である請求項１〜３のいずれかに記載の多層構造電
極。 - 【請求項５】 Ｉｒ層の厚さが２２ｎｍ以上である請求
項４記載の多層構造電極。 - 【請求項６】 ＩｒＯ2層の膜厚が、積層構造電極の高
温アニールに際して下部のバリアメタルの酸化を抑止す
るに十分な厚さ以上である請求項１〜５のいずれかに記
載の多層構造電極。 - 【請求項７】 ＩｒＯ2層の厚さが３６ｎｍ以上である
請求項６記載の多層構造電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05848097A JP3299909B2 (ja) | 1997-02-25 | 1997-02-25 | 酸化物導電体を用いた多層構造電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05848097A JP3299909B2 (ja) | 1997-02-25 | 1997-02-25 | 酸化物導電体を用いた多層構造電極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242078A true JPH10242078A (ja) | 1998-09-11 |
| JP3299909B2 JP3299909B2 (ja) | 2002-07-08 |
Family
ID=13085608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05848097A Expired - Fee Related JP3299909B2 (ja) | 1997-02-25 | 1997-02-25 | 酸化物導電体を用いた多層構造電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3299909B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035588A2 (en) * | 1999-03-05 | 2000-09-13 | Sharp Kabushiki Kaisha | Iridium conductive electrode/barrier structure and method for same |
| EP1035589A2 (en) * | 1999-03-05 | 2000-09-13 | Sharp Kabushiki Kaisha | Iridium composite barrier structure and method for same |
| JP2002141478A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6794705B2 (en) | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
| KR100709033B1 (ko) | 2005-08-06 | 2007-04-18 | 주식회사 아이피에스 | ＨｆＳｉＮ 박막증착방법 |
| US7692381B2 (en) | 2006-02-10 | 2010-04-06 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device with a metal substrate and method for fabricating the same |
| US7776621B2 (en) | 2006-09-12 | 2010-08-17 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8405188B2 (en) | 2007-02-28 | 2013-03-26 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the semiconductor device |
Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289355A (ja) * | 1985-10-16 | 1987-04-23 | Hitachi Ltd | 半導体装置 |
| JPH06326249A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| JPH06338502A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 半導体装置の製造方法 |
| JPH0774177A (ja) * | 1993-08-31 | 1995-03-17 | Sony Corp | 半導体装置の製造方法及び製造装置 |
| JPH0799290A (ja) * | 1993-06-07 | 1995-04-11 | Motorola Inc | 半導体素子および強誘電体コンデンサ |
| JPH07245237A (ja) * | 1994-01-13 | 1995-09-19 | Rohm Co Ltd | 誘電体キャパシタおよびその製造方法 |
| JPH07302888A (ja) * | 1994-04-29 | 1995-11-14 | Internatl Business Mach Corp <Ibm> | 半導体集積回路コンデンサおよびその電極構造 |
| JPH0851165A (ja) * | 1994-01-13 | 1996-02-20 | Rohm Co Ltd | 誘電体キャパシタおよび不揮発性メモリ |
| JPH08107153A (ja) * | 1994-10-05 | 1996-04-23 | Sony Corp | 半導体装置の製造方法 |
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08236479A (ja) * | 1995-01-12 | 1996-09-13 | Internatl Business Mach Corp <Ibm> | 多層構造におけるＴａＳｉＮ酸素拡散バリア |
| JPH08260148A (ja) * | 1995-03-27 | 1996-10-08 | Fujitsu Ltd | 薄膜形成方法、半導体装置及びその製造方法 |
| JPH08264665A (ja) * | 1995-03-20 | 1996-10-11 | Sharp Corp | 不揮発性ランダムアクセスメモリ |
| JPH08277196A (ja) * | 1995-03-31 | 1996-10-22 | Tdk Corp | 強誘電体薄膜、その製造方法、半導体不揮発性メモリー素子、強誘電体ゲート型ｆｅｔ素子およびセンサー |
| JPH08306722A (ja) * | 1995-04-28 | 1996-11-22 | Rohm Co Ltd | 半導体装置および配線方法 |
| JPH08330513A (ja) * | 1995-05-30 | 1996-12-13 | Samsung Electron Co Ltd | 半導体装置のキャパシタ及びその製造方法 |
| JPH098253A (ja) * | 1995-04-19 | 1997-01-10 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| JPH0982666A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | 薄膜形成方法、半導体装置及びその製造方法 |
| JPH10150155A (ja) * | 1996-11-13 | 1998-06-02 | Samsung Electron Co Ltd | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 |
| JPH10173154A (ja) * | 1996-12-04 | 1998-06-26 | Samsung Electron Co Ltd | 半導体メモリ装置のキャパシタ及びその製造方法 |
| JPH11510317A (ja) * | 1995-07-25 | 1999-09-07 | エナージー コンバーション デバイセス インコーポレイテッド | 電気的に消去可能で直接上書き可能な複数ビット単一セル記憶素子及びそれらで作製されるアレイ |
-
1997
- 1997-02-25 JP JP05848097A patent/JP3299909B2/ja not_active Expired - Fee Related
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289355A (ja) * | 1985-10-16 | 1987-04-23 | Hitachi Ltd | 半導体装置 |
| JPH06326249A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| JPH06338502A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 半導体装置の製造方法 |
| JPH0799290A (ja) * | 1993-06-07 | 1995-04-11 | Motorola Inc | 半導体素子および強誘電体コンデンサ |
| JPH0774177A (ja) * | 1993-08-31 | 1995-03-17 | Sony Corp | 半導体装置の製造方法及び製造装置 |
| JPH07245237A (ja) * | 1994-01-13 | 1995-09-19 | Rohm Co Ltd | 誘電体キャパシタおよびその製造方法 |
| JPH0851165A (ja) * | 1994-01-13 | 1996-02-20 | Rohm Co Ltd | 誘電体キャパシタおよび不揮発性メモリ |
| JPH07302888A (ja) * | 1994-04-29 | 1995-11-14 | Internatl Business Mach Corp <Ibm> | 半導体集積回路コンデンサおよびその電極構造 |
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08107153A (ja) * | 1994-10-05 | 1996-04-23 | Sony Corp | 半導体装置の製造方法 |
| JPH08236479A (ja) * | 1995-01-12 | 1996-09-13 | Internatl Business Mach Corp <Ibm> | 多層構造におけるＴａＳｉＮ酸素拡散バリア |
| JPH08264665A (ja) * | 1995-03-20 | 1996-10-11 | Sharp Corp | 不揮発性ランダムアクセスメモリ |
| JPH08260148A (ja) * | 1995-03-27 | 1996-10-08 | Fujitsu Ltd | 薄膜形成方法、半導体装置及びその製造方法 |
| JPH08277196A (ja) * | 1995-03-31 | 1996-10-22 | Tdk Corp | 強誘電体薄膜、その製造方法、半導体不揮発性メモリー素子、強誘電体ゲート型ｆｅｔ素子およびセンサー |
| JPH098253A (ja) * | 1995-04-19 | 1997-01-10 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| JPH08306722A (ja) * | 1995-04-28 | 1996-11-22 | Rohm Co Ltd | 半導体装置および配線方法 |
| JPH08330513A (ja) * | 1995-05-30 | 1996-12-13 | Samsung Electron Co Ltd | 半導体装置のキャパシタ及びその製造方法 |
| JPH11510317A (ja) * | 1995-07-25 | 1999-09-07 | エナージー コンバーション デバイセス インコーポレイテッド | 電気的に消去可能で直接上書き可能な複数ビット単一セル記憶素子及びそれらで作製されるアレイ |
| JPH0982666A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | 薄膜形成方法、半導体装置及びその製造方法 |
| JPH10150155A (ja) * | 1996-11-13 | 1998-06-02 | Samsung Electron Co Ltd | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 |
| JPH10173154A (ja) * | 1996-12-04 | 1998-06-26 | Samsung Electron Co Ltd | 半導体メモリ装置のキャパシタ及びその製造方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035588A2 (en) * | 1999-03-05 | 2000-09-13 | Sharp Kabushiki Kaisha | Iridium conductive electrode/barrier structure and method for same |
| EP1035589A2 (en) * | 1999-03-05 | 2000-09-13 | Sharp Kabushiki Kaisha | Iridium composite barrier structure and method for same |
| KR20000071417A (ko) * | 1999-03-05 | 2000-11-25 | 마찌다 가쯔히꼬 | 이리듐 도전성 전극/배리어 구조 및 그의 제조 방법 |
| EP1035588A3 (en) * | 1999-03-05 | 2002-03-20 | Sharp Kabushiki Kaisha | Iridium conductive electrode/barrier structure and method for same |
| EP1035589A3 (en) * | 1999-03-05 | 2002-03-20 | Sharp Kabushiki Kaisha | Iridium composite barrier structure and method for same |
| US6753566B2 (en) | 2000-11-06 | 2004-06-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with an oxygen diffusion barrier layer formed from a composite nitride |
| US6590252B2 (en) | 2000-11-06 | 2003-07-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with oxygen diffusion barrier layer termed from composite nitride |
| US6723637B2 (en) | 2000-11-06 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2002141478A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6794705B2 (en) | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
| US7319270B2 (en) | 2000-12-28 | 2008-01-15 | Infineon Technologies Ag | Multi-layer electrode and method of forming the same |
| KR100709033B1 (ko) | 2005-08-06 | 2007-04-18 | 주식회사 아이피에스 | ＨｆＳｉＮ 박막증착방법 |
| US7692381B2 (en) | 2006-02-10 | 2010-04-06 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device with a metal substrate and method for fabricating the same |
| US7776621B2 (en) | 2006-09-12 | 2010-08-17 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US8405188B2 (en) | 2007-02-28 | 2013-03-26 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the semiconductor device |
| US8664011B2 (en) | 2007-02-28 | 2014-03-04 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8609440B2 (en) | 2007-03-20 | 2013-12-17 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8629487B2 (en) | 2007-03-20 | 2014-01-14 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3299909B2 (ja) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| KR100949109B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3495955B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP4289641B2 (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| KR100478748B1 (ko) | 비스무스층구조의강유전성박막형성방법 | |
| US8354701B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| US6440591B1 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2000040800A (ja) | 強誘電体記憶素子及びその製造方法 | |
| JPH11238861A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
| US6379977B1 (en) | Method of manufacturing ferroelectric memory device | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP2006186260A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002289809A (ja) | 半導体装置およびその製造方法 | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |