JPH098253A - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法Info
- Publication number
- JPH098253A JPH098253A JP8122636A JP12263696A JPH098253A JP H098253 A JPH098253 A JP H098253A JP 8122636 A JP8122636 A JP 8122636A JP 12263696 A JP12263696 A JP 12263696A JP H098253 A JPH098253 A JP H098253A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- thin film
- conductive layer
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 190
- 239000010409 thin film Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title claims description 94
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 179
- 239000010703 silicon Substances 0.000 claims abstract description 179
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 178
- 238000009792 diffusion process Methods 0.000 claims abstract description 97
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 81
- 229920005591 polysilicon Polymers 0.000 claims abstract description 81
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 70
- 230000003647 oxidation Effects 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 229910052715 tantalum Inorganic materials 0.000 claims description 69
- 229910052721 tungsten Inorganic materials 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 59
- 229910052750 molybdenum Inorganic materials 0.000 claims description 51
- 229910052759 nickel Inorganic materials 0.000 claims description 42
- 229910052719 titanium Inorganic materials 0.000 claims description 39
- 229910021332 silicide Inorganic materials 0.000 claims description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 229910052741 iridium Inorganic materials 0.000 claims description 27
- 229910052762 osmium Inorganic materials 0.000 claims description 27
- 229910052702 rhenium Inorganic materials 0.000 claims description 27
- 229910052703 rhodium Inorganic materials 0.000 claims description 27
- 239000003870 refractory metal Substances 0.000 claims description 26
- 229910052707 ruthenium Inorganic materials 0.000 claims description 26
- 229910052758 niobium Inorganic materials 0.000 claims description 20
- 229910052791 calcium Inorganic materials 0.000 claims description 18
- 229910052745 lead Inorganic materials 0.000 claims description 18
- 229910052700 potassium Inorganic materials 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 229910052712 strontium Inorganic materials 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 11
- 229910052788 barium Inorganic materials 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052742 iron Inorganic materials 0.000 claims description 9
- 229910052744 lithium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 8
- 238000000137 annealing Methods 0.000 claims 3
- 238000007670 refining Methods 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 12
- 239000010970 precious metal Substances 0.000 abstract description 2
- 101100440639 Drosophila melanogaster Cont gene Proteins 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 53
- 239000007789 gas Substances 0.000 description 30
- 238000004544 sputter deposition Methods 0.000 description 28
- 238000001020 plasma etching Methods 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 19
- 229910052760 oxygen Inorganic materials 0.000 description 19
- 229910008484 TiSi Inorganic materials 0.000 description 17
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000000460 chlorine Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 10
- 229910052801 chlorine Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229910000510 noble metal Inorganic materials 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- -1 and therefore Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 239000008119 colloidal silica Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 耐シリコン拡散導電層及び耐酸化性導電層を
下部電極とする薄膜キャパシタにおいて、耐シリコン拡
散導電層が高誘電率層を形成する際に酸化されて接触抵
抗が低下し、容量密度が低下していた。これを防止する
ために、下部電極側面全体に大きな側壁絶縁スペーサを
設けていたが、集積度が低下していた。 【解決手段】 シリコン基板１上にコンタクトホールＣ
ＯＮＴを有する絶縁層２を設ける。耐シリコン拡散導電
層４、耐酸化性導電層５よりなる下部電極層を設け、そ
の上に高誘電率層６及び上部電極層７を設ける。耐シリ
コン拡散導電層４は小さなその側面のみを覆う側壁絶縁
スペーサ８によって高誘電率層６から隔離されている。
下部電極とする薄膜キャパシタにおいて、耐シリコン拡
散導電層が高誘電率層を形成する際に酸化されて接触抵
抗が低下し、容量密度が低下していた。これを防止する
ために、下部電極側面全体に大きな側壁絶縁スペーサを
設けていたが、集積度が低下していた。 【解決手段】 シリコン基板１上にコンタクトホールＣ
ＯＮＴを有する絶縁層２を設ける。耐シリコン拡散導電
層４、耐酸化性導電層５よりなる下部電極層を設け、そ
の上に高誘電率層６及び上部電極層７を設ける。耐シリ
コン拡散導電層４は小さなその側面のみを覆う側壁絶縁
スペーサ８によって高誘電率層６から隔離されている。
Description
【０００１】
【発明の属する技術分野】本発明はダイナミックランダ
ムアクセスメモリ（ＤＲＡＭ）のメモリセルのスタック
ドキャパシタとして用いられる薄膜キャパシタ及びその
製造方法に関する。
ムアクセスメモリ（ＤＲＡＭ）のメモリセルのスタック
ドキャパシタとして用いられる薄膜キャパシタ及びその
製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】一般
に、ＤＲＡＭセルにおいては、スタックドキャパシタ
は、ポリシリコンよりなる下部電極、ポリシリコンより
なる上部電極、及びこれらの間に酸化シリコン、あるい
は酸化シリコン／窒化シリコン／酸化シリコン（ＯＮ
Ｏ）よりなるキャパシタ誘導体層よりなる。この場合、
酸化シリコンあるいはＯＮＯの誘電率は比較的小さい。
に、ＤＲＡＭセルにおいては、スタックドキャパシタ
は、ポリシリコンよりなる下部電極、ポリシリコンより
なる上部電極、及びこれらの間に酸化シリコン、あるい
は酸化シリコン／窒化シリコン／酸化シリコン（ＯＮ
Ｏ）よりなるキャパシタ誘導体層よりなる。この場合、
酸化シリコンあるいはＯＮＯの誘電率は比較的小さい。
【０００３】最近、ＤＲＡＭの微細化に伴い、スタック
ドキャパシタも微細化している。特に、０．３〜０．３
５μｍルールを採用する２５６ＭｂＤＲＡＭでは、酸化
シリコンもしくはＯＮＯをキャパシタ誘電体層として用
いると、その厚さは４ｎｍ以下となり、製造が困難であ
る。従って、スタックドキャパシタの容量を大きくする
ために、キャパシタ誘電体層としてたとえばＳｉＴｉＯ
3あるいは（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴ）よりなる高
誘電率層を用いているようになった。
ドキャパシタも微細化している。特に、０．３〜０．３
５μｍルールを採用する２５６ＭｂＤＲＡＭでは、酸化
シリコンもしくはＯＮＯをキャパシタ誘電体層として用
いると、その厚さは４ｎｍ以下となり、製造が困難であ
る。従って、スタックドキャパシタの容量を大きくする
ために、キャパシタ誘電体層としてたとえばＳｉＴｉＯ
3あるいは（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴ）よりなる高
誘電率層を用いているようになった。
【０００４】図５１は第１の従来の薄膜キャパシタを示
す断面図である。図５１において、１は低抵抗のＮ型単
結晶シリコン基板、２は酸化シリコンよりなる絶縁層で
あって、そのコンタクトホールＣＯＮＴ内にはＮ型ポリ
シリコンプラグ３が埋め込められている。ポリシリコン
プラグ３上には、高融点金属たとえばＴｉＮよりなる耐
シリコン拡散導電層４及び貴金属あるいは導電性酸化物
たとえばＰｔあるいはＲｕＯ2よりなる耐酸化性導電層
５が下部電極層として形成されている。また、下部電極
層を覆うようにＳｒＴｉＯ3もしくはＢＳＴよりなる高
誘電率層６が形成され、さらに、その上に上部電極層７
が形成されている（参照：P-Y. Lesaicherre et al.,
"A Gbit-scale DRAM stacked capacitor technology wi
th ECR MOCVD SiTiO3and RIE patterned Ruo2/TiN stor
age nodes", IEDM, pp.831-834, 1994). この場合、貴
金属は高誘電率層６を形成するための酸素雰囲気におけ
る酸素とほとんど反応せず、従って、貴金属あるいは導
電性酸化物と高誘電率層６との間には低誘電率の貴金属
の酸化物はほとんど発生しない。このように、貴金属あ
るいは導電性酸化物は耐酸化性導電層６として作用す
る。
す断面図である。図５１において、１は低抵抗のＮ型単
結晶シリコン基板、２は酸化シリコンよりなる絶縁層で
あって、そのコンタクトホールＣＯＮＴ内にはＮ型ポリ
シリコンプラグ３が埋め込められている。ポリシリコン
プラグ３上には、高融点金属たとえばＴｉＮよりなる耐
シリコン拡散導電層４及び貴金属あるいは導電性酸化物
たとえばＰｔあるいはＲｕＯ2よりなる耐酸化性導電層
５が下部電極層として形成されている。また、下部電極
層を覆うようにＳｒＴｉＯ3もしくはＢＳＴよりなる高
誘電率層６が形成され、さらに、その上に上部電極層７
が形成されている（参照：P-Y. Lesaicherre et al.,
"A Gbit-scale DRAM stacked capacitor technology wi
th ECR MOCVD SiTiO3and RIE patterned Ruo2/TiN stor
age nodes", IEDM, pp.831-834, 1994). この場合、貴
金属は高誘電率層６を形成するための酸素雰囲気におけ
る酸素とほとんど反応せず、従って、貴金属あるいは導
電性酸化物と高誘電率層６との間には低誘電率の貴金属
の酸化物はほとんど発生しない。このように、貴金属あ
るいは導電性酸化物は耐酸化性導電層６として作用す
る。
【０００５】しかしながら、貴金属あるいは導電性酸化
物は、４５０℃のような低温度においても、シリコンと
反応として低誘電率の金属シリサイドを生成する。この
ため、高融点金属が貴金属あるいは導電性酸化物とポリ
シリコンプラグ３との間に挿入され、貴金属あるいは導
電性酸化物がポリシリコンプラグ３と直接接触しないよ
うにしている。この場合、高融点金属が貴金属は６００
℃の温度ではシリコンとほとんど反応せず、従って、高
融点金属シリサイドはほとんど生成されない。従って、
高融点金属は耐シリコン拡散導電層として作用する。な
お、耐酸化性導電層としても耐シリコン拡散導電層とし
ても作用する導電層は現在発見されていない。
物は、４５０℃のような低温度においても、シリコンと
反応として低誘電率の金属シリサイドを生成する。この
ため、高融点金属が貴金属あるいは導電性酸化物とポリ
シリコンプラグ３との間に挿入され、貴金属あるいは導
電性酸化物がポリシリコンプラグ３と直接接触しないよ
うにしている。この場合、高融点金属が貴金属は６００
℃の温度ではシリコンとほとんど反応せず、従って、高
融点金属シリサイドはほとんど生成されない。従って、
高融点金属は耐シリコン拡散導電層として作用する。な
お、耐酸化性導電層としても耐シリコン拡散導電層とし
ても作用する導電層は現在発見されていない。
【０００６】しかしながら、図５１に示すスタックドキ
ャパシタにおいては、高誘電率層６が有機金属ＣＶＤ
（ＭＯＣＶＤ）法により成長するときに、図５１の矢印
Ｘに示すごとく、耐シリコン拡散導電層４の高融点金属
が酸素にさらされている。従って、高融点金属は酸素と
容易に反応して酸化される。この場合、高融点金属の酸
化度はＭＯＣＶＤ法の温度に依存する。すなわち、図５
３の従来１に示すごとく、ＭＯＣＶＤ温度が５５０℃よ
り高くなると、ポリシリコンプラグ３と下部電極層
（４，５）との間の接触抵抗が著しく低下し、従って、
スタックドキャパシタの容量密度が著しく低下するとい
う課題がある。
ャパシタにおいては、高誘電率層６が有機金属ＣＶＤ
（ＭＯＣＶＤ）法により成長するときに、図５１の矢印
Ｘに示すごとく、耐シリコン拡散導電層４の高融点金属
が酸素にさらされている。従って、高融点金属は酸素と
容易に反応して酸化される。この場合、高融点金属の酸
化度はＭＯＣＶＤ法の温度に依存する。すなわち、図５
３の従来１に示すごとく、ＭＯＣＶＤ温度が５５０℃よ
り高くなると、ポリシリコンプラグ３と下部電極層
（４，５）との間の接触抵抗が著しく低下し、従って、
スタックドキャパシタの容量密度が著しく低下するとい
う課題がある。
【０００７】図５２は第２の従来の薄膜キャパシタを示
す断面図である。図５２においては、下部電極層（４，
５）の側壁全体に側壁絶縁スペーサ８が高誘電率層６の
形成前に形成されている（参照：T.Emori et al., "A n
ewly Designed Planar Stacked Capacitor Cell with H
igh dielectirc Constant Film for 256Mbit DRAM",IED
M, pp. 631-634, 1993)。従って、高誘電率層６がＲＦ
スパッタリング法により成長しても、高融点金属よりな
る耐シリコン拡散導電層４は側壁絶縁スペーサ８によっ
て覆われており、従って、高融点金属は酸化されにく
い。すなわち、図５３の従来２に示すごとく、ＲＦスパ
ッタリング温度が５５０℃以上になっても、接触抵抗は
増加せず、また、スタックドキャパシタの容量密度は減
少よりむしろ増加している。これは、ＲＦスパッタリン
グ温度が高ければ、高誘電率層６の結晶特性が改良され
るからである。
す断面図である。図５２においては、下部電極層（４，
５）の側壁全体に側壁絶縁スペーサ８が高誘電率層６の
形成前に形成されている（参照：T.Emori et al., "A n
ewly Designed Planar Stacked Capacitor Cell with H
igh dielectirc Constant Film for 256Mbit DRAM",IED
M, pp. 631-634, 1993)。従って、高誘電率層６がＲＦ
スパッタリング法により成長しても、高融点金属よりな
る耐シリコン拡散導電層４は側壁絶縁スペーサ８によっ
て覆われており、従って、高融点金属は酸化されにく
い。すなわち、図５３の従来２に示すごとく、ＲＦスパ
ッタリング温度が５５０℃以上になっても、接触抵抗は
増加せず、また、スタックドキャパシタの容量密度は減
少よりむしろ増加している。これは、ＲＦスパッタリン
グ温度が高ければ、高誘電率層６の結晶特性が改良され
るからである。
【０００８】しかしながら、図５２に示すスタックドキ
ャパシタにおいては、側壁絶縁スペート８の存在のため
に、スタックドキャパシタの横方向長さが増加し、集積
度が低下するという課題がある。特に、０．２μｍを採
用する１ＧビットＤＲＡＭにおいては、高誘電率層の物
理的サイズが制限されているので、下部電極層をより立
体化しなければならない。また、耐酸化性導電層の厚さ
が小さく、従って、高誘電率層との接触面積が小さくな
り、大きな容量が期待できないという課題もある。従っ
て、本発明の目的は、高誘電率層を有する高集積度のキ
ャパシタを提供することにある。他の目的は上述のキャ
パシタの製造方法を提供することにある。
ャパシタにおいては、側壁絶縁スペート８の存在のため
に、スタックドキャパシタの横方向長さが増加し、集積
度が低下するという課題がある。特に、０．２μｍを採
用する１ＧビットＤＲＡＭにおいては、高誘電率層の物
理的サイズが制限されているので、下部電極層をより立
体化しなければならない。また、耐酸化性導電層の厚さ
が小さく、従って、高誘電率層との接触面積が小さくな
り、大きな容量が期待できないという課題もある。従っ
て、本発明の目的は、高誘電率層を有する高集積度のキ
ャパシタを提供することにある。他の目的は上述のキャ
パシタの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、シリコン基板、コンタクトホールを有す
る絶縁層、耐シリコン拡散導電層及び耐酸化性導電層よ
りなる下部電極層、上部電極層、及びこれら電極層間の
高誘電率層を有するキャパシタにおいて、耐シリコン拡
散導電層をコンタクトホール上もしくはコンタクトホー
ル内に設けると共に、高誘電率層より隔離する。また、
高誘電率層は耐酸化性導電層の上面上及び側面上に形成
される。すなわち、大きな側壁絶縁スペーサを用いるこ
となく（たとえ用いても側壁絶縁スペーサは小さい）、
耐シリコン拡散導電層を高誘電率層より効率的に隔離す
る。
めに本発明は、シリコン基板、コンタクトホールを有す
る絶縁層、耐シリコン拡散導電層及び耐酸化性導電層よ
りなる下部電極層、上部電極層、及びこれら電極層間の
高誘電率層を有するキャパシタにおいて、耐シリコン拡
散導電層をコンタクトホール上もしくはコンタクトホー
ル内に設けると共に、高誘電率層より隔離する。また、
高誘電率層は耐酸化性導電層の上面上及び側面上に形成
される。すなわち、大きな側壁絶縁スペーサを用いるこ
となく（たとえ用いても側壁絶縁スペーサは小さい）、
耐シリコン拡散導電層を高誘電率層より効率的に隔離す
る。
【００１０】
【発明の実施の形態】図１は本発明に係る薄膜キャパシ
タの第１の実施の形態を示す断面図である。図１におい
ては、１は約０．１Ω・cmの低抵抗Ｎ型単結晶シリコン
基板、２は約６００ｎｍ厚さの酸化シリコンよりなる絶
縁層であって、そのコンタクトホールＣＯＮＴ内にはり
んが導入されたＮ型ポリシリコンプラグ３が埋め込めら
れている。ポリシリコンプラグ３上には、高融点金属た
とえばＴｉＮよりなる約１００ｎｍ厚さ、耐シリコン拡
散導電層４及び貴金属あるいは導電性酸化物たとえばＲ
ｕＯ2（５００ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐酸
化性導電層５が下部電極層として形成されている。ま
た、耐シリコン拡散導電層４側壁のみに窒化シリコンよ
りなる側壁絶縁スペーサ８が設けられている。このよう
にして、高誘電率層６は耐酸化性導電層５の上面と共に
側面に接触している。また、耐シリコン拡散導電層４は
高誘電率層６から隔離されている。また、下部電極層を
覆うようにＳｒＴｉＯ3もしくはＢＳＴよりなる高誘電
率層６が形成されている。さらに、高誘電率層６上にＡ
ｌ／ＴｉＮよりなる上部電極層７が形成されている。
タの第１の実施の形態を示す断面図である。図１におい
ては、１は約０．１Ω・cmの低抵抗Ｎ型単結晶シリコン
基板、２は約６００ｎｍ厚さの酸化シリコンよりなる絶
縁層であって、そのコンタクトホールＣＯＮＴ内にはり
んが導入されたＮ型ポリシリコンプラグ３が埋め込めら
れている。ポリシリコンプラグ３上には、高融点金属た
とえばＴｉＮよりなる約１００ｎｍ厚さ、耐シリコン拡
散導電層４及び貴金属あるいは導電性酸化物たとえばＲ
ｕＯ2（５００ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐酸
化性導電層５が下部電極層として形成されている。ま
た、耐シリコン拡散導電層４側壁のみに窒化シリコンよ
りなる側壁絶縁スペーサ８が設けられている。このよう
にして、高誘電率層６は耐酸化性導電層５の上面と共に
側面に接触している。また、耐シリコン拡散導電層４は
高誘電率層６から隔離されている。また、下部電極層を
覆うようにＳｒＴｉＯ3もしくはＢＳＴよりなる高誘電
率層６が形成されている。さらに、高誘電率層６上にＡ
ｌ／ＴｉＮよりなる上部電極層７が形成されている。
【００１１】また、図１においては、高誘電率層６をＭ
ＯＣＶＤ法にて成長させるときに、耐シリコン拡散導電
層４の高融点金属は側壁絶縁スペーサ８によって完全に
覆われている。また、図５２においては、下部電極とし
て耐酸化性導電層５の上面しか利用していないので、容
量は小さいが、図１においては、下部電極として耐酸化
性導電層５の上面及び側面を利用しているので、図５２
の薄膜キャパシタに比べて容量を大きくできる。従っ
て、１ＧビットＤＲＡＭに適用できる。さらに、側壁絶
縁やスペーサ８の高さは図５２の場合に比べて低いの
で、耐酸化性導電層６の厚さを大きくできる。従って、
高融点金属は酸化されることがない。すなわち、図２に
示すごとく、ＭＯＣＶＤ温度が５５０℃以上になって
も、接触抵抗は増加せず、また、スタックドキャパシタ
の容量密度は減少よりむしろ増加している。これは、Ｍ
ＯＣＶＤ温度が高ければ、高誘電率層６の結晶特性が改
良されるからである。また、上述のごとく、耐酸化性導
電層５の高誘電率層６との有効な接触面積は図５２の場
合に比べて大きいので、下部電極層の高さを小さくでき
る。さらに、側壁絶縁スペーサ８は図５２の場合に比べ
て小さいので、集積度を向上できる。
ＯＣＶＤ法にて成長させるときに、耐シリコン拡散導電
層４の高融点金属は側壁絶縁スペーサ８によって完全に
覆われている。また、図５２においては、下部電極とし
て耐酸化性導電層５の上面しか利用していないので、容
量は小さいが、図１においては、下部電極として耐酸化
性導電層５の上面及び側面を利用しているので、図５２
の薄膜キャパシタに比べて容量を大きくできる。従っ
て、１ＧビットＤＲＡＭに適用できる。さらに、側壁絶
縁やスペーサ８の高さは図５２の場合に比べて低いの
で、耐酸化性導電層６の厚さを大きくできる。従って、
高融点金属は酸化されることがない。すなわち、図２に
示すごとく、ＭＯＣＶＤ温度が５５０℃以上になって
も、接触抵抗は増加せず、また、スタックドキャパシタ
の容量密度は減少よりむしろ増加している。これは、Ｍ
ＯＣＶＤ温度が高ければ、高誘電率層６の結晶特性が改
良されるからである。また、上述のごとく、耐酸化性導
電層５の高誘電率層６との有効な接触面積は図５２の場
合に比べて大きいので、下部電極層の高さを小さくでき
る。さらに、側壁絶縁スペーサ８は図５２の場合に比べ
て小さいので、集積度を向上できる。
【００１２】図３は本発明に係る薄膜キャパシタの第２
の実施の形態を示す断面図である。図３においては、図
１の側壁絶縁層スペーサ８は存在せず、また、耐シリコ
ン拡散導電層４の横方向サイズを図１に比べて小さくし
てある。これにより、耐シリコン拡散導電層４は高誘電
率層６から隔離されている。また、耐酸化性導電層５の
高誘電率層６との有効な接触面積は図１の場合に比べて
大きいので、下部電極層の高さを小さくできる。さら
に、側壁絶縁スペーサ８は存在しないので、集積度を向
上できる。
の実施の形態を示す断面図である。図３においては、図
１の側壁絶縁層スペーサ８は存在せず、また、耐シリコ
ン拡散導電層４の横方向サイズを図１に比べて小さくし
てある。これにより、耐シリコン拡散導電層４は高誘電
率層６から隔離されている。また、耐酸化性導電層５の
高誘電率層６との有効な接触面積は図１の場合に比べて
大きいので、下部電極層の高さを小さくできる。さら
に、側壁絶縁スペーサ８は存在しないので、集積度を向
上できる。
【００１３】図４は本発明に係る薄膜キャパシタの第３
の実施の形態を示す断面図である。図４においては、耐
シリコン拡散導電層４の横方向サイズを図１の場合に比
べて小さくしてある。すなわち、側壁絶縁層８は耐酸化
性導電層５の下に位置するようにしてある。このように
して図１の場合に比べて集積度の向上が図られる。ま
た、耐シリコン拡散導電層４は高誘電率層６から隔離さ
れている。
の実施の形態を示す断面図である。図４においては、耐
シリコン拡散導電層４の横方向サイズを図１の場合に比
べて小さくしてある。すなわち、側壁絶縁層８は耐酸化
性導電層５の下に位置するようにしてある。このように
して図１の場合に比べて集積度の向上が図られる。ま
た、耐シリコン拡散導電層４は高誘電率層６から隔離さ
れている。
【００１４】図５は本発明に係る薄膜キャパシタの第４
の実施の形態を示す断面図である。図５においては、耐
シリコン拡散導電層４はコンタクトホールＣＯＮＴ内に
埋め込まれている。これにより、耐シリコン拡散導電層
４は高誘電率層６から隔離されている。また、耐酸化性
導電層５の高誘電率層６との有効な接触面積は図１の場
合に比べて大きいので、下部電極層の高さをさらに小さ
くできる。さらに、耐シリコン拡散導電層４はコンタク
トホールＣＯＮＴに適合しているので、耐シリコン拡散
導電層４の位置決め用の特別なステップは不要となり、
この結果、図４の場合に比べて製造コストを低減でき
る。
の実施の形態を示す断面図である。図５においては、耐
シリコン拡散導電層４はコンタクトホールＣＯＮＴ内に
埋め込まれている。これにより、耐シリコン拡散導電層
４は高誘電率層６から隔離されている。また、耐酸化性
導電層５の高誘電率層６との有効な接触面積は図１の場
合に比べて大きいので、下部電極層の高さをさらに小さ
くできる。さらに、耐シリコン拡散導電層４はコンタク
トホールＣＯＮＴに適合しているので、耐シリコン拡散
導電層４の位置決め用の特別なステップは不要となり、
この結果、図４の場合に比べて製造コストを低減でき
る。
【００１５】図６は本発明に係る薄膜キャパシタの第５
の実施の形態を示す断面図である。図６においては、耐
シリコン拡散導電層４及び耐酸化性導電層５の一部がコ
ンタクトホールＣＯＮＴ内に埋め込まれている。これに
より、耐シリコン拡散導電層４は高誘電率層６から隔離
されている。また、図５の場合と同様に、耐酸化性導電
層５の高誘電率層６との有効な接触面積は図１の場合に
比べて大きいので、下部電極層の高さをさらに小さくで
きる。さらに、耐シリコン拡散導電層４はコンタクトホ
ールＣＯＮＴに適合しているので、耐シリコン拡散導電
層４の位置決め用の特別なステップは不要となり、この
結果、図４の場合に比べて製造コストを低減できる。さ
らに、耐シリコン拡散導電層５の縦方向の位置決めは正
確性を必要としないので、製造コストを低減できる。
の実施の形態を示す断面図である。図６においては、耐
シリコン拡散導電層４及び耐酸化性導電層５の一部がコ
ンタクトホールＣＯＮＴ内に埋め込まれている。これに
より、耐シリコン拡散導電層４は高誘電率層６から隔離
されている。また、図５の場合と同様に、耐酸化性導電
層５の高誘電率層６との有効な接触面積は図１の場合に
比べて大きいので、下部電極層の高さをさらに小さくで
きる。さらに、耐シリコン拡散導電層４はコンタクトホ
ールＣＯＮＴに適合しているので、耐シリコン拡散導電
層４の位置決め用の特別なステップは不要となり、この
結果、図４の場合に比べて製造コストを低減できる。さ
らに、耐シリコン拡散導電層５の縦方向の位置決めは正
確性を必要としないので、製造コストを低減できる。
【００１６】図７は本発明に係る薄膜キャパシタの第６
の実施の形態を示す断面図である。図７においては、耐
シリコン拡散導電層４はコンタクトホールＣＯＮＴ内に
完全に埋め込まれている。すなわち、ポリシリコンプラ
グ３は形成せず、従って、図７の薄膜キャパシタは絶縁
層２の厚さが小さく、かつコンタクトホールＣＯＮＴの
直径が大きい場合に適する。これにより、耐シリコン拡
散導電層４は高誘電率層６から隔離されている。また、
耐酸化性導電層５の高誘電率層６との有効な接触面積は
図１の場合に比べて大きいので、下部電極層の高さをさ
らに小さくできる。さらに、耐シリコン拡散導電層４は
コンタクトホールＣＯＮＴに完全に適合しているので、
耐シリコン拡散導電層４の位置決め用の特別なステップ
は不要となり、この結果、図４の場合に比べて製造コス
トを低減できる。
の実施の形態を示す断面図である。図７においては、耐
シリコン拡散導電層４はコンタクトホールＣＯＮＴ内に
完全に埋め込まれている。すなわち、ポリシリコンプラ
グ３は形成せず、従って、図７の薄膜キャパシタは絶縁
層２の厚さが小さく、かつコンタクトホールＣＯＮＴの
直径が大きい場合に適する。これにより、耐シリコン拡
散導電層４は高誘電率層６から隔離されている。また、
耐酸化性導電層５の高誘電率層６との有効な接触面積は
図１の場合に比べて大きいので、下部電極層の高さをさ
らに小さくできる。さらに、耐シリコン拡散導電層４は
コンタクトホールＣＯＮＴに完全に適合しているので、
耐シリコン拡散導電層４の位置決め用の特別なステップ
は不要となり、この結果、図４の場合に比べて製造コス
トを低減できる。
【００１７】図８は本発明に係る薄膜キャパシタの第７
の実施の形態を示す断面図である。図８においては、耐
シリコン拡散導電層４及び耐酸化性導電層５の一部がコ
ンタクトホールＣＯＮＴ内に埋め込まれている。すなわ
ち、この場合も、ポリシリコンプラグ３は形成せず、従
って、図７の薄膜キャパシタは絶縁層２の厚さが小さ
く、かつコンタクトホールＣＯＮＴの直径が大きい場合
に適する。これにより、耐シリコン拡散導電層４は高誘
電率層６から隔離されている。また、耐酸化性導電層５
の高誘電率層６との有効な接触面積は図１の場合に比べ
て大きいので、下部電極層の高さをさらに小さくでき
る。さらに、耐シリコン拡散導電層４はコンタクトホー
ルＣＯＮＴに完全に適合しているので、耐シリコン拡散
導電層４の位置決め用の特別なステップは不要となり、
この結果、図４の場合に比べて製造コストを低減でき
る。
の実施の形態を示す断面図である。図８においては、耐
シリコン拡散導電層４及び耐酸化性導電層５の一部がコ
ンタクトホールＣＯＮＴ内に埋め込まれている。すなわ
ち、この場合も、ポリシリコンプラグ３は形成せず、従
って、図７の薄膜キャパシタは絶縁層２の厚さが小さ
く、かつコンタクトホールＣＯＮＴの直径が大きい場合
に適する。これにより、耐シリコン拡散導電層４は高誘
電率層６から隔離されている。また、耐酸化性導電層５
の高誘電率層６との有効な接触面積は図１の場合に比べ
て大きいので、下部電極層の高さをさらに小さくでき
る。さらに、耐シリコン拡散導電層４はコンタクトホー
ルＣＯＮＴに完全に適合しているので、耐シリコン拡散
導電層４の位置決め用の特別なステップは不要となり、
この結果、図４の場合に比べて製造コストを低減でき
る。
【００１８】図９、図１０、図１１、図１２、図１３、
図１４、図１５は本発明に係る薄膜キャパシタの第８、
第９、第１０、第１１、第１２、第１３、第１４の実施
の形態を示す断面図であって、図１、図３、図４、図
５、図６、図７、図８の薄膜キャパシタを変更したもの
である。すなわち、耐シリコン拡散導電層４とポリシリ
コンプラグ３（もしくはシリコン基板１）との間に、シ
リコンコンタクト層９を設けてある。たとえば、耐シリ
コン拡散導電層４は約５０ｎｍ厚さのＴｉＮよりなり、
シリコンコンタクト層９は約５０ｎｍ厚さのＴｉＳｉ2
よりなる。一般に、ＴｉＮのような窒化金属とシリコン
との接触特性は悪く、従って、これらの間の接触抵抗は
比較的大きい。最悪の場合、窒化金属はシリコンから剥
離されてしまう。これに対し、ＴｉＳｉ2 のような金属
シリサイドとシリコン、シリコン酸化物、シリコン窒化
物との接触特性は良い。従って、シリコンコンタクト層
９は耐シリコン拡散導電層４とポリシリコンプラグ９
（あるいはシリコン基板１）との接触を改良し、この結
果、ポリシリコンプラグ３（あるいはシリコン基板１）
と下部電極層（４、５、９）との接触抵抗をさらに減少
できる。また、製造歩留りも向上できる。
図１４、図１５は本発明に係る薄膜キャパシタの第８、
第９、第１０、第１１、第１２、第１３、第１４の実施
の形態を示す断面図であって、図１、図３、図４、図
５、図６、図７、図８の薄膜キャパシタを変更したもの
である。すなわち、耐シリコン拡散導電層４とポリシリ
コンプラグ３（もしくはシリコン基板１）との間に、シ
リコンコンタクト層９を設けてある。たとえば、耐シリ
コン拡散導電層４は約５０ｎｍ厚さのＴｉＮよりなり、
シリコンコンタクト層９は約５０ｎｍ厚さのＴｉＳｉ2
よりなる。一般に、ＴｉＮのような窒化金属とシリコン
との接触特性は悪く、従って、これらの間の接触抵抗は
比較的大きい。最悪の場合、窒化金属はシリコンから剥
離されてしまう。これに対し、ＴｉＳｉ2 のような金属
シリサイドとシリコン、シリコン酸化物、シリコン窒化
物との接触特性は良い。従って、シリコンコンタクト層
９は耐シリコン拡散導電層４とポリシリコンプラグ９
（あるいはシリコン基板１）との接触を改良し、この結
果、ポリシリコンプラグ３（あるいはシリコン基板１）
と下部電極層（４、５、９）との接触抵抗をさらに減少
できる。また、製造歩留りも向上できる。
【００１９】図１６、図１７、図１８は本発明に係る薄
膜キャパシタの第１５、第１６、第１７の実施の形態を
示す断面図であって、図９、図１０、図１１の薄膜キャ
パシタを変更したものである。すなわち、シリコンコン
タクト層９の横方向サイズは図９、図１０、図１１の場
合に比べて小さくしてある。従って、薄膜キャパシタの
サイズを小さくでき、この結果、集積度の向上を図れ
る。
膜キャパシタの第１５、第１６、第１７の実施の形態を
示す断面図であって、図９、図１０、図１１の薄膜キャ
パシタを変更したものである。すなわち、シリコンコン
タクト層９の横方向サイズは図９、図１０、図１１の場
合に比べて小さくしてある。従って、薄膜キャパシタの
サイズを小さくでき、この結果、集積度の向上を図れ
る。
【００２０】図１９、図２０、図２１、図２２は本発明
に係る薄膜キャパシタの第１８、第１９、第２０、第２
１の実施の形態を示す断面図であって、図１２、図１
３、図１４、図１５の薄膜キャパシタを変更したもので
ある。すなわち、シリコンコンタクト層９はコンタクト
ホールＣＯＮＴ内の絶縁層２の側壁にも形成されてい
る。この結果、シリコンコンタクト層９の形成が容易と
なり、製造歩留りの向上を図れる。
に係る薄膜キャパシタの第１８、第１９、第２０、第２
１の実施の形態を示す断面図であって、図１２、図１
３、図１４、図１５の薄膜キャパシタを変更したもので
ある。すなわち、シリコンコンタクト層９はコンタクト
ホールＣＯＮＴ内の絶縁層２の側壁にも形成されてい
る。この結果、シリコンコンタクト層９の形成が容易と
なり、製造歩留りの向上を図れる。
【００２１】次に、本発明に係る薄膜キャパシタの製造
方法を説明する。
方法を説明する。
【００２２】図２３、図２４、図２５は図１の薄膜キャ
パシタの製造方法を説明するための断面図である。始め
に、図２３の（Ａ）を参照すると、約０．１Ω・ｃｍの
抵抗値を有するＮ型単結晶シリコン基板１を熱酸化して
約６００ｎｍ厚さの酸化シリコンよりなる絶縁層２を形
成する。次いで、絶縁層２にコンタクトホールＣＯＮＴ
を形成する。次いで、ＣＶＤ法により全面に約１μｍ厚
さのポリシリコン層３’を形成し、これにりんイオンを
導入してその抵抗値を下げる。次に、図２３の（Ｂ）を
参照すると、塩素ガスを用いて反応性イオンエッチング
（ＲＩＥ）法によりポリシリコン層３’をエッチバック
し、これにより、ポリシリコンプラグ３をコンタクトホ
ールＣＯＮＴ内に埋め込める。次に、図２３の（Ｃ）を
参照すると、ＴｉＮ層及びＲｕＯ2 ／Ｒｕ層を反応性Ｄ
Ｃスパッタリング法により形成する。次いで、ＴｉＮ層
及びＲｕＯ2 ／Ｒｕ層を塩素及び酸素の混合ガスを用い
て電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチン
グ法によりパターニングし、ＴｉＮよりなる耐シリコン
拡散導電層４及びＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０
ｎｍ）よりなる耐酸化性導電層５を形成する。
パシタの製造方法を説明するための断面図である。始め
に、図２３の（Ａ）を参照すると、約０．１Ω・ｃｍの
抵抗値を有するＮ型単結晶シリコン基板１を熱酸化して
約６００ｎｍ厚さの酸化シリコンよりなる絶縁層２を形
成する。次いで、絶縁層２にコンタクトホールＣＯＮＴ
を形成する。次いで、ＣＶＤ法により全面に約１μｍ厚
さのポリシリコン層３’を形成し、これにりんイオンを
導入してその抵抗値を下げる。次に、図２３の（Ｂ）を
参照すると、塩素ガスを用いて反応性イオンエッチング
（ＲＩＥ）法によりポリシリコン層３’をエッチバック
し、これにより、ポリシリコンプラグ３をコンタクトホ
ールＣＯＮＴ内に埋め込める。次に、図２３の（Ｃ）を
参照すると、ＴｉＮ層及びＲｕＯ2 ／Ｒｕ層を反応性Ｄ
Ｃスパッタリング法により形成する。次いで、ＴｉＮ層
及びＲｕＯ2 ／Ｒｕ層を塩素及び酸素の混合ガスを用い
て電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチン
グ法によりパターニングし、ＴｉＮよりなる耐シリコン
拡散導電層４及びＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０
ｎｍ）よりなる耐酸化性導電層５を形成する。
【００２３】次に、図２４の（Ａ）を参照すると、窒化
シリコン層８’をＣＶＤ法により形成する。次に、図２
４の（Ｂ）を参照すると、塩素ガスを用いたＲＩＥ法に
よりエッチバックし、これにより、窒化シリコンよりな
る側壁絶縁スペーサ８を形成する。この場合、側壁絶縁
スペーサ８は耐シリコン拡散導電層４の側壁のみを覆っ
ており、耐酸化性導電層５の側壁は側壁絶縁スペーサ８
によって一部しか覆われていない。
シリコン層８’をＣＶＤ法により形成する。次に、図２
４の（Ｂ）を参照すると、塩素ガスを用いたＲＩＥ法に
よりエッチバックし、これにより、窒化シリコンよりな
る側壁絶縁スペーサ８を形成する。この場合、側壁絶縁
スペーサ８は耐シリコン拡散導電層４の側壁のみを覆っ
ており、耐酸化性導電層５の側壁は側壁絶縁スペーサ８
によって一部しか覆われていない。
【００２４】次に、図２５の（Ａ）を参照すると、Ｂａ
（ＤＰＭ）2 、Ｓｒ（ＤＰＭ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ
7 ）及び酸素ガスを用いたＥＣＲ−ＭＯＣＶＤ法により
全面に約１００ｎｍ厚さのＢＳＴよりなる高誘電率層６
を形成する。ここで、ＤＰＭはbis-dipivaloylmethanat
e である。なお、このとき、基板温度は４００〜７００
℃とされ、ガス圧力は約７ｍＴｏｒｒとされる。最後
に、図２５の（Ｂ）を参照すると、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図１の薄膜キャパシタが得られることに
なる。
（ＤＰＭ）2 、Ｓｒ（ＤＰＭ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ
7 ）及び酸素ガスを用いたＥＣＲ−ＭＯＣＶＤ法により
全面に約１００ｎｍ厚さのＢＳＴよりなる高誘電率層６
を形成する。ここで、ＤＰＭはbis-dipivaloylmethanat
e である。なお、このとき、基板温度は４００〜７００
℃とされ、ガス圧力は約７ｍＴｏｒｒとされる。最後
に、図２５の（Ｂ）を参照すると、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図１の薄膜キャパシタが得られることに
なる。
【００２５】なお、図２３の（Ｃ）に示す工程におい
て、図２６の（Ａ）に示すごとく、ＴｉＮ層４’の形成
の前に、ＴｉＳｉ2 よりなるシリコンコンタクト層９を
形成する。これにより、図９の薄膜キャパシタを得るこ
とができる。また、図２６の（Ｂ）に示すごとく、Ｔｉ
Ｎ層４’の形成の前に、Ｔｉ層（図示せず）を形成し、
窒素雰囲気中で約７００℃の急速ランプ加熱を約３０ｓ
行うと、ポリシリコンプラグ３上にＴｉＳｉ2 よりなる
シリコンコンタクト層９が形成される。次いで、ＴｉＮ
層４’を形成する。これにより、図１６を示す薄膜キャ
パシタが得られることになる。
て、図２６の（Ａ）に示すごとく、ＴｉＮ層４’の形成
の前に、ＴｉＳｉ2 よりなるシリコンコンタクト層９を
形成する。これにより、図９の薄膜キャパシタを得るこ
とができる。また、図２６の（Ｂ）に示すごとく、Ｔｉ
Ｎ層４’の形成の前に、Ｔｉ層（図示せず）を形成し、
窒素雰囲気中で約７００℃の急速ランプ加熱を約３０ｓ
行うと、ポリシリコンプラグ３上にＴｉＳｉ2 よりなる
シリコンコンタクト層９が形成される。次いで、ＴｉＮ
層４’を形成する。これにより、図１６を示す薄膜キャ
パシタが得られることになる。
【００２６】図２７、図２８は図３の薄膜キャパシタの
製造方法を説明するための断面図である。始めに、図２
７の（Ａ）を参照すると図２３の（Ａ）と同様に、約
０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリコン基
板１を熱酸化して約６００ｎｍ厚さの酸化シリコンより
なる絶縁層２を形成する。次いで、絶縁層２にコンタク
トホールＣＯＮＴを形成する。次いで、ＣＶＤ法により
全面に約１μｍ厚さのポリシリコン層３’を形成し、こ
れにりんイオンを導入してその抵抗値を下げる。次に、
図２７の（Ｂ）を参照すると、図２３の（Ｂ）と同様
に、塩素ガスを用いてＲＩＥ法によりポリシリコン層
３’をエッチバックし、これにより、ポリシリコンプラ
グ３をコンタクトホールＣＯＮＴ内に埋め込める。次
に、図２７の（Ｃ）を参照すると、ＴｉＮ層を反応性Ｄ
Ｃスパッタリング法により形成する。次いで、ＴｉＮ層
を塩素及び酸素の混合ガスを用いてプラズマエッチング
法によりパターニングし、ＴｉＮよりなる耐シリコン拡
散導電層４を形成する。
製造方法を説明するための断面図である。始めに、図２
７の（Ａ）を参照すると図２３の（Ａ）と同様に、約
０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリコン基
板１を熱酸化して約６００ｎｍ厚さの酸化シリコンより
なる絶縁層２を形成する。次いで、絶縁層２にコンタク
トホールＣＯＮＴを形成する。次いで、ＣＶＤ法により
全面に約１μｍ厚さのポリシリコン層３’を形成し、こ
れにりんイオンを導入してその抵抗値を下げる。次に、
図２７の（Ｂ）を参照すると、図２３の（Ｂ）と同様
に、塩素ガスを用いてＲＩＥ法によりポリシリコン層
３’をエッチバックし、これにより、ポリシリコンプラ
グ３をコンタクトホールＣＯＮＴ内に埋め込める。次
に、図２７の（Ｃ）を参照すると、ＴｉＮ層を反応性Ｄ
Ｃスパッタリング法により形成する。次いで、ＴｉＮ層
を塩素及び酸素の混合ガスを用いてプラズマエッチング
法によりパターニングし、ＴｉＮよりなる耐シリコン拡
散導電層４を形成する。
【００２７】次に、図２８の（Ａ）を参照すると、反応
性ＤＣスパッタリング法によりＲｕＯ2 ／Ｒｕ層を形成
する。次いで、塩素及び酸素の混合ガスを用いたＥＣＲ
プラズマエッチング法によりＲｕＯ2 ／Ｒｕ層をエッチ
ングしてＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よ
りなる耐酸化性導電層５を形成する。次に、図２８の
（Ｂ）を参照すると、図２５の（Ａ）と同様に、Ｂａ
（ＤＰＭ）2 、Ｓｒ（ＤＰＭ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ
7 ）及び酸素ガスを用いたＥＣＲ−ＭＯＣＶＤ法により
全面に約１００ｎｍ厚さのＢＳＴよりなる高誘電率層６
を形成する。なお、このとき、基板温度は４００〜７０
０℃とされ、ガス圧力は約７ｍＴｏｒｒとされる。最後
に、図２８の（Ｃ）を参照すると、図２５の（Ｂ）と同
様に、Ａｒガスを用いたＤＣスパッタリング法により全
面にＡｌ（１μｍ）／ＴｉＮ（５０ｎｍ）よりなる上部
電極層７を形成する。次いで、上部電極層７は塩素ガス
を用いたＲＩＥ法によりエッチングされ、図３の薄膜キ
ャパシタが得られることになる。
性ＤＣスパッタリング法によりＲｕＯ2 ／Ｒｕ層を形成
する。次いで、塩素及び酸素の混合ガスを用いたＥＣＲ
プラズマエッチング法によりＲｕＯ2 ／Ｒｕ層をエッチ
ングしてＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よ
りなる耐酸化性導電層５を形成する。次に、図２８の
（Ｂ）を参照すると、図２５の（Ａ）と同様に、Ｂａ
（ＤＰＭ）2 、Ｓｒ（ＤＰＭ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ
7 ）及び酸素ガスを用いたＥＣＲ−ＭＯＣＶＤ法により
全面に約１００ｎｍ厚さのＢＳＴよりなる高誘電率層６
を形成する。なお、このとき、基板温度は４００〜７０
０℃とされ、ガス圧力は約７ｍＴｏｒｒとされる。最後
に、図２８の（Ｃ）を参照すると、図２５の（Ｂ）と同
様に、Ａｒガスを用いたＤＣスパッタリング法により全
面にＡｌ（１μｍ）／ＴｉＮ（５０ｎｍ）よりなる上部
電極層７を形成する。次いで、上部電極層７は塩素ガス
を用いたＲＩＥ法によりエッチングされ、図３の薄膜キ
ャパシタが得られることになる。
【００２８】なお、図２７の（Ｃ）に示す工程におい
て、図２９の（Ａ）に示すごとく、ＴｉＮ層４’の形成
の前に、ＴｉＳｉ2 よりなるシリコンコンタクト層９を
形成する。これにより、図１０の薄膜キャパシタを得る
ことができる。また、図２９の（Ｂ）に示すごとく、Ｔ
ｉＮ層４’の形成の前に、Ｔｉ層（図示せず）を形成
し、窒素雰囲気中で約７００℃の急速ランプ加熱を約３
０ｓ行うと、ポリシリコンプラグ３上にＴｉＳｉ2 より
なるシリコンコンタクト層９が形成される。次いで、Ｔ
ｉＮ層４’を形成する。これにより、図１７を示す薄膜
キャパシタが得られることになる。
て、図２９の（Ａ）に示すごとく、ＴｉＮ層４’の形成
の前に、ＴｉＳｉ2 よりなるシリコンコンタクト層９を
形成する。これにより、図１０の薄膜キャパシタを得る
ことができる。また、図２９の（Ｂ）に示すごとく、Ｔ
ｉＮ層４’の形成の前に、Ｔｉ層（図示せず）を形成
し、窒素雰囲気中で約７００℃の急速ランプ加熱を約３
０ｓ行うと、ポリシリコンプラグ３上にＴｉＳｉ2 より
なるシリコンコンタクト層９が形成される。次いで、Ｔ
ｉＮ層４’を形成する。これにより、図１７を示す薄膜
キャパシタが得られることになる。
【００２９】図３０、図３１，図３２は図４の薄膜キャ
パシタの製造方法を説明するための断面図である。始め
に、図３０の（Ａ）を参照すると図２７の（Ａ）と同様
に、約０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリ
コン基板１を熱酸化して約６００ｎｍ厚さの酸化シリコ
ンよりなる絶縁層２を形成する。次いで、絶縁層２にコ
ンタクトホールＣＯＮＴを形成する。次いで、ＣＶＤ法
により全面に約１μｍ厚さのポリシリコン層３’を形成
し、これにりんイオンを導入してその抵抗値を下げる。
次に、図３０の（Ｂ）を参照すると、図２７の（Ｂ）と
同様に、塩素ガスを用いてＲＩＥ法によりポリシリコン
層３’をエッチバックし、これにより、ポリシリコンプ
ラグ３をコンタクトホールＣＯＮＴ内に埋め込める。次
に、図３０の（Ｃ）を参照すると、ＴｉＮ層及びＲｕＯ
2 ／Ｒｕ層を反応性ＤＣスパッタリング法により形成す
る。次いで、ＴｉＮ層及びＲｕＯ2 ／Ｒｕ層を塩素及び
酸素の混合ガスを用いてプラズマエッチング法によりパ
ターニングし、ＴｉＮよりなる耐シリコン拡散導電層４
及びＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よりな
る耐酸化性導電層５を形成する。
パシタの製造方法を説明するための断面図である。始め
に、図３０の（Ａ）を参照すると図２７の（Ａ）と同様
に、約０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリ
コン基板１を熱酸化して約６００ｎｍ厚さの酸化シリコ
ンよりなる絶縁層２を形成する。次いで、絶縁層２にコ
ンタクトホールＣＯＮＴを形成する。次いで、ＣＶＤ法
により全面に約１μｍ厚さのポリシリコン層３’を形成
し、これにりんイオンを導入してその抵抗値を下げる。
次に、図３０の（Ｂ）を参照すると、図２７の（Ｂ）と
同様に、塩素ガスを用いてＲＩＥ法によりポリシリコン
層３’をエッチバックし、これにより、ポリシリコンプ
ラグ３をコンタクトホールＣＯＮＴ内に埋め込める。次
に、図３０の（Ｃ）を参照すると、ＴｉＮ層及びＲｕＯ
2 ／Ｒｕ層を反応性ＤＣスパッタリング法により形成す
る。次いで、ＴｉＮ層及びＲｕＯ2 ／Ｒｕ層を塩素及び
酸素の混合ガスを用いてプラズマエッチング法によりパ
ターニングし、ＴｉＮよりなる耐シリコン拡散導電層４
及びＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よりな
る耐酸化性導電層５を形成する。
【００３０】次に、図３１の（Ａ）を参照すると、耐シ
リコン拡散導電層４の側面のみをアンモニア過水、硝酸
過水あるいは塩酸過水選択的にエッチングする。次に、
図３１の（Ｂ）を参照すると、図２４の（Ａ）と同様
に、窒化シリコン層８’をＣＶＤ法により形成する。次
に、図３１の（Ｃ）を参照すると、塩素ガスを用いたＲ
ＩＥ法によりエッチバックし、これにより、窒化シリコ
ンよりなる側壁絶縁スペーサ８を形成する。この場合、
側壁絶縁スペーサ８は耐酸化性導電層５の下に位置して
いる。すなわち、側壁絶縁スペーサ８は耐シリコン拡散
導電層４の側壁を覆っており、耐酸化性導電層５の側壁
は側壁絶縁スペーサ８によって覆われていない。
リコン拡散導電層４の側面のみをアンモニア過水、硝酸
過水あるいは塩酸過水選択的にエッチングする。次に、
図３１の（Ｂ）を参照すると、図２４の（Ａ）と同様
に、窒化シリコン層８’をＣＶＤ法により形成する。次
に、図３１の（Ｃ）を参照すると、塩素ガスを用いたＲ
ＩＥ法によりエッチバックし、これにより、窒化シリコ
ンよりなる側壁絶縁スペーサ８を形成する。この場合、
側壁絶縁スペーサ８は耐酸化性導電層５の下に位置して
いる。すなわち、側壁絶縁スペーサ８は耐シリコン拡散
導電層４の側壁を覆っており、耐酸化性導電層５の側壁
は側壁絶縁スペーサ８によって覆われていない。
【００３１】次に、図３２の（Ａ）を参照すると、図２
８の（Ｂ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図３０の（Ｂ）を参照
すると、図２８の（Ｃ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図４の薄膜キャパシタが得られることに
なる。
８の（Ｂ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図３０の（Ｂ）を参照
すると、図２８の（Ｃ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図４の薄膜キャパシタが得られることに
なる。
【００３２】なお、図３０の（Ｃ）に示す工程におい
て、図３３の（Ａ）に示すごとく、ＴｉＮ層４’の形成
の前に、ＴｉＳｉ2 よりなるシリコンコンタクト層９を
形成する。これにより、図１１の薄膜キャパシタを得る
ことができる。また、図３３の（Ｂ）に示すごとく、Ｔ
ｉＮ層４’の形成の前に、Ｔｉ層（図示せず）を形成
し、窒素雰囲気中で約７００℃の急速ランプ加熱を約３
０ｓ行うと、ポリシリコンプラグ３上にＴｉＳｉ2 より
なるシリコンコンタクト層９が形成される。次いで、Ｔ
ｉＮ層４’を形成する。これにより、図１８を示す薄膜
キャパシタが得られることになる。
て、図３３の（Ａ）に示すごとく、ＴｉＮ層４’の形成
の前に、ＴｉＳｉ2 よりなるシリコンコンタクト層９を
形成する。これにより、図１１の薄膜キャパシタを得る
ことができる。また、図３３の（Ｂ）に示すごとく、Ｔ
ｉＮ層４’の形成の前に、Ｔｉ層（図示せず）を形成
し、窒素雰囲気中で約７００℃の急速ランプ加熱を約３
０ｓ行うと、ポリシリコンプラグ３上にＴｉＳｉ2 より
なるシリコンコンタクト層９が形成される。次いで、Ｔ
ｉＮ層４’を形成する。これにより、図１８を示す薄膜
キャパシタが得られることになる。
【００３３】図３４、図３５、図３６は図５の薄膜キャ
パシタの製造方法を説明するための断面図である。始め
に、図３４の（Ａ）を参照すると図２３の（Ａ）と同様
に、約０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリ
コン基板１を熱酸化して約６００ｎｍ厚さの酸化シリコ
ンよりなる絶縁層２を形成する。次いで、絶縁層２にコ
ンタクトホールＣＯＮＴを形成する。次いで、ＣＶＤ法
により全面に約１μｍ厚さのポリシリコン層３’を形成
し、これにりんイオンを導入してその抵抗値を下げる。
次に、図３４の（Ｂ）を参照すると、図２３の（Ｂ）と
同様に、塩素ガスを用いてＲＩＥ法によりポリシリコン
層３’をエッチバックし、これにより、ポリシリコンプ
ラグ３をコンタクトホールＣＯＮＴ内に埋め込める。こ
の場合、ポリシリコンプラグ３の上面は絶縁層２の上面
より約１００ｎｍだけ低くされている。次に、図３４の
（Ｃ）を参照すると、約６００ｎｍ厚さのＴｉＮ層４’
をアルゴン及び窒素の混合ガスを用いた反応性ＤＣスパ
ッタリング法により形成する。
パシタの製造方法を説明するための断面図である。始め
に、図３４の（Ａ）を参照すると図２３の（Ａ）と同様
に、約０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリ
コン基板１を熱酸化して約６００ｎｍ厚さの酸化シリコ
ンよりなる絶縁層２を形成する。次いで、絶縁層２にコ
ンタクトホールＣＯＮＴを形成する。次いで、ＣＶＤ法
により全面に約１μｍ厚さのポリシリコン層３’を形成
し、これにりんイオンを導入してその抵抗値を下げる。
次に、図３４の（Ｂ）を参照すると、図２３の（Ｂ）と
同様に、塩素ガスを用いてＲＩＥ法によりポリシリコン
層３’をエッチバックし、これにより、ポリシリコンプ
ラグ３をコンタクトホールＣＯＮＴ内に埋め込める。こ
の場合、ポリシリコンプラグ３の上面は絶縁層２の上面
より約１００ｎｍだけ低くされている。次に、図３４の
（Ｃ）を参照すると、約６００ｎｍ厚さのＴｉＮ層４’
をアルゴン及び窒素の混合ガスを用いた反応性ＤＣスパ
ッタリング法により形成する。
【００３４】次に、図３５の（Ａ）を参照すると、コロ
イダルシリカを用いた化学機械的研磨（ＣＭＰ）法によ
り絶縁層２上のＴｉＮ層４’を除去し、ＴｉＮよりなる
耐シリコン拡散導電層４をコンタクトホールＣＯＮＴに
埋め込ませる。次に、図３５の（Ｂ）を参照すると、反
応性ＤＣスパッタリング法によりＲｕＯ2 ／Ｒｕ層を形
成する。次いで、塩素及び酸素の混合ガスを用いたＥＣ
Ｒプラズマエッチング法によりＲｕＯ2 ／Ｒｕ層をエッ
チングしてＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）
よりなる耐酸化性導電層５を形成する。
イダルシリカを用いた化学機械的研磨（ＣＭＰ）法によ
り絶縁層２上のＴｉＮ層４’を除去し、ＴｉＮよりなる
耐シリコン拡散導電層４をコンタクトホールＣＯＮＴに
埋め込ませる。次に、図３５の（Ｂ）を参照すると、反
応性ＤＣスパッタリング法によりＲｕＯ2 ／Ｒｕ層を形
成する。次いで、塩素及び酸素の混合ガスを用いたＥＣ
Ｒプラズマエッチング法によりＲｕＯ2 ／Ｒｕ層をエッ
チングしてＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）
よりなる耐酸化性導電層５を形成する。
【００３５】次に、図３６の（Ａ）を参照すると、図２
５の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図３６の（Ｂ）を参照
すると、図２５の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図３の薄膜キャパシタが得られることに
なる。
５の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図３６の（Ｂ）を参照
すると、図２５の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図３の薄膜キャパシタが得られることに
なる。
【００３６】なお、図３４の（Ｃ）に示す工程におい
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図１９
の薄膜キャパシタを得ることができる。また、図３７の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図３７の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を約３０ｓ行
うと、ポリシリコンプラグ３上のみにＴｉＳｉ2 よりな
るシリコンコンタクト層９が形成され、また、同時に、
Ｔｉ層４ａはＴｉＮ層４ｂに変換される。次いで、図３
７の（Ｃ）に示すごとく、ＴｉＮ層４’が形成される。
これにより、図１２の薄膜キャパシタを得ることができ
る。
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図１９
の薄膜キャパシタを得ることができる。また、図３７の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図３７の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を約３０ｓ行
うと、ポリシリコンプラグ３上のみにＴｉＳｉ2 よりな
るシリコンコンタクト層９が形成され、また、同時に、
Ｔｉ層４ａはＴｉＮ層４ｂに変換される。次いで、図３
７の（Ｃ）に示すごとく、ＴｉＮ層４’が形成される。
これにより、図１２の薄膜キャパシタを得ることができ
る。
【００３７】図３８、図３９、図４０もまた図５の薄膜
キャパシタの製造方法を説明するための断面図である。
始めに、図３８の（Ａ）を参照すると、約０．１Ω・ｃ
ｍの抵抗を有するＮ型単結晶シリコン基板１上に約１μ
ｍ厚さのポリシリコン層３’をＣＶＤ法により形成し、
これにりんイオンを導入してポリシリコン層３’の抵抗
値を下げる。次いで、約６００ｎｍ厚さのＴｉＮ層４’
をアルゴン及び窒素の混合ガスを用いた反応性ＤＣスパ
ッタリング法により形成する。次に、図３８（Ｂ）を参
照すると、ＴｉＮ層４’及びポリシリコン層３’をパタ
ーニングして耐シリコン拡散層４及びポリシリコン層３
を形成する。次に、図３８の（Ｃ）を参照すると、酸化
シリコンよりなる絶縁層２をＣＶＤ法により形成する。
キャパシタの製造方法を説明するための断面図である。
始めに、図３８の（Ａ）を参照すると、約０．１Ω・ｃ
ｍの抵抗を有するＮ型単結晶シリコン基板１上に約１μ
ｍ厚さのポリシリコン層３’をＣＶＤ法により形成し、
これにりんイオンを導入してポリシリコン層３’の抵抗
値を下げる。次いで、約６００ｎｍ厚さのＴｉＮ層４’
をアルゴン及び窒素の混合ガスを用いた反応性ＤＣスパ
ッタリング法により形成する。次に、図３８（Ｂ）を参
照すると、ＴｉＮ層４’及びポリシリコン層３’をパタ
ーニングして耐シリコン拡散層４及びポリシリコン層３
を形成する。次に、図３８の（Ｃ）を参照すると、酸化
シリコンよりなる絶縁層２をＣＶＤ法により形成する。
【００３８】次に、図３９の（Ａ）を参照すると、コロ
イダルシリカを用いたＣＭＰ法により絶縁層２上のＴｉ
Ｎ層４’を除去し、耐シリコン拡散導電層４を絶縁層２
から露出させる。次に、図３９の（Ｂ）を参照すると、
図３５の（Ｂ）と同様に、反応性ＤＣスパッタリング法
によりＲｕＯ2 ／Ｒｕ層を形成する。次いで、塩素及び
酸素の混合ガスを用いたＥＣＲプラズマエッチング法に
よりＲｕＯ2 ／Ｒｕ層をエッチングしてＲｕＯ2 （５０
０ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐酸化性導電層５
を形成する。
イダルシリカを用いたＣＭＰ法により絶縁層２上のＴｉ
Ｎ層４’を除去し、耐シリコン拡散導電層４を絶縁層２
から露出させる。次に、図３９の（Ｂ）を参照すると、
図３５の（Ｂ）と同様に、反応性ＤＣスパッタリング法
によりＲｕＯ2 ／Ｒｕ層を形成する。次いで、塩素及び
酸素の混合ガスを用いたＥＣＲプラズマエッチング法に
よりＲｕＯ2 ／Ｒｕ層をエッチングしてＲｕＯ2 （５０
０ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐酸化性導電層５
を形成する。
【００３９】次に、図４０の（Ａ）を参照すると、図３
６の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図４０の（Ｂ）を参照
すると、図３６の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図５の薄膜キャパシタが得られることに
なる。
６の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図４０の（Ｂ）を参照
すると、図３６の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図５の薄膜キャパシタが得られることに
なる。
【００４０】なお、図３８の（Ａ）に示す工程におい
て、図３５に示すごとく、ＴｉＮ層４’の形成の前に、
約１００ｎｍ厚さのＴｉ層をＤＣスパッタリング法によ
り形成する。次いで、窒素雰囲気中で約７００℃の急速
ランプ加熱を約３０ｓ行うと、ポリシリコン層３’上の
みに、ＴｉＳｉ2 よりなるシリコンコンタクト層９が形
成され、また、同時に、Ｔｉ層はＴｉＮ層に変換され
る。次いで、ＴｉＮ層４’が形成される。これにより、
図１３の薄膜キャパシタを得ることができる。
て、図３５に示すごとく、ＴｉＮ層４’の形成の前に、
約１００ｎｍ厚さのＴｉ層をＤＣスパッタリング法によ
り形成する。次いで、窒素雰囲気中で約７００℃の急速
ランプ加熱を約３０ｓ行うと、ポリシリコン層３’上の
みに、ＴｉＳｉ2 よりなるシリコンコンタクト層９が形
成され、また、同時に、Ｔｉ層はＴｉＮ層に変換され
る。次いで、ＴｉＮ層４’が形成される。これにより、
図１３の薄膜キャパシタを得ることができる。
【００４１】図４２、図４３、図４４は図６の薄膜キャ
パシタの製造方法を説明するための断面図である。始め
に、図４０の（Ａ）を参照すると、図３４の（Ａ）と同
様に、約０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シ
リコン基板１を熱酸化して約６００ｎｍ厚さの酸化シリ
コンよりなる絶縁層２を形成する。次いで、絶縁層２に
コンタクトホールＣＯＮＴを形成する。次いで、ＣＶＤ
法により全面に約１μｍ厚さのポリシリコン層３’を形
成し、これにりんイオンを導入してその抵抗値を下げ
る。次に、図４２の（Ｂ）を参照すると、図３４の
（Ｂ）と同様に、塩素ガスを用いてＲＩＥ法によりポリ
シリコン層３’をエッチバックし、これにより、ポリシ
リコンプラグ３をコンタクトホールＣＯＮＴ内に埋め込
める。この場合、ポリシリコンプラグ３の上面は絶縁層
２の上面より著しく低くされている。次に、図４２
（Ｃ）を参照すると、図３４の（Ｃ）と同様に、約６０
０ｎｍ厚さのＴｉＮ層４’をアルゴン及び窒素の混合ガ
スを用いた反応性ＤＣスパッタリング法により形成す
る。
パシタの製造方法を説明するための断面図である。始め
に、図４０の（Ａ）を参照すると、図３４の（Ａ）と同
様に、約０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シ
リコン基板１を熱酸化して約６００ｎｍ厚さの酸化シリ
コンよりなる絶縁層２を形成する。次いで、絶縁層２に
コンタクトホールＣＯＮＴを形成する。次いで、ＣＶＤ
法により全面に約１μｍ厚さのポリシリコン層３’を形
成し、これにりんイオンを導入してその抵抗値を下げ
る。次に、図４２の（Ｂ）を参照すると、図３４の
（Ｂ）と同様に、塩素ガスを用いてＲＩＥ法によりポリ
シリコン層３’をエッチバックし、これにより、ポリシ
リコンプラグ３をコンタクトホールＣＯＮＴ内に埋め込
める。この場合、ポリシリコンプラグ３の上面は絶縁層
２の上面より著しく低くされている。次に、図４２
（Ｃ）を参照すると、図３４の（Ｃ）と同様に、約６０
０ｎｍ厚さのＴｉＮ層４’をアルゴン及び窒素の混合ガ
スを用いた反応性ＤＣスパッタリング法により形成す
る。
【００４２】次に、図４３の（Ａ）を参照すると、塩素
ガスを用いたＲＩＥ法により絶縁層２上のＴｉＮ層４’
を除去し、ＴｉＮよりなる耐シリコン拡散導電層４をコ
ンタクトホールＣＯＮＴに完全に埋め込ませる。この場
合、耐シリコン拡散導電層４の上面は絶縁層２の上面よ
り低くされている。次に、図４３の（Ｂ）を参照する
と、反応性ＤＣスパッタリング法によりＲｕＯ2 ／Ｒｕ
層を形成する。次いで、塩素及び酸素の混合ガスを用い
たＥＣＲプラズマエッチング法によりＲｕＯ2 ／Ｒｕ層
をエッチングしてＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０
ｎｍ）よりなる耐酸化性導電層５を形成する。この場
合、耐酸化性導電層５の一部もコンタクトホールＣＯＮ
Ｔ内に埋め込められる。
ガスを用いたＲＩＥ法により絶縁層２上のＴｉＮ層４’
を除去し、ＴｉＮよりなる耐シリコン拡散導電層４をコ
ンタクトホールＣＯＮＴに完全に埋め込ませる。この場
合、耐シリコン拡散導電層４の上面は絶縁層２の上面よ
り低くされている。次に、図４３の（Ｂ）を参照する
と、反応性ＤＣスパッタリング法によりＲｕＯ2 ／Ｒｕ
層を形成する。次いで、塩素及び酸素の混合ガスを用い
たＥＣＲプラズマエッチング法によりＲｕＯ2 ／Ｒｕ層
をエッチングしてＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０
ｎｍ）よりなる耐酸化性導電層５を形成する。この場
合、耐酸化性導電層５の一部もコンタクトホールＣＯＮ
Ｔ内に埋め込められる。
【００４３】次に、図４４の（Ａ）を参照すると、図３
６の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図４４の（Ｂ）を参照
すると、図３６の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図６の薄膜キャパシタが得られることに
なる。
６の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図４４の（Ｂ）を参照
すると、図３６の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図６の薄膜キャパシタが得られることに
なる。
【００４４】なお、図４２の（Ｃ）に示す工程におい
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図２０
の薄膜キャパシタを得ることができる。また、図４５の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図４５の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を約３Ｄｓ行
うと、ポリシリコンプラグ３上のみに、 ＴｉＳｉ2 よ
りなるシリコンコンタクト層９が形成され、また、同時
に、Ｔｉ層４ａはＴｉＮ層４ｂに変換される。次いで、
図４５の（Ｃ）に示すごとく、ＴｉＮ層４’が形成され
る。これにより、図１３の薄膜キャパシタを得ることが
できる。
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図２０
の薄膜キャパシタを得ることができる。また、図４５の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図４５の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を約３Ｄｓ行
うと、ポリシリコンプラグ３上のみに、 ＴｉＳｉ2 よ
りなるシリコンコンタクト層９が形成され、また、同時
に、Ｔｉ層４ａはＴｉＮ層４ｂに変換される。次いで、
図４５の（Ｃ）に示すごとく、ＴｉＮ層４’が形成され
る。これにより、図１３の薄膜キャパシタを得ることが
できる。
【００４５】図４６、図４７は図７の薄膜キャパシタの
製造方法を説明するための断面図である。始めに、図４
６の（Ａ）を参照すると、約０．１Ω・ｃｍの抵抗値を
有するＮ型単結晶シリコン基板１を熱酸化して約６００
ｎｍ厚さの酸化シリコンよりなる絶縁層２を形成する。
次いで、絶縁層２にコンタクトホールＣＯＮＴを形成す
る。次いで、約６００ｎｍ厚さのＴｉＮ層４’をアルゴ
ン及び窒素の混合ガスを用いた反応性ＤＣスパッタリン
グ法により形成する。次に、図４６の（Ｂ）を参照する
と、コロイダルシリカを用いたＣＭＰ法により絶縁層２
上のＴｉＮ層４’を除去し、ＴｉＮよりなる耐シリコン
拡散導電層４をコンタクトホールＣＯＮＴに埋め込ませ
る。次に、図４６の（Ｃ）を参照すると、反応性ＤＣス
パッタリング法によりＲｕＯ2 ／Ｒｕ層を形成する。次
いで、塩素及び酸素の混合ガスを用いたＥＣＲプラズマ
エッチング法によりＲｕＯ2 ／Ｒｕ層をエッチングして
ＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐
酸化性導電層５を形成する。
製造方法を説明するための断面図である。始めに、図４
６の（Ａ）を参照すると、約０．１Ω・ｃｍの抵抗値を
有するＮ型単結晶シリコン基板１を熱酸化して約６００
ｎｍ厚さの酸化シリコンよりなる絶縁層２を形成する。
次いで、絶縁層２にコンタクトホールＣＯＮＴを形成す
る。次いで、約６００ｎｍ厚さのＴｉＮ層４’をアルゴ
ン及び窒素の混合ガスを用いた反応性ＤＣスパッタリン
グ法により形成する。次に、図４６の（Ｂ）を参照する
と、コロイダルシリカを用いたＣＭＰ法により絶縁層２
上のＴｉＮ層４’を除去し、ＴｉＮよりなる耐シリコン
拡散導電層４をコンタクトホールＣＯＮＴに埋め込ませ
る。次に、図４６の（Ｃ）を参照すると、反応性ＤＣス
パッタリング法によりＲｕＯ2 ／Ｒｕ層を形成する。次
いで、塩素及び酸素の混合ガスを用いたＥＣＲプラズマ
エッチング法によりＲｕＯ2 ／Ｒｕ層をエッチングして
ＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐
酸化性導電層５を形成する。
【００４６】次に、図４７の（Ａ）を参照すると、図３
６の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図４７の（Ｂ）を参照
すると、図３６の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図７の薄膜キャパシタが得られることに
なる。
６の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図４７の（Ｂ）を参照
すると、図３６の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図７の薄膜キャパシタが得られることに
なる。
【００４７】なお、図４６の（Ｃ）に示す工程におい
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図２１
の薄膜キャパシタを得ることができる。また、図４８の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図４８の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を約３０ｓ行
うと、シリコン基板１上のみにＴｉＳｉ2 よりなるシリ
コンコンタクト層９が形成され、また、同時に、Ｔｉ層
４ａはＴｉＮ層４ｂに変換される。次いで、図４８の
（Ｃ）に示すごとく、ＴｉＮ層４’が形成される。これ
により、図１４の薄膜キャパシタを得ることができる。
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図２１
の薄膜キャパシタを得ることができる。また、図４８の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図４８の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を約３０ｓ行
うと、シリコン基板１上のみにＴｉＳｉ2 よりなるシリ
コンコンタクト層９が形成され、また、同時に、Ｔｉ層
４ａはＴｉＮ層４ｂに変換される。次いで、図４８の
（Ｃ）に示すごとく、ＴｉＮ層４’が形成される。これ
により、図１４の薄膜キャパシタを得ることができる。
【００４８】図４９、図５０は図８の薄膜キャパシタの
製造方法を説明するための断面図である。始めに、図４
９の（Ａ）を参照すると図４６の（Ａ）と同様に、約
０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリコン基
板１を熱酸化して約６００ｎｍ厚さの酸化シリコンより
なる絶縁層２を形成する。次いで、絶縁層２にコンタク
トホールＣＯＮＴを形成する。次いで、約６００ｎｍ厚
さのＴｉＮ層４’をアルゴン及び窒素の混合ガスを用い
た反応性ＤＣスパッタリング法により形成する。次に、
図４９の（Ｂ）を参照すると、塩素を用いたＲＩＥ法に
より絶縁層２上のＴｉＮ層４’を除去し、ＴｉＮよりな
る耐シリコン拡散導電層４をコンタクトホールＣＯＮＴ
に完全に埋め込ませる。この場合、耐シリコン拡散導電
層４の高さは絶縁層により低い。次に、図４９の（Ｃ）
を参照すると、図４６の（Ｃ）と同様に、反応性ＤＣス
パッタリング法によりＲｕＯ2 ／Ｒｕ層を形成する。次
いで、塩素及び酸素の混合ガスを用いたＥＣＲプラズマ
エッチング法によりＲｕＯ2 ／Ｒｕ層をエッチングして
ＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐
酸化性導電層５を形成する。
製造方法を説明するための断面図である。始めに、図４
９の（Ａ）を参照すると図４６の（Ａ）と同様に、約
０．１Ω・ｃｍの抵抗値を有するＮ型単結晶シリコン基
板１を熱酸化して約６００ｎｍ厚さの酸化シリコンより
なる絶縁層２を形成する。次いで、絶縁層２にコンタク
トホールＣＯＮＴを形成する。次いで、約６００ｎｍ厚
さのＴｉＮ層４’をアルゴン及び窒素の混合ガスを用い
た反応性ＤＣスパッタリング法により形成する。次に、
図４９の（Ｂ）を参照すると、塩素を用いたＲＩＥ法に
より絶縁層２上のＴｉＮ層４’を除去し、ＴｉＮよりな
る耐シリコン拡散導電層４をコンタクトホールＣＯＮＴ
に完全に埋め込ませる。この場合、耐シリコン拡散導電
層４の高さは絶縁層により低い。次に、図４９の（Ｃ）
を参照すると、図４６の（Ｃ）と同様に、反応性ＤＣス
パッタリング法によりＲｕＯ2 ／Ｒｕ層を形成する。次
いで、塩素及び酸素の混合ガスを用いたＥＣＲプラズマ
エッチング法によりＲｕＯ2 ／Ｒｕ層をエッチングして
ＲｕＯ2 （５００ｎｍ）／Ｒｕ（５０ｎｍ）よりなる耐
酸化性導電層５を形成する。
【００４９】次に、図５０の（Ａ）を参照すると、図４
７の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図５０の（Ｂ）を参照
すると、図４７の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図８の薄膜キャパシタが得られることに
なる。
７の（Ａ）と同様に、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰ
Ｍ）2 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）及び酸素ガスを用いた
ＥＣＲ−ＭＯＣＶＤ法により全面に約１００ｎｍ厚さの
ＢＳＴよりなる高誘電率層６を形成する。なお、このと
き、基板温度は４００〜７００℃とされ、ガス圧力は約
７ｍＴｏｒｒとされる。最後に、図５０の（Ｂ）を参照
すると、図４７の（Ｂ）と同様に、Ａｒガスを用いたＤ
Ｃスパッタリング法により全面にＡｌ（１μｍ）／Ｔｉ
Ｎ（５０ｎｍ）よりなる上部電極層７を形成する。次い
で、上部電極層７は塩素ガスを用いたＲＩＥ法によりエ
ッチングされ、図８の薄膜キャパシタが得られることに
なる。
【００５０】なお、図４９の（Ａ）に示す工程におい
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図２２
の薄膜キャパシタを得ることができる。また、図４８の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図４８の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を行うと、約
３０ｓ行うと、シリコン基板１上のみにＴｉＳｉ2 より
なるシリコンコンタクト層９が形成され、また、同時
に、Ｔｉ層４ａはＴｉＮ層４ｂに変換される。次いで、
図４８の（Ｃ）に示すごとく、ＴｉＮ層４’が形成され
る。これにより、図１５の薄膜キャパシタを得ることが
できる。
て、ＴｉＮ層４’の形成の前に、ＴｉＳｉ2 よりなるシ
リコンコンタクト層９を形成する。これにより、図２２
の薄膜キャパシタを得ることができる。また、図４８の
（Ａ）に示すごとく、ＴｉＮ層４’の形成の前に、約１
００ｎｍ厚さのＴｉ層４ａをＤＣスパッタリング法によ
り形成する。次いで、図４８の（Ｂ）に示すごとく、窒
素雰囲気中で約７００℃の急速ランプ加熱を行うと、約
３０ｓ行うと、シリコン基板１上のみにＴｉＳｉ2 より
なるシリコンコンタクト層９が形成され、また、同時
に、Ｔｉ層４ａはＴｉＮ層４ｂに変換される。次いで、
図４８の（Ｃ）に示すごとく、ＴｉＮ層４’が形成され
る。これにより、図１５の薄膜キャパシタを得ることが
できる。
【００５１】なお、上述の発明の実施の形態において
は、ポリシリコンプラグ３をＣＶＤ法により形成してい
るが、選択エピタキシャル成長法により形成してもよ
い。また、りんの代りにゲルマニウムを不純物として用
いることができる。また、耐シリコン拡散導電層は、Ｔ
ｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、ま
たはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒
化物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの
少なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、
Ｎｉの少なくとも１つのシリサイドより構成できる。こ
の場合、耐シリコン拡散導電層４とシリコンとの反応温
度が高導電率層６の形成のＥＣＲ−ＭＯＣＶＤ処理温度
４００〜７００℃より低ければよい。特に、耐シリコン
拡散導電層４が金属シリサイドよりなるときには、高融
点金属層たとえばＴｉを用いることにより、シリコンコ
ンタクト層９を耐シリコン拡散導電層４と自己整合的に
形成できる。
は、ポリシリコンプラグ３をＣＶＤ法により形成してい
るが、選択エピタキシャル成長法により形成してもよ
い。また、りんの代りにゲルマニウムを不純物として用
いることができる。また、耐シリコン拡散導電層は、Ｔ
ｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、ま
たはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒
化物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの
少なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、
Ｎｉの少なくとも１つのシリサイドより構成できる。こ
の場合、耐シリコン拡散導電層４とシリコンとの反応温
度が高導電率層６の形成のＥＣＲ−ＭＯＣＶＤ処理温度
４００〜７００℃より低ければよい。特に、耐シリコン
拡散導電層４が金属シリサイドよりなるときには、高融
点金属層たとえばＴｉを用いることにより、シリコンコ
ンタクト層９を耐シリコン拡散導電層４と自己整合的に
形成できる。
【００５２】また、シリコンコンタクト層９はＴｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つ以上のシリサイ
ドより構成できる。これらのシリサイドは５００℃でさ
え耐シリコン拡散能力を有しており、また、シリコンを
含んでいるので、シリコンとの接触抵抗は小さい。さら
に、耐酸化性導電層５は、Ｒｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｐｄ、Ｒｈの少なくとも１つの金属、またはＲｕ、
Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも１つ酸化物、また
はＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも１つのシ
リサイドまたはＰｔ、Ｐｄの少なくとも１つより構成で
きる。特に、ＲｕＯ2 及びＲｕは微細加工技術の点で優
れている。
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つ以上のシリサイ
ドより構成できる。これらのシリサイドは５００℃でさ
え耐シリコン拡散能力を有しており、また、シリコンを
含んでいるので、シリコンとの接触抵抗は小さい。さら
に、耐酸化性導電層５は、Ｒｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｐｄ、Ｒｈの少なくとも１つの金属、またはＲｕ、
Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも１つ酸化物、また
はＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも１つのシ
リサイドまたはＰｔ、Ｐｄの少なくとも１つより構成で
きる。特に、ＲｕＯ2 及びＲｕは微細加工技術の点で優
れている。
【００５３】さらに、高誘電率層６としては、化学式Ａ
ＢＯ3 で表され、それぞれＡとしてＢａ、Ｓｒ、Ｐｂ、
Ｃａ、Ｌａ、Ｌｉ、Ｋのうち少なくとも１つ、Ｂとして
Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗ
のうち少なくとも１つを含むもの、例えば、ＳｒＴｉＯ
3 ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ3 、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 、Ｐ
ｂ（Ｍｇ，Ｗ）Ｏ3 、Ｐｂ（Ｚｎ，Ｎｂ）Ｏ3 、ＬｉＴ
ａＯ3 、ＬｉＮｂＯ3 、ＫＴａＯ3 、ＫＮｂＯ3 など、
あるいは化学式（Ｂｉ2 Ｏ2 ）（Ａm-1ＢmＯ3m+1 ）
（ｍ＝１、２、３、４、５）で表され、ＡとしてＢａ、
Ｓｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉのうち少なくとも１つ、Ｂ
としてＮｂ、Ｔａ、Ｔｉ、Ｗの少なくとも１つを含むも
の、例えば、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9 、Ｓ
ｒＢｉ2Ｎｂ2Ｏ9 、あるいは化学式のＴａ2Ｏ5 などを
用いる。
ＢＯ3 で表され、それぞれＡとしてＢａ、Ｓｒ、Ｐｂ、
Ｃａ、Ｌａ、Ｌｉ、Ｋのうち少なくとも１つ、Ｂとして
Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗ
のうち少なくとも１つを含むもの、例えば、ＳｒＴｉＯ
3 ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ3 、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 、Ｐ
ｂ（Ｍｇ，Ｗ）Ｏ3 、Ｐｂ（Ｚｎ，Ｎｂ）Ｏ3 、ＬｉＴ
ａＯ3 、ＬｉＮｂＯ3 、ＫＴａＯ3 、ＫＮｂＯ3 など、
あるいは化学式（Ｂｉ2 Ｏ2 ）（Ａm-1ＢmＯ3m+1 ）
（ｍ＝１、２、３、４、５）で表され、ＡとしてＢａ、
Ｓｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉのうち少なくとも１つ、Ｂ
としてＮｂ、Ｔａ、Ｔｉ、Ｗの少なくとも１つを含むも
の、例えば、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9 、Ｓ
ｒＢｉ2Ｎｂ2Ｏ9 、あるいは化学式のＴａ2Ｏ5 などを
用いる。
【００５４】
【発明の効果】以上説明したように本発明によれば、耐
酸化性導電層が高誘電率層から小さい側壁絶縁スペーサ
もくしは側壁絶縁スペーサなしに隔離されているので、
薄膜キャパシタを小さくでき、従って、高集積度を図れ
る。
酸化性導電層が高誘電率層から小さい側壁絶縁スペーサ
もくしは側壁絶縁スペーサなしに隔離されているので、
薄膜キャパシタを小さくでき、従って、高集積度を図れ
る。
【図１】本発明に係る薄膜キャパシタの第１の実施の形
態を示す断面図である。
態を示す断面図である。
【図２】図１の薄膜キャパシタの接触抵抗及び容量密度
を示すグラフである。
を示すグラフである。
【図３】本発明に係る薄膜キャパシタの第２の実施の形
態を示す断面図である。
態を示す断面図である。
【図４】本発明に係る薄膜キャパシタの第３の実施の形
態を示す断面図である。
態を示す断面図である。
【図５】本発明に係る薄膜キャパシタの第４の実施の形
態を示す断面図である。
態を示す断面図である。
【図６】本発明に係る薄膜キャパシタの第５の実施の形
態を示す断面図である。
態を示す断面図である。
【図７】本発明に係る薄膜キャパシタの第６の実施の形
態を示す断面図である。
態を示す断面図である。
【図８】本発明に係る薄膜キャパシタの第７の実施の形
態を示す断面図である。
態を示す断面図である。
【図９】本発明に係る薄膜キャパシタの第８の実施の形
態を示す断面図である。
態を示す断面図である。
【図１０】本発明に係る薄膜キャパシタの第９の実施の
形態を示す断面図である。
形態を示す断面図である。
【図１１】本発明に係る薄膜キャパシタの第１０の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１２】本発明に係る薄膜キャパシタの第１１の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１３】本発明に係る薄膜キャパシタの第１２の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１４】本発明に係る薄膜キャパシタの第１３の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１５】本発明に係る薄膜キャパシタの第１４の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１６】本発明に係る薄膜キャパシタの第１５の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１７】本発明に係る薄膜キャパシタの第１６の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１８】本発明に係る薄膜キャパシタの第１７の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図１９】本発明に係る薄膜キャパシタの第１８の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図２０】本発明に係る薄膜キャパシタの第１９の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図２１】本発明に係る薄膜キャパシタの第２０の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図２２】本発明に係る薄膜キャパシタの第２１の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図２３】図１の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図２４】図１の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図２５】図１の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図２６】図９、図１６の薄膜キャパシタの製造方法を
説明するための断面図である。
説明するための断面図である。
【図２７】図３の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図２８】図３の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図２９】図１０、図１７の薄膜キャパシタの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３０】図４の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３１】図４の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３２】図４の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３３】図１１、図１８の薄膜キャパシタの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３４】図５の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３５】図５の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３６】図５の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３７】図１２の薄膜キャパシタの製造方法を説明す
るための断面図である。
るための断面図である。
【図３８】図５の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図３９】図５の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４０】図５の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４１】図１３の薄膜キャパシタの製造方法を説明す
るための断面図である。
るための断面図である。
【図４２】図６の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４３】図６の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４４】図６の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４５】図１３の薄膜キャパシタの製造方法を説明す
るための断面図である。
るための断面図である。
【図４６】図７の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４７】図７の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図４８】図１３の薄膜キャパシタの製造方法を説明す
るための断面図である。
るための断面図である。
【図４９】図８の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図５０】図８の薄膜キャパシタの製造方法を説明する
ための断面図である。
ための断面図である。
【図５１】第１の薄膜キャパシタを示す断面図である。
【図５２】第２の従来の薄膜キャパシタを示す断面図で
ある。
ある。
【図５３】図５１、図５２の薄膜キャパシタの接触抵抗
及び容量密度を示すグラフである。
及び容量密度を示すグラフである。
１─単結晶シリコン基板 ２─絶縁層 ３─ポリシリコンプラグ ４─耐シリコン拡散導電層 ５─耐酸化性導電層 ６─高誘電率層 ７─上部電極層 ８─側壁絶縁スペーサ ９─シリコンコンタクト層 ＣＯＮＴ─コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822
Claims (69)
- 【請求項１】 シリコン基板（１）と、 該シリコン基板上に形成されたポリシリコン層（３）
と、 該ポリシリコン層上に形成された耐シリコン拡散導電層
（４）及び該耐シリコン拡散導電層上に形成された耐酸
化性導電層（５）よりなる下部電極層と、 前記耐酸化性導電層の上面及び側面に形成された高誘電
率層（６）と、 該高誘電率層上に形成された上部電極層（７）とを具備
し、前記耐シリコン拡散導電層が前記高誘電率導電層よ
り隔離されている薄膜キャパシタ。 - 【請求項２】 さらに、前記半導体基板上に形成された
絶縁層（２）を具備し、 前記ポリシリコン層が前記絶縁層内のコンタクトホール
（ＣＯＮＴ）内に形成された請求項１に記載の薄膜キャ
パシタ。 - 【請求項３】 さらに、前記耐シリコン拡散導電層が前
記絶縁層内のコンタクトホール内に形成された請求項２
に記載の薄膜キャパシタ。 - 【請求項４】 さらに、前記耐酸化性導電層の下部が前
記絶縁層内のコンタクトホール内に形成された請求項３
に記載の薄膜キャパシタ。 - 【請求項５】 前記耐シリコン拡散導電層の幅とほぼ同
一であり、 さらに、前記耐シリコン拡散導電層の側壁を覆う側壁絶
縁スペーサ（８）を具備する請求項４に記載の薄膜キャ
パシタ。 - 【請求項６】 前記耐シリコン拡散導電層の幅より小さ
く、 前記耐酸化性導電層が前記耐シリコン拡散導電層の側壁
を覆う請求項４に記載の薄膜キャパシタ。 - 【請求項７】 前記耐シリコン拡散導電層の幅より小さ
く、 さらに、前記耐酸化性導電層下に設けられ前記耐シリコ
ン拡散導電層の側壁を覆う側壁絶縁スペーサ（８）を具
備する請求項４に記載の薄膜キャパシタ。 - 【請求項８】 さらに、 前記ポリシリコン層と前記耐シリコン拡散導電層との間
にシリコンコンタクト層を具備し、 該シリコンコンタクト層は前記誘電率層より隔離されて
いる請求項１に記載の薄膜キャパシタ。 - 【請求項９】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項１に記
載の薄膜キャパシタ。 - 【請求項１０】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも
１つの酸化物、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの
少なくとも１つのシリサイドよりなる請求項１に記載の
薄膜キャパシタ。 - 【請求項１１】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項８に記載の薄膜キャパシタ。 - 【請求項１２】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるい
は、Ｔａ2Ｏ5 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ，Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍ
ｎ、Ｆｅ、Ｚｎ、Ｗの少なくとも１つ、ＸはＢａ，Ｓ
ｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉの少なくとも１つ、ＺはＴ
ｉ、Ｔａ、Ｎｂの少なくとも１つよりなる請求項１に記
載の薄膜キャパシタ。 - 【請求項１３】 シリコン基板（１）と、 該シリコン基板上に形成された絶縁（２）と、 該シリコン基板上の前記絶縁層内のコンタクトホール
（ＣＯＮＴ）内に形成された耐シリコン拡散導電層
（４）及び該耐シリコン拡散導電層上に形成された耐酸
化性導電層（５）よりなる下部電極層と、 前記耐酸化性導電層の上面及び側面に形成された高誘電
率層（６）と、 該高誘電率層上に形成された上部電極層（７）とを具備
し、前記耐シリコン拡散導電層が前記高誘電率導電層よ
り隔離されている薄膜キャパシタ。 - 【請求項１４】 さらに、前記耐酸化性導電層の下部が
前記絶縁層内のコンタクトホール内に形成された請求項
１３に記載の薄膜キャパシタ。 - 【請求項１５】 さらに、前記絶縁層のコンタクトホー
ル内に形成され前記ポリシリコン層と前記耐シリコン拡
散導電層との間に設けられたシリコンコンタクト層
（９）を具備する請求項１３に記載の薄膜キャパシタ。 - 【請求項１６】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項１３に
記載の薄膜キャパシタ。 - 【請求項１７】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも
１つの酸化物、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの
少なくとも１つのシリサイドよりなる請求項１３に記載
の薄膜キャパシタ。 - 【請求項１８】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項１５に記載の薄膜キャパシタ。 - 【請求項１９】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍ
ｎ、Ｆｅ、Ｚｎ、Ｗの少なくとも１つ、ＸはＢａ、Ｓ
ｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉの少なくとも１つ、ＺはＴ
ｉ、Ｔａ、Ｎｂの少なくとも１つよりなる請求項１３に
記載の薄膜キャパシタ。 - 【請求項２０】 シリコン基板（１）に絶縁層（２）を
形成する工程と、 該絶縁層にコンタクトホール（ＣＯＮＴ）を形成する工
程と、 該絶縁層にコンタクトホールにポリシリコンプラグ
（３）を埋め込む工程と、 該ポリシリコンプラグ及び前記絶縁層上に耐シリコン拡
散導電層（４）を形成する工程と、 該耐シリコン拡散導電層上に耐酸化性導電層（５）を形
成する工程と、 該耐酸化性導電層及び前記耐シリコン拡散導電層をエッ
チングして下部電極層を形成する工程と、 前記耐シリコン拡散導電層の側壁のみに側壁絶縁スペー
サ（８）を形成する工程と、 前記耐酸化性導電層及び前記側壁絶縁スペーサ上に高誘
電率層（６）を形成する工程と、 該高誘電率層上に上部電極層（７）を形成する工程とを
具備する薄膜キャパシタの製造方法。 - 【請求項２１】 さらに、前記ポリシリコンプラグの埋
込み後前記耐シリコン拡散導電層の形成前に、前記ポリ
シリコンプラグ上にシリコンコンタクト層（９）を形成
する工程を具備する請求項２０に記載の薄膜キャパシタ
の製造方法。 - 【請求項２２】 さらに、 前記ポリシリコンプラグの埋込み後、該ポリシリコンプ
ラグ上に高融点金属層を形成する工程と、 該高融点金属層に窒素雰囲気中でランプアニールを施し
てシリコンコンタクト層（９）を形成する工程とを具備
する請求項２０に記載の薄膜キャパシタの製造方法。 - 【請求項２３】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項２０に
記載の薄膜キャパシタの製造方法。 - 【請求項２４】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ，Ｒｅ，Ｏｓ，Ｉｒ，Ｒｈの少なくとも
１つの酸化物、またはＲｕ，Ｒｅ，Ｏｓ，Ｉｒ，Ｒｈの
少なくとも１つのシリサイドよりなる請求項２０に記載
の薄膜キャパシタの製造方法。 - 【請求項２５】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項２１に記載の薄膜キャパシタの製造方法。 - 【請求項２６】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項２２に記載の薄膜キャパシタの製造方法。 - 【請求項２７】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍ
ｎ、Ｆｅ、Ｚｎ、Ｗの少なくとも１つ、ＸはＢａ、Ｓ
ｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉの少なくとも１つ、ＺはＴ
ｉ，Ｔａ，Ｎｂの少なくとも１つよりなる請求項２０に
記載の薄膜キャパシタの製造方法。 - 【請求項２８】 シリコン基板（１）に絶縁層（２）を
形成する工程と、 該絶縁層にコンタクトホール（ＣＯＮＴ）を形成する工
程と、 該絶縁層にコンタクトホールにポリシリコンプラグ
（３）を埋め込む工程と、 該ポリシリコンプラグ及び前記絶縁層上に耐シリコン拡
散導電層（４）を形成する工程と、 該耐シリコン拡散導電層をエッチングして第１の下部電
極層を形成する工程と、 該第１の下部電極層上に耐酸化性導電層（５）を形成す
る工程と、 該耐酸化性導電層をエッチングして前記第１の下部電極
層の幅より大きな幅を有する第２の下部電極層を形成す
る工程と、 前記第２の下部電極層及び前記絶縁層上に高誘電率層
（６）を形成する工程と、 該高誘電率層上に上部電極層を形成する工程とを具備す
る薄膜キャパシタの製造方法。 - 【請求項２９】 さらに、前記ポリシリコンプラグの埋
込み後前記耐シリコン拡散導電層の形成前に、前記ポリ
シリコンプラグ上にシリコンコンタクト層（９）を形成
する工程を具備する請求項２８に記載の薄膜キャパシタ
の製造方法． - 【請求項３０】 さらに、 前記ポリシリコンプラグの埋込み後、該ポリシリコンプ
ラグ上に高融点金属層を形成する工程と、 該高融点金属層に窒素雰囲気中でランプアニールを施し
てシリコンコンタクト層（９）を形成する工程とを具備
する請求項２８に記載の薄膜キャパシタの製造方法。 - 【請求項３１】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項２８に
記載の薄膜キャパシタの製造方法。 - 【請求項３２】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ，Ｒｅ，Ｏｓ，Ｉｒ，Ｒｈの少なくとも
１つの酸化物、またはＲｕ，Ｒｅ，Ｏｓ，Ｉｒ，Ｒｈの
少なくとも１つのシリサイドよりなる請求項２８に記載
の薄膜キャパシタの製造方法。 - 【請求項３３】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項２９に記載の薄膜キャパシタの製造方法。 - 【請求項３４】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項３０に記載の薄膜キャパシタの製造方法。 - 【請求項３５】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｍ
ｎ，Ｆｅ，Ｚｎ，Ｗの少なくとも１つ、ＸはＢａ，Ｓ
ｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉの少なくとも１つ、ＺはＴ
ｉ，Ｔａ，Ｎｂの少なくとも１つよりなる請求項２６に
記載の薄膜キャパシタの製造方法。 - 【請求項３６】 シリコン基板（１）に絶縁層（２）を
形成する工程と、 該絶縁層にコンタクトホール（ＣＯＮＴ）を形成する工
程と、 該絶縁層にコンタクトホールにポリシリコンプラグ
（３）を埋め込む工程と、 該ポリシリコンプラグ及び前記絶縁層上に耐シリコン拡
散導電層（４）を形成する工程と、 該耐シリコン拡散導電層上に耐酸化性導電層（５）を形
成する工程と、 該耐酸化性導電層及び前記耐シリコン拡散導電層をエッ
チングして下部電極層を形成する工程と、 該下部電極層の形成後に、前記耐シリコン拡散導電層の
周囲のみをエッチングする工程と、 該耐シリコン拡散導電層の周囲をエッチングした後に、
前記耐酸化性導電層の下側かつ前記耐シリコン拡散導電
層の側壁に側壁絶縁スペーサ（８）を形成する工程と、 前記耐酸化性導電層及び前記側壁絶縁スペーサ上に高誘
電率層（６）を形成する工程と、 該高誘電率層上に上部電極層（７）を形成する工程とを
具備する薄膜キャパシタの製造方法。 - 【請求項３７】 さらに、前記ポリシリコンプラグの埋
込み後前記耐シリコン拡散導電層の形成前に、前記ポリ
シリコンプラグ上にシリコンコンタクト層（９）を形成
する工程を具備する請求項３６に記載の薄膜キャパシタ
の製造方法。 - 【請求項３８】 さらに、 前記ポリシリコンプラグの埋込み後、該ポリシリコンプ
ラグ上に高融点金属層を形成する工程と、 該高融点金属層に窒素雰囲気中でランプアニールを施し
てシリコンコンタクト層（９）を形成する工程とを具備
する請求項３６に記載の薄膜キャパシタの製造方法。 - 【請求項３９】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項３６に
記載の薄膜キャパシタの製造方法。 - 【請求項４０】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも
１つの酸化物、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの
少なくとも１つのシリサイドよりなる請求項３６に記載
の薄膜キャパシタの製造方法。 - 【請求項４１】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項３７に記載の薄膜キャパシタの製造方法。 - 【請求項４２】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項３８に記載の薄膜キャパシタの製造方法。 - 【請求項４３】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｍ
ｎ，Ｆｅ，Ｚｎ，Ｗの少なくとも１つ、ＸはＢａ，Ｓ
ｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉの少なくとも１つ、ＺはＴ
ｉ，Ｔａ，Ｎｂの少なくとも１つよりなる請求項３６に
記載の薄膜キャパシタ製造方法。 - 【請求項４４】 シリコン基板（１）に絶縁層（２）を
形成する工程と、 該絶縁層にコンタクトホール（ＣＯＮＴ）を形成する工
程と、 該絶縁層にコンタクトホールにポリシリコンプラグ
（３）を埋め込む工程と、 該ポリシリコンプラグ上の前記絶縁層のコンタクトホー
ル内に耐シリコン拡散導電層（４）を形成する工程と、 該耐シリコン拡散導電層及び前記絶縁層上に耐酸化性導
電層（５）を形成する工程と、 該耐酸化性導電層をエッチングして前記耐シリコン拡散
導電層と共に下部電極層を形成する工程と、 前記下部電極層及び前記絶縁層上に高誘電率層（６）を
形成する工程と、 該高誘電率層上に上部電極層（７）を形成する工程とを
具備する薄膜キャパシタの製造方法。 - 【請求項４５】 さらに、前記ポリシリコンプラグの埋
込み後前記耐シリコン拡散導電層の形成前に、前記ポリ
シリコンプラグ上にシリコンコンタクト層（９）を形成
する工程を具備する請求項４４に記載の薄膜キャパシタ
の製造方法。 - 【請求項４６】 前記耐酸化性導電層を形成する工程は
前記耐酸化性導電層の下部を前記コンタクトホール内に
形成する請求項４４に記載の薄膜キャパシタの製造方
法。 - 【請求項４７】 さらに、 前記ポリシリコンプラグの埋込み後、該ポリシリコンプ
ラグ上に高融点金属層を形成する工程と、 該高融点金属層に窒素雰囲気中でランプアニールを施し
てシリコンコンタクト層（９）を形成する工程とを具備
する請求項４４に記載の薄膜キャパシタの製造方法。 - 【請求項４８】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項４４に
記載の薄膜キャパシタ製造方法。 - 【請求項４９】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも
１つの酸化物、またはＲｕ，Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの
少なくとも１つのシリサイドよりなる請求項４４に記載
の薄膜キャパシタの製造方法。 - 【請求項５０】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項４５に記載の薄膜キャパシタの製造方法。 - 【請求項５１】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項４６に記載の薄膜キャパシタの製造方法。 - 【請求項５２】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ，Ｓｒ，Ｐｂ，Ｃａ，Ｌｉ，Ｋの少な
くとも１つ、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｍ
ｎ，Ｆｅ，Ｚｎ，Ｗの少なくとも１つ、ＸはＢａ，Ｓ
ｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉの少なくとも１つ、ＺはＴ
ｉ，Ｔａ，Ｎｂの少なくとも１つよりなる請求項４５に
記載の薄膜キャパシタの製造方法。 - 【請求項５３】 シリコン基板（１）上にポリシリコン
層（３’）を形成する工程と、 該ポリシリコン層上に耐シリコン拡散導電層（４）を形
成する工程と、 該耐シリコン拡散導電層及び前記ポリシリコン層をエッ
チングして第１の下部電極層を形成する工程と、 該第１の下部電極層及び前記シリコン基板上に絶縁層
（２）を形成する工程と、 該絶縁層に化学機械的研磨を施して前記耐シリコン拡散
導電層の表面を露出させる工程と、 該耐シリコン拡散導電層及び前記絶縁層上に耐酸化性導
電層（５）を形成する工程と、 該耐酸化性導電層をエッチングして第２の下部電極層を
形成する工程と、 前記第２の下部電極層及び前記絶縁層上に高誘電率層
（６）を形成する工程と、 該高誘電率層上に上部電極層（７）を形成する工程とを
具備する薄膜キャパシタの製造方法。 - 【請求項５４】 さらに、前記ポリシリコン層の形成後
前記耐シリコン拡散導電層の形成前に、前記ポリシリコ
ン層上にシリコンコンタクト層（９）を形成する工程を
具備する請求項５３に記載の薄膜キャパシタの製造方
法。 - 【請求項５５】 さらに、 前記ポリシリコン層の形成後、該ポリシリコン層上に高
融点金属層を形成する工程と、 該高融点金属層に窒素雰囲気中でランプアニールを施し
てシリコンコンタクト層（９）を形成する工程とを具備
する請求項５３に記載の薄膜キャパシタの製造方法。 - 【請求項５６】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項５３に
記載の薄膜キャパシタの製造方法。 - 【請求項５７】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも
１つの酸化物、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの
少なくとも１つのシリサイドよりなる請求項５３に記載
の薄膜キャパシタの製造方法。 - 【請求項５８】 前記シリコンコンタクト層は、Ｔｉ，
Ｗ，Ｔａ，Ｍｏ，Ｎｉの少なくとも１つのシリサイドよ
りなる請求項５４に記載の薄膜キャパシタの製造方法。 - 【請求項５９】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項５５に記載の薄膜キャパシタの製造方法。 - 【請求項６０】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍ
ｎ、Ｆｅ、Ｚｎ、Ｗの少なくとも１つ、ＸはＢａ、Ｓ
ｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉの少なくとも１つ、ＺはＴ
ｉ、Ｔａ、Ｎｂの少なくとも１つよりなる請求項５３に
記載の薄膜キャパシタ。 - 【請求項６１】 シリコン基板（１）に絶縁層（２）を
形成する工程と、 該絶縁層にコンタクトホール（ＣＯＮＴ）を形成する工
程と、 前記絶縁層のコンタクトホール内に耐シリコン拡散導電
層（４）を形成する工程と、 該耐シリコン拡散導電層及び前記絶縁層上に耐酸化性導
電層（５）を形成する工程と、 該耐酸化性導電層をエッチングして前記耐シリコン拡散
導電層と共に下部電極層を形成する工程と、 前記下部電極層及び前記絶縁層上に高誘電率層（６）を
形成する工程と、 該高誘電率層上に上部電極層（７）を形成する工程とを
具備する薄膜キャパシタの製造方法。 - 【請求項６２】 さらに、前記コンタクトホールの形成
後前記耐シリコン拡散導電層の埋込み前に、前記シリコ
ン基板上にシリコンコンタクト層（９）を形成する工程
を具備する請求項６１に記載の薄膜キャパシタの製造方
法。 - 【請求項６３】 前記耐酸化性導電層を形成する工程は
前記耐酸化性導電層の下部を前記コンタクトホール内に
形成する請求項６１に記載の薄膜キャパシタの製造方
法。 - 【請求項６４】 さらに、 前記コンタクトホールの形成後、前記シリコン基板上に
高融点金属層を形成する工程と、 該高融点金属層に窒素雰囲気中でランプアニールを施し
てシリコンコンタクト層（９）を形成する工程とを具備
する請求項６１に記載の薄膜キャパシタの製造方法。 - 【請求項６５】 前記耐シリコン拡散導電層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの金属、または
Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つの窒化
物、または窒素を含むＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎｉの少
なくとも１つの金属、またはＴｉ、Ｗ、Ｔａ、Ｍｏ、Ｎ
ｉの少なくとも１つのシリサイドよりなる請求項６１に
記載の薄膜キャパシタの製造方法。 - 【請求項６６】 前記耐酸化性導電層は、Ｒｕ、Ｒｅ、
Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈの少なくとも１つの金
属、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの少なくとも
１つの酸化物、またはＲｕ、Ｒｅ、Ｏｓ、Ｉｒ、Ｒｈの
少なくとも１つのシリサイドよりなる請求項５１に記載
の薄膜キャパシタ。 - 【請求項６７】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項６１に記載の薄膜キャパシタの製造方法。 - 【請求項６８】 前記シリコンコンタクト層は、Ｔｉ、
Ｗ、Ｔａ、Ｍｏ、Ｎｉの少なくとも１つのシリサイドよ
りなる請求項６４に記載の薄膜キャパシタの製造方法。 - 【請求項６９】 前記高誘電率層は、ＡＢＯ3，Ｂｉ2Ｏ
2（Ｘm-1ＺmＯ3m+1）（ｍ−１，２，…，５）あるいは
Ｔａ2Ｏ5、 ただし、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌｉ、Ｋの少な
くとも１つ、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｍ
ｎ，Ｆｅ，Ｚｎ，Ｗの少なくとも１つ、ＸはＢａ，Ｓ
ｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉの少なくとも１つ、ＺはＴ
ｉ，Ｔａ，Ｎｂの少なくとも１つよりなる請求項６１に
記載の薄膜キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8122636A JP2956582B2 (ja) | 1995-04-19 | 1996-04-19 | 薄膜キャパシタ及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-117853 | 1995-04-19 | ||
| JP11785395 | 1995-04-19 | ||
| JP8122636A JP2956582B2 (ja) | 1995-04-19 | 1996-04-19 | 薄膜キャパシタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098253A true JPH098253A (ja) | 1997-01-10 |
| JP2956582B2 JP2956582B2 (ja) | 1999-10-04 |
Family
ID=26455894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8122636A Expired - Fee Related JP2956582B2 (ja) | 1995-04-19 | 1996-04-19 | 薄膜キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956582B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242399A (ja) * | 1997-02-27 | 1998-09-11 | Samsung Electron Co Ltd | 高誘電キャパシタ及びその製造方法 |
| JPH10242078A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 酸化物導電体を用いた多層構造電極 |
| JPH10303397A (ja) * | 1997-04-17 | 1998-11-13 | Samsung Electron Co Ltd | 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法 |
| JPH10303377A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| JPH11265989A (ja) * | 1997-12-06 | 1999-09-28 | Samsung Electronics Co Ltd | 高誘電体キャパシター及びその製造方法 |
| KR100292692B1 (ko) * | 1998-09-10 | 2001-07-12 | 김영환 | 반도체장치의커패시터제조방법 |
| JP2001210807A (ja) * | 1999-12-27 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| JP2002043440A (ja) * | 2000-06-30 | 2002-02-08 | Hynix Semiconductor Inc | 半導体メモリおよびその製造方法 |
| US6350647B2 (en) | 1998-11-09 | 2002-02-26 | Nec Corporation | Semiconductor memory device and manufacturing method of the same |
| KR100406536B1 (ko) * | 2001-03-28 | 2003-11-20 | 주식회사 하이닉스반도체 | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 |
| KR100515076B1 (ko) * | 1999-12-17 | 2005-09-16 | 주식회사 하이닉스반도체 | 반도체 소자의 확산방지막 형성 방법 |
| US7169663B2 (en) | 2000-08-25 | 2007-01-30 | Fujitsu Limited | Semiconductor device with rare metal electrode |
| JP2007306003A (ja) * | 2007-05-11 | 2007-11-22 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| JP2008022035A (ja) * | 1998-08-07 | 2008-01-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008053743A (ja) * | 1998-08-07 | 2008-03-06 | Toshiba Corp | 半導体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244435A (ja) * | 1993-01-27 | 1994-09-02 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
-
1996
- 1996-04-19 JP JP8122636A patent/JP2956582B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244435A (ja) * | 1993-01-27 | 1994-09-02 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 酸化物導電体を用いた多層構造電極 |
| JPH10242399A (ja) * | 1997-02-27 | 1998-09-11 | Samsung Electron Co Ltd | 高誘電キャパシタ及びその製造方法 |
| JPH10303397A (ja) * | 1997-04-17 | 1998-11-13 | Samsung Electron Co Ltd | 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法 |
| JPH10303377A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| JPH11265989A (ja) * | 1997-12-06 | 1999-09-28 | Samsung Electronics Co Ltd | 高誘電体キャパシター及びその製造方法 |
| JP2008053743A (ja) * | 1998-08-07 | 2008-03-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008022035A (ja) * | 1998-08-07 | 2008-01-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100292692B1 (ko) * | 1998-09-10 | 2001-07-12 | 김영환 | 반도체장치의커패시터제조방법 |
| US6350647B2 (en) | 1998-11-09 | 2002-02-26 | Nec Corporation | Semiconductor memory device and manufacturing method of the same |
| KR100363993B1 (ko) * | 1998-11-09 | 2002-12-11 | 닛폰 덴키(주) | 반도체 메모리 장치 및 그 제조 방법 |
| KR100515076B1 (ko) * | 1999-12-17 | 2005-09-16 | 주식회사 하이닉스반도체 | 반도체 소자의 확산방지막 형성 방법 |
| JP2001210807A (ja) * | 1999-12-27 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| JP2002043440A (ja) * | 2000-06-30 | 2002-02-08 | Hynix Semiconductor Inc | 半導体メモリおよびその製造方法 |
| US7169663B2 (en) | 2000-08-25 | 2007-01-30 | Fujitsu Limited | Semiconductor device with rare metal electrode |
| KR100406536B1 (ko) * | 2001-03-28 | 2003-11-20 | 주식회사 하이닉스반도체 | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 |
| JP2007306003A (ja) * | 2007-05-11 | 2007-11-22 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2956582B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883781A (en) | Highly-integrated thin film capacitor with high dielectric constant layer | |
| US6429089B1 (en) | Semiconductor device and method of fabricating the same | |
| US6440795B1 (en) | Hemispherical grained silicon on conductive nitride | |
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| US6222219B1 (en) | Crown capacitor using a tapered etch of a damascene lower electrode | |
| US5696017A (en) | Method of fabricating a semiconductor device with a capacitor structure having increased capacitance | |
| US6653676B2 (en) | Integrated circuit capacitor | |
| JP2956582B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US5792689A (en) | Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory | |
| US20010044181A1 (en) | Semiconductor device and method for fabricating the same | |
| US20040135182A1 (en) | Ferroelectric capacitors including a seed conductive film and methods for manufacturing the same | |
| US6713343B2 (en) | Method of forming a semiconductor device with a capacitor including a polycrystalline tantalum oxide film dielectric | |
| US5429980A (en) | Method of forming a stacked capacitor using sidewall spacers and local oxidation | |
| US6372574B1 (en) | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion | |
| US7229890B2 (en) | Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas | |
| JP2001217403A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6812112B2 (en) | Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers | |
| JPH10189908A (ja) | 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法 | |
| JP2000156479A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20000017627A (ko) | 적층 캐패시터를 구비한 ｄｒａｍ 및 그 제조 방법 | |
| US6555454B2 (en) | Semiconductor memory device incorporating therein ruthenium electrode and method for the manufacture thereof | |
| US5491104A (en) | Method for fabricating DRAM cells having fin-type stacked storage capacitors | |
| JPH0774325A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2003100912A (ja) | 半導体記憶装置及びその製造方法 | |
| US20030059959A1 (en) | Method for fabricating capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |