JPH0799290A - 半導体素子および強誘電体コンデンサ - Google Patents

半導体素子および強誘電体コンデンサ

Info

Publication number
JPH0799290A
JPH0799290A JP6147041A JP14704194A JPH0799290A JP H0799290 A JPH0799290 A JP H0799290A JP 6147041 A JP6147041 A JP 6147041A JP 14704194 A JP14704194 A JP 14704194A JP H0799290 A JPH0799290 A JP H0799290A
Authority
JP
Japan
Prior art keywords
layer
substrate
ferroelectric
plug
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6147041A
Other languages
English (en)
Inventor
Papu D Maniar
パプ・デー・マニアー
Reza Moazzami
リザ・モザミ
C Joseph Mogab
シー・ジョセフ・モガブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0799290A publication Critical patent/JPH0799290A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体素子内のある領域が酸化、還元される
のが望ましくない場合、その可能性を低減するため当該
領域に隣接して保護層を形成した素子を提供する。 【構成】 基板１０内にドープ領域１１、パターニング
された酸化物層１２とＳｉプラグ１３を含む。基板が酸
化されるとＳｉプラグの一部にＳｉＯ２層が生成するの
で、プラグ上に相互接続部を形成する前にＳｉＯ２を除
去する必要があるが、それと共に酸化物層も一部除去さ
れる可能性がある。従って酸化物層１２上に導体層２１
が形成されパターニングされて、プラグ１３上に保護用
キャップが形成される。導体層２１は単体金属と導電性
金属酸化物の混合物からなり、例えばＲｕとＲｕＯ２、
ＲｅとＲｅＯ２かＲｅＯ３、ＩｒとＩｒＯ２などからな
る。導体層上にマスク層を形成し、露出部分をエッチン
グしパターニングする。Ｓｉプラグは層２１で覆われる
ので酸化され難く、またＲｕとＲｕＯ２で構成されても
良く電気的接続が保たれる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の分野に関
し、特に単体金属(elemental metal)層およびその導電
性金属酸化物を有する半導体素子に関するものである。
【０００２】
【従来の技術】半導体素子が有する層には、当該層が酸
化または還元されるとその電気的特性が変化するものが
ある。基板領域、シリコン部材、接点、導線、および相
互接続部等のような導電性物質では、酸化は通常防止す
べきもの或いは少なくとも最小限に抑えるべきものであ
る。導電性物質として用いられてきた従来の物質には、
シリコン（単結晶、多結晶、および非結晶性）、金属、
および金属含有化合物が含まれる。これらの物質の殆ど
の酸化物は、通常絶縁物である。絶縁酸化物の形成は電
気的な開放を生じる結果となる可能性があり、これは望
ましいものではない。
【０００３】
【発明が解決しようとする課題】ある半導体素子では、
還元剤が問題の原因となっている。誘電体のような酸化
物強誘電体物質を用いたコンデンサでは、強誘電体が劣
化する原因として還元雰囲気があげられる。強誘電体
は、強誘電体コンデンサとしては事実上使用できなくな
る程その強誘電特性を失うこともある。強誘電体コンデ
ンサは、多くの半導体素子よりもこの問題に関しては敏
感であると思われる。窒素、アルゴン、ヘリウム等のよ
うな比較的不活性な雰囲気で、酸化ガスのない場合の処
理でも、強誘電体コンデンサは劣化することがある。
【０００４】強誘電体コンデンサに加えて、他の半導体
素子も水素のような還元剤に伴う問題を有することがあ
る。水素は、多くの種類の電気的プログラマブル・リー
ド・オンリ・メモリ（ＥＰＲＯＭ）、特に電気的消去可
能ＥＰＲＯＭ（ＥＥＰＲＯＭ）の熱電子劣化を加速する
可能性がある。ホット・キャリアがゲートまたはトンネ
ル誘電体層を通じて移動すると、一般的にＥＥＰＲＯＭ
のサイクル可能回数が減少する。ここで、サイクルとは
プログラミング・ステップと消去ステップとの組み合わ
せのことである。また、水素は酸素と反応して水分を形
成することもある。ＥＰＲＯＭ内に水分が形成される
と、通常データ保持について問題が生じる。
【０００５】
【課題を解決するための手段】本発明は、主面、第１領
域、および第１層から成る半導体素子を含む。前記第１
領域は、前記主面に隣接する前記基板内、或いは基板上
に位置付けられる。前記第１層は前記第１領域上に配さ
れ、単体金属およびその導電性金属酸化物を含む。前記
単体金属を酸化させる反応および前記導電性金属酸化物
を還元する反応は可逆的なものである。前記第１層は、
前記第１領域より先に酸化或いは還元される。また、本
発明は前記素子を形成するプロセスも含む。
【０００６】本発明のその他の特徴および利点は、添付
図面および以下に続く詳細な説明から明らかとなろう。
【０００７】
【実施例】本発明をその一例について示すが、添付図面
の図に限定されるものではない。尚、図面では同様な参
照番号は同様な要素を示すものとする。
【０００８】本発明は、単体金属とその導電性金属酸化
物とを含む物質を有する半導体素子を含み、前記物質は
前記素子の隣接領域より先に酸化或いは還元され得るも
のである。この物質は、前記隣接領域の酸化または還元
が望ましくない時、それが生じる可能性を低減するもの
である。概要説明に続いて、前記物質を用いることがで
きる応用について説明する。以下に説明する応用は例示
的なものであり、それに限定されることを意味するもの
ではない。 概要説明 ギッブスの自由エネルギ変化を用いて、どの物質を対象
領域に配置して、前記領域の酸化または還元の可能性を
低下させるべきかを判断する。例えば、隣接する領域が
還元されてはならない場合、前記物質は当該隣接領域に
比較して、より簡単に還元されなければならない。ま
た、前記隣接領域が酸化されてはならない場合、前記物
質は隣接領域に比較してより簡単に酸化されなければな
らない。酸化状態の変化は物質の電気的特性を変化させ
るので、多くの物質は本発明に用いることができない。
例えば、チタンは導体であり、酸化して酸化チタン(TiO
xここでＸは２より小さい）を形成することができる。
一酸化チタン(TiO)は半導体であり、一方二酸化チタン
(TiO2)は絶縁体である。したがって、チタンは導体から
半導体に、或いは絶縁体に、またはその逆に変化し得る
ものである。これらの変化は通常、半導体素子内に好ま
しくない電気的特性を生じる原因となる。導体から半導
体或いは絶縁体、またはその逆への変態(transformatio
n)を回避するために、物質はその酸化および還元された
状態の両方において、双方とも導体、双方とも半導体、
または双方とも絶縁体のいずれかでなければならない。
【０００９】本発明に用いることができる物質の種別
は、導電性金属酸化物を形成することができる金属であ
る。ルテニウム(Ru)、レニウム(Re)、イリジウム(Ir)、
およびオシミウム(Os)は導体であり、酸化させて二酸化
ルテニウム（RuO2）、二酸化レニウム（ReO2）または三
酸化レニウム（ReO3）、二酸化イリヂウム（IrO2）、お
よび四酸化オシミウム（OsO4）をそれぞれ形成すること
ができるが、これらもまた導体である。以下にルテニウ
ムの反応を示す。
【００１０】
【化１】 二重矢印は、この反応が可逆性であることを示す。ルテ
ニウムを酸化させて二酸化ルテニウムを形成することが
できると共に、二酸化ルテニウムを還元してルテニウム
と酸素を形成することもできる。
【００１１】本発明は金属とその導電性金属酸化物との
混合物を必要とする。この混合物によって、金属のみま
たは導電性金属酸化物のみを有する場合と比較して、よ
り自由な可逆性が得られるようにするのである。もしも
双方がないとすると、このような混合物を形成するため
に、余分なエネルギ、そしてより重要なことにより長い
時間が必要となる。混合物を優先的に還元する場合、混
合物はRuO2のような導電性金属酸化物を十分に有し、隣
接領域を還元する可能性を低下させる。また、混合物を
優先的に酸化させる場合、混合物はRuのような金属を十
分に有し、隣接する層を酸化させる可能性を低下させ
る。本発明は、基板領域、シリコン部材、接点、バイア
・プラグ、強誘電体コンデンサ、および相互接続部を含
む種々の用途に用いることができる。以後用いる「単体
金属」とは、Ru，Re，Ir，Os，Pb,Cu等のような単一原
子金属材料(monatomic metallic material)のことであ
る。単体金属の中には、RuO2、ReO2、ReO3、IrO2，OsO4
等のような導電性金属酸化物を有するものがある。以下
に応用例について説明する。 接点、バイア・プラグ、および相互接続部 本発明は、半導体素子内の接点またはバイア・プラグと
共に、或いはそれらの一部として用いることができる。
プラグは、その下にある層が酸化または還元される可能
性を低下させるために用いることができる。図１は半導
体素子の一部を示す断面図であり、基板１０、基板１０
内のドープ領域１１、パターニングされた酸化物層１
２、およびシリコン・プラグ１３を含む。基板が酸化さ
れると、シリコン・プラグ１３の一部が二酸化シリコン
層を形成することになる。この場合、プラグ１３上に相
互接続部を形成する前に、二酸化シリコン層を除去しな
ければならない。この二酸化シリコン層の除去によっ
て、パターニングされた酸化物層１２の一部も除去する
可能性がある。したがって、酸化段階の前に、シリコン
・プラグ１３を保護することが有利である。
【００１２】導体層２１が酸化物層１２上に形成され、
パターニングされて図２に示すように、シリコン・プラ
グ１３上に保護用キャップが形成される。導体層２１
は、単体金属とその導電性金属酸化物との混合物を含
む。層２１は、前記単体金属と導電性金属酸化物との混
合物を有する目標を用いて、スパッタリングによる付着
によって形成することができる。層がRuとRuO2とを含む
時、「スパッタ目標」中の原子ルテニウム全体の約５−
９５パーセントはRuであり、この目標中残りの原子ルテ
ニウムはRuO2である。この場合、スパッタ目標および層
２１は同様の組成を有する。層２１は、他の方法を用い
て形成することもできる。例えば、Ruから成る目標と酸
素を含むプラズマとを用いた反応性イオン・スパッタリ
ングを採用して層２１を付着させることができる。更
に、スパッタリングによる付着または化学的蒸着法でRu
層を形成し、後に酸化させてRuの部分のみをRuO2に変換
させてもよい。他の実施例では、Ru層とRuO2層を連続的
に付着することもできる。RuおよびRuO2の付加層を付着
してもよい。層２１を形成するために用いられる方法に
は拘わらず、層２１内にある全ての原子ルテニウム５−
９５パーセントがRuであり、層２１内の原子ルテニウム
の残りがRuO2となる。他の実施例では、層２１はReとそ
の酸化物のいずれか、IrとIrO2、OsとOsO4等を含んでい
てもよい。本明細書において用いられるように、「Reお
よびその酸化物のいずれか」には、ReとReO2、ReとRe
O3、またはReとReO2とReO3が含まれる。
【００１３】マスク層（図示せず）を層２１上に形成
し、従来のリソグラフ技術を用いてパターニングする。
層２１の露出された部分をイオン・エッチング(ion mil
ling)することによって、或いは層２１の露出された部
分をプラズマ・エッチングすることによって、層２１を
パターニングする。層２１にRuおよびRuO2が含まれてい
る場合、プラズマ・エッチング用化学薬品(chemistry)
に、四塩化フッ素(CF4)等のような酸素またはフッ素含
有化合物が含まれることがある。他の材料を用いるな
ら、他のエッチング化学薬品を用いればよい。パターニ
ング段階の後、マスク層（図示せず）が除去される。
【００１４】図２に見られるように、層２１はシリコン
・プラグ１３を覆っている。層２１は、以後の酸化段階
においてシリコン・プラグ１３が酸化される可能性を低
下させるものである。層２１内のRuを酸化させて、RuO2
を形成することができる。層２１の下でシリコン・プラ
グ１３を酸化させるためには、層２１内のRuと反応する
前に、酸素が層２１を通過して移動しなければならな
い。また、Ruが酸化されても、層２１は導体のままであ
る。チタン層は導体であるが、酸化されると絶縁物であ
る二酸化チタンになるので、層２１の代わりには用いる
ことができない。他の実施例では、プラグ１３は、シリ
コンの代わりにある金属とその導電体金属酸化物で構成
されてもよい。このようにすると、基板１０と領域１１
とを酸化からよりよく保護することができると共に、プ
ラグ１３を介した電気的接続を保持することができる。
【００１５】本発明を用いて、接点およびバイア・プラ
グの双方を形成することができる。例えば、図１に示す
プラグ１３は、プラグ１３に隣接する基板内の領域を酸
化させる可能性を低下させることができる、RuおよびRu
O2で構成してもよい。同様に、プラグ１３は、ゲート電
極のようなシリコン部材と接触し、その酸化を防止する
こともできる。プラグ１３がRuおよびRuO2を含む場合、
図２に示す層２１は不要となる。水素の基板内領域への
移動が問題となる場合、プラグ１３内の全てのルテニウ
ムの約５−９５パーセントをRuO2とする。
【００１６】本発明の相互接続部への応用は、接点また
はバイア・プラグに対する応用と同様である。図３は、
集積回路の一部の断面図であり、半導体基板１０、基板
１０内のドープ領域１１、接点用開口を有する第１絶縁
層１２、窒化チタン層１４１を含み前記接点用開口内に
ある接点プラグ、およびタングステン層１４２を含む。
第２絶縁層１４３が第１絶縁層１２および接点プラグの
上に形成される。第２絶縁層１４３は相互接続用チャン
ネルを含む。モリブデン層１４４および銅層１４５を、
第２絶縁層１４３上の相互接続チャンネル内に付着させ
る。基板を化学的および機械的に研磨し、相互接続チャ
ンネルの外側にあるモリブデンおよび銅層１４４，１４
５の一部を除去して相互接続部を形成する。本プロセス
における半導体素子形成はこの時点まで従来の方法で行
われる。
【００１７】銅に伴う問題は、それが酸化し得ることで
ある。以下に種々の銅化合物を形成する反応を示す。
【００１８】
【化２】 図４は、酸素分圧の対数と温度の銅化合物の還元／酸化
に対する関係を示すグラフである。グラフのｙ軸は圧力
を大気単位とした時の酸素分圧の対数（Log pO2）であ
る。グラフには３本の曲線があり、その内の２本は銅化
合物に関係するものである。最も上の曲線の左上部分で
は、反応条件はCuOの形成に好ましいものとなってい
る。最も上および真ん中の曲線の間の領域では、反応条
件はCu2Oの形成に好ましいものとなっている。真ん中の
曲線の右下側では、反応条件はCuの形成に好ましいもの
となっている。所与の温度および酸素分圧に対して、ど
の生成物（Cu，Cu2O，またはCuO）が形成されるかを、
予測することができる。例えば、温度が約４００゜ケル
ビン、Log pO2が約−６０の場合、CuOが形成される。同
様に、温度が約４００゜ケルビン、Log pO2が約−２０
では、CuOが形成される。この曲線は、温度が高ければ
高いほど、Cuを酸化させるためには高い酸素分圧が必要
であることを示している。
【００１９】本願発明者は、Cuよりも酸化が容易な材料
を用いれば、Cuが酸化されてCu2OまたはCuOが形成され
る可能性が低下すると確信する。図４の最も下の曲線
は、ReおよびReO2に対するものである。この曲線は、先
に論じた銅に関する曲線と同様である。ReO2／ReO3に対
する曲線は図４には示されていないが、Cu2O／CuO曲線
とRe／ReO2曲線との間に位置すると考えられることを注
記しておく。Reは所与の温度ではCuと比較すると低いLo
g pO2で酸化するので、Reの酸化はCuがCu2OまたはCuOに
酸化されるのに比較すると容易であることを、図４は示
している。ReおよびReO2は両方共導体であり、Reおよび
ReO2の層を相互接続部１４５の上に用いて、相互接続部
１４５内のCuが酸化される可能性を低下することもでき
る。
【００２０】図５に示すように、導体層１６１をモリブ
デン層および銅層１４４，１４５上に形成する。導体層
１６１はReおよびReO2を含み、層内の全原子レニウムの
約５−９５原子パーセントがReであり、層内の原子レニ
ウムの残りがReO2である。導体層１６１の形成は、Ruお
よびRuO2について先に述べた、付着およびパターニング
方法を用いて行うことができるが、ルテニウムの代わり
にレニウムが用いられている点が異なる。パッシベーシ
ョン層１７１を導体層１６１上に形成し、図６に示すよ
うに、ほぼ完成された集積回路を形成する。必要であれ
ば、他の層および電気的接続（図示せず）を形成するこ
ともできる。
【００２１】本発明は、基板上に形成されるシリコン含
有層、基板上に形成される誘電体層、基板の上に形成さ
れるバリア層、および基板の上に形成されるゲート電極
或いはコンデンサ電極のような電極を含む、半導体素子
の他の部分の酸化または還元の可能性を低下するために
用いることができる。 強誘電体コンデンサ 本発明は、強誘電体コンデンサを形成する際に用いるこ
とができる。図７は、半導体素子の一部を示す断面図で
あり、半導体基板１０、ソース／ドレイン領域３０１、
ゲート誘電体層３０２、およびゲート電極３０３を有す
る金属酸化物半導体トランジスタ３０、トランジスタ３
０に隣接する電界絶縁領域３１、第１平坦絶縁層(plana
rized insulating layer)３２、二酸化チタン層３３、
接点プラグ３４、および厚さが約５００−２０００オン
グストロームでプラチナから成る下側電極３を含む。従
来の技術を用いて、プロセスのこの時点まで半導体素子
を形成する。二酸化チタン層３３および下側電極３５
は、後に形成される強誘電体層に接触する。層３３，３
５は、他の材料で置き換えてもよいし、それらと一緒に
用いてもよいが、それらの材料は強誘電体層と反応して
はならず、また下にあるシリコン含有層に強誘電体層と
反応させてはならない。また、層３３は絶縁体として作
用しなければならない。他の実施例では、層３３はマグ
ネシウム、ジルコニウム、タンタルなどの酸化物を含ん
でいてもよい。電極３５は導体として作用しなければな
らない。他の実施例では、電極３５は、パラジウム、窒
化チタン、金属、および／またはそれらの導電性金属酸
化物（当該金属が導電性金属酸化物を形成することがで
きれば）等を含んでもよい。
【００２２】図８に示すように、厚さ約７００−２００
０オングストロームのパターニングされた強誘電体層４
１が、下側電極３５上に形成される。強誘電体層４１
は、ジルコン酸チタン酸鉛 (PZT)を含む。「ジルコニウ
ム」という言葉は時として「ジルコン酸(zirconate)」
の代わりに用いられるが、これは同一物質であることを
注記しておく。強誘電体層は、スピン・コーティング、
スパッタリングによる付着、または金属有機化学蒸着(m
etalorganic chemical vapor deposition)によって付着
される。
【００２３】ほぼ大気圧および５５０−７５０℃の範囲
の温度の酸化雰囲気において、強誘電体層を熱処理す
る。炉を用いる場合熱処理時間は約５−３０分、高速熱
処理器を用いる場合約１０−３００秒である。酸化雰囲
気は、酸素自体、或いは窒素、アルゴン、ヘリウム等の
ような比較的不活性な気体との混合を含む。強誘電体層
が後に酸化雰囲気で熱処理されないのなら、酸素以外の
比較的不活性な気体（窒素、アルゴン、ヘリウム等）の
ような非酸化雰囲気、および特に水素のような還元雰囲
気は避けるほうがよい。
【００２４】マスク層（図示せず）を強誘電体層４１上
に形成する。この強誘電体層４１を、ウエット・エッチ
ングまたはドライ・エッチング技術によってパターニン
グする。ウエット・エッチングは、フッ化水素酸、硝
酸、および過酸化水素を含む溶液を用いて行うことがで
きる。エッチング中、溶液を約室温に保持する。ドライ
・エッチングは、プラズマ・エッチングまたはイオン・
エッチングによって行われる。プラズマ・エッチングの
場合、エッチング用化学薬品は、酸素、四フッ化炭素(c
arbon tetrafluoride)(CF4)等のようなフッ素含有化合
物、および四塩化炭素、塩素分子等のような塩素含有化
合物を含む。パターニングの後、マスク層（図示せず）
を除去すると、図８に示すようなパターニングされた強
誘電体層４１が得られる。
【００２５】先に論じたように、強誘電体コンデンサに
伴う１つの問題は、それらの強誘電体特性を保持できな
いことである。この問題の原因は分かっていないが、後
の処理において強誘電体層が少なくとも部分的に還元さ
れている可能性がある。ＰＺＴの材料の中では、鉛が最
も容易に還元される。図９は、単体鉛（Ｐｂ）および鉛
酸化物(PbO)についての１本の曲線と、RuおよびRuO2に
ついての１本の曲線とを有することを除いて、図４と同
様のグラフである。PbOがPbに還元されるのを防ぐため
には、温度が高い程より高い酸素分圧が必要となること
を、曲線は示している。図９が示すのは、RuO2は、PbO
がPbに還元されるのと比較して、Ruに還元されやすいこ
とである。RuおよびRuO2は両方とも導体であり、双方と
もＰＺＴとはさほど反応しない。したがって、Ruおよび
RuO2は、強誘電体コンデンサ用の上側電極として用いる
ことができる。同様に、Reおよびその酸化物のいずれ
か、IrとIrO2、OsおよびOsO4等も、上側電極として用い
ることができる。上側電極は、単体金属とその導電性金
属酸化物との双方を含まなければならない。
【００２６】図１０を参照すると、強誘電体層４１の上
側および外側を被覆するために、パターニングされた上
側電極６１が形成される。上側電極６１はRuおよびRuO2
を含み、上側電極６１における全元素ルテニウムの５−
９５パーセントがRuO2であり、上側電極６１内の原子ル
テニウムの残りはRuである。上側電極６１は誘電体層４
１内のＰＺＴを保護するためのものなので、上側電極６
１は、層２１または１６１に比較して、RuO2の濃度が高
いことを注記しておく。上側電極６１を形成するには、
上側電極６１の形成において先に述べた方法のいずれか
を用いて、厚さ約５００−５０００オングストロームの
層をスパッタリングによって付着する。層がReおよびそ
の酸化物のいずれか、IrとIrO2、OsおよびOsO4等を含む
場合、同様の方法が用いられる。
【００２７】マスク層（図示せず）がRuおよびRuO2層の
上に形成され、従来のリソグラフ技術を用いてパターニ
ングされる。RuおよびRuO2層のパターニングは、層の露
出された部分をイオン・エッチングまたはプラズマ・エ
ッチングすることによって行われる。層がRuおよびRuO2
を含む場合、プラズマ・エッチング用化学薬品は、酸
素、または四塩化炭素（CF4）等のようなフッ素含有化
合物を含むことができる。他の物質が用いられる場合、
他のエッチング用化学薬品を用いればよい。パターニン
グ段階の後、マスク層（図示せず）を除去することによ
って、図１０に示すように上側電極６１を残す。
【００２８】図１０に見られるように、上側電極６１は
強誘電体層４１の上側および外側を保護するものであ
る。上側電極６１内のRuO2は、還元されてRuを形成する
ことがある。上側電極６１は、以降の処理中に強誘電体
層４１が還元される可能性を低下させるものである。強
誘電体層４１が還元されるためには、還元剤がRuO2を還
元することなく、上側電極を通り抜けて移動しなければ
ならない。このように、強誘電体層４１の還元に対する
保護を強化することができる。その他の金属およびその
導電性金属酸化物をRuおよびRuO2層に代用したり、それ
らと共に用いることもできる。
【００２９】図１１に示すように、ほぼ完成した集積回
路が形成される。第２平坦絶縁層７１が、二酸化チタン
層３３と上側電極６１との上に形成される。上側電極６
１まで達する開口が層７１に形成される。この開口中
に、窒化チタン層７２およびタングステン層７３を含む
導電プラグが形成される。この導電プラグには、他の材
料を用いてもよいが、RuおよびRuO2の酸化および還元特
性によって、この選択は限定される。導電プラグに用い
られる材料は、導電性を保持しなければならない。窒化
チタン以外では、上側電極６１に接触する層は、タング
ステン・チタン、タングステン、単体金属およびそれら
の導電性金属酸化物等から成るものでもよい。相互接続
部７４およびパッシベーション層７５が導電プラグおよ
び層７１上に形成される。必要であれば、その他のレベ
ル間絶縁および相互接続層を形成することもできる。ゲ
ート電極３０３、および左側のソース／ドレイン領域３
０１のような、集積回路の他の部分への電気接続が形成
されるが、図１１には示されていない。 保護層への応用 本発明を用いて保護層を形成することもできる。本実施
例は強誘電体層について説明されているが、保護層はい
かなる数の素子にも用いることができる。窒化シリコン
は水素に対する良好なバリアであるが、窒化シリコンは
シリコンとＰＺＴ物質との間で反応する可能性があるた
め、ＰＺＴ層と直接接触することはできない。また、選
択された付着用化学薬品によっては、窒化シリコン層の
形成中に水素を生成するものもあり、これが強誘電体層
内の酸素化合物を還元させる可能性がある。この応用例
は、窒化シリコンを含む保護層によって、強誘電体層を
実際いかにして包み込むことができるかを示すものであ
る。図１２は、半導体素子の一部の断面図であり、第１
絶縁層８０と、単体イリジウム（Ir）またはIrと二酸化
イリジウム（IrO2）との混合物から成る下側電極８１と
を含む。下側電極８１は、前述の金属およびそれらの導
電性金属酸化物から成る他の層と同様に付着され、パタ
ーニングされる。パターニングされた第２絶縁層９１
が、第１絶縁層８０および下側電極８１の一部の上に形
成される。窒化シリコン層が付着され、異方性エッチン
グによって図１３に示すような窒化物の側壁スペーサ９
２が形成される。二酸化チタン層も付着され、異方性エ
ッチングによって図１３に示すような二酸化チタンのス
ペーサ９３が形成される。他の実施例では、二酸化チタ
ン層は、マグネシウム、ジルコニウム、タンタル等の酸
化物で代用してもよいし、或いはこれらと共に用いても
よい。任意選択として、二酸化チタンに異方性エッチン
グを行う必要はなく、半導体素子の露出されている表面
全体を覆うようにしてもよい。この任意実施例は図１３
には示されていない。スペーサの形成中、水素が発生さ
れ、IrO2が元々存在していたとすると、それを還元する
可能性がある。必要であれば、酸化雰囲気を用いて短時
間の熱処理を施し、Irの一部をIrO2に酸化させることも
できる。スペーサの形成後、IrO2は、下側電極８１内の
全イリジウムの５−９５パーセントを構成していなけれ
ば成らない。
【００３０】図１４に見られるに、ランタン(lanthanu
m)をドープされたＰＺＴを含む、強誘電体層１０１が形
成される。この強誘電体層１０１は、ＰＺＴから成る層
に関連して先に論じた方法の１つによって付着される。
強誘電体層１０１を含む基板が、化学機械的研磨によっ
てパターニングされる。絶縁層９１上の強誘電体層１０
１全てを確実に除去するために、フッ化水素酸、硝酸、
および過酸化水素を含む水溶液を用いて、強誘電体層１
０１にウエット・エッチングを行う。残留する強誘電体
層１０１全てを除去するのに加えて、ウエット・エッチ
ング段階では、開口内の強誘電体層１０１の一部もエッ
チングすることにより、強誘電体層１０１が二酸化チタ
ンスペーサ９３および下側電極８１にのみ接触すること
を保証する。強誘電体層１０１を含む基板を、前述の強
誘電愛層４１と同様の方法で熱処理する。
【００３１】上部電極１１１が形成される。これは、図
１５に見られるように、元素オシミウム（Os）および四
酸化オシミウム（OsO4）から成る。OsO4は上部電極１１
１内の全オシミウムの約５−９５原子パーセントを占
め、上部電極１１１内のオシミウムの残りがOsである。
先に述べた金属とそれらの導電性金属酸化物とから成る
他の層と同様に、上部電極１１１は付着され、パターニ
ングされる。他の層および電気接続が強誘電体コンデン
サに作られるが、図には示されていない。
【００３２】本実施例では、強誘電体層は、金属とその
導電性金属酸化物から成る電極８１，１１１を有する。
窒化物スペーサ９２が強誘電体層１０１の側部（側面）
を包囲するが、強誘電体層１０１に接触はしない。窒化
物 スペーサ９２は水素バリアとして作用するので、側
部を通じて水素が強誘電体層１０１に接触することはな
い。窒化物スペーサ９２が強誘電体層１０１より前に形
成されたので、強誘電体層１０１は窒化物スペーサの形
成中に生成される水素によって還元されることはない。
二酸化チタン・スペーサ９３は、窒化物スペーサ９２と
強誘電体層１０１とを分離するものである。したがっ
て、窒化物スペーサ９２内のシリコンは、強誘電体層１
０１とは反応しない。電極８１，１１１および窒化シリ
コン・スペーサ９２は、事実上強誘電体層１０１を包み
込む。本実施例を用いれば、強誘電体層１０１の還元の
可能性は、従来の強誘電体コンデンサよりは低くなる。
【００３３】図１６は、保護された強誘電体層を有する
他の実施例を示す。図１６は、酸化物層８０と、第１窒
化シリコン層８１とを有する。ReとReO2とを含む導体層
１２１と、ＰＺＴを含む強誘電体層１２２が、第１窒化
シリコン層８１上に形成される。導体層１２１は下側電
極として作用し、導体層１２１内のReO2は強誘電体層１
２２を還元する可能性を低下させる。層１２１，１２２
は、イオン・エッチングを用いてパターニングされる。
このイオン・エッチングは、層１２１，１２２が互いに
一致するように、それらをパターニングするものであ
る。二酸化チタン層１２３および第２窒化シリコン層１
２４が、層１２１，１２２を含む絶縁層８０上に形成さ
れる。層１２３，１２４に異方性エッチングを行い、側
壁スペーサを形成する。側壁を形成するためのエッチン
グは、１回以上のステップで行ってもよい。窒化シリコ
ンは水素を発生し、これが強誘電体層内のPbOを還元す
る。スペーサが形成された後、強誘電体層１２２を含む
基板を酸化雰囲気中で熱処理する。この熱処理は、先に
述べた強誘電体層４１に用いた熱処理と同様のものであ
る。RuおよびRuO2を含む上側電極１２５が、強誘電体層
１２２と側壁スペーサの上に形成される。上側電極１２
５内のRuO2は、強誘電体層１２２を還元する可能性を低
下させるものである。下側電極として作用する導体層１
２１と強誘電体層１２２は、事実上第１窒化シリコン層
８１、側壁スペーサの第２窒化シリコン層１２４、およ
び上側電極１２５によって、包み込まれている。強誘電
体コンデンサに伴う劣化の問題が下側電極または強誘電
体層に関連があるのかについては、完全には分かってい
ないが、本実施例は他の実施例よりも下側電極と強誘電
体層とが更に包み込まれているので、この劣化問題には
有効であろう。
【００３４】図１７は、強誘電体コンデンサと、この強
誘電体コンデンサを還元剤から保護する遮蔽層とを有す
る半導体素子の一部を示す断面図である。基板は、第１
絶縁層１３０と二酸化チタン層１３１とを含む。ポリシ
リコン・プラグ１３２がRuおよびRuO2のような第１導体
層１３３によって被覆され、前記コンデンサの第１電極
を規定する。強誘電体層１３４が第１導体層１３３上に
配置され、更にプラチナ層１３５が強誘電体層１３４上
に形成される。プラチナ層１３５はコンデンサの第２電
極として作用する。強誘電体層１３４の熱処理を含む、
この時点までのプロセスは、従来のものである。第２絶
縁層１３６が電極上に形成される。この絶縁層は十分厚
いので、プラチナ層１３５と後に形成される遮蔽層との
間に容量性結合がたとえ生じるとしても、わずかなもの
である。典型的に、第２絶縁層の厚さは、少なくとも約
５０００オングストロームである。第２絶縁層１３６を
含む基板を酸化雰囲気中で熱処理し、第２絶縁層１３６
内で取り込まれ得る水素量を減少させる。
【００３５】遮蔽層１３７，１３８が第２絶縁層１３６
上に形成される。遮蔽層１３７は、層６１と同様、Ruお
よびRuO2の混合物を含む。遮蔽層１３８は窒化シリコン
を含み、スパッタリングによる付着またはプラズマ・エ
ンハンス化学蒸着で形成される。窒化シリコン付着中の
温度および水素量は、層１３７内でRuO2がRuに還元され
るのを最少に抑えるために、比較的少なくしなければな
らない。層１３８の付着後、基板を酸化雰囲気中で熱処
理し、層１３７内のRuをいくらか酸化させる補助を行う
と共に、層１３８に存在する可能性のある全ピンホール
を封止する。水素のような還元剤が強誘電体コンデンサ
と干渉するためには、還元剤は層１３８を通過するだけ
でなく、層１３７内でRuO2をRuに還元することなく、層
１３７を通過しなければならない。本実施例は、良好な
水素バリアを例示するだけでなく、遮蔽層が半導体素子
内に電気的に存在(participate)しないことが望ましい
のであれば、そうしなくてもよいことを示すものであ
る。
【００３６】先の説明において、具体的な実施例を参照
しながら本発明を説明した。しかしながら、特許請求の
範囲に記載された本発明の広範な真意または範囲から逸
脱することなく、本発明の種々の改造や変更が可能であ
ることは明白である。したがって、明細書および図面
は、制限的な意味ではなく、例示的な意味で解釈される
べきである。
【図面の簡単な説明】
【図１】本発明の一実施例による、単体金属とその導電
性金属酸化物とを含む金属化合物を有する層を、接触プ
ラグ上に形成する種々の段階における、基板の一部を示
す断面図。
【図２】本発明の一実施例による、単体金属とその導電
性金属酸化物とを含む金属化合物を有する層を、接触プ
ラグ上に形成する種々の段階における、基板の一部を示
す断面図。
【図３】本発明の他の実施例による、単体金属とその導
電性金属酸化物とを含む金属化合物を有する層を、相互
接続部上に形成する種々の段階における、基板の一部を
示す断面図。
【図４】種々の物質とそれらの酸化状態を、当該物質に
おける酸素分圧の対数と、その物質の温度とによって示
すグラフ。
【図５】本発明の他の実施例による、単体金属とその導
電性金属酸化物とを含む金属化合物を有する層を、相互
接続部上に形成する種々の段階における、基板の一部を
示す断面図。
【図６】本発明の他の実施例による、単体金属とその導
電性金属酸化物とを含む金属化合物を有する層を、相互
接続部上に形成する種々の段階における、基板の一部を
示す断面図。
【図７】本発明による単体金属とその導電性金属酸化物
を含む、強誘電体コンデンサ用電極を形成する種々のプ
ロセス段階における、基板の一部の断面図。
【図８】本発明による単体金属とその導電性金属酸化物
を含む、強誘電体コンデンサ用電極を形成する種々のプ
ロセス段階における、基板の一部の断面図。
【図９】種々の物質とそれらの酸化状態を、当該物質に
おける酸素分圧の対数と、その物質の温度とによって示
すグラフ。
【図１０】本発明による単体金属とその導電性金属酸化
物を含む、強誘電体コンデンサ用電極を形成する種々の
プロセス段階における、基板の一部の断面図。
【図１１】本発明による単体金属とその導電性金属酸化
物を含む、強誘電体コンデンサ用電極を形成する種々の
プロセス段階における、基板の一部の断面図。
【図１２】本発明の他の実施例による単体金属とその導
電性金属酸化物を含む層を示す、基板の一部の断面図。
【図１３】本発明の他の実施例による単体金属とその導
電性金属酸化物を含む層を示す、基板の一部の断面図。
【図１４】本発明の他の実施例による単体金属とその導
電性金属酸化物を含む層を示す、基板の一部の断面図。
【図１５】本発明の他の実施例による単体金属とその導
電性金属酸化物を含む層を示す、基板の一部の断面図。
【図１６】本発明の他の実施例による単体金属とその導
電性金属酸化物を含む層を示す、基板の一部の断面図。
【図１７】本発明の他の実施例による単体金属とその導
電性金属酸化物を含む層を示す、基板の一部の断面図。
【符号の説明】
１０ 基板 １１ ドープ領域 １２ 酸化物層 １３ シリコン・プラグ ２１ 導体層 ３２ シリコン含有層 ３４ 接点プラグ ４１ 強誘電体層 １０１ 強誘電体層 １２２ 強誘電体層 １３４ 誘電体層 １３５ 電極 １４１ 窒化チタン層 １４２ タングステン層 １４３ 第２絶縁層 １４４ モリブデン層 １４５ 相互接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リザ・モザミ アメリカ合衆国テキサス州オースチン、ア パートメント433、グレート・ヒルズ・ト レイル9617 (72)発明者 シー・ジョセフ・モガブ アメリカ合衆国テキサス州オースチン、ア ーリッチ・ロード22

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】主面を有する基板（１０，８０）；前記主
    面に隣接する前記基板内にある位置（１１）；および前
    記基板の上にある位置（１３２，４１，１０１，１２
    ２，１３４，１３５，１３２，４１，１０１，１２２，
    １３５，１４１，１４４，１４５）；から成るグループ
    から選択された位置にある第１領域；ならびに前記第１
    領域の上に配置される第１層（２１，１６１，６１，８
    １，１１１，１２１，１２５，１３３，および１３
    ７）；から成り、 前記第１層は単体金属およびその導電性金属酸化物を含
    み；前記単体金属は、酸化中に前記導電性金属酸化物に
    酸化され得るものであり；前記導電性金属酸化物は、還
    元中に前記単体金属に還元され得るものであり；前記酸
    化および還元は可逆的反応であり；および前記第１層
    は、第１反応において前記第１領域が反応するのに優先
    して、前記可逆的反応の一方において反応することを特
    徴とする半導体素子。
  2. 【請求項２】主面を有する基板；前記基板内の領域（１
    １）、前記基板上に位置するシリコン含有層（１３
    ２）、電極（１３５）、前記基板上に位置するバリア層
    （１４１，１４４）、前記基板上に位置する接触プラグ
    （１３，１４２，３４，１３２）、前記基板上に位置す
    るバイア・プラグ、および前記基板上に位置する相互接
    続部（１４５）から成るグループから選択される第１領
    域；前記第１領域の上に位置する第１層（２１，１６
    １，１２１，１３３，１３７）；から成り、前記第１層
    は単体金属とその導電性金属酸化物とを含み、前記単体
    金属は、前記第１領域が酸化されるのに優先して、その
    導電性金属酸化物に酸化され得ることを特徴とする半導
    体素子。
  3. 【請求項３】強誘電体層（４１，１０１，１２２，１３
    ４）；および前記強誘電体層上に位置する第１層（６
    １，１１１，１２５，１３７）；から成り、 前記第１層は単体金属とその導電性金属酸化物とを含
    み；および前記導電性金属酸化物は、前記誘電体層が還
    元されるのに優先して、前記単体金属に還元され得るこ
    とを特徴とする強誘電体コンデンサ。
JP6147041A 1993-06-07 1994-06-07 半導体素子および強誘電体コンデンサ Pending JPH0799290A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US072012 1993-06-07
US08/072,012 US5407855A (en) 1993-06-07 1993-06-07 Process for forming a semiconductor device having a reducing/oxidizing conductive material

Publications (1)

Publication Number Publication Date
JPH0799290A true JPH0799290A (ja) 1995-04-11

Family

ID=22105010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6147041A Pending JPH0799290A (ja) 1993-06-07 1994-06-07 半導体素子および強誘電体コンデンサ

Country Status (8)

Country Link
US (2) US5407855A (ja)
EP (1) EP0629002B1 (ja)
JP (1) JPH0799290A (ja)
KR (1) KR100354578B1 (ja)
CN (1) CN1093319C (ja)
DE (1) DE69433582T2 (ja)
SG (1) SG69959A1 (ja)
TW (1) TW278208B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242078A (ja) * 1997-02-25 1998-09-11 Sharp Corp 酸化物導電体を用いた多層構造電極
US5841160A (en) * 1995-04-28 1998-11-24 Rohm Co., Ltd. Semiconductor device having a capacitor electrode made of iridium
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
US5973342A (en) * 1996-04-25 1999-10-26 Rohm Co., Ltd. Semiconductor device having an iridium electrode
US6046469A (en) * 1997-09-29 2000-04-04 Sharp Kabushiki Kaisha Semiconductor storage device having a capacitor and a MOS transistor
US6180974B1 (en) 1996-12-06 2001-01-30 Sharp Kabushiki Kaisha Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
US6201271B1 (en) 1997-07-29 2001-03-13 Sharp Kabushiki Kaisha Semiconductor memory device prevented from deterioration due to activated hydrogen
US6414344B1 (en) 1999-06-28 2002-07-02 Hyundai Electronics Industries Ci., Ltd. Semiconductor device for use in a memory cell and method for the manufacture thereof
JP2005129903A (ja) * 2002-11-13 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7189612B2 (en) 2000-10-17 2007-03-13 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory and method for manufacturing the same
JP2008218782A (ja) * 2007-03-06 2008-09-18 Seiko Epson Corp 半導体装置及びその製造方法
JP2010263183A (ja) * 2009-05-01 2010-11-18 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US6052271A (en) * 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
JP2956485B2 (ja) * 1994-09-07 1999-10-04 日本電気株式会社 半導体装置の製造方法
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US6271077B1 (en) 1995-03-27 2001-08-07 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
KR0147639B1 (ko) * 1995-05-29 1998-08-01 김광호 고유전율 캐패시터의 하부전극 형성방법
CN1054702C (zh) * 1995-06-26 2000-07-19 现代电子产业株式会社 制造半导体器件电容器的方法
US5739049A (en) * 1995-08-21 1998-04-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
US5631804A (en) * 1995-11-13 1997-05-20 Micron Technology, Inc. Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6388272B1 (en) 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JP3454058B2 (ja) * 1996-12-11 2003-10-06 富士通株式会社 半導体メモリおよびその製造方法
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
US6287637B1 (en) * 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置
JP3445925B2 (ja) * 1997-10-07 2003-09-16 シャープ株式会社 半導体記憶素子の製造方法
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure
JP3212930B2 (ja) * 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
EP0968529B1 (en) * 1997-12-10 2008-01-23 Nxp B.V. Semiconductor device and method of manufacturing such a device
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
KR100533991B1 (ko) 1997-12-27 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 고유전체 캐패시터 제조방법
KR100458084B1 (ko) * 1997-12-27 2005-06-07 주식회사 하이닉스반도체 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
KR100436058B1 (ko) 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
JP3976288B2 (ja) * 1998-01-21 2007-09-12 ローム株式会社 半導体装置および半導体装置の製造方法
KR100404649B1 (ko) * 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
JP3116897B2 (ja) * 1998-03-18 2000-12-11 日本電気株式会社 微細配線形成方法
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US5998258A (en) * 1998-04-22 1999-12-07 Motorola, Inc. Method of forming a semiconductor device having a stacked capacitor structure
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
US6156619A (en) 1998-06-29 2000-12-05 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
US6452271B2 (en) 1998-07-31 2002-09-17 Micron Technology, Inc. Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6133159A (en) * 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US5962716A (en) * 1998-08-27 1999-10-05 Micron Technology, Inc. Methods for preparing ruthenium and osmium compounds
US6517616B2 (en) * 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6541067B1 (en) * 1998-08-27 2003-04-01 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6239028B1 (en) 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
JP3114710B2 (ja) * 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
JP2000174219A (ja) * 1998-12-01 2000-06-23 Rohm Co Ltd 強誘電体メモリ装置およびその製造方法
JP3655113B2 (ja) * 1998-12-28 2005-06-02 シャープ株式会社 半導体記憶装置の製造方法
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
US6320263B1 (en) * 1999-02-18 2001-11-20 Advanced Micro Devices, Inc. Semiconductor metalization barrier and manufacturing method therefor
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6421223B2 (en) * 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6329286B1 (en) 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
DE19937503C1 (de) 1999-08-09 2001-01-04 Siemens Ag Verfahren zum Ätzen von wismuthaltigen Oxidfilmen
JP3545279B2 (ja) * 1999-10-26 2004-07-21 富士通株式会社 強誘電体キャパシタ、その製造方法、および半導体装置
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6380080B2 (en) 2000-03-08 2002-04-30 Micron Technology, Inc. Methods for preparing ruthenium metal films
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US6420267B1 (en) * 2000-04-18 2002-07-16 Infineon Technologies Ag Method for forming an integrated barrier/plug for a stacked capacitor
JP2001308288A (ja) * 2000-04-27 2001-11-02 Sharp Corp 半導体装置の製造方法および半導体装置
US6429127B1 (en) 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US6423632B1 (en) 2000-07-21 2002-07-23 Motorola, Inc. Semiconductor device and a process for forming the same
DE10041685C2 (de) 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
JP4025829B2 (ja) 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
JP2002260951A (ja) * 2000-12-28 2002-09-13 Denso Corp 積層型誘電素子及びその製造方法，並びに電極用ペースト材料
KR100359299B1 (en) * 2001-03-26 2002-11-07 Samsung Electronics Co Ltd Semiconductor memory device having resist pattern and method for forming metal contact thereof
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
CN101814903B (zh) * 2001-04-11 2012-09-05 京瓷公司 可调谐铁电滤波器
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US6787831B2 (en) * 2002-01-15 2004-09-07 Infineon Technologies Aktiengesellschaft Barrier stack with improved barrier properties
US6583507B1 (en) * 2002-04-26 2003-06-24 Bum Ki Moon Barrier for capacitor over plug structures
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
WO2005074032A1 (ja) * 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
US7189431B2 (en) 2004-09-30 2007-03-13 Tokyo Electron Limited Method for forming a passivated metal layer
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100881717B1 (ko) * 2006-12-27 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100823168B1 (ko) * 2007-01-08 2008-04-18 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
US7655556B2 (en) 2007-03-23 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for semiconductor devices
US9385034B2 (en) * 2007-04-11 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Carbonization of metal caps
KR100869343B1 (ko) 2007-08-31 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20090074396A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 강유전체를 이용한 정보저장매체, 그 제조방법, 및 이를채용한 정보저장장치
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US20140179512A1 (en) * 2012-12-20 2014-06-26 Sunpower Technologies Llc Photocatalyst for the production of hydrogen
CN103219225A (zh) * 2013-03-29 2013-07-24 河北大学 用于硅基铁电电容器集成的一种阻挡层材料及集成方法
US10727070B2 (en) 2016-03-21 2020-07-28 International Business Machines Corporation Liner-less contact metallization
US9653311B1 (en) * 2016-05-13 2017-05-16 Applied Materials, Inc. 3D NAND staircase CD fabrication utilizing ruthenium material
US10312137B2 (en) 2016-06-07 2019-06-04 Applied Materials, Inc. Hardmask layer for 3D NAND staircase structure in semiconductor applications
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
US11177171B2 (en) 2019-10-01 2021-11-16 International Business Machines Corporation Encapsulated top via interconnects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US5003428A (en) * 1989-07-17 1991-03-26 National Semiconductor Corporation Electrodes for ceramic oxide capacitors
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
DE69014027T2 (de) * 1989-08-30 1995-06-01 Nippon Electric Co Dünnfilmkondensatoren und deren Herstellungsverfahren.
WO1991016731A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device having ferroelectric material and method of producing the same
JPH04364759A (ja) * 1991-06-12 1992-12-17 Kawasaki Steel Corp 半導体装置及びその製造方法
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5285017A (en) * 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841160A (en) * 1995-04-28 1998-11-24 Rohm Co., Ltd. Semiconductor device having a capacitor electrode made of iridium
US5973342A (en) * 1996-04-25 1999-10-26 Rohm Co., Ltd. Semiconductor device having an iridium electrode
US6180974B1 (en) 1996-12-06 2001-01-30 Sharp Kabushiki Kaisha Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
JPH10242078A (ja) * 1997-02-25 1998-09-11 Sharp Corp 酸化物導電体を用いた多層構造電極
US6201271B1 (en) 1997-07-29 2001-03-13 Sharp Kabushiki Kaisha Semiconductor memory device prevented from deterioration due to activated hydrogen
US6046469A (en) * 1997-09-29 2000-04-04 Sharp Kabushiki Kaisha Semiconductor storage device having a capacitor and a MOS transistor
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
US6414344B1 (en) 1999-06-28 2002-07-02 Hyundai Electronics Industries Ci., Ltd. Semiconductor device for use in a memory cell and method for the manufacture thereof
US7189612B2 (en) 2000-10-17 2007-03-13 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory and method for manufacturing the same
JP2005129903A (ja) * 2002-11-13 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008218782A (ja) * 2007-03-06 2008-09-18 Seiko Epson Corp 半導体装置及びその製造方法
US7989862B2 (en) 2007-03-06 2011-08-02 Seiko Epson Corporation Semiconductor device and its manufacturing method
JP2010263183A (ja) * 2009-05-01 2010-11-18 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE69433582D1 (de) 2004-04-08
EP0629002A1 (en) 1994-12-14
DE69433582T2 (de) 2005-02-17
US5510651A (en) 1996-04-23
CN1093319C (zh) 2002-10-23
US5407855A (en) 1995-04-18
KR950001909A (ko) 1995-01-04
TW278208B (ja) 1996-06-11
KR100354578B1 (ko) 2002-12-18
SG69959A1 (en) 2000-01-25
EP0629002B1 (en) 2004-03-03
CN1107611A (zh) 1995-08-30

Similar Documents

Publication Publication Date Title
JPH0799290A (ja) 半導体素子および強誘電体コンデンサ
JP4008047B2 (ja) 半導体デバイス
US7045416B2 (en) Methods of manufacturing ferroelectric capacitors for integrated circuit memory devices
US6201271B1 (en) Semiconductor memory device prevented from deterioration due to activated hydrogen
US6740531B2 (en) Method of fabricating integrated circuit devices having dielectric regions protected with multi-layer insulation structures
JPH11307734A (ja) 強誘電体集積回路とその製造方法
JP2929436B2 (ja) 半導体メモリ装置及びその製造方法
JP2001068639A (ja) 半導体デバイス及びその製造方法
JP2003133438A (ja) 容量素子及びその製造方法並びに半導体装置の製造方法
JP3257587B2 (ja) 誘電体膜を用いた半導体装置の製造方法
EP1006582B1 (en) Semiconductor memory device having a hydrogen barrier and method for manufacturing the same
US6210979B1 (en) Method for fabricating ferroelectric capacitor improving adhesive strength between upper electrode and capping layer without polymer in FRAM device
JP3939516B2 (ja) マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材
JP3166746B2 (ja) キャパシタ及びその製造方法
US20040169210A1 (en) Barrier material
JP2000174213A (ja) 半導体装置及びその製造方法
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP3400964B2 (ja) 半導体記憶装置の製造方法
US20030058678A1 (en) Ferroelectric memory device and method of fabricating the same
JP2002314047A (ja) 半導体装置及びその製造方法
JP2005129852A (ja) 半導体装置
JP2007103769A (ja) 半導体装置
JP2007534139A (ja) 強誘電体コンデンサのための回復アニールを可能にする多層障壁
JP4049741B2 (ja) 半導体装置および誘電体を備えた素子
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법