JPH118359A - キャパシタ絶縁膜およびその製造方法 - Google Patents
キャパシタ絶縁膜およびその製造方法Info
- Publication number
- JPH118359A JPH118359A JP9160226A JP16022697A JPH118359A JP H118359 A JPH118359 A JP H118359A JP 9160226 A JP9160226 A JP 9160226A JP 16022697 A JP16022697 A JP 16022697A JP H118359 A JPH118359 A JP H118359A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor insulating
- insulating film
- nitride film
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ６４Ｍ ＤＲＡＭ等の大容量のＤＲＡＭ等の
用途であっても、耐久性に優れ、キャパシタ絶縁膜とし
ての耐絶縁破壊電圧値や、キャパシタ容量につき安定し
た特性を示し、さらに製造を容易とする。 【解決手段】 シリコンの熱窒化膜を含むキャパシタ絶
縁膜において、シリコンの熱窒化膜１０６、ＣＶＤ窒化
膜１０４および酸化膜１０２を、この順に下から積層す
ることにより構成してある。
用途であっても、耐久性に優れ、キャパシタ絶縁膜とし
ての耐絶縁破壊電圧値や、キャパシタ容量につき安定し
た特性を示し、さらに製造を容易とする。 【解決手段】 シリコンの熱窒化膜を含むキャパシタ絶
縁膜において、シリコンの熱窒化膜１０６、ＣＶＤ窒化
膜１０４および酸化膜１０２を、この順に下から積層す
ることにより構成してある。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＶＤ窒化膜を
含むキャパシタ絶縁膜およびその製造方法に関し、特
に、耐久性に優れたＣＶＤ窒化膜を含むキャパシタ絶縁
膜およびその製造方法に関する。
含むキャパシタ絶縁膜およびその製造方法に関し、特
に、耐久性に優れたＣＶＤ窒化膜を含むキャパシタ絶縁
膜およびその製造方法に関する。
【０００２】
【従来の技術】従来、４Ｍ以下のＭＯＳ ＤＲＡＭのキ
ャパシタ絶縁膜としては、主としてＳｉＯ2 膜が使用さ
れてきた。すなわち、下式（１）で表されるように、キ
ャパシタ絶縁膜のキャパシタ容量Ｃが、キャパシタ面積
Ａや、絶縁膜の誘電率ε0 ・εに比例し、絶縁膜厚さｔ
に反比例することは良く知られている。そして、ＳｉＯ
2 膜は、かかる誘電率が低く、耐久性が比較的良好であ
るため、絶縁膜厚さｔを比較的薄くすることができ、キ
ャパシタ絶縁膜の主たる材料として使用されてきた。
ャパシタ絶縁膜としては、主としてＳｉＯ2 膜が使用さ
れてきた。すなわち、下式（１）で表されるように、キ
ャパシタ絶縁膜のキャパシタ容量Ｃが、キャパシタ面積
Ａや、絶縁膜の誘電率ε0 ・εに比例し、絶縁膜厚さｔ
に反比例することは良く知られている。そして、ＳｉＯ
2 膜は、かかる誘電率が低く、耐久性が比較的良好であ
るため、絶縁膜厚さｔを比較的薄くすることができ、キ
ャパシタ絶縁膜の主たる材料として使用されてきた。
【０００３】Ｃ＝Ａ・ε0 ・ε／ｔ （１） しかしながら、４Ｍ ＤＲＡＭの時代になり、トレンチ
型キャパシタやスタック型キャパシタのキャパシタ絶縁
膜が実用化されるにあたり、ＯＮＯ膜（ＯＮ膜とも称す
る。）が、その電気絶縁性の良さから、中野隆生、赤坂
洋一監修、「ＵＬＳＩ ＤＲＡＭ技術」、サイエンスフ
ォーラム社、ｐｐ．１１４〜１１９、１９９２に説明さ
れているようにキャパシタ絶縁膜の材料として検討され
ている。
型キャパシタやスタック型キャパシタのキャパシタ絶縁
膜が実用化されるにあたり、ＯＮＯ膜（ＯＮ膜とも称す
る。）が、その電気絶縁性の良さから、中野隆生、赤坂
洋一監修、「ＵＬＳＩ ＤＲＡＭ技術」、サイエンスフ
ォーラム社、ｐｐ．１１４〜１１９、１９９２に説明さ
れているようにキャパシタ絶縁膜の材料として検討され
ている。
【０００４】かかるＯＮＯ膜は、ＳｉＯ2 膜とＳｉ3 Ｎ
4 膜との複合膜であり、図１５（Ｂ）に示すように、酸
化膜（ＳｉＯ2 膜）／窒化膜（Ｓｉ3 Ｎ4 膜）／酸化膜
（ＳｉＯ2 膜）の三層構造となっている。そして、図１
５（Ｂ）を用いて、従来のＯＮＯ膜（キャパシタ絶縁
膜）２８の構造および製造方法を、以下のとおり説明す
る。
4 膜との複合膜であり、図１５（Ｂ）に示すように、酸
化膜（ＳｉＯ2 膜）／窒化膜（Ｓｉ3 Ｎ4 膜）／酸化膜
（ＳｉＯ2 膜）の三層構造となっている。そして、図１
５（Ｂ）を用いて、従来のＯＮＯ膜（キャパシタ絶縁
膜）２８の構造および製造方法を、以下のとおり説明す
る。
【０００５】なお、図１５（Ａ）は、図１５（Ｂ）に示
すＯＮＯ膜（キャパシタ絶縁膜）２８を用いたＤＲＡＭ
（メモリーセル）１０の概略を示したものである。この
キャパシタ絶縁膜２８は、下部電極（ストレージノー
ド）１４と、上部電極（セルプレート）１２との間に、
電気絶縁性を保持するために用いられている。
すＯＮＯ膜（キャパシタ絶縁膜）２８を用いたＤＲＡＭ
（メモリーセル）１０の概略を示したものである。この
キャパシタ絶縁膜２８は、下部電極（ストレージノー
ド）１４と、上部電極（セルプレート）１２との間に、
電気絶縁性を保持するために用いられている。
【０００６】すなわち、ＯＮＯ膜からなるキャパシタ絶
縁膜２８について、ＤＲＡＭ（メモリーセル）１０の、
導電性のポリシリコンから構成された下部電極１４上
に、例えば８００〜１０００℃の温度条件で、ＣＶＤ法
を用いて、厚さ６．０ｎｍのＣＶＤ窒化膜２４を設けて
ある。そして、この厚さのＣＶＤ窒化膜２４を設ける際
に、下部電極１４である導電性のポリシリコンの表面も
熱酸化されることを利用して、このＣＶＤ窒化膜２４の
下層、すなわち、導電性のポリシリコンから構成される
下部電極１４上に同時に、厚さ１．５ｎｍ以下のＳｉＯ
2 膜、すなわち酸化膜２６を第１層として形成する。よ
って、一つのＣＶＤ工程により、導電性のポリシリコン
から構成された下部電極１４上に、下からこの順に、第
１層のＳｉＯ2 膜２６と、第２層のＣＶＤ窒化膜２４と
を、同時に形成してある。
縁膜２８について、ＤＲＡＭ（メモリーセル）１０の、
導電性のポリシリコンから構成された下部電極１４上
に、例えば８００〜１０００℃の温度条件で、ＣＶＤ法
を用いて、厚さ６．０ｎｍのＣＶＤ窒化膜２４を設けて
ある。そして、この厚さのＣＶＤ窒化膜２４を設ける際
に、下部電極１４である導電性のポリシリコンの表面も
熱酸化されることを利用して、このＣＶＤ窒化膜２４の
下層、すなわち、導電性のポリシリコンから構成される
下部電極１４上に同時に、厚さ１．５ｎｍ以下のＳｉＯ
2 膜、すなわち酸化膜２６を第１層として形成する。よ
って、一つのＣＶＤ工程により、導電性のポリシリコン
から構成された下部電極１４上に、下からこの順に、第
１層のＳｉＯ2 膜２６と、第２層のＣＶＤ窒化膜２４と
を、同時に形成してある。
【０００７】なお、この下部電極１４の下方には、ｐ型
シリコン（Ｓｉ）基板２０が設けてあり、また、上部電
極１２と、ｐ型シリコン（Ｓｉ）基板２０との間には、
酸化膜１８が設けてある。
シリコン（Ｓｉ）基板２０が設けてあり、また、上部電
極１２と、ｐ型シリコン（Ｓｉ）基板２０との間には、
酸化膜１８が設けてある。
【０００８】そして、このＣＶＤ窒化膜２４の上に、例
えば、８００〜１０００℃の温度条件で、熱酸化法によ
り、厚さ３．０ｎｍ程度の酸化膜としてのＳｉＯ2 膜２
２を、さらに第３層として設けてある。よって、ＤＲＡ
Ｍ（メモリーセル）１０における、導電性のポリシリコ
ンから構成される下部電極１４上に、下から順に、酸化
膜（ＳｉＯ2 膜）／窒化膜（Ｓｉ3 Ｎ4 膜）／酸化膜
（ＳｉＯ2 膜）の３層構造を有するＯＮＯ膜をキャパシ
タ絶縁膜２８として形成してある。
えば、８００〜１０００℃の温度条件で、熱酸化法によ
り、厚さ３．０ｎｍ程度の酸化膜としてのＳｉＯ2 膜２
２を、さらに第３層として設けてある。よって、ＤＲＡ
Ｍ（メモリーセル）１０における、導電性のポリシリコ
ンから構成される下部電極１４上に、下から順に、酸化
膜（ＳｉＯ2 膜）／窒化膜（Ｓｉ3 Ｎ4 膜）／酸化膜
（ＳｉＯ2 膜）の３層構造を有するＯＮＯ膜をキャパシ
タ絶縁膜２８として形成してある。
【０００９】また、上記文献の「ＵＬＳＩ ＤＲＡＭ技
術」の、同ページに、ＯＮ／ＲＴＮ膜（ランプ窒化（Ｒ
ＴＮ）／ＮＯ膜とも称する。なお、以下の説明では、ラ
ンプ窒化／ＮＯ膜と称する。）について説明されてい
る。かかるランプ窒化／ＮＯ膜は、上述したＯＮＯ膜に
おける、下層のＳｉＯ2 膜のかわりに、導電性のポリシ
リコンから構成された下部電極上に、ランプ窒化膜（Ｒ
ＴＮ膜）としてＳｉ3 Ｎ4 膜（窒化膜）を形成してある
点で異なる。この点、図１６（Ｂ）を用いて、ランプ窒
化／ＮＯ膜からなるキャパシタ絶縁膜６８の構造および
製造方法を簡単に説明する。
術」の、同ページに、ＯＮ／ＲＴＮ膜（ランプ窒化（Ｒ
ＴＮ）／ＮＯ膜とも称する。なお、以下の説明では、ラ
ンプ窒化／ＮＯ膜と称する。）について説明されてい
る。かかるランプ窒化／ＮＯ膜は、上述したＯＮＯ膜に
おける、下層のＳｉＯ2 膜のかわりに、導電性のポリシ
リコンから構成された下部電極上に、ランプ窒化膜（Ｒ
ＴＮ膜）としてＳｉ3 Ｎ4 膜（窒化膜）を形成してある
点で異なる。この点、図１６（Ｂ）を用いて、ランプ窒
化／ＮＯ膜からなるキャパシタ絶縁膜６８の構造および
製造方法を簡単に説明する。
【００１０】なお、図１６（Ａ）は、図１５（Ａ）と同
様に、このキャパシタ絶縁膜（ランプ窒化／ＮＯ膜）６
８が使用される、ＤＲＡＭ（メモリーセル）５０の構成
の概略を示したものである。したがって、図１５（Ａ）
に示されるＤＲＡＭ（メモリーセル）１０と同様に、下
部電極５４の下方には、ｐ型シリコン（Ｓｉ）基板７０
が設けてあり、さらに、上部電極５２と、ｐ型シリコン
（Ｓｉ）基板７０との間には、酸化膜５８が設けてあ
る。
様に、このキャパシタ絶縁膜（ランプ窒化／ＮＯ膜）６
８が使用される、ＤＲＡＭ（メモリーセル）５０の構成
の概略を示したものである。したがって、図１５（Ａ）
に示されるＤＲＡＭ（メモリーセル）１０と同様に、下
部電極５４の下方には、ｐ型シリコン（Ｓｉ）基板７０
が設けてあり、さらに、上部電極５２と、ｐ型シリコン
（Ｓｉ）基板７０との間には、酸化膜５８が設けてあ
る。
【００１１】すなわち、ＤＲＡＭ（メモリーセル）５０
において、導電性のポリシリコンから構成された下部電
極５４上に、例えば温度８５０〜１０００℃、時間３０
秒の条件で、アンモニアガス中、ランプ窒化により、厚
さ１．０ｎｍ未満のランプ窒化膜（ＲＴＮ膜）６６が第
１層として設けてある。そして、このランプ窒化膜６６
上には、ＣＶＤ法により、例えば、厚さ６．０ｎｍの、
Ｓｉ3 Ｎ4 膜であるＣＶＤ窒化膜６４が、第２層として
設けてある。さらに、このＣＶＤ窒化膜６４の上には、
例えば、８００〜１０００℃の温度条件で、熱酸化法に
より、酸化膜であるＳｉＯ2 膜６２が、厚さ３．０ｎｍ
程度の第３層として設けてある。
において、導電性のポリシリコンから構成された下部電
極５４上に、例えば温度８５０〜１０００℃、時間３０
秒の条件で、アンモニアガス中、ランプ窒化により、厚
さ１．０ｎｍ未満のランプ窒化膜（ＲＴＮ膜）６６が第
１層として設けてある。そして、このランプ窒化膜６６
上には、ＣＶＤ法により、例えば、厚さ６．０ｎｍの、
Ｓｉ3 Ｎ4 膜であるＣＶＤ窒化膜６４が、第２層として
設けてある。さらに、このＣＶＤ窒化膜６４の上には、
例えば、８００〜１０００℃の温度条件で、熱酸化法に
より、酸化膜であるＳｉＯ2 膜６２が、厚さ３．０ｎｍ
程度の第３層として設けてある。
【００１２】よって、ＤＲＡＭ（メモリーセル）５０
の、導電性ポリシリコンからなる下部電極５４上に、下
から順に、ランプ窒化膜（Ｓｉ3 Ｎ4 膜）／ＣＶＤ窒化
膜（Ｓｉ3 Ｎ4 膜）／酸化膜（ＳｉＯ2 膜）の３層構造
を有するランプ窒化／ＮＯ膜として、キャパシタ絶縁膜
６８が形成してある。
の、導電性ポリシリコンからなる下部電極５４上に、下
から順に、ランプ窒化膜（Ｓｉ3 Ｎ4 膜）／ＣＶＤ窒化
膜（Ｓｉ3 Ｎ4 膜）／酸化膜（ＳｉＯ2 膜）の３層構造
を有するランプ窒化／ＮＯ膜として、キャパシタ絶縁膜
６８が形成してある。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
キャパシタ絶縁膜としてのＳｉＯ2 膜（酸化膜）は、こ
の酸化膜中に、ＭＯＳ キャパシタのカソード（上部電
極／セルプレート）側から、ファウラー−ノードヘイム
（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）電流が注入されや
すいという問題があった。したがって、このファウラー
−ノードヘイム電流がＳｉＯ2 膜中に流入し、それに伴
ってＳｉＯ2 膜と上部電極との界面を高めるような固定
チャージが発生しやすくなる。そのため、ますます、Ｍ
ＯＳ キャパシタのカソード（上部電極／セルプレー
ト）側から、ファウラー−ノードヘイム電流がＳｉＯ2
膜中に注入し、界面電界を強めるという正帰還が働く。
よって、ＳｉＯ2 膜中に発生した、かかる固定チャージ
により、局所での電流集中によるジュール発熱が起こ
り、その結果、ＳｉＯ2 膜の絶縁破壊が生じやすくなる
ものと推定されている。
キャパシタ絶縁膜としてのＳｉＯ2 膜（酸化膜）は、こ
の酸化膜中に、ＭＯＳ キャパシタのカソード（上部電
極／セルプレート）側から、ファウラー−ノードヘイム
（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）電流が注入されや
すいという問題があった。したがって、このファウラー
−ノードヘイム電流がＳｉＯ2 膜中に流入し、それに伴
ってＳｉＯ2 膜と上部電極との界面を高めるような固定
チャージが発生しやすくなる。そのため、ますます、Ｍ
ＯＳ キャパシタのカソード（上部電極／セルプレー
ト）側から、ファウラー−ノードヘイム電流がＳｉＯ2
膜中に注入し、界面電界を強めるという正帰還が働く。
よって、ＳｉＯ2 膜中に発生した、かかる固定チャージ
により、局所での電流集中によるジュール発熱が起こ
り、その結果、ＳｉＯ2 膜の絶縁破壊が生じやすくなる
ものと推定されている。
【００１４】すなわち、従来のキャパシタ絶縁膜として
のＳｉＯ2 膜は、耐絶縁破壊電圧として十分な値を有し
ておらず、４Ｍ ＤＲＡＭ以上の、大容量のＤＲＡＭ等
におけるキャパシタ絶縁膜として使用することは、一般
に困難であるという問題があった。
のＳｉＯ2 膜は、耐絶縁破壊電圧として十分な値を有し
ておらず、４Ｍ ＤＲＡＭ以上の、大容量のＤＲＡＭ等
におけるキャパシタ絶縁膜として使用することは、一般
に困難であるという問題があった。
【００１５】一方、キャパシタ絶縁膜としてのＯＮＯ膜
においては、ＳｉＯ2 膜が比較的薄いために、カソード
（上部電極／セルプレート）側からのファウラー−ノー
ドヘイム電流により、衝突電離が起こるほど電子がエネ
ルギを得ることが少ない。しかしながら、プール−フラ
ンケル（Ｐｏｏｌ−Ｆｒｅｎｋｅｌ）電流として、アノ
ード（下部電極／ストレージノード）側からカソード
（上部電極／セルプレート）側に、ホールの注入がなさ
れる。そして、このプール−フランケル電流におけるホ
ールは、カソード（上部電極／セルプレート）側に到達
し、すなわち最上層のＳｉＯ2 膜における電子と再結合
する。そのため、このプール−フランケル電流の一定量
は制御されるものの、少なからず電子との再結合が不十
分なホールも存在する。したがって、このプール−フラ
ンケル電流のうち、電子と再結合しなかったホールに起
因して、局所的に、リ−ク電流が発生するものと推定さ
れている。
においては、ＳｉＯ2 膜が比較的薄いために、カソード
（上部電極／セルプレート）側からのファウラー−ノー
ドヘイム電流により、衝突電離が起こるほど電子がエネ
ルギを得ることが少ない。しかしながら、プール−フラ
ンケル（Ｐｏｏｌ−Ｆｒｅｎｋｅｌ）電流として、アノ
ード（下部電極／ストレージノード）側からカソード
（上部電極／セルプレート）側に、ホールの注入がなさ
れる。そして、このプール−フランケル電流におけるホ
ールは、カソード（上部電極／セルプレート）側に到達
し、すなわち最上層のＳｉＯ2 膜における電子と再結合
する。そのため、このプール−フランケル電流の一定量
は制御されるものの、少なからず電子との再結合が不十
分なホールも存在する。したがって、このプール−フラ
ンケル電流のうち、電子と再結合しなかったホールに起
因して、局所的に、リ−ク電流が発生するものと推定さ
れている。
【００１６】よって、キャパシタ絶縁膜としてのＯＮＯ
膜は、この発生したリ−ク電流（プール−フランケル電
流）により、ＯＮＯ膜の耐絶縁破壊電圧が低下しやすい
という問題があった。そして、さらに、下層（第１層）
に形成されるＳｉＯ2 膜は自然酸化膜であって、ＣＶＤ
窒化膜を設ける際に、ポリシリコンの表面も熱酸化され
ることを利用して設けているため、低品質な膜であるう
え、厚さが不均一になりやすい。そのために、下層に形
成されている酸化膜としてのＳｉＯ2 膜を十分厚くしな
ければ、かかるリ−ク電流（プール−フランケル電流）
を、十分に防止することができないという問題があっ
た。
膜は、この発生したリ−ク電流（プール−フランケル電
流）により、ＯＮＯ膜の耐絶縁破壊電圧が低下しやすい
という問題があった。そして、さらに、下層（第１層）
に形成されるＳｉＯ2 膜は自然酸化膜であって、ＣＶＤ
窒化膜を設ける際に、ポリシリコンの表面も熱酸化され
ることを利用して設けているため、低品質な膜であるう
え、厚さが不均一になりやすい。そのために、下層に形
成されている酸化膜としてのＳｉＯ2 膜を十分厚くしな
ければ、かかるリ−ク電流（プール−フランケル電流）
を、十分に防止することができないという問題があっ
た。
【００１７】すなわち、従来のＯＮＯ膜において、下層
に形成されている自然酸化膜としてのＳｉＯ2 膜は、い
きおい厚膜化の必要が生じ、このＯＮＯ膜を、大容量の
ＤＲＡＭ等におけるキャパシタ絶縁膜として使用するこ
とは、一般に困難であった。この点、上記文献の「ＵＬ
ＳＩ ＤＲＡＭ技術」にも、このプール−フランケル電
流に起因したリ−ク電流を制御するため、少なくとも３
ｎｍ以上の厚さのＳｉＯ2 膜を、酸化膜として、ＣＶＤ
窒化膜上に最上層として設けることが望ましいと記載さ
れている。
に形成されている自然酸化膜としてのＳｉＯ2 膜は、い
きおい厚膜化の必要が生じ、このＯＮＯ膜を、大容量の
ＤＲＡＭ等におけるキャパシタ絶縁膜として使用するこ
とは、一般に困難であった。この点、上記文献の「ＵＬ
ＳＩ ＤＲＡＭ技術」にも、このプール−フランケル電
流に起因したリ−ク電流を制御するため、少なくとも３
ｎｍ以上の厚さのＳｉＯ2 膜を、酸化膜として、ＣＶＤ
窒化膜上に最上層として設けることが望ましいと記載さ
れている。
【００１８】また、従来のキャパシタ絶縁膜としてＯＮ
Ｏ膜は、熱ストレス性や機械的強度に一般に乏しく、製
造過程で損傷したＯＮＯ膜の一部がチャンバ内に飛散し
て、いわゆるパーティクル汚染を生じさせやすいという
製造上の問題もあった。
Ｏ膜は、熱ストレス性や機械的強度に一般に乏しく、製
造過程で損傷したＯＮＯ膜の一部がチャンバ内に飛散し
て、いわゆるパーティクル汚染を生じさせやすいという
製造上の問題もあった。
【００１９】一方、ランプ窒化（ＲＴＮ）／ＮＯ膜（Ｏ
Ｎ／ＲＴＮ膜とも称する。）の製造方法においては、ラ
ンプ窒化工程という特別な装置やプロセスを必要とする
ほか、製造方法上、ランプ窒化膜（ＲＴＮ膜）の厚さの
制御が困難であるという問題があった。すなわち、ラン
プ窒化工程は、比較的短時間で窒化処理が可能な反面、
均一な膜厚のランプ窒化膜（ＲＴＮ膜）を、安定して作
製することは容易でなかった。
Ｎ／ＲＴＮ膜とも称する。）の製造方法においては、ラ
ンプ窒化工程という特別な装置やプロセスを必要とする
ほか、製造方法上、ランプ窒化膜（ＲＴＮ膜）の厚さの
制御が困難であるという問題があった。すなわち、ラン
プ窒化工程は、比較的短時間で窒化処理が可能な反面、
均一な膜厚のランプ窒化膜（ＲＴＮ膜）を、安定して作
製することは容易でなかった。
【００２０】したがって、ランプ窒化（ＲＴＮ）／ＮＯ
膜においても、キャパシタ絶縁膜全体として、耐絶縁破
壊電圧値や、キャパシタ容量のキャパシタ絶縁膜の特性
が変化しやすく、結果として耐久性に乏しいという問題
があった。
膜においても、キャパシタ絶縁膜全体として、耐絶縁破
壊電圧値や、キャパシタ容量のキャパシタ絶縁膜の特性
が変化しやすく、結果として耐久性に乏しいという問題
があった。
【００２１】また、必ずしも理由は明確ではないが、ラ
ンプ窒化（ＲＴＮ）／ＮＯ膜においては、所定の電圧を
印加したときに、印加電圧の極性（±）の相違により、
すなわち、カソード側（上部電極／セルプレート）から
マイナス（−）側の電圧を印加したときに、ＴＤＤＢ寿
命が、極端に短い低いという問題もあった。
ンプ窒化（ＲＴＮ）／ＮＯ膜においては、所定の電圧を
印加したときに、印加電圧の極性（±）の相違により、
すなわち、カソード側（上部電極／セルプレート）から
マイナス（−）側の電圧を印加したときに、ＴＤＤＢ寿
命が、極端に短い低いという問題もあった。
【００２２】したがって、ランプ窒化（ＲＴＮ）／ＮＯ
膜においても、大容量のＤＲＡＭ等の用途において、キ
ャパシタ絶縁膜の耐久性としては未だ不十分であるとい
う問題があった。
膜においても、大容量のＤＲＡＭ等の用途において、キ
ャパシタ絶縁膜の耐久性としては未だ不十分であるとい
う問題があった。
【００２３】さらに、ランプ窒化膜（ＲＴＮ膜）は、プ
ール−フランケル電流に起因したリ−ク電流の防止効果
としては、不十分なために、いきおい、このランプ窒化
膜（ＲＴＮ膜）の厚さを厚くしなければならないという
問題もあった。したがって、結果として、キャパシタ絶
縁膜の薄膜化が困難となり、キャパシタ絶縁膜の容量を
増加することが困難であるという問題もあった。
ール−フランケル電流に起因したリ−ク電流の防止効果
としては、不十分なために、いきおい、このランプ窒化
膜（ＲＴＮ膜）の厚さを厚くしなければならないという
問題もあった。したがって、結果として、キャパシタ絶
縁膜の薄膜化が困難となり、キャパシタ絶縁膜の容量を
増加することが困難であるという問題もあった。
【００２４】よって、６４Ｍ ＤＲＡＭ等の大容量のＤ
ＲＡＭ等の用途であっても、キャパシタ絶縁膜の耐久性
に優れ、キャパシタ絶縁膜としての耐絶縁破壊電圧値
や、キャパシタ容量につき安定した特性を示し、そし
て、キャパシタ絶縁膜の大容量化のために、キャパシタ
絶縁膜の薄膜化が可能であり、さらには、キャパシタ絶
縁膜の製造も容易な、キャパシタ絶縁膜およびその製造
方法の出現が望まれていた。
ＲＡＭ等の用途であっても、キャパシタ絶縁膜の耐久性
に優れ、キャパシタ絶縁膜としての耐絶縁破壊電圧値
や、キャパシタ容量につき安定した特性を示し、そし
て、キャパシタ絶縁膜の大容量化のために、キャパシタ
絶縁膜の薄膜化が可能であり、さらには、キャパシタ絶
縁膜の製造も容易な、キャパシタ絶縁膜およびその製造
方法の出現が望まれていた。
【００２５】
【課題を解決するための手段】この発明のキャパシタ絶
縁膜によれば、ＣＶＤ窒化膜（ＣＶＤ−ＳｉＮ膜と称す
る場合もある。）を含むキャパシタ絶縁膜において、シ
リコンの熱窒化膜、ＣＶＤ窒化膜および酸化膜を、この
順に下から積層してあることを特徴とする。
縁膜によれば、ＣＶＤ窒化膜（ＣＶＤ−ＳｉＮ膜と称す
る場合もある。）を含むキャパシタ絶縁膜において、シ
リコンの熱窒化膜、ＣＶＤ窒化膜および酸化膜を、この
順に下から積層してあることを特徴とする。
【００２６】このようにキャパシタ絶縁膜を構成してあ
ると、アノード（下部電極／ストレージノード）側から
カソード（上部電極／セルプレート）側に向かってキャ
パシタ絶縁膜内を流れるリーク電流（プール−フランケ
ル電流）を、有効に防止しながら、高い耐絶縁破壊電圧
値を得ることができる。すなわち、中間層であるＣＶＤ
窒化膜により、優れた耐絶縁破壊電圧値を得ることがで
きる。
ると、アノード（下部電極／ストレージノード）側から
カソード（上部電極／セルプレート）側に向かってキャ
パシタ絶縁膜内を流れるリーク電流（プール−フランケ
ル電流）を、有効に防止しながら、高い耐絶縁破壊電圧
値を得ることができる。すなわち、中間層であるＣＶＤ
窒化膜により、優れた耐絶縁破壊電圧値を得ることがで
きる。
【００２７】また、このＣＶＤ窒化膜だけでは、リーク
電流（プール−フランケル電流）を有効に防止すること
はできないものの、この発明のキャパシタ絶縁膜は、シ
リコンの熱窒化膜を、ＣＶＤ窒化膜の下層に形成してあ
ることにより、極めて有効にリーク電流（プール−フラ
ンケル電流）を防止することができる。そして、有効に
リーク電流（プール−フランケル電流）を防止すること
ができる結果として、局所電流の集中が防止でき、よっ
て、キャパシタ絶縁膜の耐久性を著しく向上させること
ができる。
電流（プール−フランケル電流）を有効に防止すること
はできないものの、この発明のキャパシタ絶縁膜は、シ
リコンの熱窒化膜を、ＣＶＤ窒化膜の下層に形成してあ
ることにより、極めて有効にリーク電流（プール−フラ
ンケル電流）を防止することができる。そして、有効に
リーク電流（プール−フランケル電流）を防止すること
ができる結果として、局所電流の集中が防止でき、よっ
て、キャパシタ絶縁膜の耐久性を著しく向上させること
ができる。
【００２８】さらに、この発明のキャパシタ絶縁膜によ
れば、シリコンの熱窒化膜およびＣＶＤ窒化膜上に、酸
化膜が設けてあるため、より有効にリーク電流（プール
−フランケル電流）を防止することができる。そして、
これらのシリコンの熱窒化膜およびＣＶＤ窒化膜上に、
酸化膜が設けてあるために、これらの膜の機械的保護を
図ることができる。
れば、シリコンの熱窒化膜およびＣＶＤ窒化膜上に、酸
化膜が設けてあるため、より有効にリーク電流（プール
−フランケル電流）を防止することができる。そして、
これらのシリコンの熱窒化膜およびＣＶＤ窒化膜上に、
酸化膜が設けてあるために、これらの膜の機械的保護を
図ることができる。
【００２９】また、この酸化膜を設ける工程で、いわゆ
るヒーリング効果をこれらのシリコンの熱窒化膜および
ＣＶＤ窒化膜に付与することもでき、この酸化膜を設け
た構造により、結果として、キャパシタ絶縁膜の耐久性
を、より一層向上させることができる。
るヒーリング効果をこれらのシリコンの熱窒化膜および
ＣＶＤ窒化膜に付与することもでき、この酸化膜を設け
た構造により、結果として、キャパシタ絶縁膜の耐久性
を、より一層向上させることができる。
【００３０】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、シリコンの熱窒化膜の厚さをＸとした
ときに、この熱窒化膜の厚さＸを、０．１〜５．０ｎｍ
の範囲内の値とするのが良い。熱窒化膜の厚さＸを、こ
のような範囲内の値とすることにより、熱窒化膜による
優れたリーク電流（プール−フランケル電流）防止効果
や、下部電極（ストレージノード）を構成する凹凸のあ
る導電性のポリシリコン表面への適当な、熱窒化膜のな
じみ性が得られる。そして、熱窒化膜の厚さＸが、この
ような範囲内の値であれば、キャパシタ絶縁膜全体とし
て、薄膜化が図られ、高いキャパシタ容量を有するキャ
パシタ絶縁膜、すなわち、６４Ｍ ＤＲＡＭ等の大容量
のＤＲＡＭに適したキャパシタ絶縁膜を得ることができ
る。
て、好ましくは、シリコンの熱窒化膜の厚さをＸとした
ときに、この熱窒化膜の厚さＸを、０．１〜５．０ｎｍ
の範囲内の値とするのが良い。熱窒化膜の厚さＸを、こ
のような範囲内の値とすることにより、熱窒化膜による
優れたリーク電流（プール−フランケル電流）防止効果
や、下部電極（ストレージノード）を構成する凹凸のあ
る導電性のポリシリコン表面への適当な、熱窒化膜のな
じみ性が得られる。そして、熱窒化膜の厚さＸが、この
ような範囲内の値であれば、キャパシタ絶縁膜全体とし
て、薄膜化が図られ、高いキャパシタ容量を有するキャ
パシタ絶縁膜、すなわち、６４Ｍ ＤＲＡＭ等の大容量
のＤＲＡＭに適したキャパシタ絶縁膜を得ることができ
る。
【００３１】したがって、リーク電流（プール−フラン
ケル電流）防止効果とキャパシタ絶縁膜全体としての薄
膜化等のバランスがより良好な観点から、熱窒化膜の厚
さＸを、より好ましくは、０．５〜３．０ｎｍの範囲
内、最適には、１．０〜２．０ｎｍの範囲内の値とする
のが良い。
ケル電流）防止効果とキャパシタ絶縁膜全体としての薄
膜化等のバランスがより良好な観点から、熱窒化膜の厚
さＸを、より好ましくは、０．５〜３．０ｎｍの範囲
内、最適には、１．０〜２．０ｎｍの範囲内の値とする
のが良い。
【００３２】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、ＣＶＤ窒化膜の厚さをＹとしたとき
に、このＣＶＤ窒化膜の厚さＹを、０．２〜１０．０ｎ
ｍの範囲内の値とするのが良い。
て、好ましくは、ＣＶＤ窒化膜の厚さをＹとしたとき
に、このＣＶＤ窒化膜の厚さＹを、０．２〜１０．０ｎ
ｍの範囲内の値とするのが良い。
【００３３】ＣＶＤ窒化膜の厚さＹを、このような範囲
内の値とすることにより、キャパシタ絶縁膜として、適
当な耐絶縁破壊電圧値を得ることができる。そして、Ｃ
ＶＤ窒化膜の厚さＹを、このような範囲内の値すること
により、キャパシタ絶縁膜全体として薄膜化が図られ、
高いキャパシタ容量を有するキャパシタ絶縁膜を得るこ
とができる。
内の値とすることにより、キャパシタ絶縁膜として、適
当な耐絶縁破壊電圧値を得ることができる。そして、Ｃ
ＶＤ窒化膜の厚さＹを、このような範囲内の値すること
により、キャパシタ絶縁膜全体として薄膜化が図られ、
高いキャパシタ容量を有するキャパシタ絶縁膜を得るこ
とができる。
【００３４】したがって、高い耐絶縁破壊電圧値とキャ
パシタ絶縁膜全体としての薄膜化等のバランスがより良
好な観点から、ＣＶＤ窒化膜の厚さＹを、より好ましく
は、０．３〜８．０ｎｍの範囲内、最適には、１．０〜
５．０ｎｍの範囲内の値とするのが良い。
パシタ絶縁膜全体としての薄膜化等のバランスがより良
好な観点から、ＣＶＤ窒化膜の厚さＹを、より好ましく
は、０．３〜８．０ｎｍの範囲内、最適には、１．０〜
５．０ｎｍの範囲内の値とするのが良い。
【００３５】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、酸化膜の厚さをＺとしたときに、この
酸化膜の厚さＺを、０．０１〜５．０ｎｍの範囲内の値
とするのが良い。
て、好ましくは、酸化膜の厚さをＺとしたときに、この
酸化膜の厚さＺを、０．０１〜５．０ｎｍの範囲内の値
とするのが良い。
【００３６】酸化膜の厚さＺを、このような範囲内の値
とすることにより、キャパシタ絶縁膜全体として、カソ
ード（上部電極／セルプレート）側からアノード（下部
電極／ストレージノード）側に向かって流れるファウラ
ー−ノードヘイム電流に起因したリ−ク電流の発生を有
効に防止し、さらには、アノード（下部電極／ストレー
ジノード）側からカソード（上部電極／セルプレート）
側に向かってキャパシタ絶縁膜内を流れるプール−フラ
ンケル電流に起因したリ−ク電流を容易に制御すること
ができる。そして、酸化膜、例えばＳｉＯ2 膜の厚さＺ
を、このような範囲内の値としてあることにより、キャ
パシタ絶縁膜全体として、薄膜化が図られ、高いキャパ
シタ容量を有するキャパシタ絶縁膜を得ることもでき
る。
とすることにより、キャパシタ絶縁膜全体として、カソ
ード（上部電極／セルプレート）側からアノード（下部
電極／ストレージノード）側に向かって流れるファウラ
ー−ノードヘイム電流に起因したリ−ク電流の発生を有
効に防止し、さらには、アノード（下部電極／ストレー
ジノード）側からカソード（上部電極／セルプレート）
側に向かってキャパシタ絶縁膜内を流れるプール−フラ
ンケル電流に起因したリ−ク電流を容易に制御すること
ができる。そして、酸化膜、例えばＳｉＯ2 膜の厚さＺ
を、このような範囲内の値としてあることにより、キャ
パシタ絶縁膜全体として、薄膜化が図られ、高いキャパ
シタ容量を有するキャパシタ絶縁膜を得ることもでき
る。
【００３７】したがって、ファウラー−ノードヘイム電
流に起因したリ−ク電流およびプール−フランケル電流
に起因したリ−ク電流の防止とキャパシタ絶縁膜全体と
しての薄膜化等のバランスがより良好な観点から、酸化
膜、例えばＳｉＯ2 膜の厚さＺを、より好ましくは、
０．１〜３．０ｎｍの範囲内、最適には、０．５〜１．
０ｎｍの範囲内の値とするのが良い。
流に起因したリ−ク電流およびプール−フランケル電流
に起因したリ−ク電流の防止とキャパシタ絶縁膜全体と
しての薄膜化等のバランスがより良好な観点から、酸化
膜、例えばＳｉＯ2 膜の厚さＺを、より好ましくは、
０．１〜３．０ｎｍの範囲内、最適には、０．５〜１．
０ｎｍの範囲内の値とするのが良い。
【００３８】なお、この発明のキャパシタ絶縁膜におい
ては、シリコンの熱窒化膜をキャパシタ絶縁膜の最下層
として形成してあることにより、優れたプール−フラン
ケル電流に起因したリ−ク電流防止効果を得ることがで
きる。そのため、表面の酸化膜、例えばＳｉＯ2 膜の厚
さＺを、３．０ｎｍ未満とすることも可能である。した
がって、この発明のキャパシタ絶縁膜およびその製造方
法において、表面の酸化膜等の厳格な製造上の膜厚管理
を必要としないという利点も得られる。
ては、シリコンの熱窒化膜をキャパシタ絶縁膜の最下層
として形成してあることにより、優れたプール−フラン
ケル電流に起因したリ−ク電流防止効果を得ることがで
きる。そのため、表面の酸化膜、例えばＳｉＯ2 膜の厚
さＺを、３．０ｎｍ未満とすることも可能である。した
がって、この発明のキャパシタ絶縁膜およびその製造方
法において、表面の酸化膜等の厳格な製造上の膜厚管理
を必要としないという利点も得られる。
【００３９】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、キャパシタ絶縁膜において、熱窒化膜
の厚さＸと、ＣＶＤ窒化膜の厚さＹとの、これら厚さの
合計（Ｘ＋Ｙ）を、０．５〜１５．０ｎｍの範囲内の値
とするのが良い。キャパシタ絶縁膜全体のうち、主とし
て、熱窒化膜とＣＶＤ窒化膜との厚さが、このキャパシ
タ絶縁膜の耐絶縁破壊電圧値やキャパシタ絶縁膜のキャ
パシタ容量に影響するため、このような範囲に、これら
の熱窒化膜の厚さとＣＶＤ窒化膜の厚さの合計値を制御
することにより、精度良く、優れたキャパシタ絶縁膜の
耐絶縁破壊電圧値やキャパシタ絶縁膜のキャパシタ容量
を得ることができる。
て、好ましくは、キャパシタ絶縁膜において、熱窒化膜
の厚さＸと、ＣＶＤ窒化膜の厚さＹとの、これら厚さの
合計（Ｘ＋Ｙ）を、０．５〜１５．０ｎｍの範囲内の値
とするのが良い。キャパシタ絶縁膜全体のうち、主とし
て、熱窒化膜とＣＶＤ窒化膜との厚さが、このキャパシ
タ絶縁膜の耐絶縁破壊電圧値やキャパシタ絶縁膜のキャ
パシタ容量に影響するため、このような範囲に、これら
の熱窒化膜の厚さとＣＶＤ窒化膜の厚さの合計値を制御
することにより、精度良く、優れたキャパシタ絶縁膜の
耐絶縁破壊電圧値やキャパシタ絶縁膜のキャパシタ容量
を得ることができる。
【００４０】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、ＣＶＤ窒化膜の厚さＹを、熱窒化膜の
厚さＸの、１．０〜１０．０倍の範囲内の値としてある
のが良い。ＣＶＤ窒化膜の厚さＹと、熱窒化膜の厚さＸ
がこのような関係にあると、キャパシタ絶縁膜全体の厚
さを比較的薄く保持したまま、有効に、熱窒化膜により
キャパシタ絶縁膜におけるリーク電流（プール−フラン
ケル電流）を防止し、さらには、ＣＶＤ窒化膜により、
優れた耐絶縁破壊電圧値を得ることができる。すなわ
ち、ＣＶＤ窒化膜の厚さＹを、熱窒化膜の厚さＸと、同
等またはその厚さよりも比較的厚くすることにより、キ
ャパシタ絶縁膜全体の厚さを薄く保持したまま、ＣＶＤ
窒化膜により優れた耐絶縁破壊電圧値が得られる。そし
て、熱窒化膜の厚さＸが比較的薄いため、キャパシタ絶
縁膜全体の厚さもあまり厚くならず、結果として、高い
キャパシタ容量を有するキャパシタ絶縁膜を得ることが
できる。
て、好ましくは、ＣＶＤ窒化膜の厚さＹを、熱窒化膜の
厚さＸの、１．０〜１０．０倍の範囲内の値としてある
のが良い。ＣＶＤ窒化膜の厚さＹと、熱窒化膜の厚さＸ
がこのような関係にあると、キャパシタ絶縁膜全体の厚
さを比較的薄く保持したまま、有効に、熱窒化膜により
キャパシタ絶縁膜におけるリーク電流（プール−フラン
ケル電流）を防止し、さらには、ＣＶＤ窒化膜により、
優れた耐絶縁破壊電圧値を得ることができる。すなわ
ち、ＣＶＤ窒化膜の厚さＹを、熱窒化膜の厚さＸと、同
等またはその厚さよりも比較的厚くすることにより、キ
ャパシタ絶縁膜全体の厚さを薄く保持したまま、ＣＶＤ
窒化膜により優れた耐絶縁破壊電圧値が得られる。そし
て、熱窒化膜の厚さＸが比較的薄いため、キャパシタ絶
縁膜全体の厚さもあまり厚くならず、結果として、高い
キャパシタ容量を有するキャパシタ絶縁膜を得ることが
できる。
【００４１】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、熱窒化膜の厚さＸと、前記ＣＶＤ窒化
膜の厚さＹと、前記酸化膜の厚さＺとの、合計の厚さ
（Ｘ＋Ｙ＋Ｚ）、すなわちキャパシタ絶縁膜全体の厚さ
を、１．０〜２０．０ｎｍの範囲内の値とするのが良
い。
て、好ましくは、熱窒化膜の厚さＸと、前記ＣＶＤ窒化
膜の厚さＹと、前記酸化膜の厚さＺとの、合計の厚さ
（Ｘ＋Ｙ＋Ｚ）、すなわちキャパシタ絶縁膜全体の厚さ
を、１．０〜２０．０ｎｍの範囲内の値とするのが良
い。
【００４２】キャパシタ絶縁膜全体の厚さを、このよう
な範囲内の値とすると、キャパシタ絶縁膜全体として優
れた耐久性が得られる。そして、キャパシタ絶縁膜の薄
膜化も図られ、適当なキャパシタ容量が得られる一方
で、適当な機械特性も得ることができる。
な範囲内の値とすると、キャパシタ絶縁膜全体として優
れた耐久性が得られる。そして、キャパシタ絶縁膜の薄
膜化も図られ、適当なキャパシタ容量が得られる一方
で、適当な機械特性も得ることができる。
【００４３】したがって、キャパシタ絶縁膜のキャパシ
タ容量と耐久性等のバランスがより良好な観点から、熱
窒化膜の厚さＸと、ＣＶＤ窒化膜の厚さＹと、酸化膜の
厚さＺとの、合計の厚さ（Ｘ＋Ｙ＋Ｚ）、すなわちキャ
パシタ絶縁膜全体の厚さを、より好ましくは、２．０〜
１０．０ｎｍの範囲内、最適には、３．０〜８．０ｎｍ
の範囲内の値とするのが良い。
タ容量と耐久性等のバランスがより良好な観点から、熱
窒化膜の厚さＸと、ＣＶＤ窒化膜の厚さＹと、酸化膜の
厚さＺとの、合計の厚さ（Ｘ＋Ｙ＋Ｚ）、すなわちキャ
パシタ絶縁膜全体の厚さを、より好ましくは、２．０〜
１０．０ｎｍの範囲内、最適には、３．０〜８．０ｎｍ
の範囲内の値とするのが良い。
【００４４】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、シリコンの熱窒化膜およびＣＶＤ窒化
膜を、それぞれ主材料としてＳｉ3 Ｎ4 で以て構成して
あるのが良い。窒化膜のなかには、ＳｉＯＮのように酸
素等を含む材料もあるが、Ｓｉ3 Ｎ4 は絶縁性酸化膜材
料として、特にプール−フランケル電流に起因したリ−
ク電流防止効果に優れ、さらには、耐絶縁破壊電圧値や
機械的特性も優れているためである。
て、好ましくは、シリコンの熱窒化膜およびＣＶＤ窒化
膜を、それぞれ主材料としてＳｉ3 Ｎ4 で以て構成して
あるのが良い。窒化膜のなかには、ＳｉＯＮのように酸
素等を含む材料もあるが、Ｓｉ3 Ｎ4 は絶縁性酸化膜材
料として、特にプール−フランケル電流に起因したリ−
ク電流防止効果に優れ、さらには、耐絶縁破壊電圧値や
機械的特性も優れているためである。
【００４５】また、この発明のキャパシタ絶縁膜におい
て、好ましくは、酸化膜がＳｉＯ2膜であるのが良い。
ＳｉＯ2 膜は、一般的な装置等を用いて、精度良くか
つ、短時間で形成することができるためである。そし
て、ＳｉＯ2 膜は、ＣＶＤ窒化膜等と組み合わせること
により、キャパシタ絶縁膜の最上層に使用した場合に、
優れたプール−フランケル電流に起因したリ−ク電流防
止効果を得ることができる点でも好ましい。
て、好ましくは、酸化膜がＳｉＯ2膜であるのが良い。
ＳｉＯ2 膜は、一般的な装置等を用いて、精度良くか
つ、短時間で形成することができるためである。そし
て、ＳｉＯ2 膜は、ＣＶＤ窒化膜等と組み合わせること
により、キャパシタ絶縁膜の最上層に使用した場合に、
優れたプール−フランケル電流に起因したリ−ク電流防
止効果を得ることができる点でも好ましい。
【００４６】また、この発明は、ＣＶＤ窒化膜を含むキ
ャパシタ絶縁膜の製造方法において、第１の工程とし
て、下部電極としての導電性のポリシリコン上に、高温
条件でアンモニアガスを用いてシリコンの熱窒化膜を積
層し、第２の工程として、この熱窒化膜の表面に、ＣＶ
Ｄ法によりＣＶＤ窒化膜を積層し、第３の工程として、
このＣＶＤ窒化膜の表面に、酸化工程により酸化膜を積
層し、結果として、このキャパシタ絶縁膜を形成するこ
とを特徴とする。
ャパシタ絶縁膜の製造方法において、第１の工程とし
て、下部電極としての導電性のポリシリコン上に、高温
条件でアンモニアガスを用いてシリコンの熱窒化膜を積
層し、第２の工程として、この熱窒化膜の表面に、ＣＶ
Ｄ法によりＣＶＤ窒化膜を積層し、第３の工程として、
このＣＶＤ窒化膜の表面に、酸化工程により酸化膜を積
層し、結果として、このキャパシタ絶縁膜を形成するこ
とを特徴とする。
【００４７】この発明の、ＣＶＤ窒化膜を含むキャパシ
タ絶縁膜の製造方法によれば、既に説明したシリコンの
熱窒化膜／ＣＶＤ窒化膜／酸化膜（ＳｉＯ2 膜）の三層
構造に起因した効果を有するキャパシタ絶縁膜を、容易
に、しかもキャパシタ絶縁膜の膜厚、特にシリコンの熱
窒化膜の膜厚を精度良く制御して形成することができ
る。
タ絶縁膜の製造方法によれば、既に説明したシリコンの
熱窒化膜／ＣＶＤ窒化膜／酸化膜（ＳｉＯ2 膜）の三層
構造に起因した効果を有するキャパシタ絶縁膜を、容易
に、しかもキャパシタ絶縁膜の膜厚、特にシリコンの熱
窒化膜の膜厚を精度良く制御して形成することができ
る。
【００４８】したがって、後述するように、キャパシタ
絶縁膜の膜厚と耐久性は、密接に関係しており、この発
明のキャパシタ絶縁膜の製造方法によれば、正確にキャ
パシタ絶縁膜の膜厚を制御して、優れた耐久性を有する
キャパシタ絶縁膜を得ることができる。
絶縁膜の膜厚と耐久性は、密接に関係しており、この発
明のキャパシタ絶縁膜の製造方法によれば、正確にキャ
パシタ絶縁膜の膜厚を制御して、優れた耐久性を有する
キャパシタ絶縁膜を得ることができる。
【００４９】すなわち、この発明のキャパシタ絶縁膜の
製造方法によれば、シリコンの熱窒化膜とＣＶＤ窒化膜
の作製工程が、それぞれ別個に行われるため（第１の工
程と第２の工程）、特に、シリコンの熱窒化膜の厚さ
を、加熱オーブン（チャンバ）等を用いて、容易に加熱
温度や圧力を制御しながら形成することができる。しか
も、シリコンの熱窒化膜は、下部電極（ストレージノー
ド）を構成する、凹凸のある導電性のポリシリコン表面
へのなじみ性が良好であり、均一な膜として形成するこ
とができる。そして、このシリコンの熱窒化膜は、下部
電極としての導電性のポリシリコンとの密着力に優れ、
緻密な膜として形成できるという効果も得られる。
製造方法によれば、シリコンの熱窒化膜とＣＶＤ窒化膜
の作製工程が、それぞれ別個に行われるため（第１の工
程と第２の工程）、特に、シリコンの熱窒化膜の厚さ
を、加熱オーブン（チャンバ）等を用いて、容易に加熱
温度や圧力を制御しながら形成することができる。しか
も、シリコンの熱窒化膜は、下部電極（ストレージノー
ド）を構成する、凹凸のある導電性のポリシリコン表面
へのなじみ性が良好であり、均一な膜として形成するこ
とができる。そして、このシリコンの熱窒化膜は、下部
電極としての導電性のポリシリコンとの密着力に優れ、
緻密な膜として形成できるという効果も得られる。
【００５０】よって、膜厚の均一な、しかも緻密で安定
したシリコンの熱窒化膜を最下層に含んで形成された、
この発明のキャパシタ絶縁膜は、かかるシリコンの熱窒
化膜を有さないＯＮＯ膜やランプ窒化膜と比較して、キ
ャパシタ絶縁膜全体として、優れた耐久性や耐絶縁破壊
電圧を得ることができる。
したシリコンの熱窒化膜を最下層に含んで形成された、
この発明のキャパシタ絶縁膜は、かかるシリコンの熱窒
化膜を有さないＯＮＯ膜やランプ窒化膜と比較して、キ
ャパシタ絶縁膜全体として、優れた耐久性や耐絶縁破壊
電圧を得ることができる。
【００５１】また、この発明のキャパシタ絶縁膜の製造
方法の第２の工程（ＣＶＤ窒化法）により得られたＣＶ
Ｄ窒化膜は、第１の工程における熱窒化法により得られ
たシリコンの熱窒化膜と組成が似通っており、このＣＶ
Ｄ窒化膜は、下地のシリコンの熱窒化膜と容易に馴染ん
で、均一で、しかも安定な膜として形成することができ
る。したがって、キャパシタ絶縁膜の製造における、第
２の工程の工程管理や、ＣＶＤプロセス（ＣＶＤ設備）
自体が容易となる。よって、かかる工程管理が容易な第
２の工程で形成されたＣＶＤ窒化膜は、膜としての特性
も均一であり、キャパシタ絶縁膜全体として、より優れ
た耐絶縁破壊電圧や耐久性を得ることができる。
方法の第２の工程（ＣＶＤ窒化法）により得られたＣＶ
Ｄ窒化膜は、第１の工程における熱窒化法により得られ
たシリコンの熱窒化膜と組成が似通っており、このＣＶ
Ｄ窒化膜は、下地のシリコンの熱窒化膜と容易に馴染ん
で、均一で、しかも安定な膜として形成することができ
る。したがって、キャパシタ絶縁膜の製造における、第
２の工程の工程管理や、ＣＶＤプロセス（ＣＶＤ設備）
自体が容易となる。よって、かかる工程管理が容易な第
２の工程で形成されたＣＶＤ窒化膜は、膜としての特性
も均一であり、キャパシタ絶縁膜全体として、より優れ
た耐絶縁破壊電圧や耐久性を得ることができる。
【００５２】なお、第１の工程で熱窒化法を行い、第２
の工程でＣＶＤ法を行う場合、後述するように、それぞ
れの工程を、同一チャンバ（例えば、チャンバＡとチャ
ンバＢ）内で、容易に実施することができる。したがっ
て、キャパシタ絶縁膜の製造工程が全体として簡略化さ
れ、熱窒化チャンバとＣＶＤチャンバとの間を、電気絶
縁膜の処理すべきＤＲＡＭ（メモリーセル）等を移送す
る手間や時間を省略することもできる。
の工程でＣＶＤ法を行う場合、後述するように、それぞ
れの工程を、同一チャンバ（例えば、チャンバＡとチャ
ンバＢ）内で、容易に実施することができる。したがっ
て、キャパシタ絶縁膜の製造工程が全体として簡略化さ
れ、熱窒化チャンバとＣＶＤチャンバとの間を、電気絶
縁膜の処理すべきＤＲＡＭ（メモリーセル）等を移送す
る手間や時間を省略することもできる。
【００５３】さらに、この発明のキャパシタ絶縁膜の製
造方法の第３の工程（熱酸化法）により得られた酸化膜
をシリコンの熱窒化膜およびＣＶＤ窒化膜と組み合わせ
て、これらの膜の上に形成することにより、均一で、安
定した薄膜の酸化膜として、容易に、しかも比較的短時
間で得ることができる。
造方法の第３の工程（熱酸化法）により得られた酸化膜
をシリコンの熱窒化膜およびＣＶＤ窒化膜と組み合わせ
て、これらの膜の上に形成することにより、均一で、安
定した薄膜の酸化膜として、容易に、しかも比較的短時
間で得ることができる。
【００５４】また、かかる第３の工程において、熱酸化
法を用いて、シリコンの熱窒化膜およびＣＶＤ窒化膜上
に酸化膜、例えばＳｉＯ2 膜を形成することにより、同
時に、これらのシリコンの熱窒化膜およびＣＶＤ窒化膜
に対して、いわゆるヒーリング効果を付与することがで
きる。すなわち、均一な酸化膜、例えばＳｉＯ2 膜が下
地のシリコンの熱窒化膜およびＣＶＤ窒化膜上に形成さ
れるとともに、これら下地のシリコンの熱窒化膜および
ＣＶＤ窒化膜の緻密化がより図られ、キャパシタ絶縁膜
の耐久性を著しく向上させることができる。
法を用いて、シリコンの熱窒化膜およびＣＶＤ窒化膜上
に酸化膜、例えばＳｉＯ2 膜を形成することにより、同
時に、これらのシリコンの熱窒化膜およびＣＶＤ窒化膜
に対して、いわゆるヒーリング効果を付与することがで
きる。すなわち、均一な酸化膜、例えばＳｉＯ2 膜が下
地のシリコンの熱窒化膜およびＣＶＤ窒化膜上に形成さ
れるとともに、これら下地のシリコンの熱窒化膜および
ＣＶＤ窒化膜の緻密化がより図られ、キャパシタ絶縁膜
の耐久性を著しく向上させることができる。
【００５５】したがって、以上のとおり、この発明のキ
ャパシタ絶縁膜の製造方法によれば、従来のＯＮＯ膜や
ランプ窒化膜と異なり、膜厚の均一な安定したキャパシ
タ絶縁膜を形成することができる。よって、キャパシタ
絶縁膜の膜厚のばらつきに起因した、キャパシタ絶縁膜
の特性としての、耐絶縁破壊電圧値やキャパシタ容量が
変化することも有効に防止することができ、さらには、
キャパシタ絶縁膜の耐久性を著しく向上させることがで
きる。そして、キャパシタ絶縁膜の耐絶縁破壊電圧値や
耐久性等が優れていることより、キャパシタ絶縁膜の薄
膜化も図られ、６４Ｍ ＤＲＡＭ等の大容量のＤＲＡＭ
等の用途に適した、大容量のキャパシタ絶縁膜を容易に
製造することができる。
ャパシタ絶縁膜の製造方法によれば、従来のＯＮＯ膜や
ランプ窒化膜と異なり、膜厚の均一な安定したキャパシ
タ絶縁膜を形成することができる。よって、キャパシタ
絶縁膜の膜厚のばらつきに起因した、キャパシタ絶縁膜
の特性としての、耐絶縁破壊電圧値やキャパシタ容量が
変化することも有効に防止することができ、さらには、
キャパシタ絶縁膜の耐久性を著しく向上させることがで
きる。そして、キャパシタ絶縁膜の耐絶縁破壊電圧値や
耐久性等が優れていることより、キャパシタ絶縁膜の薄
膜化も図られ、６４Ｍ ＤＲＡＭ等の大容量のＤＲＡＭ
等の用途に適した、大容量のキャパシタ絶縁膜を容易に
製造することができる。
【００５６】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第１の工程と、第２の工程
とを、実質的に等しい温度で行うのが良い。このような
製造方法であれば、第１の工程から第２工程へと移行す
る際に、温度を均一にするための遷移時間を省略する、
あるいは短時間とすることができる。したがって、キャ
パシタ絶縁膜の製造時間を全体として、著しく短縮する
ことができる。
方法において、好ましくは、第１の工程と、第２の工程
とを、実質的に等しい温度で行うのが良い。このような
製造方法であれば、第１の工程から第２工程へと移行す
る際に、温度を均一にするための遷移時間を省略する、
あるいは短時間とすることができる。したがって、キャ
パシタ絶縁膜の製造時間を全体として、著しく短縮する
ことができる。
【００５７】また、このように、第１の工程と第２の工
程とを、実質的に等しい温度とすると、第１の工程と第
２の工程との間で、実質的に温度差がないか、あるいは
少なくなる。そのため、第１の工程で形成された熱窒化
膜における熱ストレスが減少する。したがって、熱窒化
膜が破壊されて、チャンバ内に飛散することにより発生
する、いわゆるパーティクル汚染の問題を著しく減少さ
せることもできる。
程とを、実質的に等しい温度とすると、第１の工程と第
２の工程との間で、実質的に温度差がないか、あるいは
少なくなる。そのため、第１の工程で形成された熱窒化
膜における熱ストレスが減少する。したがって、熱窒化
膜が破壊されて、チャンバ内に飛散することにより発生
する、いわゆるパーティクル汚染の問題を著しく減少さ
せることもできる。
【００５８】ここで、例えば、第１の工程と、第２の工
程との間で、温度差が２００℃を超えると、第１の工程
で形成された熱窒化膜に対して、急激に熱ストレスが発
生することが別の実験で判明している。よって、第１の
工程と、第２の工程とを、実質的に等しい温度にすると
は、それぞれの工程を、好ましくは２００℃の範囲内で
実施することを意味する。また、かかる熱窒化膜におけ
る熱ストレスの発生をより減少させるためには、より好
ましくは、第１の工程と第２の工程とを、１００℃の範
囲内、最適には、５０℃の範囲内の温度差とするのが良
い。
程との間で、温度差が２００℃を超えると、第１の工程
で形成された熱窒化膜に対して、急激に熱ストレスが発
生することが別の実験で判明している。よって、第１の
工程と、第２の工程とを、実質的に等しい温度にすると
は、それぞれの工程を、好ましくは２００℃の範囲内で
実施することを意味する。また、かかる熱窒化膜におけ
る熱ストレスの発生をより減少させるためには、より好
ましくは、第１の工程と第２の工程とを、１００℃の範
囲内、最適には、５０℃の範囲内の温度差とするのが良
い。
【００５９】また、この発明のキャパシタ絶縁膜の製造
方法において、第１の工程の温度を６００〜１０００℃
の範囲内の値とするのが良い。このような温度で熱窒化
を行い、アンモニアガスを用いてシリコンの熱窒化膜を
形成すれば、緻密で均一な膜が、例えば、下部電極とし
ての導電性のポリシリコン上に形成することができる。
また、このような温度で、熱窒化反応を行った場合、熱
窒化膜と、下部電極としての導電性のポリシリコンとの
密着力が優れている点でも都合が良い。
方法において、第１の工程の温度を６００〜１０００℃
の範囲内の値とするのが良い。このような温度で熱窒化
を行い、アンモニアガスを用いてシリコンの熱窒化膜を
形成すれば、緻密で均一な膜が、例えば、下部電極とし
ての導電性のポリシリコン上に形成することができる。
また、このような温度で、熱窒化反応を行った場合、熱
窒化膜と、下部電極としての導電性のポリシリコンとの
密着力が優れている点でも都合が良い。
【００６０】ここで、アンモニアガス（ＮＨ3 ）とシリ
コン（Ｓｉ）との熱窒化反応について簡単に説明する。
熱窒化反応のメカニズムとしては、ＳｉＨ2 の、ＮＨ3
に対する挿入反応と、Ｈ2 Ｓｉ−ＮＨ2 （アミノシラ
ン）からの水素脱離反応から説明することができる。す
なわち、ＳｉＨ2 の、ＮＨ3 に対する挿入反応は、シリ
コンの再構成表面においてバックリングしたダイマー状
態のうち、ｓｐ2 混成軌道を有しているＳｉＨ2 の、Ｎ
Ｈ3 に対する挿入反応である。この挿入反応は発熱反応
であり、比較的容易に生じる。一方、この水素脱離反応
は２種類あり、これらＳｉＨ2 とＮＨ3 の挿入反応によ
り生成するＨ2 Ｓｉ−ＮＨ2 （アミノシラン）からＨＳ
ｉ−ＮＨ2 が生成する１、１脱離反応、およびＨ2 Ｓｉ
−ＮＨが生成する１、２脱離反応がある。そして、これ
らの素反応が繰り返され、最終的に、Ｓｉ3 Ｎ4 からな
る熱窒化膜が、導電性のポリシリコン上に形成される。
コン（Ｓｉ）との熱窒化反応について簡単に説明する。
熱窒化反応のメカニズムとしては、ＳｉＨ2 の、ＮＨ3
に対する挿入反応と、Ｈ2 Ｓｉ−ＮＨ2 （アミノシラ
ン）からの水素脱離反応から説明することができる。す
なわち、ＳｉＨ2 の、ＮＨ3 に対する挿入反応は、シリ
コンの再構成表面においてバックリングしたダイマー状
態のうち、ｓｐ2 混成軌道を有しているＳｉＨ2 の、Ｎ
Ｈ3 に対する挿入反応である。この挿入反応は発熱反応
であり、比較的容易に生じる。一方、この水素脱離反応
は２種類あり、これらＳｉＨ2 とＮＨ3 の挿入反応によ
り生成するＨ2 Ｓｉ−ＮＨ2 （アミノシラン）からＨＳ
ｉ−ＮＨ2 が生成する１、１脱離反応、およびＨ2 Ｓｉ
−ＮＨが生成する１、２脱離反応がある。そして、これ
らの素反応が繰り返され、最終的に、Ｓｉ3 Ｎ4 からな
る熱窒化膜が、導電性のポリシリコン上に形成される。
【００６１】しかしながら、上記水素脱離反応は吸熱反
応であるため、挿入反応に比較して起こりにくい。した
がって、熱窒化膜中に、Ｓｉ−ＨやＮ−Ｈ結合が残留し
やすくなる。よって、これらの低分子物は、熱窒化膜の
質を低下させて、リ−ク電流（プール−フランケル電
流）の防止効果を低下させるため、第１の工程におい
て、特に、水素脱離反応を十分に行うことが肝要であ
る。すなわち、前記第１の工程の温度を、６００〜１０
００℃の範囲内の値が好ましいとしているのも、この水
素脱離反応を十分に行うことを主眼としたものである。
応であるため、挿入反応に比較して起こりにくい。した
がって、熱窒化膜中に、Ｓｉ−ＨやＮ−Ｈ結合が残留し
やすくなる。よって、これらの低分子物は、熱窒化膜の
質を低下させて、リ−ク電流（プール−フランケル電
流）の防止効果を低下させるため、第１の工程におい
て、特に、水素脱離反応を十分に行うことが肝要であ
る。すなわち、前記第１の工程の温度を、６００〜１０
００℃の範囲内の値が好ましいとしているのも、この水
素脱離反応を十分に行うことを主眼としたものである。
【００６２】なお、第１の工程の温度があまりに高い場
合には、副反応が生じやすく、さらに、冷却過程におい
て、所要時間が長くなるとともに、生成した熱窒化膜に
熱ストレスが生じやすい。したがって、第１の工程の温
度として、より好ましくは６５０〜９００℃の範囲内、
最適には、６８０〜８００℃の範囲内の値とするのが良
い。
合には、副反応が生じやすく、さらに、冷却過程におい
て、所要時間が長くなるとともに、生成した熱窒化膜に
熱ストレスが生じやすい。したがって、第１の工程の温
度として、より好ましくは６５０〜９００℃の範囲内、
最適には、６８０〜８００℃の範囲内の値とするのが良
い。
【００６３】但し、後述するように、第１の工程の温度
は、第１の工程の圧力とともに、生成する熱窒化膜の厚
さに密接的に関係している。したがって、第１の工程の
圧力を比較的低圧（例えば、１．２Ｔｏｒｒ）のまま、
１．０ｎｍを越えた熱窒化膜を所望する場合には、第１
の工程の温度としては比較的高く、８００〜１０００℃
の範囲内の値とするのが良く、より好ましくは、チャン
バ内の副反応の発生防止も考慮して、８２０〜９００℃
の範囲内の値とするのが良い。
は、第１の工程の圧力とともに、生成する熱窒化膜の厚
さに密接的に関係している。したがって、第１の工程の
圧力を比較的低圧（例えば、１．２Ｔｏｒｒ）のまま、
１．０ｎｍを越えた熱窒化膜を所望する場合には、第１
の工程の温度としては比較的高く、８００〜１０００℃
の範囲内の値とするのが良く、より好ましくは、チャン
バ内の副反応の発生防止も考慮して、８２０〜９００℃
の範囲内の値とするのが良い。
【００６４】一方、第１の工程の圧力として、低圧（例
えば、１．２Ｔｏｒｒ）のまま、１．０ｎｍ以下の薄い
熱窒化膜を所望する場合には、第１の行程の温度は、６
００〜８００℃の範囲内の値とするのが良く、より好ま
しくは、膜厚の制御の容易性も考慮して、６５０〜７５
０℃の範囲内の値とするのが良い。
えば、１．２Ｔｏｒｒ）のまま、１．０ｎｍ以下の薄い
熱窒化膜を所望する場合には、第１の行程の温度は、６
００〜８００℃の範囲内の値とするのが良く、より好ま
しくは、膜厚の制御の容易性も考慮して、６５０〜７５
０℃の範囲内の値とするのが良い。
【００６５】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第１の工程の圧力を、０．
１〜９００Ｔｏｒｒの範囲内の値とするのが良い。第１
の工程の圧力が、かかる範囲内の値であれば、比較的簡
易な真空装置により、一定の酸素等の障害を排除して、
上記ＳｉＨ2 のＮＨ3 に対する挿入反応を、特に有効に
生じさせることができる。そのため、所定の膜厚を有す
る熱窒化膜を、例えば、下部電極としての導電性のポリ
シリコン上に形成することができる。
方法において、好ましくは、第１の工程の圧力を、０．
１〜９００Ｔｏｒｒの範囲内の値とするのが良い。第１
の工程の圧力が、かかる範囲内の値であれば、比較的簡
易な真空装置により、一定の酸素等の障害を排除して、
上記ＳｉＨ2 のＮＨ3 に対する挿入反応を、特に有効に
生じさせることができる。そのため、所定の膜厚を有す
る熱窒化膜を、例えば、下部電極としての導電性のポリ
シリコン上に形成することができる。
【００６６】なお、後述するように、第１の工程の圧力
は、生成する熱窒化膜の厚さに密接的に関係している。
したがって、例えば、１．０ｎｍを越えた熱窒化膜を所
望する場合には、第１の工程の圧力は比較的高く、３０
０〜９００Ｔｏｒｒの範囲内の値とするのが良く、より
好ましくは、チャンバ内の酸素等の影響やチャンバ内の
制御の容易性も考慮して、５００〜８００Ｔｏｒｒの範
囲内の値とするのが良い。
は、生成する熱窒化膜の厚さに密接的に関係している。
したがって、例えば、１．０ｎｍを越えた熱窒化膜を所
望する場合には、第１の工程の圧力は比較的高く、３０
０〜９００Ｔｏｒｒの範囲内の値とするのが良く、より
好ましくは、チャンバ内の酸素等の影響やチャンバ内の
制御の容易性も考慮して、５００〜８００Ｔｏｒｒの範
囲内の値とするのが良い。
【００６７】一方、例えば、１．０ｎｍ以下の薄い熱窒
化膜を所望する場合には、第１の工程の圧力は、０．１
〜３００Ｔｏｒｒの範囲内の値とするのが良く、より好
ましくは、チャンバの制御の容易性も考慮して、０．５
〜１００Ｔｏｒｒの範囲内の値とするのが良い。
化膜を所望する場合には、第１の工程の圧力は、０．１
〜３００Ｔｏｒｒの範囲内の値とするのが良く、より好
ましくは、チャンバの制御の容易性も考慮して、０．５
〜１００Ｔｏｒｒの範囲内の値とするのが良い。
【００６８】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第２の工程の温度を、６０
０〜８００℃の範囲内の値とするのが良い。第２の行程
の温度が、かかる範囲内の温度であれば、ＣＶＤ装置に
より、ＣＶＤ窒化膜の原料としての、例えば、ジクロロ
シラン（ＤＣＳ）とアンモニア（ＮＨ3 ）とを十分に反
応させて、第１の工程で形成した熱窒化膜上に、密着力
に優れた、均一なＣＶＤ窒化膜を形成することができ
る。そしてまた、第２の工程の温度が、かかる範囲内の
温度であれば、第１の工程で形成した熱窒化膜および第
２の工程で形成したＣＶＤ窒化膜について、それぞれＣ
ＶＤ工程で発生する熱ストレスを可及的に少なくするこ
とができる。
方法において、好ましくは、第２の工程の温度を、６０
０〜８００℃の範囲内の値とするのが良い。第２の行程
の温度が、かかる範囲内の温度であれば、ＣＶＤ装置に
より、ＣＶＤ窒化膜の原料としての、例えば、ジクロロ
シラン（ＤＣＳ）とアンモニア（ＮＨ3 ）とを十分に反
応させて、第１の工程で形成した熱窒化膜上に、密着力
に優れた、均一なＣＶＤ窒化膜を形成することができ
る。そしてまた、第２の工程の温度が、かかる範囲内の
温度であれば、第１の工程で形成した熱窒化膜および第
２の工程で形成したＣＶＤ窒化膜について、それぞれＣ
ＶＤ工程で発生する熱ストレスを可及的に少なくするこ
とができる。
【００６９】したがって、より密着力に優れたＣＶＤ窒
化膜を形成し、ＣＶＤ窒化膜等の熱ストレスの発生を有
効により防止できる観点から、第２の工程の温度を、よ
り好ましくは、６２０〜７８０℃の範囲内、最適には、
６５０〜７５０℃の範囲内の値とするのが良い。
化膜を形成し、ＣＶＤ窒化膜等の熱ストレスの発生を有
効により防止できる観点から、第２の工程の温度を、よ
り好ましくは、６２０〜７８０℃の範囲内、最適には、
６５０〜７５０℃の範囲内の値とするのが良い。
【００７０】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第２の工程の圧力を、０．
０１〜１０．０Ｔｏｒｒの範囲内の値とするのが良い。
第２の工程の圧力が、かかる範囲内の値であれば、比較
的簡易なＣＶＤ装置により、一定の酸素等の障害を排除
して、ＣＶＤ窒化膜の原料としての、例えば、ジクロロ
シラン（ＤＣＳ）とアンモニア（ＮＨ3 ）とを十分に反
応させて、第１の工程で形成した熱窒化膜上に、密着力
に優れた、均一なＣＶＤ窒化膜を形成することができ
る。
方法において、好ましくは、第２の工程の圧力を、０．
０１〜１０．０Ｔｏｒｒの範囲内の値とするのが良い。
第２の工程の圧力が、かかる範囲内の値であれば、比較
的簡易なＣＶＤ装置により、一定の酸素等の障害を排除
して、ＣＶＤ窒化膜の原料としての、例えば、ジクロロ
シラン（ＤＣＳ）とアンモニア（ＮＨ3 ）とを十分に反
応させて、第１の工程で形成した熱窒化膜上に、密着力
に優れた、均一なＣＶＤ窒化膜を形成することができ
る。
【００７１】したがって、より有効に酸素等の障害を排
除し、装置の制御が容易な観点から、第１の工程の圧力
を、より好ましくは、０．０５〜５．０Ｔｏｒｒの範囲
内、最適には、０．１〜３．０Ｔｏｒｒの範囲内の値と
するのが良い。
除し、装置の制御が容易な観点から、第１の工程の圧力
を、より好ましくは、０．０５〜５．０Ｔｏｒｒの範囲
内、最適には、０．１〜３．０Ｔｏｒｒの範囲内の値と
するのが良い。
【００７２】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第１の工程の温度（第１の
工程のチャンバ内の温度）まで、例えば室温から昇温す
る場合に、その昇温速度を、５０〜１００℃／分の範囲
内の値とするのが良い。
方法において、好ましくは、第１の工程の温度（第１の
工程のチャンバ内の温度）まで、例えば室温から昇温す
る場合に、その昇温速度を、５０〜１００℃／分の範囲
内の値とするのが良い。
【００７３】一般に、真空装置やＣＶＤ装置を、８００
〜１０００℃の高温条件に保持して動作させる場合、工
程時間を短縮させるために、昇温速度を１００℃／分以
上とする場合が多い。しかしながら、１００℃／分以上
で温度を昇温させた場合、高速の昇温速度となり、ヒー
タ等の加熱手段も特殊なものを使用する必要が生じる。
また、かかる高速の昇温速度を用いた場合、第１の工程
で形成する熱窒化膜に過度の熱ストレスが発生するおそ
れがある。すなわち、この熱ストレスに起因して、熱窒
化膜の一部が損傷し、キャパシタ絶縁膜をＤＲＡＭ（メ
モリーセル）に用いた場合に、初期絶縁不良が生じるお
それがあり、あるいは、損傷した熱窒化膜の一部がチャ
ンバ内に飛散しやすくなり、いわゆるパーティクル汚染
の問題が生じるおそれがある。
〜１０００℃の高温条件に保持して動作させる場合、工
程時間を短縮させるために、昇温速度を１００℃／分以
上とする場合が多い。しかしながら、１００℃／分以上
で温度を昇温させた場合、高速の昇温速度となり、ヒー
タ等の加熱手段も特殊なものを使用する必要が生じる。
また、かかる高速の昇温速度を用いた場合、第１の工程
で形成する熱窒化膜に過度の熱ストレスが発生するおそ
れがある。すなわち、この熱ストレスに起因して、熱窒
化膜の一部が損傷し、キャパシタ絶縁膜をＤＲＡＭ（メ
モリーセル）に用いた場合に、初期絶縁不良が生じるお
それがあり、あるいは、損傷した熱窒化膜の一部がチャ
ンバ内に飛散しやすくなり、いわゆるパーティクル汚染
の問題が生じるおそれがある。
【００７４】したがって、第１の工程の温度（第１の行
程のチャンバ内の温度）まで昇温する場合には、その昇
温速度を、５０〜１００℃／分の範囲内の値とすること
により、熱窒化膜に発生する熱ストレスを著しく減少さ
せることができる。また、このような昇温速度であれ
ば、ヒータ等のチャンバの加熱手段も一般的なものを使
用することもできる。そして、さらに、かかる昇温速度
であれば、工程時間の長さについても特に問題となるお
それは少ない。
程のチャンバ内の温度）まで昇温する場合には、その昇
温速度を、５０〜１００℃／分の範囲内の値とすること
により、熱窒化膜に発生する熱ストレスを著しく減少さ
せることができる。また、このような昇温速度であれ
ば、ヒータ等のチャンバの加熱手段も一般的なものを使
用することもできる。そして、さらに、かかる昇温速度
であれば、工程時間の長さについても特に問題となるお
それは少ない。
【００７５】この点、第１の工程のチャンバ（例えば、
真空装置等）内の温度を、２００〜４００℃程度の温度
にあらかじめ加熱しておけば、昇温速度を５０〜１００
℃／分の範囲内の値とした場合でも、この場合の工程時
間を、室温から、昇温速度を１００℃／分以上で昇温し
た場合よりも、著しく短縮することができる。すなわ
ち、第１の工程の温度（第１の工程のチャンバ内の温
度）に昇温する場合に、その昇温速度を、５０〜１００
℃／分の範囲内の値とした場合でも、工程時間の長さの
問題は、他の手段で十分解決することができる。
真空装置等）内の温度を、２００〜４００℃程度の温度
にあらかじめ加熱しておけば、昇温速度を５０〜１００
℃／分の範囲内の値とした場合でも、この場合の工程時
間を、室温から、昇温速度を１００℃／分以上で昇温し
た場合よりも、著しく短縮することができる。すなわ
ち、第１の工程の温度（第１の工程のチャンバ内の温
度）に昇温する場合に、その昇温速度を、５０〜１００
℃／分の範囲内の値とした場合でも、工程時間の長さの
問題は、他の手段で十分解決することができる。
【００７６】したがって、熱窒化膜に発生する熱ストレ
スをより有効に減少させることができ、工程時間の問題
もより少ない観点から、第１の工程の温度まで昇温する
場合の昇温速度を、より好ましくは、６０〜９０℃／分
の範囲内、最適には、７０〜８０℃／分の範囲内の値と
するのが良い。
スをより有効に減少させることができ、工程時間の問題
もより少ない観点から、第１の工程の温度まで昇温する
場合の昇温速度を、より好ましくは、６０〜９０℃／分
の範囲内、最適には、７０〜８０℃／分の範囲内の値と
するのが良い。
【００７７】なお、かかる熱ストレスが、第１の工程の
温度に昇温する際に、熱窒化膜に過度に発生しているか
否かは、熱窒化膜、あるいは、この熱窒化膜を含めて最
終的なキャパシタ絶縁膜を作製し、その耐絶縁破壊電圧
を測定することにより、容易に判断することができる。
すなわち、熱窒化膜に熱ストレスが発生している場合、
かかる熱ストレスにより微細なひび割れが生じやすくな
り、熱窒化膜に発生した熱ストレスと耐絶縁破壊電圧と
を関係づけることができる。よって、例えば、最終的な
キャパシタ絶縁膜として、４．０ｎｍの厚さで、４．０
ＭＶ／ｃｍ以上、より好ましくは、６．０ＭＶ／ｃｍ以
上、最適には、６．０ＭＶ／ｃｍ以上の値が得られれ
ば、第１の工程の熱窒化膜に対して発生した熱ストレス
は少ないと経験上判断できる。
温度に昇温する際に、熱窒化膜に過度に発生しているか
否かは、熱窒化膜、あるいは、この熱窒化膜を含めて最
終的なキャパシタ絶縁膜を作製し、その耐絶縁破壊電圧
を測定することにより、容易に判断することができる。
すなわち、熱窒化膜に熱ストレスが発生している場合、
かかる熱ストレスにより微細なひび割れが生じやすくな
り、熱窒化膜に発生した熱ストレスと耐絶縁破壊電圧と
を関係づけることができる。よって、例えば、最終的な
キャパシタ絶縁膜として、４．０ｎｍの厚さで、４．０
ＭＶ／ｃｍ以上、より好ましくは、６．０ＭＶ／ｃｍ以
上、最適には、６．０ＭＶ／ｃｍ以上の値が得られれ
ば、第１の工程の熱窒化膜に対して発生した熱ストレス
は少ないと経験上判断できる。
【００７８】また、この発明のキャパシタ絶縁膜の製造
方法において、第１の工程から第２の工程に降温する場
合には、その降温速度を、１０〜４０℃／分の範囲内の
値とするのが良い。もちろん、第１の工程と第２の工程
との温度を、実質的に等しくしてある場合には、かかる
降温の工程は不要である。しかしながら、第１の工程
を、第２の工程よりも高温で処理する場合には、かかる
降温の工程が必要となる。
方法において、第１の工程から第２の工程に降温する場
合には、その降温速度を、１０〜４０℃／分の範囲内の
値とするのが良い。もちろん、第１の工程と第２の工程
との温度を、実質的に等しくしてある場合には、かかる
降温の工程は不要である。しかしながら、第１の工程
を、第２の工程よりも高温で処理する場合には、かかる
降温の工程が必要となる。
【００７９】ここで、この第１の工程から第２の工程に
降温する場合の降温速度が、第１の工程で形成した熱窒
化膜についての熱ストレスを発生させる原因の一つとな
っていると推定されている。したがって、第１の工程か
ら第２の工程に降温する場合の降温速度を、１０〜４０
℃／分の範囲内の値とすることにより、第１の工程で形
成した熱窒化膜に発生する熱ストレスを減少させること
ができると考えられる。そのため、この熱ストレスによ
り、熱窒化膜の一部が破壊されて、そして、その破壊さ
れた熱窒化膜の一部が、いわゆるパーティクル粒子とな
って、キャパシタ絶縁膜を汚染させるおそれも少なくな
る。また、かかる温度範囲内であれば、工程時間が著し
く長くなる問題も少ない。
降温する場合の降温速度が、第１の工程で形成した熱窒
化膜についての熱ストレスを発生させる原因の一つとな
っていると推定されている。したがって、第１の工程か
ら第２の工程に降温する場合の降温速度を、１０〜４０
℃／分の範囲内の値とすることにより、第１の工程で形
成した熱窒化膜に発生する熱ストレスを減少させること
ができると考えられる。そのため、この熱ストレスによ
り、熱窒化膜の一部が破壊されて、そして、その破壊さ
れた熱窒化膜の一部が、いわゆるパーティクル粒子とな
って、キャパシタ絶縁膜を汚染させるおそれも少なくな
る。また、かかる温度範囲内であれば、工程時間が著し
く長くなる問題も少ない。
【００８０】したがって、熱窒化膜に発生する熱ストレ
スをより減少させ、パーティクル粒子によるキャパシタ
絶縁膜を汚染を防止するために、第１の工程から第２の
工程に降温する場合の降温速度を、好ましくは、２０〜
３０℃／分の範囲内の値とするのが良い。
スをより減少させ、パーティクル粒子によるキャパシタ
絶縁膜を汚染を防止するために、第１の工程から第２の
工程に降温する場合の降温速度を、好ましくは、２０〜
３０℃／分の範囲内の値とするのが良い。
【００８１】なお、かかる熱ストレスが、第１の工程か
ら第２の工程に降温時に、熱窒化膜に過度に発生してい
るか否かは、既に説明したと同様に、熱窒化膜、あるい
は、この熱窒化膜を含めて最終的なキャパシタ絶縁膜を
作製し、その耐絶縁破壊電圧を測定することにより、容
易に判断することができる。
ら第２の工程に降温時に、熱窒化膜に過度に発生してい
るか否かは、既に説明したと同様に、熱窒化膜、あるい
は、この熱窒化膜を含めて最終的なキャパシタ絶縁膜を
作製し、その耐絶縁破壊電圧を測定することにより、容
易に判断することができる。
【００８２】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第１の工程のアンモニアガ
スの流量を、０．１〜１０リットル／分の範囲内の値と
するのが良い。第１の工程のアンモニアガスの流量を、
このような範囲に設定することにより、既に説明したよ
うに、アンモニアガス（ＮＨ3 ）とシリコン（Ｓｉ）と
の熱窒化反応である、ＳｉＨ2 の、ＮＨ3 に対する挿入
反応と、Ｈ2 Ｓｉ−ＮＨ2 （アミノシラン）からの水素
脱離反応を、それぞれ十分に生じさせることができる。
また、第１の工程のアンモニアガスの流量が、１０リッ
トル／分を超えるような流量となると、副反応が生じや
すく、また、熱窒化膜の膜厚の制御が困難になったり、
あるいは均一な熱窒化膜を作製することが困難となるお
それがある。
方法において、好ましくは、第１の工程のアンモニアガ
スの流量を、０．１〜１０リットル／分の範囲内の値と
するのが良い。第１の工程のアンモニアガスの流量を、
このような範囲に設定することにより、既に説明したよ
うに、アンモニアガス（ＮＨ3 ）とシリコン（Ｓｉ）と
の熱窒化反応である、ＳｉＨ2 の、ＮＨ3 に対する挿入
反応と、Ｈ2 Ｓｉ−ＮＨ2 （アミノシラン）からの水素
脱離反応を、それぞれ十分に生じさせることができる。
また、第１の工程のアンモニアガスの流量が、１０リッ
トル／分を超えるような流量となると、副反応が生じや
すく、また、熱窒化膜の膜厚の制御が困難になったり、
あるいは均一な熱窒化膜を作製することが困難となるお
それがある。
【００８３】したがって、第１の工程のアンモニアガス
の流量は、より好ましくは、０．５〜５．０リットル／
分の範囲内、最適には、１．０〜３．０リットル／分の
範囲内の値とするのが良い。
の流量は、より好ましくは、０．５〜５．０リットル／
分の範囲内、最適には、１．０〜３．０リットル／分の
範囲内の値とするのが良い。
【００８４】なお、第１の工程のアンモニアガスの流量
の適切な範囲は、使用する真空装置等の容量によっても
若干影響されるものの、真空装置（第１の工程のチャン
バ）等の容量が、例えば、０．１〜１０００リットルの
範囲であれば、真空装置等の容量に合わせて、かかるア
ンモニアガスの流量をさらに調節して変更する必要は特
にない。
の適切な範囲は、使用する真空装置等の容量によっても
若干影響されるものの、真空装置（第１の工程のチャン
バ）等の容量が、例えば、０．１〜１０００リットルの
範囲であれば、真空装置等の容量に合わせて、かかるア
ンモニアガスの流量をさらに調節して変更する必要は特
にない。
【００８５】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第３の工程における酸化工
程を、ウェット（ｗｅｔｔ）の酸化工程（ヒーリング酸
化工程と称する場合もある。）とするのが良い。すなわ
ち、第３の工程において、ＣＶＤ窒化膜上に、ウェット
（ｗｅｔｔ）の酸化工程により、酸化膜、例えば、Ｓｉ
Ｏ2 膜を形成することが好ましい。
方法において、好ましくは、第３の工程における酸化工
程を、ウェット（ｗｅｔｔ）の酸化工程（ヒーリング酸
化工程と称する場合もある。）とするのが良い。すなわ
ち、第３の工程において、ＣＶＤ窒化膜上に、ウェット
（ｗｅｔｔ）の酸化工程により、酸化膜、例えば、Ｓｉ
Ｏ2 膜を形成することが好ましい。
【００８６】ここで、酸化工程には、一般に、ウェット
（ｗｅｔｔ）の酸化工程と、ドライ（ｄｒｙ）の酸化工
程の二つがある。そして、この発明のキャパシタ絶縁膜
の製造方法において、ウェット（ｗｅｔｔ）の酸化工程
のほうが好ましいとする理由は、どちらも酸化膜が形成
されるという点では同様であるが、ウェット（ｗｅｔ
ｔ）の酸化工程のほうが、ドライ（ｄｒｙ）の酸化工程
よりも、より優れたヒーリング効果が得られるためであ
る。すなわち、酸化膜が下地のＣＶＤ窒化膜上に形成さ
れるとともに、この下地のＣＶＤ窒化膜の緻密化がより
図られ、キャパシタ絶縁膜の耐久性をより向上させるこ
とができるためである。また、ウェット（ｗｅｔｔ）の
酸化工程のほうが、ドライ（ｄｒｙ）の酸化工程より
も、より短時間で酸化処理可能なためでもある。
（ｗｅｔｔ）の酸化工程と、ドライ（ｄｒｙ）の酸化工
程の二つがある。そして、この発明のキャパシタ絶縁膜
の製造方法において、ウェット（ｗｅｔｔ）の酸化工程
のほうが好ましいとする理由は、どちらも酸化膜が形成
されるという点では同様であるが、ウェット（ｗｅｔ
ｔ）の酸化工程のほうが、ドライ（ｄｒｙ）の酸化工程
よりも、より優れたヒーリング効果が得られるためであ
る。すなわち、酸化膜が下地のＣＶＤ窒化膜上に形成さ
れるとともに、この下地のＣＶＤ窒化膜の緻密化がより
図られ、キャパシタ絶縁膜の耐久性をより向上させるこ
とができるためである。また、ウェット（ｗｅｔｔ）の
酸化工程のほうが、ドライ（ｄｒｙ）の酸化工程より
も、より短時間で酸化処理可能なためでもある。
【００８７】すなわち、ウェット（ｗｅｔｔ）の酸化工
程は、一般に酸素または空気と、所定量の水素と、ある
いはシランガスとを任意の割合で、酸化炉（第３の工程
のチャンバ）に混合添加して、例えば、温度８００〜１
１００℃、時間１〜６０分の条件で、ＣＶＤ窒化膜上
に、酸化膜として、ＳｉＯ2 膜を形成する工程である。
そして、添加した水素が酸素と反応し、ウェット（ｗｅ
ｔｔ）の酸化工程中に水が生成し、この生成した水によ
り、酸化効果がより促進され、キャパシタ絶縁膜の耐久
性が向上させることができる。
程は、一般に酸素または空気と、所定量の水素と、ある
いはシランガスとを任意の割合で、酸化炉（第３の工程
のチャンバ）に混合添加して、例えば、温度８００〜１
１００℃、時間１〜６０分の条件で、ＣＶＤ窒化膜上
に、酸化膜として、ＳｉＯ2 膜を形成する工程である。
そして、添加した水素が酸素と反応し、ウェット（ｗｅ
ｔｔ）の酸化工程中に水が生成し、この生成した水によ
り、酸化効果がより促進され、キャパシタ絶縁膜の耐久
性が向上させることができる。
【００８８】なお、上記ドライ（ｄｒｙ）の酸化工程
は、水素を添加せず、かわりに、安全性確保の観点か
ら、酸素等の酸化ガス中に、所定量の窒素を添加するこ
とに特徴がある。よって、この発明のキャパシタ絶縁膜
の製造方法においては、ウェット（ｗｅｔｔ）の酸化工
程のほうが好ましいと説明したが、第３の工程として、
もちろんこのドライ（ｄｒｙ）の酸化工程を単独で使用
することもできる。そして、また、上記ウェット（ｗｅ
ｔｔ）の酸化工程とドライ（ｄｒｙ）の酸化工程とを組
み合わせて、第３の工程を実施することも、より強靱な
酸化膜を形成することができる点で好ましい。
は、水素を添加せず、かわりに、安全性確保の観点か
ら、酸素等の酸化ガス中に、所定量の窒素を添加するこ
とに特徴がある。よって、この発明のキャパシタ絶縁膜
の製造方法においては、ウェット（ｗｅｔｔ）の酸化工
程のほうが好ましいと説明したが、第３の工程として、
もちろんこのドライ（ｄｒｙ）の酸化工程を単独で使用
することもできる。そして、また、上記ウェット（ｗｅ
ｔｔ）の酸化工程とドライ（ｄｒｙ）の酸化工程とを組
み合わせて、第３の工程を実施することも、より強靱な
酸化膜を形成することができる点で好ましい。
【００８９】また、この発明のキャパシタ絶縁膜の製造
方法において、好ましくは、第１の工程と第２の工程と
を同一チャンバ内で行うのが良い。すなわち、この場
合、熱窒化膜を形成後に、ＣＶＤ窒化膜をＩｎｓｉｔｕ
形成（その場で形成）することと同一の製造方法にな
る。そして、このように熱窒化工程と同一のチャンバ内
でＣＶＤ窒化膜をＩｎｓｉｔｕ形成することにより、熱
窒化膜が外気に接触する機会が減少する。そのため、純
度の高いＣＶＤ窒化膜を、この熱窒化膜上に形成するこ
とができる。すなわち、熱窒化膜とＣＶＤ窒化膜の界面
（接合面）とが、清浄となるとともに、形成されたＣＶ
Ｄ窒化膜中にも、微粒子等を巻き込むおそれも極めて少
なくなる。よって、熱窒化膜とＣＶＤ窒化膜との密着力
が向上する等の効果も得ることもできる。
方法において、好ましくは、第１の工程と第２の工程と
を同一チャンバ内で行うのが良い。すなわち、この場
合、熱窒化膜を形成後に、ＣＶＤ窒化膜をＩｎｓｉｔｕ
形成（その場で形成）することと同一の製造方法にな
る。そして、このように熱窒化工程と同一のチャンバ内
でＣＶＤ窒化膜をＩｎｓｉｔｕ形成することにより、熱
窒化膜が外気に接触する機会が減少する。そのため、純
度の高いＣＶＤ窒化膜を、この熱窒化膜上に形成するこ
とができる。すなわち、熱窒化膜とＣＶＤ窒化膜の界面
（接合面）とが、清浄となるとともに、形成されたＣＶ
Ｄ窒化膜中にも、微粒子等を巻き込むおそれも極めて少
なくなる。よって、熱窒化膜とＣＶＤ窒化膜との密着力
が向上する等の効果も得ることもできる。
【００９０】また、このように、第１の工程と第２の工
程とを同一チャンバ内で行うと、熱窒化膜を形成後に、
第１の工程のチャンバを降温することなく、ＣＶＤ窒化
膜をそのままＩｎｓｉｔｕ形成することができる。その
ため、熱窒化膜において発生する熱ストレスがより少な
くなる。したがって、緻密な熱窒化膜を形成でき、いわ
ゆるパーティクル汚染が生じるおそれも少なくなる。
程とを同一チャンバ内で行うと、熱窒化膜を形成後に、
第１の工程のチャンバを降温することなく、ＣＶＤ窒化
膜をそのままＩｎｓｉｔｕ形成することができる。その
ため、熱窒化膜において発生する熱ストレスがより少な
くなる。したがって、緻密な熱窒化膜を形成でき、いわ
ゆるパーティクル汚染が生じるおそれも少なくなる。
【００９１】さらに、第１の工程と第２の工程とを同一
チャンバ内で行うことにより、いずれかのチャンバやそ
の付帯設備を省略することができるため、設備上の利点
があるのはもちろんのこと、これらの工程を実質的に同
一温度で実施することが容易となる。したがって、既に
説明したとおり、第１の工程と第２の工程との間で、実
質的に温度差がないか、あるいは温度差を少なくしてそ
れぞれの工程を実施することができるため、熱窒化膜に
おける熱ストレスの発生を防止し、いわゆるパーティク
ル汚染や初期絶縁不良の発生を著しく減少させることが
できる。
チャンバ内で行うことにより、いずれかのチャンバやそ
の付帯設備を省略することができるため、設備上の利点
があるのはもちろんのこと、これらの工程を実質的に同
一温度で実施することが容易となる。したがって、既に
説明したとおり、第１の工程と第２の工程との間で、実
質的に温度差がないか、あるいは温度差を少なくしてそ
れぞれの工程を実施することができるため、熱窒化膜に
おける熱ストレスの発生を防止し、いわゆるパーティク
ル汚染や初期絶縁不良の発生を著しく減少させることが
できる。
【００９２】
【発明の実施の形態】以下、図１〜図１４を参照して、
この発明のキャパシタ絶縁膜およびその製造方法の実施
形態を説明する。但し、図１〜図１４に記載されたキャ
パシタ絶縁膜の構成における各構成要素の形状や厚さ、
あるいは配置関係およびその製造方法の条件等は、この
発明が理解できる程度に概略的に示してあるにすぎな
い。したがって、言うまでもなく、この発明のキャパシ
タ絶縁膜およびその製造方法が、これら図面に表示され
た形態や条件等のみに限定されるものではない。
この発明のキャパシタ絶縁膜およびその製造方法の実施
形態を説明する。但し、図１〜図１４に記載されたキャ
パシタ絶縁膜の構成における各構成要素の形状や厚さ、
あるいは配置関係およびその製造方法の条件等は、この
発明が理解できる程度に概略的に示してあるにすぎな
い。したがって、言うまでもなく、この発明のキャパシ
タ絶縁膜およびその製造方法が、これら図面に表示され
た形態や条件等のみに限定されるものではない。
【００９３】また、この発明のキャパシタ絶縁膜の製造
方法は、各製造方法における温度プロフィールや処理圧
力等により、例えば、３つに区別することができる（第
１のキャパシタ絶縁膜の製造方法、第２のキャパシタ絶
縁膜の製造方法および第３のキャパシタ絶縁膜の製造方
法）。
方法は、各製造方法における温度プロフィールや処理圧
力等により、例えば、３つに区別することができる（第
１のキャパシタ絶縁膜の製造方法、第２のキャパシタ絶
縁膜の製造方法および第３のキャパシタ絶縁膜の製造方
法）。
【００９４】すなわち、各製造方法で作られたキャパシ
タ絶縁膜の構造等は、例えば、図１および図２に示すと
おりのもので同様であるが、第１〜第３のキャパシタ絶
縁膜の製造方法においては、図３、図１０および図１１
に示すように、温度プロフィールや処理圧力等を異なら
せてある。
タ絶縁膜の構造等は、例えば、図１および図２に示すと
おりのもので同様であるが、第１〜第３のキャパシタ絶
縁膜の製造方法においては、図３、図１０および図１１
に示すように、温度プロフィールや処理圧力等を異なら
せてある。
【００９５】より具体的には、第１のキャパシタ絶縁膜
の製造方法は、図３に示すように、第１工程である熱窒
化の処理温度に至るまでの昇温速度が比較的速く（例え
ば、１００℃／分）、また、第１工程から第２の工程に
至るまでの降温速度も比較的速い（例えば、４０℃／
分）点に特徴がある。
の製造方法は、図３に示すように、第１工程である熱窒
化の処理温度に至るまでの昇温速度が比較的速く（例え
ば、１００℃／分）、また、第１工程から第２の工程に
至るまでの降温速度も比較的速い（例えば、４０℃／
分）点に特徴がある。
【００９６】また、第２のキャパシタ絶縁膜の製造方法
は、図１０に示すように、第１のキャパシタ絶縁膜の製
造方法と比較して、第１工程である熱窒化の処理温度に
至るまでの昇温速度が比較的遅く（例えば、５０℃／
分）、また、第１工程から第２の工程に至るまでの降温
速度も比較的遅い（例えば、２０℃／分）点に特徴があ
る。
は、図１０に示すように、第１のキャパシタ絶縁膜の製
造方法と比較して、第１工程である熱窒化の処理温度に
至るまでの昇温速度が比較的遅く（例えば、５０℃／
分）、また、第１工程から第２の工程に至るまでの降温
速度も比較的遅い（例えば、２０℃／分）点に特徴があ
る。
【００９７】さらに、第３のキャパシタ絶縁膜の製造方
法は、図１１に示すように、第２のキャパシタ絶縁膜の
製造方法と比較して、第１工程である熱窒化の処理圧力
が比較的高く（例えば、７６０Ｔｏｒｒ）、また、第１
工程と第２の工程との処理温度を等しく（例えば、６９
０℃）としてある点に特徴がある。
法は、図１１に示すように、第２のキャパシタ絶縁膜の
製造方法と比較して、第１工程である熱窒化の処理圧力
が比較的高く（例えば、７６０Ｔｏｒｒ）、また、第１
工程と第２の工程との処理温度を等しく（例えば、６９
０℃）としてある点に特徴がある。
【００９８】したがって、各製造方法における、これら
の温度プロフィールの温度や処理圧力等については、あ
くまで一例であり、この発明のキャパシタ絶縁膜の目的
に沿って、適宜変更することができる。以下、この発明
のキャパシタ絶縁膜の構造および、第１〜第３のキャパ
シタ絶縁膜の製造方法につき、順次説明する。
の温度プロフィールの温度や処理圧力等については、あ
くまで一例であり、この発明のキャパシタ絶縁膜の目的
に沿って、適宜変更することができる。以下、この発明
のキャパシタ絶縁膜の構造および、第１〜第３のキャパ
シタ絶縁膜の製造方法につき、順次説明する。
【００９９】まず、図１は、この発明のキャパシタ絶縁
膜を説明するための図である。すなわち、この発明のキ
ャパシタ絶縁膜１００を設けた、ｎチャネルＭＯＳトラ
ンジスタである、一般的なＤＲＡＭ（メモリーセル）９
０の断面を示してある。このＤＲＡＭ（メモリーセル）
９０において、ｐ型Ｓｉ基板１１８上に、複数のｎ型電
極領域１２０が設けてある。そして、これらｎ型電極領
域１２０の間隙のｐ型Ｓｉ基板１１８上に、ｎ型電極領
域１２０の一部を露出させるように、ゲート酸化膜１２
２およびフィールド酸化膜１１６が設けてある。
膜を説明するための図である。すなわち、この発明のキ
ャパシタ絶縁膜１００を設けた、ｎチャネルＭＯＳトラ
ンジスタである、一般的なＤＲＡＭ（メモリーセル）９
０の断面を示してある。このＤＲＡＭ（メモリーセル）
９０において、ｐ型Ｓｉ基板１１８上に、複数のｎ型電
極領域１２０が設けてある。そして、これらｎ型電極領
域１２０の間隙のｐ型Ｓｉ基板１１８上に、ｎ型電極領
域１２０の一部を露出させるように、ゲート酸化膜１２
２およびフィールド酸化膜１１６が設けてある。
【０１００】また、このゲート酸化膜１２２の上方に
は、ゲート電極１２４が設けてあり、さらに、このゲー
ト電極１２４には、ワード線（図示せず。）が電気接続
してある。そして、このワード線（図示せず。）は、ビ
ット線（図示せず。）と、トランジスタ構造としてのｎ
型電極領域１２０等を介して、電気接続されており、よ
って、これらの配線を通じて、キャパシタ絶縁膜１００
中の電荷を制御することができる。
は、ゲート電極１２４が設けてあり、さらに、このゲー
ト電極１２４には、ワード線（図示せず。）が電気接続
してある。そして、このワード線（図示せず。）は、ビ
ット線（図示せず。）と、トランジスタ構造としてのｎ
型電極領域１２０等を介して、電気接続されており、よ
って、これらの配線を通じて、キャパシタ絶縁膜１００
中の電荷を制御することができる。
【０１０１】また、このＤＲＡＭ（メモリーセル）９０
において、ゲート酸化膜１２２およびフィールド酸化膜
１１６間に露出したｎ型電極領域１２０に電気接続する
ように、導電性のポリシリコンからなる下部電極（スト
レージノード）１１２が、ｎ型電極領域１２０上に積層
してある。この下部電極（ストレージノード）１１２
は、大面積化するために、ｎ型電極領域１２０の左右の
領域、すなわち、ゲート酸化膜１２２およびフィールド
酸化膜１１６間に露出したｎ型電極領域１２０のみなら
ず、このｎ型電極領域１２０の左右にあるゲート電極１
２４およびフィールド酸化膜１１６上にそれぞれ設けら
れた、酸化膜としてのＳｉＯ2 膜１２６、１１４の一部
の上にまで延在して形成してある。なお、これらのゲー
ト電極１２４およびフィールド酸化膜１１６上にそれぞ
れ設けられた酸化膜としてのＳｉＯ2 膜１２６、１１４
は、ゲート電極１２４と上部電極（セルプレート）１１
０との電気絶縁性を確保したり、あるいは、フィールド
酸化膜１１６の電気絶縁性を高めるため、さらには、キ
ャパシタ絶縁膜１００の面積を大きくするために設けら
れている。
において、ゲート酸化膜１２２およびフィールド酸化膜
１１６間に露出したｎ型電極領域１２０に電気接続する
ように、導電性のポリシリコンからなる下部電極（スト
レージノード）１１２が、ｎ型電極領域１２０上に積層
してある。この下部電極（ストレージノード）１１２
は、大面積化するために、ｎ型電極領域１２０の左右の
領域、すなわち、ゲート酸化膜１２２およびフィールド
酸化膜１１６間に露出したｎ型電極領域１２０のみなら
ず、このｎ型電極領域１２０の左右にあるゲート電極１
２４およびフィールド酸化膜１１６上にそれぞれ設けら
れた、酸化膜としてのＳｉＯ2 膜１２６、１１４の一部
の上にまで延在して形成してある。なお、これらのゲー
ト電極１２４およびフィールド酸化膜１１６上にそれぞ
れ設けられた酸化膜としてのＳｉＯ2 膜１２６、１１４
は、ゲート電極１２４と上部電極（セルプレート）１１
０との電気絶縁性を確保したり、あるいは、フィールド
酸化膜１１６の電気絶縁性を高めるため、さらには、キ
ャパシタ絶縁膜１００の面積を大きくするために設けら
れている。
【０１０２】そして、この下部電極（ストレージノー
ド）１１２上には、この下部電極（ストレージノード）
１１２と、さらにその上方に設けられ、導電性のポリシ
リコンからなる上部電極（セルプレート）１１０とを電
気絶縁し、メモリ信号としての電荷を保持するための、
この発明のキャパシタ絶縁膜１００が設けてある。な
お、キャパシタ絶縁膜１００も、大面積化して容量を大
きくするために、下部電極（ストレージノード）１１２
全域のみならず、一部、下部電極（ストレージノード）
１１２とゲート電極１２４およびフィールド酸化膜１１
６との間に、それぞれ設けられた、酸化膜としてのＳｉ
Ｏ2 膜１２６、１１４の一部も覆っている。
ド）１１２上には、この下部電極（ストレージノード）
１１２と、さらにその上方に設けられ、導電性のポリシ
リコンからなる上部電極（セルプレート）１１０とを電
気絶縁し、メモリ信号としての電荷を保持するための、
この発明のキャパシタ絶縁膜１００が設けてある。な
お、キャパシタ絶縁膜１００も、大面積化して容量を大
きくするために、下部電極（ストレージノード）１１２
全域のみならず、一部、下部電極（ストレージノード）
１１２とゲート電極１２４およびフィールド酸化膜１１
６との間に、それぞれ設けられた、酸化膜としてのＳｉ
Ｏ2 膜１２６、１１４の一部も覆っている。
【０１０３】そして、この発明のキャパシタ絶縁膜１０
０は、図２に示すように、下部電極（ストレージノー
ド）１１２上に、下層から順に、熱窒化膜（Ｓｉ3 Ｎ4
膜）／ＣＶＤ窒化膜（Ｓｉ3 Ｎ4 膜）／酸化膜（ＳｉＯ
2 膜）の三層構造として形成してある。
０は、図２に示すように、下部電極（ストレージノー
ド）１１２上に、下層から順に、熱窒化膜（Ｓｉ3 Ｎ4
膜）／ＣＶＤ窒化膜（Ｓｉ3 Ｎ4 膜）／酸化膜（ＳｉＯ
2 膜）の三層構造として形成してある。
【０１０４】したがって、主として熱窒化膜（Ｓｉ3 Ｎ
4 膜）１０６により、アノード側からカソード側に向か
って、この場合、下部電極（ストレージノード）１１２
から上部電極（セルプレート）１１０に向かって、キャ
パシタ絶縁膜１００内を流れるリーク電流（プール−フ
ランケル電流）を有効に防止するとともに、熱窒化膜１
０６上に設けたＣＶＤ窒化膜１０４により、高い耐絶縁
破壊電圧値を得ることができる。
4 膜）１０６により、アノード側からカソード側に向か
って、この場合、下部電極（ストレージノード）１１２
から上部電極（セルプレート）１１０に向かって、キャ
パシタ絶縁膜１００内を流れるリーク電流（プール−フ
ランケル電流）を有効に防止するとともに、熱窒化膜１
０６上に設けたＣＶＤ窒化膜１０４により、高い耐絶縁
破壊電圧値を得ることができる。
【０１０５】また、ＣＶＤ窒化膜１０４上に設けた酸化
膜としての、ＳｉＯ2 膜１０２により、ＣＶＤ窒化膜１
０４等を機械的に保護するとともに、このＳｉＯ2 膜１
０２を形成する過程で、熱窒化膜１０６およびＣＶＤ窒
化膜１０４をヒーリングしてある。そのため、これらの
熱窒化膜１０６やＣＶＤ窒化膜１０４がさらに緻密化し
てあり、キャパシタ絶縁膜１００全体として、著しく耐
久性が向上している。
膜としての、ＳｉＯ2 膜１０２により、ＣＶＤ窒化膜１
０４等を機械的に保護するとともに、このＳｉＯ2 膜１
０２を形成する過程で、熱窒化膜１０６およびＣＶＤ窒
化膜１０４をヒーリングしてある。そのため、これらの
熱窒化膜１０６やＣＶＤ窒化膜１０４がさらに緻密化し
てあり、キャパシタ絶縁膜１００全体として、著しく耐
久性が向上している。
【０１０６】ここで、図２を用いて、この発明のキャパ
シタ絶縁膜１００の構造についてより詳細に説明する。
図２は、図１に示すＤＲＡＭ（メモリセル）９０のキャ
パシタ絶縁膜１００を含む部分拡大図であり、キャパシ
タ絶縁膜１００および、下部電極（ストレージノード）
１１２ならびに上部電極（セルプレート）１１０の一部
を含んだ構造の切り口を、断面方向から見た図である。
下層から、下部電極（ストレージノード）１１２、熱窒
化膜１０６、ＣＶＤ窒化膜１０４、酸化膜としてのＳｉ
Ｏ2 膜１０２および上部電極（セルプレート）１１０を
順に積層してあることを示してある。
シタ絶縁膜１００の構造についてより詳細に説明する。
図２は、図１に示すＤＲＡＭ（メモリセル）９０のキャ
パシタ絶縁膜１００を含む部分拡大図であり、キャパシ
タ絶縁膜１００および、下部電極（ストレージノード）
１１２ならびに上部電極（セルプレート）１１０の一部
を含んだ構造の切り口を、断面方向から見た図である。
下層から、下部電極（ストレージノード）１１２、熱窒
化膜１０６、ＣＶＤ窒化膜１０４、酸化膜としてのＳｉ
Ｏ2 膜１０２および上部電極（セルプレート）１１０を
順に積層してあることを示してある。
【０１０７】なお、この発明のキャパシタ絶縁膜１００
においては、一例として、熱窒化膜１０６の厚さを１．
２８ｎｍ、ＣＶＤ窒化膜１０４の厚さを３．４０ｎｍ、
ＳｉＯ2 膜１０２の厚さを０．４３ｎｍとしてそれぞれ
形成してあり、さらに、全体のキャパシタ絶縁膜１００
厚さを、５．１１ｎｍとしてある。
においては、一例として、熱窒化膜１０６の厚さを１．
２８ｎｍ、ＣＶＤ窒化膜１０４の厚さを３．４０ｎｍ、
ＳｉＯ2 膜１０２の厚さを０．４３ｎｍとしてそれぞれ
形成してあり、さらに、全体のキャパシタ絶縁膜１００
厚さを、５．１１ｎｍとしてある。
【０１０８】すなわち、下部電極（ストレージノード）
１１２上に、主として、熱窒化膜１０６とＣＶＤ窒化膜
１０４とを所定の厚さで、組み合わせて設けることによ
り、優れた耐絶縁破壊電圧値が得られるとともに、有効
にリーク電流（プール−フランケル電流）を防止するこ
とができる。
１１２上に、主として、熱窒化膜１０６とＣＶＤ窒化膜
１０４とを所定の厚さで、組み合わせて設けることによ
り、優れた耐絶縁破壊電圧値が得られるとともに、有効
にリーク電流（プール−フランケル電流）を防止するこ
とができる。
【０１０９】また、既に説明したように、ＣＶＤ窒化膜
１０４上に設けた、酸化膜としてのＳｉＯ2 膜１０２に
より、ＣＶＤ窒化膜１０４等を機械的に保護するととも
に、このＳｉＯ2 膜１０２を形成する過程で、熱窒化膜
１０６やＣＶＤ窒化膜１０４をヒーリングしてある。よ
って、結果として、キャパシタ絶縁膜１００の耐久性が
著しく向上している。
１０４上に設けた、酸化膜としてのＳｉＯ2 膜１０２に
より、ＣＶＤ窒化膜１０４等を機械的に保護するととも
に、このＳｉＯ2 膜１０２を形成する過程で、熱窒化膜
１０６やＣＶＤ窒化膜１０４をヒーリングしてある。よ
って、結果として、キャパシタ絶縁膜１００の耐久性が
著しく向上している。
【０１１０】さらに、このようなキャパシタ絶縁膜１０
０の構成をとることにより、後述するように、キャパシ
タ絶縁膜１００として、製造上も均一な膜厚のものを、
安定して形成することができる。よって、この発明のキ
ャパシタ絶縁膜１００は、６４Ｍ ＤＲＡＭ等の大容量
のＤＲＡＭに用いられた場合であっても、耐久性に優
れ、キャパシタ絶縁膜としての耐絶縁破壊電圧値や、キ
ャパシタ容量につき安定した特性を示すことができる。
０の構成をとることにより、後述するように、キャパシ
タ絶縁膜１００として、製造上も均一な膜厚のものを、
安定して形成することができる。よって、この発明のキ
ャパシタ絶縁膜１００は、６４Ｍ ＤＲＡＭ等の大容量
のＤＲＡＭに用いられた場合であっても、耐久性に優
れ、キャパシタ絶縁膜としての耐絶縁破壊電圧値や、キ
ャパシタ容量につき安定した特性を示すことができる。
【０１１１】そして、この発明のキャパシタ絶縁膜１０
０について、従来のキャパシタ絶縁膜と同等の耐久性を
得たい場合に、従来使用されてきたＯＮＯ膜（ＯＮ膜と
も称する。）や、あるいは従来提案されてきた、ランプ
窒化（ＲＴＮ）／ＮＯ膜（ＯＮ／ＲＴＮ膜とも称す
る。）と比較して、このキャパシタ絶縁膜１００の膜厚
をかなり薄膜化することができる。よって、この発明の
キャパシタ絶縁膜１００は、キャパシタ絶縁膜としての
同程度の耐久性を有しながら、高いキャパシタ絶縁膜と
しての容量を示すこともできる。
０について、従来のキャパシタ絶縁膜と同等の耐久性を
得たい場合に、従来使用されてきたＯＮＯ膜（ＯＮ膜と
も称する。）や、あるいは従来提案されてきた、ランプ
窒化（ＲＴＮ）／ＮＯ膜（ＯＮ／ＲＴＮ膜とも称す
る。）と比較して、このキャパシタ絶縁膜１００の膜厚
をかなり薄膜化することができる。よって、この発明の
キャパシタ絶縁膜１００は、キャパシタ絶縁膜としての
同程度の耐久性を有しながら、高いキャパシタ絶縁膜と
しての容量を示すこともできる。
【０１１２】この点、この発明のキャパシタ絶縁膜１０
０と、従来使用されてきたＯＮＯ膜と、あるいは従来提
案されてきた、ランプ窒化（ＲＴＮ）／ＮＯ膜と、ＴＤ
ＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｓｅ Ｄｉｅｌｅｃ
ｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命について具体的に
比較することにより明確にする。すなわち、図４〜図９
に、算出した各膜のＴＤＤＢ寿命の値と、これら各膜の
ＴＤＤＢ寿命の値を算出するにあたり、測定した累積故
障率の値とを示す。
０と、従来使用されてきたＯＮＯ膜と、あるいは従来提
案されてきた、ランプ窒化（ＲＴＮ）／ＮＯ膜と、ＴＤ
ＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｓｅ Ｄｉｅｌｅｃ
ｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命について具体的に
比較することにより明確にする。すなわち、図４〜図９
に、算出した各膜のＴＤＤＢ寿命の値と、これら各膜の
ＴＤＤＢ寿命の値を算出するにあたり、測定した累積故
障率の値とを示す。
【０１１３】そこで、まず、図４〜図７を用いて、この
発明のキャパシタ絶縁膜１００について測定した累積故
障率（％）およびそれを用いて、一定膜厚のキャパシタ
絶縁膜１００のＴＤＤＢ寿命を算出する方法を説明す
る。
発明のキャパシタ絶縁膜１００について測定した累積故
障率（％）およびそれを用いて、一定膜厚のキャパシタ
絶縁膜１００のＴＤＤＢ寿命を算出する方法を説明す
る。
【０１１４】図４においては、横軸に、電圧印加時間
（ｓｅｃ）をワイブル分布における対数でとってあり、
縦軸には、下部電極（ストレージノード）１１２ならび
に上部電極（セルプレート）１１０間にそれぞれ、＋
７．２Ｖ、＋７．５Ｖ、＋７．８Ｖ（以下、＋の場合）
の電圧を印加した場合に、キャパシタ絶縁膜１００が破
壊されて発生する故障数を累積的に表した、累積故障率
（％）を対数で取ってある。
（ｓｅｃ）をワイブル分布における対数でとってあり、
縦軸には、下部電極（ストレージノード）１１２ならび
に上部電極（セルプレート）１１０間にそれぞれ、＋
７．２Ｖ、＋７．５Ｖ、＋７．８Ｖ（以下、＋の場合）
の電圧を印加した場合に、キャパシタ絶縁膜１００が破
壊されて発生する故障数を累積的に表した、累積故障率
（％）を対数で取ってある。
【０１１５】但し、実際のＤＲＡＭ（メモリーセル）に
おいては、下部電極（ストレージノード）１１２ならび
に上部電極（セルプレート）１１０間には、駆動電圧と
して、±１．６５Ｖの値の電圧が印加される。したがっ
て、この試験は、印加電圧が、±１．６５Ｖの場合のＤ
ＲＡＭ（メモリーセル）の寿命を効率的に算出するため
の、一種の加速試験である。
おいては、下部電極（ストレージノード）１１２ならび
に上部電極（セルプレート）１１０間には、駆動電圧と
して、±１．６５Ｖの値の電圧が印加される。したがっ
て、この試験は、印加電圧が、±１．６５Ｖの場合のＤ
ＲＡＭ（メモリーセル）の寿命を効率的に算出するため
の、一種の加速試験である。
【０１１６】図４から、明らかなように、例えば、下部
電極（ストレージノード）１１２をアノード電極、上部
電極（セルプレート）１１０をカソード電極として、そ
の間にそれぞれ、＋７．２Ｖの電圧を印加した場合、電
圧印加時間が１（ｓｅｃ）をすぎたあたりから、急にキ
ャパシタ絶縁膜１００の故障が発生し、６（ｓｅｃ）前
後で累積故障率が１０．０（％）を越え、約４０（ｓｅ
ｃ）で累積故障率が５０．０（％）に達し、さらに、約
１００（ｓｅｃ）を越えたあたりで、累積故障率がほぼ
１００．０（％）近くとなっている。
電極（ストレージノード）１１２をアノード電極、上部
電極（セルプレート）１１０をカソード電極として、そ
の間にそれぞれ、＋７．２Ｖの電圧を印加した場合、電
圧印加時間が１（ｓｅｃ）をすぎたあたりから、急にキ
ャパシタ絶縁膜１００の故障が発生し、６（ｓｅｃ）前
後で累積故障率が１０．０（％）を越え、約４０（ｓｅ
ｃ）で累積故障率が５０．０（％）に達し、さらに、約
１００（ｓｅｃ）を越えたあたりで、累積故障率がほぼ
１００．０（％）近くとなっている。
【０１１７】同様に、＋７．５Ｖ、＋７．８Ｖの電圧を
印加した場合には、印加電圧が高いほど、より短時間で
累積故障率が発生しているものの、故障の変化率の傾向
は、＋７．２Ｖの電圧を印加した場合と同一であり、そ
れぞれ約９（ｓｅｃ）および約１（ｓｅｃ）で累積故障
率が５０．０（％）にそれぞれの場合に達している。
印加した場合には、印加電圧が高いほど、より短時間で
累積故障率が発生しているものの、故障の変化率の傾向
は、＋７．２Ｖの電圧を印加した場合と同一であり、そ
れぞれ約９（ｓｅｃ）および約１（ｓｅｃ）で累積故障
率が５０．０（％）にそれぞれの場合に達している。
【０１１８】なお、印加電圧が＋７．２Ｖ、＋７．５
Ｖ、＋７．８Ｖの場合の、各累積故障率の変化曲線にお
いて、累積故障率が５０．０（％）の地点を、白丸（記
号）で示してある。この累積故障率が５０％となる時間
を、一例として、ＴＤＤＢ寿命の値を算出するにあたり
基準とした。よって、ＴＤＤＢ寿命の値を算出するにあ
たり、より厳しい条件として、累積故障率が１０％とな
る時間を基準とすることもできるし、逆に、より緩やか
な条件として、累積故障率が８０％となる時間を基準と
することもできる。
Ｖ、＋７．８Ｖの場合の、各累積故障率の変化曲線にお
いて、累積故障率が５０．０（％）の地点を、白丸（記
号）で示してある。この累積故障率が５０％となる時間
を、一例として、ＴＤＤＢ寿命の値を算出するにあたり
基準とした。よって、ＴＤＤＢ寿命の値を算出するにあ
たり、より厳しい条件として、累積故障率が１０％とな
る時間を基準とすることもできるし、逆に、より緩やか
な条件として、累積故障率が８０％となる時間を基準と
することもできる。
【０１１９】また、図５に、この発明のキャパシタ絶縁
膜１００についての累積故障率（％）を図４と同様に、
測定した値を示す。但し、下部電極（ストレージノー
ド）１１２と上部電極（セルプレート）１１０との間の
電圧方向を逆にしてあり、さらに、その電圧を、印加電
圧が−７．０Ｖ、−６．６Ｖ、−６．５Ｖ（以下、−側
の場合）としてある。
膜１００についての累積故障率（％）を図４と同様に、
測定した値を示す。但し、下部電極（ストレージノー
ド）１１２と上部電極（セルプレート）１１０との間の
電圧方向を逆にしてあり、さらに、その電圧を、印加電
圧が−７．０Ｖ、−６．６Ｖ、−６．５Ｖ（以下、−側
の場合）としてある。
【０１２０】そして、横軸には、電圧印加時間（ｓｅ
ｃ）をワイブル分布における対数でとってあり、縦軸に
は、下部電極（ストレージノード）１１２ならびに上部
電極（セルプレート）１１０間にそれぞれ、−７．０
Ｖ、−６．６Ｖ、−６．５Ｖの電圧を印加した場合に、
キャパシタ絶縁膜１００が破壊されて発生する故障数を
累積的に表した、累積故障率（％）を対数で取ってあ
る。
ｃ）をワイブル分布における対数でとってあり、縦軸に
は、下部電極（ストレージノード）１１２ならびに上部
電極（セルプレート）１１０間にそれぞれ、−７．０
Ｖ、−６．６Ｖ、−６．５Ｖの電圧を印加した場合に、
キャパシタ絶縁膜１００が破壊されて発生する故障数を
累積的に表した、累積故障率（％）を対数で取ってあ
る。
【０１２１】図５から明らかなように、印加電圧の絶対
値が大きいほど、短時間で累積故障率が発生する傾向
は、印加電圧が＋の場合と大体同様である。しかしなが
ら、印加電圧が−側の場合のほうが、各累積故障率の変
化曲線の立ち上がりが早い。したがって、印加電圧が＋
側の場合と−側の場合で、各印加電圧が同じ絶対値であ
れば、印加電圧が−側の場合のほうが、キャパシタ絶縁
膜１００についての累積故障率（％）の発生速度が速い
傾向がみられた。
値が大きいほど、短時間で累積故障率が発生する傾向
は、印加電圧が＋の場合と大体同様である。しかしなが
ら、印加電圧が−側の場合のほうが、各累積故障率の変
化曲線の立ち上がりが早い。したがって、印加電圧が＋
側の場合と−側の場合で、各印加電圧が同じ絶対値であ
れば、印加電圧が−側の場合のほうが、キャパシタ絶縁
膜１００についての累積故障率（％）の発生速度が速い
傾向がみられた。
【０１２２】なお、図５においても、印加電圧が−７．
０Ｖ、−６．６Ｖ、−６．５Ｖの場合の、各累積故障率
の変化曲線において、累積故障率が５０．０（％）の地
点を、黒丸（記号）で示してある。よって、ＴＤＤＢ寿
命の値を算出するにあたり、累積故障率が５０％となる
時間を基準としたことを示している。
０Ｖ、−６．６Ｖ、−６．５Ｖの場合の、各累積故障率
の変化曲線において、累積故障率が５０．０（％）の地
点を、黒丸（記号）で示してある。よって、ＴＤＤＢ寿
命の値を算出するにあたり、累積故障率が５０％となる
時間を基準としたことを示している。
【０１２３】次に、図６について説明する。すなわち図
６において、図４および図５で得られた、各印加電圧に
対応した各累積故障率の変化曲線における、累積故障率
が５０．０（％）の地点、すなわち、図４では白丸（記
号）の地点と、同様に図５では黒丸（記号）の地点の、
それぞれに該当する電圧印加時間を、ＴＤＤＢ寿命（ｓ
ｅｃ）として対数表示で縦軸にとり、横軸には、印加電
圧（Ｖ）の値を取ってある。但し、印加電圧が−側の場
合には、その絶対値に、単位（Ｖ）を付して示してあ
る。そして、印加電圧が＋側の場合と、印加電圧が−側
の場合の各点を、それぞれ線で結んだものである。
６において、図４および図５で得られた、各印加電圧に
対応した各累積故障率の変化曲線における、累積故障率
が５０．０（％）の地点、すなわち、図４では白丸（記
号）の地点と、同様に図５では黒丸（記号）の地点の、
それぞれに該当する電圧印加時間を、ＴＤＤＢ寿命（ｓ
ｅｃ）として対数表示で縦軸にとり、横軸には、印加電
圧（Ｖ）の値を取ってある。但し、印加電圧が−側の場
合には、その絶対値に、単位（Ｖ）を付して示してあ
る。そして、印加電圧が＋側の場合と、印加電圧が−側
の場合の各点を、それぞれ線で結んだものである。
【０１２４】その結果、印加電圧が＋側の場合と、印加
電圧が−側の場合で、それぞれ直線が得られた。これら
の直線から、印加電圧と累積故障率が５０．０（％）に
なるまでの電圧印加時間、すなわちＴＤＤＢ寿命との関
係式を求めた結果を図６にそれぞれ示す。そして、この
関係式を用いて、ＤＲＡＭ（メモリーセル）の、一般的
な印加電圧である±１．６５Ｖの場合の、ＤＲＡＭ（メ
モリーセル）の累積故障率が５０．０（％）になるまで
の時間、すなわちＴＤＤＢ寿命をさらに求めた結果が、
それぞれ、図６中の式の説明において示してある。式の
説明において、Ａが印加電圧を表しており、この印加電
圧Ａが、＋１．６５Ｖの場合に、ＴＤＤＢ寿命であるｙ
の値は８．９３×１０6 （年）、−１．６５Ｖの場合
に、３．２７×１０6 （年）とそれぞれ示してある。
電圧が−側の場合で、それぞれ直線が得られた。これら
の直線から、印加電圧と累積故障率が５０．０（％）に
なるまでの電圧印加時間、すなわちＴＤＤＢ寿命との関
係式を求めた結果を図６にそれぞれ示す。そして、この
関係式を用いて、ＤＲＡＭ（メモリーセル）の、一般的
な印加電圧である±１．６５Ｖの場合の、ＤＲＡＭ（メ
モリーセル）の累積故障率が５０．０（％）になるまで
の時間、すなわちＴＤＤＢ寿命をさらに求めた結果が、
それぞれ、図６中の式の説明において示してある。式の
説明において、Ａが印加電圧を表しており、この印加電
圧Ａが、＋１．６５Ｖの場合に、ＴＤＤＢ寿命であるｙ
の値は８．９３×１０6 （年）、−１．６５Ｖの場合
に、３．２７×１０6 （年）とそれぞれ示してある。
【０１２５】次に、この発明のキャパシタ絶縁膜１００
において、各層の厚さの比率は変えずに、キャパシタ絶
縁膜の全体の厚さだけを変えて作製し、図４〜図６の実
験および操作を繰り返した。具体的に、キャパシタ絶縁
膜１００における、別の実験においては、熱窒化膜１０
６の厚さを１．１５ｎｍ、ＣＶＤ窒化膜１０４の厚さを
３．０７ｎｍ、酸化膜としてのＳｉＯ2 膜１０２の厚さ
を０．３９ｎｍ、全体のキャパシタ絶縁膜１００厚さ
を、４．６１ｎｍとしてあり、さらに別の実験において
は、熱窒化膜１０６の厚さを１．０４ｎｍ、ＣＶＤ窒化
膜１０４の厚さを２．７７ｎｍ、酸化膜としてのＳｉＯ
2 膜１０２の厚さを０．３５ｎｍ、全体のキャパシタ絶
縁膜１００厚さを、４．１６ｎｍとして構成した。
において、各層の厚さの比率は変えずに、キャパシタ絶
縁膜の全体の厚さだけを変えて作製し、図４〜図６の実
験および操作を繰り返した。具体的に、キャパシタ絶縁
膜１００における、別の実験においては、熱窒化膜１０
６の厚さを１．１５ｎｍ、ＣＶＤ窒化膜１０４の厚さを
３．０７ｎｍ、酸化膜としてのＳｉＯ2 膜１０２の厚さ
を０．３９ｎｍ、全体のキャパシタ絶縁膜１００厚さ
を、４．６１ｎｍとしてあり、さらに別の実験において
は、熱窒化膜１０６の厚さを１．０４ｎｍ、ＣＶＤ窒化
膜１０４の厚さを２．７７ｎｍ、酸化膜としてのＳｉＯ
2 膜１０２の厚さを０．３５ｎｍ、全体のキャパシタ絶
縁膜１００厚さを、４．１６ｎｍとして構成した。
【０１２６】そして、これら全体の厚さ（４．１６ｎ
ｍ、４．６１ｎｍ）だけを変えたキャパシタ絶縁膜１０
０を用いて、図４〜図６の実験および操作を繰り返し
た。
ｍ、４．６１ｎｍ）だけを変えたキャパシタ絶縁膜１０
０を用いて、図４〜図６の実験および操作を繰り返し
た。
【０１２７】上述した全体の厚さが５．１１ｎｍの場合
も含めて、各キャパシタ絶縁膜の厚さ（ｎｍ）を横軸に
とり、この厚さのキャパシタ絶縁膜に対応して得られ
た、印加電圧が±１．６５Ｖの場合における、ＤＲＡＭ
（メモリーセル）の累積故障率が５０．０（％）になる
までの印加電圧時間、すなわち、ｙ（ＴＤＤＢ寿命）の
値を、対数（年）で縦軸にとって示したのが、図７であ
る。黒丸（記号）は、印加電圧が、＋１．６５Ｖの場合
であり、黒三角（記号）は、印加電圧が、−１．６５Ｖ
の場合である。そして、例えば、キャパシタ絶縁膜の厚
さが、４．１６ｎｍの場合であって、印加電圧が、＋
１．６５Ｖの場合には、ｙ（ＴＤＤＢ寿命）の値として
は、約１×１０4 （年／ｙｅａｒ）であり、印加電圧
が、−１．６５Ｖの場合には、ＴＤＤＢ寿命の値として
は、約７×１０3 （年／ｙｅａｒ）である。また、各厚
さのキャパシタ絶縁膜の黒丸（記号）と黒三角（記号）
で表される点を、それぞれ結ぶと、図７に示す直線が得
られることがわかる。そして、かかる直線関係を、数式
で表した関係式が、図７中に示してある。なお、関係式
中、ｘがキャパシタ絶縁膜の厚さ（ｎｍ）を表し、ｙが
ＴＤＤＢ寿命を表している。
も含めて、各キャパシタ絶縁膜の厚さ（ｎｍ）を横軸に
とり、この厚さのキャパシタ絶縁膜に対応して得られ
た、印加電圧が±１．６５Ｖの場合における、ＤＲＡＭ
（メモリーセル）の累積故障率が５０．０（％）になる
までの印加電圧時間、すなわち、ｙ（ＴＤＤＢ寿命）の
値を、対数（年）で縦軸にとって示したのが、図７であ
る。黒丸（記号）は、印加電圧が、＋１．６５Ｖの場合
であり、黒三角（記号）は、印加電圧が、−１．６５Ｖ
の場合である。そして、例えば、キャパシタ絶縁膜の厚
さが、４．１６ｎｍの場合であって、印加電圧が、＋
１．６５Ｖの場合には、ｙ（ＴＤＤＢ寿命）の値として
は、約１×１０4 （年／ｙｅａｒ）であり、印加電圧
が、−１．６５Ｖの場合には、ＴＤＤＢ寿命の値として
は、約７×１０3 （年／ｙｅａｒ）である。また、各厚
さのキャパシタ絶縁膜の黒丸（記号）と黒三角（記号）
で表される点を、それぞれ結ぶと、図７に示す直線が得
られることがわかる。そして、かかる直線関係を、数式
で表した関係式が、図７中に示してある。なお、関係式
中、ｘがキャパシタ絶縁膜の厚さ（ｎｍ）を表し、ｙが
ＴＤＤＢ寿命を表している。
【０１２８】よって、図７から明らかなように、キャパ
シタ絶縁膜１００の厚さが厚いほど、高いＴＤＤＢ寿命
の値が得られることがわかる。そして、かかる関係式を
用いれば、未知のキャパシタ絶縁膜１００の厚さについ
ても、正確にＴＤＤＢ寿命を推定することができる。
シタ絶縁膜１００の厚さが厚いほど、高いＴＤＤＢ寿命
の値が得られることがわかる。そして、かかる関係式を
用いれば、未知のキャパシタ絶縁膜１００の厚さについ
ても、正確にＴＤＤＢ寿命を推定することができる。
【０１２９】但し、印加電圧の極性（±）の相違によ
り、同一のキャパシタ絶縁膜１００の厚さであっても、
ＴＤＤＢ寿命の差がある。すなわち、−側に印加した場
合のほうがＴＤＤＢ寿命が短い傾向がある。そして、関
係式における直線の傾きについても、若干であるが、印
加電圧の±の相違により差があり、−側に印加した場合
のほうが直線の傾きが小さい傾向が見られる。
り、同一のキャパシタ絶縁膜１００の厚さであっても、
ＴＤＤＢ寿命の差がある。すなわち、−側に印加した場
合のほうがＴＤＤＢ寿命が短い傾向がある。そして、関
係式における直線の傾きについても、若干であるが、印
加電圧の±の相違により差があり、−側に印加した場合
のほうが直線の傾きが小さい傾向が見られる。
【０１３０】以上のとおり、図４〜図７を用いて、この
発明のキャパシタ絶縁膜１００について測定した累積故
障率（％）およびそれを用いて、一定膜厚のキャパシタ
絶縁膜１００のＴＤＤＢ寿命を算出する方法を説明し
た。そして、従来のキャパシタ絶縁膜であるＯＮＯ膜
と、ランプ窒化／ＮＯ膜とについても、図４〜図７を用
いて説明したキャパシタ絶縁膜１００と同様に、キャパ
シタ絶縁膜の厚さとＴＤＤＢ寿命の値の対数（年）との
関係を、関係式として求めた。
発明のキャパシタ絶縁膜１００について測定した累積故
障率（％）およびそれを用いて、一定膜厚のキャパシタ
絶縁膜１００のＴＤＤＢ寿命を算出する方法を説明し
た。そして、従来のキャパシタ絶縁膜であるＯＮＯ膜
と、ランプ窒化／ＮＯ膜とについても、図４〜図７を用
いて説明したキャパシタ絶縁膜１００と同様に、キャパ
シタ絶縁膜の厚さとＴＤＤＢ寿命の値の対数（年）との
関係を、関係式として求めた。
【０１３１】なお、これらのキャパシタ絶縁膜の厚さと
ＴＤＤＢ寿命の値の対数（年）との関係式を求めるにあ
たり、ＯＮＯ膜の場合、約５．６ｎｍ、６．５ｎｍ、
７．５ｎｍの膜厚を用い、ランプ窒化／ＮＯ膜の場合
は、約５．７ｎｍ、６．５ｎｍ、７．６ｎｍの膜厚を用
いた。そして、キャパシタ絶縁膜の各層の厚さは、例え
ば、キャパシタ絶縁膜全体の厚さが５．７ｎｍとした場
合、ＯＮＯ膜の場合に、下層の酸化膜としてのＳｉＯ2
膜２６の厚さが０．７６ｎｍ、ＣＶＤ窒化膜２４の厚さ
が４．５６ｎｍ、上層のＳｉＯ2 膜２２の厚さが０．３
８ｎｍとなるような割合としてあり、同様に、ランプ窒
化／ＮＯ膜の場合は、ランプ窒化膜６６の厚さが１．０
７ｎｍ、ＣＶＤ窒化膜６４の厚さがを４．２７ｎｍ、上
層の、酸化膜としてのＳｉＯ2 膜６２の厚さが０．３６
ｎｍとなるような割合としてある。
ＴＤＤＢ寿命の値の対数（年）との関係式を求めるにあ
たり、ＯＮＯ膜の場合、約５．６ｎｍ、６．５ｎｍ、
７．５ｎｍの膜厚を用い、ランプ窒化／ＮＯ膜の場合
は、約５．７ｎｍ、６．５ｎｍ、７．６ｎｍの膜厚を用
いた。そして、キャパシタ絶縁膜の各層の厚さは、例え
ば、キャパシタ絶縁膜全体の厚さが５．７ｎｍとした場
合、ＯＮＯ膜の場合に、下層の酸化膜としてのＳｉＯ2
膜２６の厚さが０．７６ｎｍ、ＣＶＤ窒化膜２４の厚さ
が４．５６ｎｍ、上層のＳｉＯ2 膜２２の厚さが０．３
８ｎｍとなるような割合としてあり、同様に、ランプ窒
化／ＮＯ膜の場合は、ランプ窒化膜６６の厚さが１．０
７ｎｍ、ＣＶＤ窒化膜６４の厚さがを４．２７ｎｍ、上
層の、酸化膜としてのＳｉＯ2 膜６２の厚さが０．３６
ｎｍとなるような割合としてある。
【０１３２】そして、求めたキャパシタ絶縁膜の厚さと
ＴＤＤＢ寿命の値の対数（年）との関係式から、従来の
ＯＮＯ膜と、ランプ窒化／ＮＯ膜について、例えば、厚
さが約５．７ｎｍであって、印加電圧が±１．６５Ｖの
場合における、ＤＲＡＭ（メモリーセル）の累積故障率
が５０．０（％）になるまでの時間、すなわち、ＴＤＤ
Ｂ寿命を算出し、その値を、図８および図９にそれぞ
れ、この発明のキャパシタ絶縁膜（厚さ５．７ｎｍ換
算）と比較して示してある。
ＴＤＤＢ寿命の値の対数（年）との関係式から、従来の
ＯＮＯ膜と、ランプ窒化／ＮＯ膜について、例えば、厚
さが約５．７ｎｍであって、印加電圧が±１．６５Ｖの
場合における、ＤＲＡＭ（メモリーセル）の累積故障率
が５０．０（％）になるまでの時間、すなわち、ＴＤＤ
Ｂ寿命を算出し、その値を、図８および図９にそれぞ
れ、この発明のキャパシタ絶縁膜（厚さ５．７ｎｍ換
算）と比較して示してある。
【０１３３】なお、従来のＯＮＯ膜と、ランプ窒化／Ｎ
Ｏ膜の構成については、図１６（Ｂ）および図１７の
（Ｂ）にそれぞれ示すとおりである。
Ｏ膜の構成については、図１６（Ｂ）および図１７の
（Ｂ）にそれぞれ示すとおりである。
【０１３４】図８および図９から明らかなように、キャ
パシタ絶縁膜の厚さを、それぞれ等しくなるように調整
し、例えば、５．７０ｎｍとした場合に、この発明のキ
ャパシタ絶縁膜１００は、従来のＯＮＯ膜およびとラン
プ窒化／ＮＯ膜に対して、優れたＴＤＤＢ寿命、すなわ
ち、耐久性を有していることが確認された。
パシタ絶縁膜の厚さを、それぞれ等しくなるように調整
し、例えば、５．７０ｎｍとした場合に、この発明のキ
ャパシタ絶縁膜１００は、従来のＯＮＯ膜およびとラン
プ窒化／ＮＯ膜に対して、優れたＴＤＤＢ寿命、すなわ
ち、耐久性を有していることが確認された。
【０１３５】具体的に、これらのキャパシタ絶縁膜１０
０は、印加電圧が＋１．６５Ｖの場合には、ＴＤＤＢ寿
命として、約１．５×１０9 （年）という長期の値が得
られ、印加電圧が−１．６５Ｖの場合にも、ＴＤＤＢ寿
命として、約３×１０8 （年）という長期の値が得られ
た。そして、（印加電圧が＋１．６５ＶのＴＤＤＢ寿
命）／（印加電圧が−１．６５Ｖの場合のＴＤＤＢ寿
命）の比は、約４．０という比較的低い値となった。す
なわち、印加電圧の極性（±）の相違により、ＴＤＤＢ
寿命の差があるものの、その差は小さいことがわかる。
０は、印加電圧が＋１．６５Ｖの場合には、ＴＤＤＢ寿
命として、約１．５×１０9 （年）という長期の値が得
られ、印加電圧が−１．６５Ｖの場合にも、ＴＤＤＢ寿
命として、約３×１０8 （年）という長期の値が得られ
た。そして、（印加電圧が＋１．６５ＶのＴＤＤＢ寿
命）／（印加電圧が−１．６５Ｖの場合のＴＤＤＢ寿
命）の比は、約４．０という比較的低い値となった。す
なわち、印加電圧の極性（±）の相違により、ＴＤＤＢ
寿命の差があるものの、その差は小さいことがわかる。
【０１３６】それに対して、従来のＯＮＯ膜は、印加電
圧が＋１．６５Ｖの場合には、ＴＤＤＢ寿命は約２×１
０7 （年）という低い値となり、また、印加電圧が−
１．６５Ｖの場合には、ＴＤＤＢ寿命は、約５×１０6
（年）というさらに低い値が得られた。但し、（印加電
圧が＋１．６５ＶのＴＤＤＢ寿命）／（印加電圧が−
１．６５Ｖの場合のＴＤＤＢ寿命）の比については、約
４．０という低い値となった。すなわち、ＯＮＯ膜につ
いて、印加電圧の極性（±）の相違により、ＴＤＤＢ寿
命の差があるものの、この発明のキャパシタ絶縁膜１０
０と同様、その差は小さいことがわかる。
圧が＋１．６５Ｖの場合には、ＴＤＤＢ寿命は約２×１
０7 （年）という低い値となり、また、印加電圧が−
１．６５Ｖの場合には、ＴＤＤＢ寿命は、約５×１０6
（年）というさらに低い値が得られた。但し、（印加電
圧が＋１．６５ＶのＴＤＤＢ寿命）／（印加電圧が−
１．６５Ｖの場合のＴＤＤＢ寿命）の比については、約
４．０という低い値となった。すなわち、ＯＮＯ膜につ
いて、印加電圧の極性（±）の相違により、ＴＤＤＢ寿
命の差があるものの、この発明のキャパシタ絶縁膜１０
０と同様、その差は小さいことがわかる。
【０１３７】また、従来のランプ窒化／ＮＯ膜について
は、印加電圧が＋１．６５Ｖの場合、ＴＤＤＢ寿命とし
て、約３×１０8 （年）と言う比較的低い値が得られ、
さらに、印加電圧が−１．６５Ｖの場合には、ＴＤＤＢ
寿命として、約９×１０6 （年）という、かなり低い値
しか得られなかった。そして、（印加電圧が＋１．６５
ＶのＴＤＤＢ寿命）／（印加電圧が−１．６５Ｖの場合
のＴＤＤＢ寿命）の比は、約３３．３という高い値とな
った。すなわち、印加電圧の極性（±）の相違により、
ＴＤＤＢ寿命に顕著な差があることがわかる。
は、印加電圧が＋１．６５Ｖの場合、ＴＤＤＢ寿命とし
て、約３×１０8 （年）と言う比較的低い値が得られ、
さらに、印加電圧が−１．６５Ｖの場合には、ＴＤＤＢ
寿命として、約９×１０6 （年）という、かなり低い値
しか得られなかった。そして、（印加電圧が＋１．６５
ＶのＴＤＤＢ寿命）／（印加電圧が−１．６５Ｖの場合
のＴＤＤＢ寿命）の比は、約３３．３という高い値とな
った。すなわち、印加電圧の極性（±）の相違により、
ＴＤＤＢ寿命に顕著な差があることがわかる。
【０１３８】次に、図３を用いて、第１のキャパシタ絶
縁膜１００の製造方法（以下、第１の製造方法）につい
て説明する。すなわち、図３は、第１の製造方法が、第
１工程（熱窒化工程）、第２工程（ＣＶＤ工程）および
第３工程（ヒーリング酸化工程）から構成されているこ
とを示しており、さらに、各工程における温度プロフィ
ール例等を示している。そして、横軸には、時間（相対
値）を取ってあり、縦軸には、温度（℃）を取ってあ
る。
縁膜１００の製造方法（以下、第１の製造方法）につい
て説明する。すなわち、図３は、第１の製造方法が、第
１工程（熱窒化工程）、第２工程（ＣＶＤ工程）および
第３工程（ヒーリング酸化工程）から構成されているこ
とを示しており、さらに、各工程における温度プロフィ
ール例等を示している。そして、横軸には、時間（相対
値）を取ってあり、縦軸には、温度（℃）を取ってあ
る。
【０１３９】まず、チャンバ（チャンバＡ）が、例えば
４００℃の一定温度になったことを確認後、このチャン
バ（チャンバＡ）内に、図１における下部電極（ストレ
ージノード）１１２までが形成された状態のＤＲＡＭ
（メモリーセル）９０のサンプルを挿入する。このサン
プルの挿入操作を行う温度であることを示すために、図
３中に、「Ｌｏａｄ」と表示してある。そして、サンプ
ルの挿入後、すぐにチャンバ（チャンバＡ）内の昇温を
開始する。このとき、第１の製造方法においては、例え
ば１００℃／分の、比較的速い速度で昇温する。
４００℃の一定温度になったことを確認後、このチャン
バ（チャンバＡ）内に、図１における下部電極（ストレ
ージノード）１１２までが形成された状態のＤＲＡＭ
（メモリーセル）９０のサンプルを挿入する。このサン
プルの挿入操作を行う温度であることを示すために、図
３中に、「Ｌｏａｄ」と表示してある。そして、サンプ
ルの挿入後、すぐにチャンバ（チャンバＡ）内の昇温を
開始する。このとき、第１の製造方法においては、例え
ば１００℃／分の、比較的速い速度で昇温する。
【０１４０】そして、昇温を開始してから約３分後に、
チャンバ（チャンバＡ）の温度が例えば８５０℃に達し
た時点で昇温を中止し、チャンバ（チャンバＡ）を、こ
の温度に保持する。
チャンバ（チャンバＡ）の温度が例えば８５０℃に達し
た時点で昇温を中止し、チャンバ（チャンバＡ）を、こ
の温度に保持する。
【０１４１】一方、チャンバ（チャンバＡ）内の圧力
を、例えば１．２Ｔｏｒｒと低圧状態にしたままアンモ
ニアガス（ＮＨ3 ）を、一例として、２リットル／分の
流量でチャンバ（チャンバＡ）内にバルブ（図示せ
ず。）等を操作して流入させる。よって、導電性のポリ
シリコンからなる下部電極（ストレージノード）１１２
および一部、酸化膜としてのＳｉＯ2 膜１１４、１２６
上に、既に説明した挿入反応と水素脱離反応を素反応と
した熱窒化反応により、厚さ１．２８ｎｍ熱窒化膜１０
６を形成する。
を、例えば１．２Ｔｏｒｒと低圧状態にしたままアンモ
ニアガス（ＮＨ3 ）を、一例として、２リットル／分の
流量でチャンバ（チャンバＡ）内にバルブ（図示せ
ず。）等を操作して流入させる。よって、導電性のポリ
シリコンからなる下部電極（ストレージノード）１１２
および一部、酸化膜としてのＳｉＯ2 膜１１４、１２６
上に、既に説明した挿入反応と水素脱離反応を素反応と
した熱窒化反応により、厚さ１．２８ｎｍ熱窒化膜１０
６を形成する。
【０１４２】なお、熱窒化膜１０６の厚さは、後述する
ように、より高温、例えば、熱窒化の処理温度として１
０００℃という値を用いれば、熱窒化膜の膜厚をより厚
くすることができる。逆に、より薄い熱窒化膜を所望の
場合には、熱窒化の処理温度を８５０℃未満とすること
により、容易に膜厚を制御して、薄い熱窒化膜を作製す
ることができる。
ように、より高温、例えば、熱窒化の処理温度として１
０００℃という値を用いれば、熱窒化膜の膜厚をより厚
くすることができる。逆に、より薄い熱窒化膜を所望の
場合には、熱窒化の処理温度を８５０℃未満とすること
により、容易に膜厚を制御して、薄い熱窒化膜を作製す
ることができる。
【０１４３】それから、第１の工程の熱窒化後、約４０
℃／分の条件で、第２の工程の処理温度である、例えば
６９０℃に降下させる。但し、第２の工程も、第１の工
程と同一のチャンバ（チャンバＡ）を用いる。したがっ
て、第１の製造方法においては、ＣＶＤ窒化膜をＩｎｓ
ｉｔｕ形成（その場で形成）することになる。そして、
このように熱窒化工程と同一のチャンバ内でＣＶＤ窒化
膜をＩｎｓｉｔｕ形成することにより、熱窒化膜が外気
に接触する機会が減少し、純度の高いＣＶＤ窒化膜およ
び熱窒化膜との界面を形成することができる。また、こ
のように、第１の工程と第２の工程とを同一チャンバ
（チャンバＡ）内で行うと、熱窒化膜において発生する
熱ストレスが少なくなり、緻密な熱窒化膜を形成でき
る。したがって、いわゆるパーティクル汚染や、キャパ
シタ絶縁膜の初期絶縁不良が発生するおそれを少なくす
ることができる。
℃／分の条件で、第２の工程の処理温度である、例えば
６９０℃に降下させる。但し、第２の工程も、第１の工
程と同一のチャンバ（チャンバＡ）を用いる。したがっ
て、第１の製造方法においては、ＣＶＤ窒化膜をＩｎｓ
ｉｔｕ形成（その場で形成）することになる。そして、
このように熱窒化工程と同一のチャンバ内でＣＶＤ窒化
膜をＩｎｓｉｔｕ形成することにより、熱窒化膜が外気
に接触する機会が減少し、純度の高いＣＶＤ窒化膜およ
び熱窒化膜との界面を形成することができる。また、こ
のように、第１の工程と第２の工程とを同一チャンバ
（チャンバＡ）内で行うと、熱窒化膜において発生する
熱ストレスが少なくなり、緻密な熱窒化膜を形成でき
る。したがって、いわゆるパーティクル汚染や、キャパ
シタ絶縁膜の初期絶縁不良が発生するおそれを少なくす
ることができる。
【０１４４】そして、第２の工程の温度が一定になった
後、ジクロロシラン（ＤＣＳ）とアンモニアガス（ＮＨ
3 ）をそれぞれ、例えば３０ｃｃと１５０ｃｃの比率で
チャンバ内に導入し、圧力約０．１５Ｔｏｒｒの条件
で、ＣＶＤ装置（図示せず。）を用いて、厚さ３．４０
ｎｍのＣＶＤ窒化膜１０４を、第１の工程で形成した熱
窒化膜１０６上に形成する。
後、ジクロロシラン（ＤＣＳ）とアンモニアガス（ＮＨ
3 ）をそれぞれ、例えば３０ｃｃと１５０ｃｃの比率で
チャンバ内に導入し、圧力約０．１５Ｔｏｒｒの条件
で、ＣＶＤ装置（図示せず。）を用いて、厚さ３．４０
ｎｍのＣＶＤ窒化膜１０４を、第１の工程で形成した熱
窒化膜１０６上に形成する。
【０１４５】それから、第２の工程のＣＶＤ窒化後、図
１における下部電極（ストレージノード）１１２上に、
熱窒化膜１０６およびＣＶＤ窒化膜１０４がそれぞれ形
成されたＤＲＡＭ（メモリーセル）９０のサンプルをチ
ャンバ（チャンバＡ）から取り出すために、約４０℃／
分の条件で、例えば４００℃に降下させる。このサンプ
ルを取り出す操作（温度）を示すために、図３中に、
「Ｕｎｌｏａｄ」として表示してある。
１における下部電極（ストレージノード）１１２上に、
熱窒化膜１０６およびＣＶＤ窒化膜１０４がそれぞれ形
成されたＤＲＡＭ（メモリーセル）９０のサンプルをチ
ャンバ（チャンバＡ）から取り出すために、約４０℃／
分の条件で、例えば４００℃に降下させる。このサンプ
ルを取り出す操作（温度）を示すために、図３中に、
「Ｕｎｌｏａｄ」として表示してある。
【０１４６】そして、取り出した、熱窒化膜１０６およ
びＣＶＤ窒化膜１０４がそれぞれ形成されたＤＲＡＭ
（メモリーセル）９０のサンプルを、第３工程（ヒーリ
ング酸化工程）を実施するために、再び別のチャンバ
（チャンバＢ）（図示せず。）に移送し、挿入する。
びＣＶＤ窒化膜１０４がそれぞれ形成されたＤＲＡＭ
（メモリーセル）９０のサンプルを、第３工程（ヒーリ
ング酸化工程）を実施するために、再び別のチャンバ
（チャンバＢ）（図示せず。）に移送し、挿入する。
【０１４７】ここで、別のチャンバ（チャンバＢ）は、
熱酸化炉であり、例えば約８００℃に、予め加熱してあ
る。そして、熱窒化膜１０６およびＣＶＤ窒化膜１０４
がそれぞれ形成されたＤＲＡＭ（メモリーセル）９０の
サンプルを挿入後、チャンバ（チャンバＢ）を、昇温速
度約１０℃／分で加熱し、例えば、８５０℃の温度に昇
温する。ここで、昇温速度を約１０℃／分と、第１の工
程と比較して、比較的低速度にしてあるのは、下部電極
（ストレージノード）１１２上に形成してある熱窒化膜
１０６およびＣＶＤ窒化膜１０４に、余分な熱ストレス
を加えないためである。
熱酸化炉であり、例えば約８００℃に、予め加熱してあ
る。そして、熱窒化膜１０６およびＣＶＤ窒化膜１０４
がそれぞれ形成されたＤＲＡＭ（メモリーセル）９０の
サンプルを挿入後、チャンバ（チャンバＢ）を、昇温速
度約１０℃／分で加熱し、例えば、８５０℃の温度に昇
温する。ここで、昇温速度を約１０℃／分と、第１の工
程と比較して、比較的低速度にしてあるのは、下部電極
（ストレージノード）１１２上に形成してある熱窒化膜
１０６およびＣＶＤ窒化膜１０４に、余分な熱ストレス
を加えないためである。
【０１４８】そして、この第３工程（ヒーリング酸化工
程）におけるチャンバ（チャンバＢ）には、所定量の水
素が導入されて、ウェット（ｗｅｔｔ）な酸化状態とな
っている。したがって、水素が酸素と反応して、水蒸気
が発生するため、熱窒化膜１０６およびＣＶＤ窒化膜１
０４に対して、より優れたヒーリング効果が付与され
る。
程）におけるチャンバ（チャンバＢ）には、所定量の水
素が導入されて、ウェット（ｗｅｔｔ）な酸化状態とな
っている。したがって、水素が酸素と反応して、水蒸気
が発生するため、熱窒化膜１０６およびＣＶＤ窒化膜１
０４に対して、より優れたヒーリング効果が付与され
る。
【０１４９】すなわち、このウェット（ｗｅｔｔ）酸化
により、酸化膜としてのＳｉＯ2 膜１０２が下地のＣＶ
Ｄ窒化膜１０４上に形成されるとともに、この下地の熱
窒化膜１０６およびＣＶＤ窒化膜１０４の緻密化がより
図られる。そのため、キャパシタ絶縁膜１００の耐久性
をより向上させることができる。
により、酸化膜としてのＳｉＯ2 膜１０２が下地のＣＶ
Ｄ窒化膜１０４上に形成されるとともに、この下地の熱
窒化膜１０６およびＣＶＤ窒化膜１０４の緻密化がより
図られる。そのため、キャパシタ絶縁膜１００の耐久性
をより向上させることができる。
【０１５０】なお、第３工程（ヒーリング酸化工程）の
時間を調節して、酸化膜としてのＳｉＯ2 膜１０２の厚
さを０．４３ｎｍとなるように条件設定してあり、よっ
て、この発明のキャパシタ絶縁膜１００としては、全体
の厚さが、５．１１ｎｍとなる。
時間を調節して、酸化膜としてのＳｉＯ2 膜１０２の厚
さを０．４３ｎｍとなるように条件設定してあり、よっ
て、この発明のキャパシタ絶縁膜１００としては、全体
の厚さが、５．１１ｎｍとなる。
【０１５１】ここで、この発明のキャパシタ絶縁膜にお
ける熱窒化膜の厚さに対する、熱窒化処理時間の影響に
ついて検討した結果を、図１３を用いて説明する。
ける熱窒化膜の厚さに対する、熱窒化処理時間の影響に
ついて検討した結果を、図１３を用いて説明する。
【０１５２】図１３は、横軸に熱窒化処理時間（分）を
取ってあり、縦軸に熱窒化膜の厚さ（ｎｍ）を取ってあ
る。チャンバ内で熱窒化反応を生じさせて、その処理時
間を変えて熱窒化膜の厚さを測定したものである。そし
て、この場合の熱窒化の処理温度は８５０℃、すなわ
ち、第１の製造方法における熱窒化処理条件と同一とし
てある。また、他の熱窒化処理条件である、アンモニア
ガス（ＮＨ3 ）の流量は、２リットル／分、圧力は１．
２Ｔｏｒｒとそれぞれ設定してある。すなわち、第１の
製造方法の熱窒化処理条件と同一条件でキャパシタ絶縁
膜を作製した場合の、熱窒化膜の厚さに対する熱窒化処
理時間の影響を測定した。結果を、図１３に、白丸（記
号）で表してある。
取ってあり、縦軸に熱窒化膜の厚さ（ｎｍ）を取ってあ
る。チャンバ内で熱窒化反応を生じさせて、その処理時
間を変えて熱窒化膜の厚さを測定したものである。そし
て、この場合の熱窒化の処理温度は８５０℃、すなわ
ち、第１の製造方法における熱窒化処理条件と同一とし
てある。また、他の熱窒化処理条件である、アンモニア
ガス（ＮＨ3 ）の流量は、２リットル／分、圧力は１．
２Ｔｏｒｒとそれぞれ設定してある。すなわち、第１の
製造方法の熱窒化処理条件と同一条件でキャパシタ絶縁
膜を作製した場合の、熱窒化膜の厚さに対する熱窒化処
理時間の影響を測定した。結果を、図１３に、白丸（記
号）で表してある。
【０１５３】結果から明らかなように、第１の製造方法
と同一の熱窒化処理条件で、熱窒化膜を作製すると、熱
窒化処理時間に比例して、熱窒化膜の厚さは直線的に増
加する。しかしながら、熱窒化処理時間が１５分を過ぎ
たあたりで、熱窒化処理時間の長さにかかわらず、熱窒
化膜の厚さは増加せず、一定となる。すなわち、熱窒化
膜の厚さが、１．５ｎｍあたりになった時点で、熱窒化
膜の厚さはいわゆる飽和して、増加しなくなる。
と同一の熱窒化処理条件で、熱窒化膜を作製すると、熱
窒化処理時間に比例して、熱窒化膜の厚さは直線的に増
加する。しかしながら、熱窒化処理時間が１５分を過ぎ
たあたりで、熱窒化処理時間の長さにかかわらず、熱窒
化膜の厚さは増加せず、一定となる。すなわち、熱窒化
膜の厚さが、１．５ｎｍあたりになった時点で、熱窒化
膜の厚さはいわゆる飽和して、増加しなくなる。
【０１５４】この熱窒化膜の厚さの飽和減少の理由につ
いては、必ずしも明確ではないが、熱窒化膜中の酸素の
拡散係数が、３×１０-9ｃｍ2 ／ｓｅｃ（約１０００℃
条件）であるのに対して、熱窒化膜中の窒素の拡散係数
が、約１０×１０-20 ｃｍ2／ｓｅｃ以下（約１０００
℃条件）と著しく低いことが一因と考えられている。す
なわち、熱窒化膜の厚さが所定以上になると、新たに熱
窒化膜を形成すべきシリコン面に、窒素が、拡散速度の
速い酸素に邪魔されて到達できなくなり、結果として新
たな熱窒化膜の形成が困難となるためと考えられる。
いては、必ずしも明確ではないが、熱窒化膜中の酸素の
拡散係数が、３×１０-9ｃｍ2 ／ｓｅｃ（約１０００℃
条件）であるのに対して、熱窒化膜中の窒素の拡散係数
が、約１０×１０-20 ｃｍ2／ｓｅｃ以下（約１０００
℃条件）と著しく低いことが一因と考えられている。す
なわち、熱窒化膜の厚さが所定以上になると、新たに熱
窒化膜を形成すべきシリコン面に、窒素が、拡散速度の
速い酸素に邪魔されて到達できなくなり、結果として新
たな熱窒化膜の形成が困難となるためと考えられる。
【０１５５】それに対して、第１の製造方法の熱窒化処
理条件を若干変えて、すなわち、アンモニアガス（ＮＨ
3 ）流量を、１リットル／分、圧力を２．４Ｔｏｒｒと
それぞれ変更して、キャパシタ絶縁膜を作製した場合
の、熱窒化膜の厚さに対する熱窒化処理時間の影響を測
定した。その結果を、図１３に、白三角（記号）で表し
てある。
理条件を若干変えて、すなわち、アンモニアガス（ＮＨ
3 ）流量を、１リットル／分、圧力を２．４Ｔｏｒｒと
それぞれ変更して、キャパシタ絶縁膜を作製した場合
の、熱窒化膜の厚さに対する熱窒化処理時間の影響を測
定した。その結果を、図１３に、白三角（記号）で表し
てある。
【０１５６】この第１の製造方法の条件を弱冠変えた熱
窒化処理条件で、熱窒化膜を作製した場合も、熱窒化処
理時間に比例して、ある程度まで熱窒化膜の厚さは直線
的に増加する。但し、熱窒化処理時間が１０分を過ぎた
あたりで、熱窒化処理時間の長さにかかわらず熱窒化膜
の厚さは、１．５ｎｍ程度で飽和して変化しなくなる。
この点は、第１の製造条件における熱窒化処理条件で、
熱窒化膜を作製した場合と同様の傾向である。
窒化処理条件で、熱窒化膜を作製した場合も、熱窒化処
理時間に比例して、ある程度まで熱窒化膜の厚さは直線
的に増加する。但し、熱窒化処理時間が１０分を過ぎた
あたりで、熱窒化処理時間の長さにかかわらず熱窒化膜
の厚さは、１．５ｎｍ程度で飽和して変化しなくなる。
この点は、第１の製造条件における熱窒化処理条件で、
熱窒化膜を作製した場合と同様の傾向である。
【０１５７】しかしながら、第１の製造方法における熱
窒化処理条件では、熱窒化膜の厚さが飽和して変化しな
くなるまでの時間が、約１５分かかったのに対し、アン
モニアガス（ＮＨ3 ）流量を、１リットル／分、圧力を
２．４Ｔｏｒｒとした場合には、約１０分と短縮されて
いる。
窒化処理条件では、熱窒化膜の厚さが飽和して変化しな
くなるまでの時間が、約１５分かかったのに対し、アン
モニアガス（ＮＨ3 ）流量を、１リットル／分、圧力を
２．４Ｔｏｒｒとした場合には、約１０分と短縮されて
いる。
【０１５８】すなわち、第１の工程時間を短縮したい場
合には、第１の製造方法における熱窒化処理条件とし
て、アンモニアガス（ＮＨ3 ）流量を減少させて、例え
ば、１リットル／分とし、逆に圧力については上昇させ
て、例えば、２．４Ｔｏｒｒにすることにより短縮する
ことができる。なお、このように第１の製造方法の熱窒
化処理条件を変更しても、この変更した条件で作製され
た最終的なキャパシタ絶縁膜の耐久性等の特性として
は、第１の製造方法により作製されたキャパシタ絶縁膜
の特性と顕著な差がないことが確認されている。
合には、第１の製造方法における熱窒化処理条件とし
て、アンモニアガス（ＮＨ3 ）流量を減少させて、例え
ば、１リットル／分とし、逆に圧力については上昇させ
て、例えば、２．４Ｔｏｒｒにすることにより短縮する
ことができる。なお、このように第１の製造方法の熱窒
化処理条件を変更しても、この変更した条件で作製され
た最終的なキャパシタ絶縁膜の耐久性等の特性として
は、第１の製造方法により作製されたキャパシタ絶縁膜
の特性と顕著な差がないことが確認されている。
【０１５９】また、図１３に示す熱窒化膜の厚さに対す
る、熱窒化処理時間の影響についての検討では、熱窒化
の処理温度として８５０℃を用いているが、より高温、
例えば、熱窒化の処理温度として１０００℃という値を
用いれば、飽和する膜厚を厚くすることができることが
別途判明している。
る、熱窒化処理時間の影響についての検討では、熱窒化
の処理温度として８５０℃を用いているが、より高温、
例えば、熱窒化の処理温度として１０００℃という値を
用いれば、飽和する膜厚を厚くすることができることが
別途判明している。
【０１６０】よって、第１の製造方法において、より厚
い熱窒化膜を所望の場合には、熱窒化の処理温度を８５
０℃以上とするのが良い。そして、逆に、より薄い熱窒
化膜を所望の場合には、熱窒化の処理温度を８５０℃未
満とすることにより、容易に膜厚を制御して、作製する
ことができる。
い熱窒化膜を所望の場合には、熱窒化の処理温度を８５
０℃以上とするのが良い。そして、逆に、より薄い熱窒
化膜を所望の場合には、熱窒化の処理温度を８５０℃未
満とすることにより、容易に膜厚を制御して、作製する
ことができる。
【０１６１】次に、図１０を用いて、第２のキャパシタ
絶縁膜の製造方法（以下、第２の製造方法）について説
明する。なお、この第２の製造方法の説明において、キ
ャパシタ絶縁膜の第１の製造方法と異なる点を中心に説
明し、同一な点は適宜省略する。そして、第２の製造方
法により作製されるキャパシタ絶縁膜の構成は、第１の
製造方法により作製されるキャパシタ絶縁膜の構成と基
本的に等しいため、キャパシタ絶縁膜の構成が問題にな
る場合には、適宜、図１および図２に示されるキャパシ
タ絶縁膜１００を参照する。
絶縁膜の製造方法（以下、第２の製造方法）について説
明する。なお、この第２の製造方法の説明において、キ
ャパシタ絶縁膜の第１の製造方法と異なる点を中心に説
明し、同一な点は適宜省略する。そして、第２の製造方
法により作製されるキャパシタ絶縁膜の構成は、第１の
製造方法により作製されるキャパシタ絶縁膜の構成と基
本的に等しいため、キャパシタ絶縁膜の構成が問題にな
る場合には、適宜、図１および図２に示されるキャパシ
タ絶縁膜１００を参照する。
【０１６２】すなわち、図１０は、キャパシタ絶縁膜１
００の第２の製造方法における、第１工程（熱窒化工
程）および第２工程（ＣＶＤ窒化工程）の温度プロフィ
ール例を示している。そして、第３工程（ヒーリング酸
化工程）に関しては、第１の製造方法のそれと実質的に
等しいため、図から省略してある。
００の第２の製造方法における、第１工程（熱窒化工
程）および第２工程（ＣＶＤ窒化工程）の温度プロフィ
ール例を示している。そして、第３工程（ヒーリング酸
化工程）に関しては、第１の製造方法のそれと実質的に
等しいため、図から省略してある。
【０１６３】また、図１０の横軸には、時間（相対値）
を取ってあり、縦軸には、温度（℃）を取ってある。そ
して、図３と同様に、チャンバ（チャンバＡ）が、例え
ば４００℃の一定温度になったことを確認後、このチャ
ンバ（チャンバＡ）内に、図１における下部電極（スト
レージノード）１１２までが形成されたＤＲＡＭ（メモ
リーセル）９０のサンプルを挿入する。そして、すぐに
昇温を開始する。ここまでは、キャパシタ絶縁膜１００
の第２の製造方法と第１の製造方法とで差はない。
を取ってあり、縦軸には、温度（℃）を取ってある。そ
して、図３と同様に、チャンバ（チャンバＡ）が、例え
ば４００℃の一定温度になったことを確認後、このチャ
ンバ（チャンバＡ）内に、図１における下部電極（スト
レージノード）１１２までが形成されたＤＲＡＭ（メモ
リーセル）９０のサンプルを挿入する。そして、すぐに
昇温を開始する。ここまでは、キャパシタ絶縁膜１００
の第２の製造方法と第１の製造方法とで差はない。
【０１６４】しかしながら、第２の製造方法において
は、第１の工程の、熱窒化の温度に達するまでの昇温速
度を、例えば５０℃／分という比較的遅い速度としてあ
り、さらに、第１の工程後、第２の工程の温度に降温す
る際の降温速度を、例えば２０℃／分という比較的遅い
速度としてある点が異なっている。
は、第１の工程の、熱窒化の温度に達するまでの昇温速
度を、例えば５０℃／分という比較的遅い速度としてあ
り、さらに、第１の工程後、第２の工程の温度に降温す
る際の降温速度を、例えば２０℃／分という比較的遅い
速度としてある点が異なっている。
【０１６５】逆に言えば、他の製造条件としての、第１
の工程の熱窒化の処理条件や、第２の工程のＣＶＤ窒化
の処理条件等については、第２の製造方法と第１の製造
方法とで同一である。すなわち、第２の製造方法におい
て、第１の工程の熱窒化の処理温度は、例えば８５０℃
としてあり、チャンバ（チャンバＡ）内の圧力は、例え
ば１．２Ｔｏｒｒとしてあり、さらに、アンモニアガス
（ＮＨ3 ）の流量は、例えば、２リットル／分としてあ
る。
の工程の熱窒化の処理条件や、第２の工程のＣＶＤ窒化
の処理条件等については、第２の製造方法と第１の製造
方法とで同一である。すなわち、第２の製造方法におい
て、第１の工程の熱窒化の処理温度は、例えば８５０℃
としてあり、チャンバ（チャンバＡ）内の圧力は、例え
ば１．２Ｔｏｒｒとしてあり、さらに、アンモニアガス
（ＮＨ3 ）の流量は、例えば、２リットル／分としてあ
る。
【０１６６】また、第２の製造方法において、第２の工
程についても、第１の製造方法と条件は同一である。例
えば、第２の工程の処理温度については、例えば６９０
℃としてあり、第２の工程のＣＶＤ窒化の原料であるジ
クロロシラン（ＤＣＳ）とアンモニアガス（ＮＨ3 ）の
量は、それぞれ３０ｃｃと１５０ｃｃとしてあり、チャ
ンバ（チャンバＡ）内の圧力は、例えば圧力約０．１５
Ｔｏｒｒとしてあり、それぞれ、第１の製造方法と条件
は同一である。
程についても、第１の製造方法と条件は同一である。例
えば、第２の工程の処理温度については、例えば６９０
℃としてあり、第２の工程のＣＶＤ窒化の原料であるジ
クロロシラン（ＤＣＳ）とアンモニアガス（ＮＨ3 ）の
量は、それぞれ３０ｃｃと１５０ｃｃとしてあり、チャ
ンバ（チャンバＡ）内の圧力は、例えば圧力約０．１５
Ｔｏｒｒとしてあり、それぞれ、第１の製造方法と条件
は同一である。
【０１６７】すなわち、第２の製造方法において、以上
のように、第１の工程の、熱窒化の温度に達するまでの
昇温速度と、第１の工程後、第２の工程の温度に降温す
る際の降温速度が、第１の製造方法と異なるほかは、第
１の製造方法と同様の条件で、図１における下部電極
（ストレージノード）１１２上に、熱窒化膜１０６およ
びＣＶＤ窒化膜１０４を形成してある。
のように、第１の工程の、熱窒化の温度に達するまでの
昇温速度と、第１の工程後、第２の工程の温度に降温す
る際の降温速度が、第１の製造方法と異なるほかは、第
１の製造方法と同様の条件で、図１における下部電極
（ストレージノード）１１２上に、熱窒化膜１０６およ
びＣＶＤ窒化膜１０４を形成してある。
【０１６８】ここで、第２の製造方法においては、第１
の工程の、熱窒化の温度に達するまでの昇温速度を、比
較的遅い速度（例えば５０℃／分）としてあり、さら
に、第１の工程後、第２の工程の温度に降温する際の降
温速度（例えば２０℃／分）と、比較的遅い速度として
ある理由を、図１２を用いて説明する。
の工程の、熱窒化の温度に達するまでの昇温速度を、比
較的遅い速度（例えば５０℃／分）としてあり、さら
に、第１の工程後、第２の工程の温度に降温する際の降
温速度（例えば２０℃／分）と、比較的遅い速度として
ある理由を、図１２を用いて説明する。
【０１６９】図１２は、横軸に、実験回数（回）を時間
（相対値）を取ってあり、縦軸には、パ−ティクル数
（個）を取ってある。このパ−ティクル数は、パ−ティ
クルカウンタを用いて、製造過程で熱窒化膜およびＣＶ
Ｄ窒化膜が損傷して、チャンバ（チャンバＡ）内に飛散
した膜の一部を、チャンバ（チャンバＡ）の汚染粒子と
して、カウントしたものである。そして、チャンバ（チ
ャンバＡ）内で、スタート状態から、第１および第２の
製造条件における第１工程と第２工程の製造条件を、そ
れぞれ繰り返し実験した。
（相対値）を取ってあり、縦軸には、パ−ティクル数
（個）を取ってある。このパ−ティクル数は、パ−ティ
クルカウンタを用いて、製造過程で熱窒化膜およびＣＶ
Ｄ窒化膜が損傷して、チャンバ（チャンバＡ）内に飛散
した膜の一部を、チャンバ（チャンバＡ）の汚染粒子と
して、カウントしたものである。そして、チャンバ（チ
ャンバＡ）内で、スタート状態から、第１および第２の
製造条件における第１工程と第２工程の製造条件を、そ
れぞれ繰り返し実験した。
【０１７０】すなわち、図２における熱窒化膜１０６と
ＣＶＤ窒化膜１０４を、下部電極（ストレージノード）
１１２までが形成された状態のＤＲＡＭ（メモリーセ
ル）９０のサンプルに対して、それぞれ形成する実験
を、チャンバ（チャンバＡ）のスタート状態から繰り返
した。そして、その時に測定されたパ−ティクル数か
ら、チャンバ（チャンバＡ）内の汚染状態を推定した。
ＣＶＤ窒化膜１０４を、下部電極（ストレージノード）
１１２までが形成された状態のＤＲＡＭ（メモリーセ
ル）９０のサンプルに対して、それぞれ形成する実験
を、チャンバ（チャンバＡ）のスタート状態から繰り返
した。そして、その時に測定されたパ−ティクル数か
ら、チャンバ（チャンバＡ）内の汚染状態を推定した。
【０１７１】なお、パ−ティクル数は、実験ごとに、チ
ャンバ（チャンバＡ）内に所定の大きさのシリコン基板
片を載置して、そのシリコン基板片に付着した０．１７
μｍ以上の粒径を有する粒子の数をパ−ティクルカウン
タを用いて測定したものである。
ャンバ（チャンバＡ）内に所定の大きさのシリコン基板
片を載置して、そのシリコン基板片に付着した０．１７
μｍ以上の粒径を有する粒子の数をパ−ティクルカウン
タを用いて測定したものである。
【０１７２】また、スタート状態とは、チャンバ（チャ
ンバＡ）を清掃直後の状態である。すなわち、スタート
状態とは、いまだいずれの実験も行っていない状態であ
る。但し、図１２から明らかなように、スタート状態に
おいても、チャンバ（チャンバＡ）内には、２０〜３０
個のパ−ティクルは観察されている。したがって、カウ
ントされるパ−ティクル数の中には、一部、第１工程と
第２工程との製造条件以外のものを要因とするパ−ティ
クル数を含んでいる可能性がある。
ンバＡ）を清掃直後の状態である。すなわち、スタート
状態とは、いまだいずれの実験も行っていない状態であ
る。但し、図１２から明らかなように、スタート状態に
おいても、チャンバ（チャンバＡ）内には、２０〜３０
個のパ−ティクルは観察されている。したがって、カウ
ントされるパ−ティクル数の中には、一部、第１工程と
第２工程との製造条件以外のものを要因とするパ−ティ
クル数を含んでいる可能性がある。
【０１７３】そして、パ−ティクル数に関する実験の結
果、第１の製造方法における、第１工程と第２工程との
製造条件の操作を繰り返した場合においては、スタート
状態から、１１回目の実験までは、測定されたパ−ティ
クル数は、３０〜４０個の低い値にとどまっていた。し
かしながら、１４回目以降の実験にあっては、いずれも
測定されたパ−ティクル数は１００個以上となり、チャ
ンバ（チャンバＡ）内が、いわゆるパ−ティクル汚染さ
れたことがわかる。
果、第１の製造方法における、第１工程と第２工程との
製造条件の操作を繰り返した場合においては、スタート
状態から、１１回目の実験までは、測定されたパ−ティ
クル数は、３０〜４０個の低い値にとどまっていた。し
かしながら、１４回目以降の実験にあっては、いずれも
測定されたパ−ティクル数は１００個以上となり、チャ
ンバ（チャンバＡ）内が、いわゆるパ−ティクル汚染さ
れたことがわかる。
【０１７４】ここで、チャンバ（チャンバＡ）内のパ−
ティクル汚染の是非を、かかるパ−ティクル数が１００
個を越えた場合として判断するのは、経験的なものでは
あるが、測定されたパ−ティクル数が１００個以上とな
ると、その後の工程におけるエッチング不良等が著しく
多くなるためである。したがって、図１２中、かかるパ
−ティクル数の１００個を、基準と示すべく、点線で示
してある。そして、測定されたパ−ティクル数が、この
基準の点線を越えた場合には、チャンバ内の清掃を行
い、いわゆるスタート状態に戻すものとする。
ティクル汚染の是非を、かかるパ−ティクル数が１００
個を越えた場合として判断するのは、経験的なものでは
あるが、測定されたパ−ティクル数が１００個以上とな
ると、その後の工程におけるエッチング不良等が著しく
多くなるためである。したがって、図１２中、かかるパ
−ティクル数の１００個を、基準と示すべく、点線で示
してある。そして、測定されたパ−ティクル数が、この
基準の点線を越えた場合には、チャンバ内の清掃を行
い、いわゆるスタート状態に戻すものとする。
【０１７５】なお、一般的に、第１工程と第２工程の製
造条件の操作を、１０回程度まで繰り返すことができれ
ば、チャンバ（チャンバＡ）内の清掃を、長期間行う必
要が無く、熱窒化膜とＣＶＤ窒化膜を製造する際の製造
条件としては、実用上好ましいと考えられる。したがっ
て、第１の製造方法においても、１３回程度の実験は繰
り返すことができる以上、実用上好ましい製造条件と考
えられる。
造条件の操作を、１０回程度まで繰り返すことができれ
ば、チャンバ（チャンバＡ）内の清掃を、長期間行う必
要が無く、熱窒化膜とＣＶＤ窒化膜を製造する際の製造
条件としては、実用上好ましいと考えられる。したがっ
て、第１の製造方法においても、１３回程度の実験は繰
り返すことができる以上、実用上好ましい製造条件と考
えられる。
【０１７６】一方、第２の製造方法における、第１工程
と第２工程との製造条件を繰り返した場合においては、
１９回目まで実験を繰り返しても、測定されたパ−ティ
クル数は６０個以下の低い値であり、チャンバ（チャン
バＡ）内が、スタート状態の清潔な状態が保持されてい
ることがわかる。したがって、第２の製造方法において
も、第１の製造方法と同じく、１０回以上の実験を繰り
返すことができ、実用上好ましい製造条件と考えられ
る。
と第２工程との製造条件を繰り返した場合においては、
１９回目まで実験を繰り返しても、測定されたパ−ティ
クル数は６０個以下の低い値であり、チャンバ（チャン
バＡ）内が、スタート状態の清潔な状態が保持されてい
ることがわかる。したがって、第２の製造方法において
も、第１の製造方法と同じく、１０回以上の実験を繰り
返すことができ、実用上好ましい製造条件と考えられ
る。
【０１７７】但し、キャパシタ絶縁膜の第１の製造方法
と、第２の製造方法を比較した場合には、パ−ティクル
汚染性がより低い観点から、第２の製造方法における、
第１工程と第２工程の製造条件の方が好ましいことがわ
かる。この理由は、第２の製造方法においては、第１の
工程の、熱窒化の温度に達するまでの昇温速度を、比較
的遅い速度、例えば５０℃／分とし、また、第１の工程
後、第２の工程の温度に降温する際の降温速度を、比較
的遅い速度、例えば２０℃／分としてあることに起因し
ていると考えられる。すなわち、このように、比較的遅
い速度で第１の工程を昇温および降温することにより、
第１の工程で形成される熱窒化膜に発生する熱ストレス
を著しく低減できるためと考えられる。また、パ−ティ
クル汚染は、一般に、この熱ストレスによって、熱窒化
膜等の酸化膜が損傷して、チャンバ内に、損傷した窒化
膜の一部が飛散することにより生じると考えられてい
る。
と、第２の製造方法を比較した場合には、パ−ティクル
汚染性がより低い観点から、第２の製造方法における、
第１工程と第２工程の製造条件の方が好ましいことがわ
かる。この理由は、第２の製造方法においては、第１の
工程の、熱窒化の温度に達するまでの昇温速度を、比較
的遅い速度、例えば５０℃／分とし、また、第１の工程
後、第２の工程の温度に降温する際の降温速度を、比較
的遅い速度、例えば２０℃／分としてあることに起因し
ていると考えられる。すなわち、このように、比較的遅
い速度で第１の工程を昇温および降温することにより、
第１の工程で形成される熱窒化膜に発生する熱ストレス
を著しく低減できるためと考えられる。また、パ−ティ
クル汚染は、一般に、この熱ストレスによって、熱窒化
膜等の酸化膜が損傷して、チャンバ内に、損傷した窒化
膜の一部が飛散することにより生じると考えられてい
る。
【０１７８】したがって、第２の製造方法においては、
第１の工程の、熱窒化の温度に達するまでの昇温速度
を、比較的遅い速度とし、また、第１の工程後、第２の
工程の温度に降温する際の降温速度を、比較的遅い速度
とすることにより、余分な熱ストレスを熱窒化膜に与え
ず、熱窒化膜の損傷を防止し、そのため、チャンバ内の
パ−ティクル汚染を防止できるものと考えられる。
第１の工程の、熱窒化の温度に達するまでの昇温速度
を、比較的遅い速度とし、また、第１の工程後、第２の
工程の温度に降温する際の降温速度を、比較的遅い速度
とすることにより、余分な熱ストレスを熱窒化膜に与え
ず、熱窒化膜の損傷を防止し、そのため、チャンバ内の
パ−ティクル汚染を防止できるものと考えられる。
【０１７９】よって、以上のように、第２の製造方法
は、第１の製造方法と比較して、第１の工程の、熱窒化
の温度に達するまでの昇温速度を、比較的遅い速度（例
えば５０℃／分）としてあり、さらに、第１の工程後、
第２の工程の温度に降温する際の降温速度を、比較的遅
い速度（例えば２０℃／分）としてある。
は、第１の製造方法と比較して、第１の工程の、熱窒化
の温度に達するまでの昇温速度を、比較的遅い速度（例
えば５０℃／分）としてあり、さらに、第１の工程後、
第２の工程の温度に降温する際の降温速度を、比較的遅
い速度（例えば２０℃／分）としてある。
【０１８０】次に、図１１を用いて、第３のキャパシタ
絶縁膜の製造方法（以下、第３の製造方法）について説
明する。なお、この第３の製造方法の説明においても、
キャパシタ絶縁膜の第１の製造方法および第２の製造方
法と異なる点を中心に説明し、同一な点は適宜省略す
る。また、第３の製造方法で作製されるキャパシタ絶縁
膜の構成は、第１の製造方法で作製されるキャパシタ絶
縁膜と基本的に等しいため、キャパシタ絶縁膜の構成が
問題になる場合には、図１および図２に示されるキャパ
シタ絶縁膜１００を適宜参照する。
絶縁膜の製造方法（以下、第３の製造方法）について説
明する。なお、この第３の製造方法の説明においても、
キャパシタ絶縁膜の第１の製造方法および第２の製造方
法と異なる点を中心に説明し、同一な点は適宜省略す
る。また、第３の製造方法で作製されるキャパシタ絶縁
膜の構成は、第１の製造方法で作製されるキャパシタ絶
縁膜と基本的に等しいため、キャパシタ絶縁膜の構成が
問題になる場合には、図１および図２に示されるキャパ
シタ絶縁膜１００を適宜参照する。
【０１８１】すなわち、図１１は、第３の製造方法、す
なわち、第１工程（熱窒化工程）および第２工程（ＣＶ
Ｄ窒化工程）における温度プロフィール例を示してい
る。そして、第３工程（ヒーリング酸化工程）に関して
は、第１の製造方法のそれと等しいため、省略してあ
る。
なわち、第１工程（熱窒化工程）および第２工程（ＣＶ
Ｄ窒化工程）における温度プロフィール例を示してい
る。そして、第３工程（ヒーリング酸化工程）に関して
は、第１の製造方法のそれと等しいため、省略してあ
る。
【０１８２】また、図１１の横軸には、時間（相対値）
を取ってあり、縦軸には、温度（℃）を取ってある。そ
して、図３と同様に、チャンバ（チャンバＡ）が、例え
ば４００℃の一定温度になったことを確認後、このチャ
ンバ（チャンバＡ）内に、図１における下部電極（スト
レージノード）１１２までが形成されたＤＲＡＭ（メモ
リーセル）９０のサンプルを挿入する。そして、すぐに
昇温を開始する。ここまでは、第３の製造方法と、第１
および第２の製造方法とで差はない。また、第３の製造
方法においても、第１の工程の、熱窒化の温度に達する
までの昇温速度を、例えば５０℃／分の、比較的遅い速
度としてあり、この点でも、第２の製造方法のそれと差
はない。
を取ってあり、縦軸には、温度（℃）を取ってある。そ
して、図３と同様に、チャンバ（チャンバＡ）が、例え
ば４００℃の一定温度になったことを確認後、このチャ
ンバ（チャンバＡ）内に、図１における下部電極（スト
レージノード）１１２までが形成されたＤＲＡＭ（メモ
リーセル）９０のサンプルを挿入する。そして、すぐに
昇温を開始する。ここまでは、第３の製造方法と、第１
および第２の製造方法とで差はない。また、第３の製造
方法においても、第１の工程の、熱窒化の温度に達する
までの昇温速度を、例えば５０℃／分の、比較的遅い速
度としてあり、この点でも、第２の製造方法のそれと差
はない。
【０１８３】しかしながら、第３の製造方法において
は、第１の工程と、第２の工程の温度が同一である点
で、第１および第２の製造方法と異なっている。したが
って、第１の工程から第２の工程へ移行する際に、降温
する必要がなく、温度を均一とするための遷移時間を省
略する、あるいは短時間とすることができる。そのた
め、キャパシタ絶縁膜１００の製造時間を全体として、
短縮することができる。
は、第１の工程と、第２の工程の温度が同一である点
で、第１および第２の製造方法と異なっている。したが
って、第１の工程から第２の工程へ移行する際に、降温
する必要がなく、温度を均一とするための遷移時間を省
略する、あるいは短時間とすることができる。そのた
め、キャパシタ絶縁膜１００の製造時間を全体として、
短縮することができる。
【０１８４】また、このように、第１の工程と第２の工
程とを、実質的に等しい温度とすると、第１の工程と第
２の工程との間で、実質的に温度差がないか、あるいは
少ないため、特に、第１の工程で形成された熱窒化膜１
０６における熱ストレスの発生が減少する。したがっ
て、熱窒化膜１０６が破壊されて、チャンバ（チャンバ
Ａ）内に飛散することにより発生する、いわゆるパーテ
ィクル汚染の問題が著しく減少させることができる。ま
た、作製された熱窒化膜１０６の緻密性が向上するた
め、この熱窒化膜１０６が、ＤＲＡＭ（メモリーセル）
のキャパシタ絶縁膜の一部として用いられた場合には、
キャパシタ絶縁膜に起因した電気絶縁初期不良を著しく
低下させることができる。
程とを、実質的に等しい温度とすると、第１の工程と第
２の工程との間で、実質的に温度差がないか、あるいは
少ないため、特に、第１の工程で形成された熱窒化膜１
０６における熱ストレスの発生が減少する。したがっ
て、熱窒化膜１０６が破壊されて、チャンバ（チャンバ
Ａ）内に飛散することにより発生する、いわゆるパーテ
ィクル汚染の問題が著しく減少させることができる。ま
た、作製された熱窒化膜１０６の緻密性が向上するた
め、この熱窒化膜１０６が、ＤＲＡＭ（メモリーセル）
のキャパシタ絶縁膜の一部として用いられた場合には、
キャパシタ絶縁膜に起因した電気絶縁初期不良を著しく
低下させることができる。
【０１８５】また、第３の製造方法において、第１の工
程の温度は、例えば、６９０℃としてあり、第１および
第２の製造方法の第１の工程の温度である、８５０℃と
比較すると、かなり低い。よって、特別な加熱手段等が
不必要になり、設備上の利点を有することはもちろんの
こと、第１の工程で形成された熱窒化膜１０６における
熱ストレスの発生が減少する。したがって、第１の工程
から第２の工程へ移行する際に、降温する必要がないこ
とのほか、かかる第１の工程の温度が低いことによって
も、熱窒化膜１０６における熱ストレスの発生を防止す
ることができる。よって、第３の製造方法において、よ
り優れた、チャンバ（チャンバＡ）内のパーティクル汚
染防止効果を得ることができる。
程の温度は、例えば、６９０℃としてあり、第１および
第２の製造方法の第１の工程の温度である、８５０℃と
比較すると、かなり低い。よって、特別な加熱手段等が
不必要になり、設備上の利点を有することはもちろんの
こと、第１の工程で形成された熱窒化膜１０６における
熱ストレスの発生が減少する。したがって、第１の工程
から第２の工程へ移行する際に、降温する必要がないこ
とのほか、かかる第１の工程の温度が低いことによって
も、熱窒化膜１０６における熱ストレスの発生を防止す
ることができる。よって、第３の製造方法において、よ
り優れた、チャンバ（チャンバＡ）内のパーティクル汚
染防止効果を得ることができる。
【０１８６】さらに、第３の製造方法においては、第１
の工程の圧力が高い点で、第１および第２のキャパシタ
絶縁膜の製造方法と異なっている。
の工程の圧力が高い点で、第１および第２のキャパシタ
絶縁膜の製造方法と異なっている。
【０１８７】この点、図１４を用いて説明する。すなわ
ち、図１４は、図１３と同様に、横軸に熱窒化処理時間
（分）を取ってあり、縦軸に熱窒化膜の厚さ（ｎｍ）が
取ってある。そして、この場合の熱窒化処理条件として
は、熱窒化の温度は６９０℃、アンモニアガス（ＮＨ
3 ）流量は、２リットル／分、圧力は７６０Ｔｏｒｒと
してある。
ち、図１４は、図１３と同様に、横軸に熱窒化処理時間
（分）を取ってあり、縦軸に熱窒化膜の厚さ（ｎｍ）が
取ってある。そして、この場合の熱窒化処理条件として
は、熱窒化の温度は６９０℃、アンモニアガス（ＮＨ
3 ）流量は、２リットル／分、圧力は７６０Ｔｏｒｒと
してある。
【０１８８】すなわち、第３の製造方法の熱窒化処理条
件と同一条件で、キャパシタ絶縁膜を作製した場合の、
熱窒化膜の厚さに対する熱窒化処理時間の影響を測定し
た。結果を、図１４に、白三角（記号）で表してある。
このように、第３の製造方法と同一の熱窒化処理条件で
熱窒化膜を作製した場合も、熱窒化処理時間に比例し
て、熱窒化膜の厚さは直線的に増加する。しかしなが
ら、熱窒化処理時間が１５分を過ぎたあたりで、熱窒化
処理時間の長さにかかわらず熱窒化膜の厚さは飽和し
て、約１．５ｎｍ付近まで達して変化しなくなることが
わかる。
件と同一条件で、キャパシタ絶縁膜を作製した場合の、
熱窒化膜の厚さに対する熱窒化処理時間の影響を測定し
た。結果を、図１４に、白三角（記号）で表してある。
このように、第３の製造方法と同一の熱窒化処理条件で
熱窒化膜を作製した場合も、熱窒化処理時間に比例し
て、熱窒化膜の厚さは直線的に増加する。しかしなが
ら、熱窒化処理時間が１５分を過ぎたあたりで、熱窒化
処理時間の長さにかかわらず熱窒化膜の厚さは飽和し
て、約１．５ｎｍ付近まで達して変化しなくなることが
わかる。
【０１８９】すなわち、既に説明したように、一般に、
熱窒化の温度を低下させると、得られる膜厚が減少する
ことが知られているが、このように、圧力を増加させる
だけで熱窒化膜の厚さを増加させることができる。した
がって、このように第１の工程の圧力を増加させること
により、第１の製造方法により作製されたキャパシタ絶
縁膜の構成と同一の構成（厚さ）を保持したまま、第１
の工程の熱窒化の温度を低下させて、この第１の工程の
温度を、第２の工程であるＣＶＤ窒化工程の温度と、同
一とすることができる。
熱窒化の温度を低下させると、得られる膜厚が減少する
ことが知られているが、このように、圧力を増加させる
だけで熱窒化膜の厚さを増加させることができる。した
がって、このように第１の工程の圧力を増加させること
により、第１の製造方法により作製されたキャパシタ絶
縁膜の構成と同一の構成（厚さ）を保持したまま、第１
の工程の熱窒化の温度を低下させて、この第１の工程の
温度を、第２の工程であるＣＶＤ窒化工程の温度と、同
一とすることができる。
【０１９０】よって、第１の工程から第２の工程へ、温
度変化させる必要がなくなり、温度の安定化時間が不要
となる。すなわち、既に説明したように、キャパシタ絶
縁膜全体の工程時間を短縮化することができる。そし
て、さらには、温度の安定化時の間に、チャンバ内で、
形成した熱窒化膜が受ける熱酸化や熱ストレスの影響あ
るいはパーティクル汚染の問題を減少させることができ
る。そのため、均一で、清浄度の高い熱窒化膜として、
この熱窒化膜表面に、次工程であるＣＶＤ窒化工程によ
り、ＣＶＤ窒化膜を形成することができる。
度変化させる必要がなくなり、温度の安定化時間が不要
となる。すなわち、既に説明したように、キャパシタ絶
縁膜全体の工程時間を短縮化することができる。そし
て、さらには、温度の安定化時の間に、チャンバ内で、
形成した熱窒化膜が受ける熱酸化や熱ストレスの影響あ
るいはパーティクル汚染の問題を減少させることができ
る。そのため、均一で、清浄度の高い熱窒化膜として、
この熱窒化膜表面に、次工程であるＣＶＤ窒化工程によ
り、ＣＶＤ窒化膜を形成することができる。
【０１９１】なお、図１４には、キャパシタ絶縁膜の第
３の製造方法における熱窒化処理条件である、圧力条件
を１．２Ｔｏｒｒとした、すなわち、第３の製造方法の
熱窒化処理条件における圧力条件とした場合の、熱窒化
膜の厚さに対する熱窒化処理時間の影響を検討した結果
を、白丸（記号）で表してある。また、その他の熱窒化
処理条件は、第３の製造方法の熱窒化処理条件と同等で
あり、すなわち、熱窒化の温度は６９０℃、アンモニア
ガス（ＮＨ3 ）流量は、２リットル／分としてある。
３の製造方法における熱窒化処理条件である、圧力条件
を１．２Ｔｏｒｒとした、すなわち、第３の製造方法の
熱窒化処理条件における圧力条件とした場合の、熱窒化
膜の厚さに対する熱窒化処理時間の影響を検討した結果
を、白丸（記号）で表してある。また、その他の熱窒化
処理条件は、第３の製造方法の熱窒化処理条件と同等で
あり、すなわち、熱窒化の温度は６９０℃、アンモニア
ガス（ＮＨ3 ）流量は、２リットル／分としてある。
【０１９２】そして、この熱窒化処理条件でキャパシタ
絶縁膜を作製すると、熱窒化処理時間に比例して、熱窒
化膜の厚さは、ほぼ直線的に増加するものの、熱窒化処
理時間が２０分を過ぎたあたりで、熱窒化膜の厚さが約
１．０ｎｍ付近になると飽和することがわかる。したが
って、第３の製造方法において、より薄い熱窒化膜を所
望の場合には、熱窒化の圧力を、約１．２Ｔｏｒｒと低
下させることにより、容易に膜厚を制御して、作製する
こともできる。
絶縁膜を作製すると、熱窒化処理時間に比例して、熱窒
化膜の厚さは、ほぼ直線的に増加するものの、熱窒化処
理時間が２０分を過ぎたあたりで、熱窒化膜の厚さが約
１．０ｎｍ付近になると飽和することがわかる。したが
って、第３の製造方法において、より薄い熱窒化膜を所
望の場合には、熱窒化の圧力を、約１．２Ｔｏｒｒと低
下させることにより、容易に膜厚を制御して、作製する
こともできる。
【０１９３】
【発明の効果】シリコンの熱窒化膜、ＣＶＤ窒化膜（Ｃ
ＶＤ−ＳｉＮ膜と称する場合もある。）および酸化膜、
例えばＳｉＯ2 膜を、この順に下から積層することによ
り形成したキャパシタ絶縁膜によって、６４Ｍ ＤＲＡ
Ｍ等の大容量のＤＲＡＭ等の用途であっても、キャパシ
タ絶縁膜としての耐絶縁破壊電圧値や、キャパシタ容量
につき安定した特性を示すことができ、また、キャパシ
タ絶縁膜の耐久性に優れ、キャパシタ絶縁膜の大容量化
のために、キャパシタ絶縁膜の薄膜化が可能で、さらに
製造の容易なキャパシタ絶縁膜を提供することができる
ようになった。
ＶＤ−ＳｉＮ膜と称する場合もある。）および酸化膜、
例えばＳｉＯ2 膜を、この順に下から積層することによ
り形成したキャパシタ絶縁膜によって、６４Ｍ ＤＲＡ
Ｍ等の大容量のＤＲＡＭ等の用途であっても、キャパシ
タ絶縁膜としての耐絶縁破壊電圧値や、キャパシタ容量
につき安定した特性を示すことができ、また、キャパシ
タ絶縁膜の耐久性に優れ、キャパシタ絶縁膜の大容量化
のために、キャパシタ絶縁膜の薄膜化が可能で、さらに
製造の容易なキャパシタ絶縁膜を提供することができる
ようになった。
【０１９４】例えば、４０ｎｍのキャパシタ絶縁膜の厚
さにおいて、この発明のキャパシタ絶縁膜は、少なくと
も、８ＭＶ／ｃｍ以上の高い耐絶縁破壊電圧値が得られ
ることが判明している。ちなみに、同一の膜厚で、従来
のＯＮＯ膜やランプ窒化／ＮＯ膜の耐絶縁破壊電圧値
は、４ＭＶ／ｃｍ以下の低い値である。
さにおいて、この発明のキャパシタ絶縁膜は、少なくと
も、８ＭＶ／ｃｍ以上の高い耐絶縁破壊電圧値が得られ
ることが判明している。ちなみに、同一の膜厚で、従来
のＯＮＯ膜やランプ窒化／ＮＯ膜の耐絶縁破壊電圧値
は、４ＭＶ／ｃｍ以下の低い値である。
【０１９５】さらに、キャパシタ絶縁膜の耐久性につい
ては、既に説明したように、ＴＤＤＢ寿命で比較するこ
とができるが、この発明のキャパシタ絶縁膜は、４０ｎ
ｍのキャパシタ絶縁膜の厚さにおいても、印加電圧の極
性にかかわらず、１０００年以上の極めて長いＴＤＤＢ
寿命の値を得られることが推定された。それに対し、従
来のＯＮＯ膜やランプ窒化／ＮＯ膜のＴＤＤＢ寿命は、
同一の膜厚において、１０年未満の低い値であった。ま
た、ランプ窒化／ＮＯ膜においては、特に、印加電圧の
極性が−側の場合に、ＴＤＤＢ寿命の値が低くなった
が、この発明のキャパシタ絶縁膜では、印加電圧の極性
により、かかる極端なＴＤＤＢ寿命の差は見られなかっ
た。
ては、既に説明したように、ＴＤＤＢ寿命で比較するこ
とができるが、この発明のキャパシタ絶縁膜は、４０ｎ
ｍのキャパシタ絶縁膜の厚さにおいても、印加電圧の極
性にかかわらず、１０００年以上の極めて長いＴＤＤＢ
寿命の値を得られることが推定された。それに対し、従
来のＯＮＯ膜やランプ窒化／ＮＯ膜のＴＤＤＢ寿命は、
同一の膜厚において、１０年未満の低い値であった。ま
た、ランプ窒化／ＮＯ膜においては、特に、印加電圧の
極性が−側の場合に、ＴＤＤＢ寿命の値が低くなった
が、この発明のキャパシタ絶縁膜では、印加電圧の極性
により、かかる極端なＴＤＤＢ寿命の差は見られなかっ
た。
【０１９６】また、この発明の、ＣＶＤ窒化膜を含むキ
ャパシタ絶縁膜の製造方法において、第１の工程とし
て、導電性のポリシリコンから構成される下部電極（ス
トレージノード）上に、高温条件でアンモニアガスを用
いてシリコンの熱窒化膜を積層し、第２の工程として、
熱窒化膜の表面に、ＣＶＤ法により、ＣＶＤ窒化膜を積
層し、第３の工程として、ＣＶＤ窒化膜の表面に、酸化
工程により酸化膜を積層することにより、容易に各層、
特に熱窒化膜の膜厚を制御することができるようになっ
た。そして、さらには、この発明により、緻密で、パー
ティクル汚染性の少ないキャパシタ絶縁膜を容易に形成
することができるようになった。
ャパシタ絶縁膜の製造方法において、第１の工程とし
て、導電性のポリシリコンから構成される下部電極（ス
トレージノード）上に、高温条件でアンモニアガスを用
いてシリコンの熱窒化膜を積層し、第２の工程として、
熱窒化膜の表面に、ＣＶＤ法により、ＣＶＤ窒化膜を積
層し、第３の工程として、ＣＶＤ窒化膜の表面に、酸化
工程により酸化膜を積層することにより、容易に各層、
特に熱窒化膜の膜厚を制御することができるようになっ
た。そして、さらには、この発明により、緻密で、パー
ティクル汚染性の少ないキャパシタ絶縁膜を容易に形成
することができるようになった。
【図１】この発明のキャパシタ絶縁膜を説明するための
図である。
図である。
【図２】この発明のキャパシタ絶縁膜の構造を説明する
ための図である。
ための図である。
【図３】第１のキャパシタ絶縁膜の製造方法における温
度プロフィール例を説明するための図である。
度プロフィール例を説明するための図である。
【図４】この発明のキャパシタ絶縁膜における電圧（＋
側）印加時間と累積故障率の関係を示す図である。
側）印加時間と累積故障率の関係を示す図である。
【図５】この発明のキャパシタ絶縁膜における電圧（−
側）印加時間と累積故障率の関係を示す図である。
側）印加時間と累積故障率の関係を示す図である。
【図６】この発明のキャパシタ絶縁膜における印加電圧
とＴＤＤＢ寿命の関係を示す図である。
とＴＤＤＢ寿命の関係を示す図である。
【図７】この発明のキャパシタ絶縁膜におけるキャパシ
タ絶縁膜の厚さとＴＤＤＢ寿命の関係を示す図である。
タ絶縁膜の厚さとＴＤＤＢ寿命の関係を示す図である。
【図８】この発明のキャパシタ絶縁膜とＯＮＯ膜とのＴ
ＤＤＢ寿命を比較した図である。
ＤＤＢ寿命を比較した図である。
【図９】この発明のキャパシタ絶縁膜と、従来のランプ
窒化／ＮＯ膜とのＴＤＤＢ寿命を比較した図である。
窒化／ＮＯ膜とのＴＤＤＢ寿命を比較した図である。
【図１０】第２のキャパシタ絶縁膜の製造方法における
温度プロフィール例を説明するための図である。
温度プロフィール例を説明するための図である。
【図１１】第３のキャパシタ絶縁膜の製造方法における
温度プロフィール例を説明するための図である。
温度プロフィール例を説明するための図である。
【図１２】この発明のキャパシタ絶縁膜における、パー
ティクル数と実験回数の関係を示す図である。
ティクル数と実験回数の関係を示す図である。
【図１３】熱窒化膜の厚さと熱窒化処理時間の関係（そ
の１）を示す図である。
の１）を示す図である。
【図１４】熱窒化膜の厚さと熱窒化処理時間の関係（そ
の２）を示す図である。
の２）を示す図である。
【図１５】（Ａ）は、従来のＯＮＯ膜が使用されるＤＲ
ＡＭの構造を説明するための図、（Ｂ）は、従来のＯＮ
Ｏ膜の構造を説明するための図である。
ＡＭの構造を説明するための図、（Ｂ）は、従来のＯＮ
Ｏ膜の構造を説明するための図である。
【図１６】（Ａ）は、従来のランプ窒化／ＮＯ膜が使用
されるＤＲＡＭの構造を説明するための図、（Ｂ）は、
従来のランプ窒化／ＮＯ膜の構造を説明するための図で
ある。
されるＤＲＡＭの構造を説明するための図、（Ｂ）は、
従来のランプ窒化／ＮＯ膜の構造を説明するための図で
ある。
１０、５０、９０：ＤＲＡＭ（メモリーセル） １２、５２、１１０：上部電極（セルプレート） １４、５４、１１２：下部電極（ストレージノード） １８、２２、２６、５８、６２、１０２、１１４、１２
６：ＳｉＯ2 膜（酸化膜） ２０、７０、１１８：ｐ型Ｓｉ基板 ２４、６４、１０４：ＣＶＤ窒化膜 ２８、６８、１００：キャパシタ絶縁膜 ６６：ランプ窒化膜（ＲＴＮ膜） １０６：熱窒化膜（Ｓｉ3 Ｎ4 膜） １１６：フィールド酸化膜 １２０：ｎ型電極領域 １２２：ゲート酸化膜 １２４：ゲート電極
６：ＳｉＯ2 膜（酸化膜） ２０、７０、１１８：ｐ型Ｓｉ基板 ２４、６４、１０４：ＣＶＤ窒化膜 ２８、６８、１００：キャパシタ絶縁膜 ６６：ランプ窒化膜（ＲＴＮ膜） １０６：熱窒化膜（Ｓｉ3 Ｎ4 膜） １１６：フィールド酸化膜 １２０：ｎ型電極領域 １２２：ゲート酸化膜 １２４：ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/822
Claims (20)
- 【請求項１】 ＣＶＤ窒化膜を含むキャパシタ絶縁膜に
おいて、シリコンの熱窒化膜、ＣＶＤ窒化膜および酸化
膜を、この順に下から積層してあることを特徴とするキ
ャパシタ絶縁膜。 - 【請求項２】 請求項１に記載のキャパシタ絶縁膜にお
いて、前記シリコンの熱窒化膜の厚さをＸとしたとき
に、該熱窒化膜の厚さＸを、０．１〜５．０ｎｍの範囲
内の値としてあることを特徴とするキャパシタ絶縁膜。 - 【請求項３】 請求項１または２に記載のキャパシタ絶
縁膜において、前記ＣＶＤ窒化膜の厚さをＹとしたとき
に、該ＣＶＤ窒化膜の厚さＹを、０．２〜１０．０ｎｍ
の範囲内の値としてあることを特徴とするキャパシタ絶
縁膜。 - 【請求項４】 請求項１〜３のいずれか１項に記載のキ
ャパシタ絶縁膜において、前記酸化膜の厚さをＺとした
ときに、該酸化膜の厚さＺを、０．０１〜５．０ｎｍの
範囲内の値としてあることを特徴とするキャパシタ絶縁
膜。 - 【請求項５】 請求項１〜４のいずれか１項に記載のキ
ャパシタ絶縁膜において、前記熱窒化膜の厚さＸと、前
記ＣＶＤ窒化膜の厚さＹとの、合計の厚さ（Ｘ＋Ｙ）
を、０．５〜１５．０ｎｍの範囲内の値としてあること
を特徴とするキャパシタ絶縁膜。 - 【請求項６】 請求項１〜５のいずれか１項に記載のキ
ャパシタ絶縁膜において、前記ＣＶＤ窒化膜の厚さを、
前記熱窒化膜の厚さＸの、１．０〜１０．０倍の範囲内
の値としてあることを特徴とするキャパシタ絶縁膜。 - 【請求項７】 請求項１〜６のいずれか１項に記載のキ
ャパシタ絶縁膜において、前記熱窒化膜の厚さＸと、前
記ＣＶＤ窒化膜の厚さＹと、前記酸化膜の厚さＺとの、
合計の厚さ（Ｘ＋Ｙ＋Ｚ）を、１．０〜２０．０ｎｍの
範囲内の値としてあることを特徴とするキャパシタ絶縁
膜。 - 【請求項８】 請求項１〜７のいずれか１項に記載のキ
ャパシタ絶縁膜において、前記シリコンの熱窒化膜およ
び前記ＣＶＤ窒化膜は、それぞれＳｉ3 Ｎ4を主材料と
して構成してあることを特徴とするキャパシタ絶縁膜。 - 【請求項９】 請求項１〜８のいずれか１項に記載のキ
ャパシタ絶縁膜において、前記酸化膜は、ＳｉＯ2 を主
材料として構成してあることを特徴とするキャパシタ絶
縁膜。 - 【請求項１０】 ＣＶＤ窒化膜を含むキャパシタ絶縁膜
の製造方法において、第１の工程として、導電性のポリ
シリコンから構成される下部電極（ストレージノード）
上に、高温条件でアンモニアガスを用いてシリコンの熱
窒化膜を積層し、第２の工程として、該熱窒化膜の表面
に、ＣＶＤ法により、ＣＶＤ窒化膜を積層し、第３の工
程として、該ＣＶＤ窒化膜の表面に、酸化工程により酸
化膜を積層し、前記キャパシタ絶縁膜を形成することを
特徴とするキャパシタ絶縁膜の製造方法。 - 【請求項１１】 請求項１０に記載のキャパシタ絶縁膜
の製造方法において、前記第１の工程と、前記第２の工
程とを、実質的に等しい温度で行うことを特徴とするキ
ャパシタ絶縁膜の製造方法。 - 【請求項１２】 請求項１０または１１に記載のキャパ
シタ絶縁膜の製造方法において、前記第１の工程の温度
を、６００〜１０００℃の範囲内の値とすることを特徴
とするキャパシタ絶縁膜の製造方法。 - 【請求項１３】 請求項１０〜１２のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第１の
工程の圧力を、０．０１〜９００Ｔｏｒｒの範囲内の値
とすることを特徴とするキャパシタ絶縁膜の製造方法。 - 【請求項１４】 請求項１０〜１３のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第２の
工程の温度を、６００〜８００℃の範囲内の値とするこ
とを特徴とするキャパシタ絶縁膜の製造方法。 - 【請求項１５】 請求項１０〜１４のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第２の
工程の圧力を、０．０１〜１０．０Ｔｏｒｒの範囲内の
値とすることを特徴とするキャパシタ絶縁膜の製造方
法。 - 【請求項１６】 請求項１０〜１５のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第１の
工程の温度に昇温する場合の昇温速度を、５０〜１００
℃／分の範囲内の値とすることを特徴とするキャパシタ
絶縁膜の製造方法。 - 【請求項１７】 請求項１０〜１６のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第１の
工程から前記第２の工程に降温する場合の降温速度を、
１０〜４０℃／分の範囲内の値とすることを特徴とする
キャパシタ絶縁膜の製造方法。 - 【請求項１８】 請求項１０〜１７のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第１の
工程のアンモニアガスの流量を、０．１〜１０．０リッ
トル／分の範囲内の値とすることを特徴とするキャパシ
タ絶縁膜の製造方法。 - 【請求項１９】 請求項１０〜１８のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第３の
工程における酸化工程を、ウェット（ｗｅｔｔ）のヒー
リング酸化工程とすることを特徴とするキャパシタ絶縁
膜の製造方法。 - 【請求項２０】 請求項１０〜１９のいずれか１項に記
載のキャパシタ絶縁膜の製造方法において、前記第１の
工程と、前記第２の工程とを、同一チャンバ内で行うこ
とを特徴とするキャパシタ絶縁膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160226A JPH118359A (ja) | 1997-06-17 | 1997-06-17 | キャパシタ絶縁膜およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160226A JPH118359A (ja) | 1997-06-17 | 1997-06-17 | キャパシタ絶縁膜およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118359A true JPH118359A (ja) | 1999-01-12 |
Family
ID=15710444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9160226A Pending JPH118359A (ja) | 1997-06-17 | 1997-06-17 | キャパシタ絶縁膜およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118359A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1047117A2 (en) * | 1999-04-21 | 2000-10-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a silicon nitride capacitor dielectric film |
| US6791156B2 (en) | 2001-10-26 | 2004-09-14 | Denso Corporation | Semiconductor device and method for manufacturing it |
| JP2004336000A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | 誘電膜の形成方法 |
| KR100523169B1 (ko) * | 2002-06-27 | 2005-10-20 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| JP2007019131A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 成膜方法、膜形成方法、成膜装置及び膜形成装置並びに電気光学装置の製造方法、電気光学装置及び電子機器 |
-
1997
- 1997-06-17 JP JP9160226A patent/JPH118359A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1047117A2 (en) * | 1999-04-21 | 2000-10-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a silicon nitride capacitor dielectric film |
| EP1047117A3 (en) * | 1999-04-21 | 2003-01-29 | Oki Electric Industry Co., Ltd. | Method for manufacturing a silicon nitride capacitor dielectric film |
| KR100697773B1 (ko) * | 1999-04-21 | 2007-03-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체소자의 제조방법 |
| US6791156B2 (en) | 2001-10-26 | 2004-09-14 | Denso Corporation | Semiconductor device and method for manufacturing it |
| KR100523169B1 (ko) * | 2002-06-27 | 2005-10-20 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| JP2004336000A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | 誘電膜の形成方法 |
| JP4566555B2 (ja) * | 2003-04-30 | 2010-10-20 | 株式会社ハイニックスセミコンダクター | 誘電膜の形成方法 |
| JP2007019131A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 成膜方法、膜形成方法、成膜装置及び膜形成装置並びに電気光学装置の製造方法、電気光学装置及び電子機器 |
| JP4720323B2 (ja) * | 2005-07-06 | 2011-07-13 | セイコーエプソン株式会社 | 成膜方法、膜形成方法、成膜装置及び膜形成装置並びに電気光学装置の製造方法、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| US6486020B1 (en) | High pressure reoxidation/anneal of high dielectric constant materials | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| EP1265279A1 (en) | Flash memory device and method for manufacturing the same, and method for forming dielectric film | |
| US6784100B2 (en) | Capacitor with oxidation barrier layer and method for manufacturing the same | |
| KR20020049389A (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터제조방법 | |
| US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
| JPH118359A (ja) | キャパシタ絶縁膜およびその製造方法 | |
| KR100806130B1 (ko) | 불휘발성 메모리 장치의 제조방법 | |
| KR20040093584A (ko) | 유전막 형성 방법 | |
| JP4031854B2 (ja) | 半導体装置のキャパシタ絶縁膜製造方法 | |
| US6319763B1 (en) | Manufacturing method for semiconductor device | |
| US20030006451A1 (en) | Structure of flash memory | |
| KR100274351B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| TW200402767A (en) | Method for fabricating capacitor in semiconductor device | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPS61295644A (ja) | 半導体装置の製造方法 | |
| TW475243B (en) | Manufacture method of flash memory | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| TW492146B (en) | Manufacturing method of semiconductor device with gate stack dielectric layer | |
| JPH05152288A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2009212363A (ja) | キャパシタの製造方法 | |
| KR100455365B1 (ko) | 비휘발성기억소자의폴리실리콘층간유전체막형성방법 | |
| KR20020095358A (ko) | 반도체 장치의 캐퍼시터 유전막 형성 방법 | |
| JPH07335768A (ja) | 半導体素子におけるキャパシタ絶縁膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041221 |