CN107785483A - 一种磁性随机存储器的制作方法 - Google Patents
一种磁性随机存储器的制作方法 Download PDFInfo
- Publication number
- CN107785483A CN107785483A CN201610725957.1A CN201610725957A CN107785483A CN 107785483 A CN107785483 A CN 107785483A CN 201610725957 A CN201610725957 A CN 201610725957A CN 107785483 A CN107785483 A CN 107785483A
- Authority
- CN
- China
- Prior art keywords
- preparation
- mtj
- oxide layer
- carried out
- magnetic ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000005498 polishing Methods 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 19
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910004491 TaAlN Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 238000001259 photo etching Methods 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract description 4
- 239000010949 copper Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种磁性随机存储器的制作方法，首先在金属层上淀积生长下电极，MTJ层和阻挡层，紧接着继续淀积牺牲氧化层和上电极，紧接着进行MTJ的光刻，并且刻蚀，刻蚀之后淀积保护层侧墙以进行保护，再进行刻蚀留下一定厚度的侧墙，再以侧墙进行硬掩模最对准，对下电极进行刻蚀，之后进行SIN填充满，并进行化学机械平坦化CMP，平坦化之后用湿法腐蚀的方法，具有选择性刻蚀掉牺牲氧化层，也是自对准的过程，然后再进行金属通孔填充工艺，之后再进行CMP化学机械剖光，最后以金属通孔为掩模进行SIN刻蚀，刻蚀到MTJ层的时候停止，再进行氧化层的填充。本发明的方法节省了四层光刻，使成本大大降低，大大的提高了器件的质量和可靠性。
Description
技术领域
本发明属于半导体制造技术领域，尤其涉及一种磁性随机存储器的制作方法。
背景技术
半导体器件尺寸越来越小，成本越来越低已成为趋势。传统的磁性隧道结随机存贮器(MRAM)器件由于金属尺寸的限制，虽然单元记忆体的特征尺寸(PMRAM)已经可以做到60nm甚至更小，但是由于金属尺寸的限制使单元的尺寸不能够继续变小，大大限制了高密度MRAM记忆体的发展。
MRAM传统制作过程包括如下步骤：
1)、下电极TaN的淀积和刻蚀；
2)、氧化层淀积；
3)、下电极CMP化学机械剖光；
4)、MTJ磁性隧道结、Ta硬掩膜、oxide硬掩膜淀积和刻蚀；
5)、氮化硅保护层淀积；
6)、氧化层淀积；
7)、上电极CMP化学机械剖光；
8)、上电极TaN淀积；
9)、上电极刻蚀TaN；
10)、氧化层淀积；
11)、氧化层CMP剖光；
12)、上通孔光刻刻蚀；
13)、上通孔Cu铜电镀，CMP剖光。
上述传统工艺在制作过程中要用到化学机械剖光CMP来使MTJ磁性隧道结上电极平坦化，由于CMP在打磨过程中巨大的压力，使得MTJ中间的隧穿层只有10A的MgO很容易被破坏，使整个器件失效。
发明内容
本发明的目的是提供一种磁性随机存储器的制作方法，很好的解决了必须采用多层套刻才能够完成的制作过程带来的技术问题，由于中间加入了缓冲和牺牲氧化层，使MTJ中间的MgO层免于CMP的破坏，大大的提高了器件的质量和可靠性。
为了实现上述目的，本发明技术方案如下：
一种磁性随机存储器的制作方法，所述制作方法包括：
在衬底之上，依次淀积下电极、MTJ、阻挡层、牺牲氧化层、上电极；
刻蚀出MTJ圆柱体，刻蚀停在下电极上面；
在下电极上面、及MTJ圆柱体周围淀积保护层；
进行保护层刻蚀，刻蚀出自对准侧墙；
以自对准侧墙为依据，刻蚀下电极；
在衬底之上填充保护层后进行CMP化学机械剖光；
腐蚀掉牺牲氧化层；
在腐蚀掉牺牲氧化层的孔中进行金属通孔填充，并进行CMP化学机械剖光；
以金属通孔为硬掩膜，刻蚀保护层，停留在MTJ层上面；
最后填充氧化层并进行CMP化学机械剖光。
其中：
所述牺牲氧化层为SiO2，所述牺牲氧化层厚度为1500～2000A。
所述上电极和下电极为导电材料，包括但不限于Ta、TaN、Ti、TiN、TaAlN和TiAlN中任一种。
所述阻挡层的材料包括但不限于Ta、Ru、TaN、Ti、TiN中一种，所述阻挡层的厚度为500～800A。
所述保护层的材料为氮化硅SIN，所述在下电极上面、及MTJ圆柱体周围淀积的保护层厚度为200-400A。
本发明提出了一种磁性随机存储器的制作方法，其工艺技术及流程的实现完全兼容于现阶段的生产设备，可以使单元面积尺寸大幅减小，配合28nm及以下CMOS逻辑电路使用，成本大幅降低。与传统解决方案相比，节省了四层光刻，使成本大大降低。本发明在中间夹杂了极厚的氧化层作为缓冲，可以大大解决MgO损坏开裂的问题。
附图说明
图1为本发明制作方法流程图；
图2为本发明实施例磁性随机存储器薄膜结构示意图；
图3为本发明实施例MTJ刻蚀后结构示意图；
图4为本发明实施例SIN侧墙淀积结构示意图；
图5为本发明实施例SIN侧墙刻蚀结构示意图；
图6为本发明实施例下电极SIN刻蚀结构示意图；
图7为本发明实施例下电极SIN填充及化学机械剖光CMP结构示意图；
图8为本发明实施例湿法腐蚀oxide结构示意图；
图9为本发明实施例Cu铜电镀和CMP化学机械剖光结构示意图；
图10为本发明实施例SIN自对准刻蚀后结构示意图；
图11为本发明实施例oxdie填充和CMP后结构示意图。
具体实施方式
下面结合附图和实施例对本发明技术方案做进一步详细说明，以下实施例不构成对本发明的限定。
本实施例一种磁性随机存储器的制作方法，如图1所示，包括如下步骤：
步骤1、在衬底之上，依次淀积下电极、MTJ、阻挡层、牺牲氧化层、上电极。
磁性随机存储器的衬底可以是金属，玻璃，硅或者金属合金等材料，本实施例以金属为例进行说明。磁性随机存储器MRAM中的磁性存储单元中的磁性隧道结MTJ通常插在CMOS集成电路的两层金属层之间，两层金属层之间通过金属通孔相连。如图2所示，金属层Mn周围围绕氧化物oxide形成半导体基体，其中，金属层可以为本领域中常见的互连金属，例如Cu或Al等，氧化物oxide可以为本领域中常见的介电材料，例如SiO2或其他氧化物等。
本实施例在金属层之上，直接做下电极、MTJ、阻挡层、牺牲氧化层、上电极。如图2所示，本实施例中，阻挡层为Ta，也可以采用其他材料，包括Ru、TaN、Ti、TiN等，其厚度大概500～800A，阻挡层是作为下电极跟上层金属通孔(Cu VIA)接触的中间阻挡层。牺牲氧化层为氧化物oxide，牺牲氧化层的厚度为1500～2000A，上电极和下电极的厚度保持相似。本实施例中牺牲氧化层主要为了后续制作过程中，作为牺牲品保护其他材料。
本实施例中，图2中最上面的上电极TaN最后被去除掉了，存储器原理上是不需要上电极TaN这一层的，但是MTJ最上面相当于只有40nm的宽度来使Cu VIA准确的连接。但是传统工艺没有采用自对准，光刻套刻的时候精度不高，所以在传统工艺中需要加上这一层很宽的上电极TaN(与下电极对应，因而称为上电极)，使Cu VIA能够准确的连接。而采用本发明的自对准方法，可以去掉上电极TaN，而上电极TaN在本实施例中作用仅仅作为刻蚀的硬掩膜来使用。
容易理解的是，上电极和下电极为本领域中常见的导电材料形成的薄膜，选自Ta、TaN、Ti、TiN、TaAlN和TiAlN中任一种，本实施例采用TaN。
步骤2、刻蚀出MTJ圆柱体，刻蚀停在下电极上面。
如图3所示，在上电极TaN上方，对应MTJ的地方，进行MTJ的光刻和刻蚀，刻蚀出特征尺寸为60～80nm的MTJ圆柱体，并且刻蚀停在下电极TaN上面。通过本步骤在衬底上将每个磁性存储单元分开，每个MTJ圆柱体对应一个磁性存储单元，单元特征尺寸的大小根据设计要求设定。MTJ圆柱体包括MTJ、Ta、oxide和上电极TaN。
步骤3、在下电极上面、及MTJ圆柱体周围淀积保护层。
如图4所示，在下电极上面、刻蚀出的MTJ圆柱体周围进行保护层的淀积，保护层的材料通常采用氮化硅SIN，或SiNx,AlOx等其他材料，其厚度在200～400A左右，一A为10的负10次方纳米。
步骤4、进行保护层刻蚀，刻蚀出自对准侧墙。
如图5所示，本步骤对SIN保护层进行刻蚀，刻蚀出自对准侧墙，自对准侧墙包裹住MTJ圆柱体，作为后续刻蚀下电极的标准。
步骤5、以自对准侧墙为依据，刻蚀下电极。
如图6所示，以SIN和上电极TaN为硬掩模进行自对准刻蚀，刻蚀出下电极TaN，并刻蚀掉上电极TaN，最终停留在oxide牺牲氧化层上。在本步骤中，上电极被刻蚀掉。
步骤6、在衬底之上填充保护层后进行CMP化学机械剖光。
如图7所示，在图6的基础上进行SIN填充满之后进行CMP化学机械剖光，填充SIN之后表面十分不平坦，需要CMP磨平。本实施例将最上层的TaN磨掉之后，将oxide牺牲氧化层也磨掉500A～800A。
步骤7、腐蚀掉牺牲氧化层。
如图8所示，用湿法腐蚀自对准的方法将oxide牺牲氧化层腐蚀掉，因为此化学腐蚀液只对oxide有腐蚀作用，不会消耗SIN，所以称之为自对准方法。
步骤8、在腐蚀掉牺牲氧化层的孔中进行金属通孔填充，并进行CMP化学机械剖光。
如图9所示，腐蚀掉oxide后，SIN保护层与阻挡层Ta之间形成通孔，对其进行金属通孔的填充和CMP化学机械剖光，留下金属通孔互连。本实施例金属通孔(VIA)采用铜(cu)，也可以是其他导电金属。填充Cu的时候最上面的Cu都是连接在一起的，需要CMP来使铜线断开。
步骤9、以金属通孔为硬掩膜，刻蚀保护层，停留在MTJ层上面。
如图10所示，在金属通孔填充之后，再以Cu VIA作为hard mask硬掩模干法或湿法刻蚀SIN，停留在MTJ层上面，保证不会损伤MTJ。
步骤10、最后填充氧化层并进行CMP化学机械剖光。
如图11所示，最后在SIN的上部填充oxide氧化层并进行CMP化学机械剖光，这样做的原因是oxide介电常数要远低于SIN，能够减小铜线之间的寄生电容，减小电路传输时间和能耗。最后进行CMP剖光，使表面平坦化，CMP之后完成整个磁性随机存储器的制作。
需要说明的是，本实施例中刻蚀可以为干法刻蚀，更优选为等离子体干法刻蚀。填充上述材料的工艺可以为化学气相沉积或溅射等，这些上述工艺为本领域现有技术，在此不再赘述。
基于上述自对准工艺，可以做成的MTJ特征尺寸小于60nm。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (8)
1.一种磁性随机存储器的制作方法，其特征在于，所述制作方法包括：
在衬底之上，依次淀积下电极、MTJ、阻挡层、牺牲氧化层、上电极；
刻蚀出MTJ圆柱体，刻蚀停在下电极上面；
在下电极上面、及MTJ圆柱体周围淀积保护层；
进行保护层刻蚀，刻蚀出自对准侧墙；
以自对准侧墙为依据，刻蚀下电极；
在衬底之上填充保护层后进行CMP化学机械剖光；
腐蚀掉牺牲氧化层；
在腐蚀掉牺牲氧化层的孔中进行金属通孔填充，并进行CMP化学机械剖光；
以金属通孔为硬掩膜，刻蚀保护层，停留在MTJ层上面；
最后填充氧化层并进行CMP化学机械剖光。
2.根据权利要求1所述的磁性随机存储器的制作方法，其特征在于，所述牺牲氧化层为SiO2。
3.根据权利要求2所述的磁性随机存储器的制作方法，其特征在于，所述牺牲氧化层厚度为1500～2000A。
4.根据权利要求1所述的磁性随机存储器的制作方法，其特征在于，所述上电极和下电极为导电材料，包括但不限于Ta、TaN、Ti、TiN、TaAlN和TiAlN中任一种。
5.根据权利要求1所述的磁性随机存储器的制作方法，其特征在于，所述阻挡层的材料包括但不限于Ta、Ru、TaN、Ti、TiN中一种。
6.根据权利要求5所述的磁性随机存储器的制作方法，其特征在于，所述阻挡层的厚度为500～800A。
7.根据权利要求1所述的磁性随机存储器的制作方法，其特征在于，所述保护层的材料为氮化硅SIN。
8.根据权利要求7所述的磁性随机存储器的制作方法，其特征在于，所述在下电极上面、及MTJ圆柱体周围淀积的保护层厚度为200-400A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610725957.1A CN107785483B (zh) | 2016-08-25 | 2016-08-25 | 一种磁性随机存储器的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610725957.1A CN107785483B (zh) | 2016-08-25 | 2016-08-25 | 一种磁性随机存储器的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107785483A true CN107785483A (zh) | 2018-03-09 |
| CN107785483B CN107785483B (zh) | 2021-06-01 |
Family
ID=61438753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610725957.1A Active CN107785483B (zh) | 2016-08-25 | 2016-08-25 | 一种磁性随机存储器的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785483B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081867A (zh) * | 2019-12-17 | 2020-04-28 | 中国科学院微电子研究所 | 一种stt-mram存储器单元及其制备方法 |
| CN111490151A (zh) * | 2019-01-28 | 2020-08-04 | 上海磁宇信息科技有限公司 | 一种制作超小型磁性随机存储器阵列的方法 |
| CN111816764A (zh) * | 2019-04-11 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| WO2021040806A1 (en) * | 2019-08-23 | 2021-03-04 | Western Digital Technologies, Inc. | Bottom leads chemical mechanical planarization for tmr magnetic sensors |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656580A (zh) * | 2002-04-30 | 2005-08-17 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| JP4162944B2 (ja) * | 2002-08-01 | 2008-10-08 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| CN102881821A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| KR20130038603A (ko) * | 2011-10-10 | 2013-04-18 | 삼성전자주식회사 | 자기 메모리 소자의 제조 방법 |
| US20140242773A1 (en) * | 2012-08-24 | 2014-08-28 | SK Hynix Inc. | Phase change memory device having self-aligned bottom electrode and fabrication method thereof |
| US20140264672A1 (en) * | 2013-03-14 | 2014-09-18 | Jong-Chul Park | Magnetoresistive random access memory devices and methods of manufacturing the same |
| CN105336849A (zh) * | 2014-06-12 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | Mram器件的形成方法 |
| US20160079384A1 (en) * | 2014-02-07 | 2016-03-17 | International Business Machines Corporation | Gate structure integration scheme for fin field effect transistors |
| US20160093668A1 (en) * | 2014-09-25 | 2016-03-31 | Qualcomm Incorporated | Mram integration with low-k inter-metal dielectric for reduced parasitic capacitance |
| CN105845821A (zh) * | 2015-01-29 | 2016-08-10 | 台湾积体电路制造股份有限公司 | 工艺损害最小化的自对准磁阻式随机存取存储器（mram）结构 |
-
2016
- 2016-08-25 CN CN201610725957.1A patent/CN107785483B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656580A (zh) * | 2002-04-30 | 2005-08-17 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| JP4162944B2 (ja) * | 2002-08-01 | 2008-10-08 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| CN102881821A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| KR20130038603A (ko) * | 2011-10-10 | 2013-04-18 | 삼성전자주식회사 | 자기 메모리 소자의 제조 방법 |
| US20140242773A1 (en) * | 2012-08-24 | 2014-08-28 | SK Hynix Inc. | Phase change memory device having self-aligned bottom electrode and fabrication method thereof |
| US20140264672A1 (en) * | 2013-03-14 | 2014-09-18 | Jong-Chul Park | Magnetoresistive random access memory devices and methods of manufacturing the same |
| US20160079384A1 (en) * | 2014-02-07 | 2016-03-17 | International Business Machines Corporation | Gate structure integration scheme for fin field effect transistors |
| CN105336849A (zh) * | 2014-06-12 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | Mram器件的形成方法 |
| US20160093668A1 (en) * | 2014-09-25 | 2016-03-31 | Qualcomm Incorporated | Mram integration with low-k inter-metal dielectric for reduced parasitic capacitance |
| CN105845821A (zh) * | 2015-01-29 | 2016-08-10 | 台湾积体电路制造股份有限公司 | 工艺损害最小化的自对准磁阻式随机存取存储器（mram）结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111490151A (zh) * | 2019-01-28 | 2020-08-04 | 上海磁宇信息科技有限公司 | 一种制作超小型磁性随机存储器阵列的方法 |
| CN111490151B (zh) * | 2019-01-28 | 2023-06-02 | 上海磁宇信息科技有限公司 | 一种制作超小型磁性随机存储器阵列的方法 |
| CN111816764A (zh) * | 2019-04-11 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| CN111816764B (zh) * | 2019-04-11 | 2024-05-28 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| WO2021040806A1 (en) * | 2019-08-23 | 2021-03-04 | Western Digital Technologies, Inc. | Bottom leads chemical mechanical planarization for tmr magnetic sensors |
| US11201280B2 (en) | 2019-08-23 | 2021-12-14 | Western Digital Technologies, Inc. | Bottom leads chemical mechanical planarization for TMR magnetic sensors |
| CN111081867A (zh) * | 2019-12-17 | 2020-04-28 | 中国科学院微电子研究所 | 一种stt-mram存储器单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107785483B (zh) | 2021-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5964573B2 (ja) | 磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法 | |
| US10038137B2 (en) | MRAM device and method for fabricating the same | |
| CN104037187B (zh) | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 | |
| JP5601181B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
| CN107785483A (zh) | 一种磁性随机存储器的制作方法 | |
| TW201705450A (zh) | 用以降低ｃｍｐ凹陷的互連中之虛設底部電極 | |
| US11335729B2 (en) | Semiconductor memory device | |
| US10164181B2 (en) | Sidewall protection of memory cell | |
| US11189791B2 (en) | Integrated circuit and fabrication method thereof | |
| EP3772117B1 (en) | Method for forming a semiconductor structure | |
| US11158786B2 (en) | MRAM device formation with controlled ion beam etch of MTJ | |
| CN111952441A (zh) | 存储器装置 | |
| KR102230436B1 (ko) | 60 ｎｍ 이하 ＭＲＡＭ의 복수 스페이서 보조 물리적 에칭 | |
| US10879455B2 (en) | Methods of fabricating magneto-resistive random-access memory (MRAM) devices to avoid damaging magnetic tunnel junction (MTJ) structure | |
| US20220044717A1 (en) | Structure and Method for MRAM Devices with a Slot Via | |
| US20220328755A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN107785484A (zh) | 一种自对准光刻腐蚀制作存储器的方法 | |
| US11672184B2 (en) | Magnetic tunnel junction (MTJ) device and manufacturing method thereof | |
| US20210287934A1 (en) | Semiconductor device and method of fabricating the same | |
| CN113053941A (zh) | 半导体结构及其形成方法 | |
| US20050102720A1 (en) | Magnetic tunnel junction device with etch stop layer and dual-damascene conductor | |
| CN114068539A (zh) | 半导体电容器结构及其制造方法、存储器、电子设备 | |
| US20220384521A1 (en) | Alignment mark for mram device and method | |
| WO2019061826A1 (zh) | Mtj器件、其制作方法与mram | |
| US11569443B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210513 Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province Applicant after: CETHIK GROUP Co.,Ltd. Applicant after: HIKSTOR TECHNOLOGY Co.,Ltd. Address before: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province Applicant before: CETHIK GROUP Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |