CN111081867A - 一种stt-mram存储器单元及其制备方法 - Google Patents

一种stt-mram存储器单元及其制备方法 Download PDF

Info

Publication number
CN111081867A
CN111081867A CN201911302838.5A CN201911302838A CN111081867A CN 111081867 A CN111081867 A CN 111081867A CN 201911302838 A CN201911302838 A CN 201911302838A CN 111081867 A CN111081867 A CN 111081867A
Authority
CN
China
Prior art keywords
layer
etching
flow rate
mgo
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911302838.5A
Other languages
English (en)
Other versions
CN111081867B (zh
Inventor
高建峰
刘卫兵
李俊杰
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911302838.5A priority Critical patent/CN111081867B/zh
Publication of CN111081867A publication Critical patent/CN111081867A/zh
Application granted granted Critical
Publication of CN111081867B publication Critical patent/CN111081867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种STT‑MRAM存储器单元及其制备方法，属于微电子制造技术领域，解决现有技术中磁性隧道结TMR(隧穿磁阻)低、MTJ刻蚀过程对STT‑MRAM的TMR性能影响大的问题。本发明的STT‑MRAM存储器单元，其特征在于，包括底电极层、MTJ和顶电极层，所述MTJ包括钉扎层、隧穿层和自由层，所述顶电极层和自由层的侧面沉积有MgO薄膜。本发明制备的MTJ的TMR大于等于150％。

Description

一种STT-MRAM存储器单元及其制备方法
技术领域
本发明属于微电子制造技术领域，特别涉及一种STT-MRAM存储器单元及其制备方法。
背景技术
近年来，采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM，MagneticRadom Access Memory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
现在的STT-MRAM制造工艺中，磁性隧道结(MTJ)薄膜结构，硬掩模层结构，及MTJ刻蚀过程都会对STT-MRAM的性能，尤其TMR造成很大的影响，现有的磁性隧道结(MTJ)仅在100％左右。
发明内容
鉴于以上分析，本发明旨在提供一种STT-MRAM存储器单元及其制备方法，用以解决现有技术中磁性隧道结TMR(隧穿磁阻)低、MTJ刻蚀过程对STT-MRAM的TMR性能影响大等问题。
本发明的目的主要是通过以下技术方案实现的：
一种STT-MRAM存储器单元，包括底电极层、MTJ和顶电极层，MTJ包括钉扎层、隧穿层和自由层，顶电极层和自由层的侧面沉积有MgO薄膜。
底电极层包括Ta金属层和Ru金属层；钉扎层包括CoFeB合金层；隧穿层包括MgO层；自由层包括CoFeB合金层、W金属层、MgO层、Ta金属层和Ru金属层；顶电极层为Ta金属层。
还包括衬底晶圆、种子层、反铁磁层和保护层，衬底晶圆、底电极层、种子层、反铁磁层、钉扎层、隧穿层、自由层、顶电极层和保护层从下至上依次设置；
种子层包括Ta金属层和Pt金属层；反铁磁层包括Co金属层、Pt金属层、Ru金属层和W金属层；保护层为SiN。
一种STT-MRAM存储器单元的制备方法，包括以下步骤：
步骤1.在衬底晶圆上形成底电极层，种子层，反铁磁层，钉扎层，隧穿层，自由层，顶电极层及硬掩模层；
步骤2.进行光刻和刻蚀把图形转移到硬掩模层上；
步骤3.用硬掩模层做掩模刻蚀顶电极层；
步骤4.用顶电极层作为掩模刻蚀自由层；
步骤5.采用PVD溅射的方法沉积MgO薄膜；
步骤6.刻蚀步骤5中的MgO薄膜及隧穿层；
步骤7.刻蚀钉扎层、反铁磁层和种子层；
步骤8.沉积保护层；
步骤9.刻蚀底电极层；
步骤10.将顶电极和底电极进行互连。
步骤1中，硬掩模层为SOC/SOG，SOG厚度为20-120nm，SOC厚度为50-150nm。
步骤2中，采用光刻胶做掩模刻蚀SOG，刻蚀温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3的流量为2-10sccm，CF4的流量为10-60sccm；27MHz射频电源为100-500W；2MHz射频电源为50-150W；
用SOG做掩模刻蚀SOC，刻蚀温度为室温，压力为5-20mTorr，刻蚀气体为Ar、O2和CH4，Ar的流量为100-300sccm，O2的流量为20-80sccm，CH4的流量为10-30sccm；射频电源为150-350W；偏压电源为100-200W。
步骤3中，用SOC做掩模刻蚀顶电极层，分为两阶段刻蚀：
第一阶段，温度为20-60℃，压力为5-15mTorr，刻蚀气体为O2和CF4，O2的流量为2-10sccm，CF4的流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W，刻蚀时间10-30秒；
第二阶段，温度为20-60℃，压力为5-15mTorr；刻蚀气体为Ar、Cl2和CH2F2，Ar的流量为100-300sccm，Cl2的流量为30-50sccm；CH2F2的流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。
步骤4中，首先采用IBE直接刻蚀掉自由层的Ru层，刻蚀气体为NH3和Ar，NH3流量为5-15sccm，Ar流量为20-40ccm；
然后采用纯Ar的IBE方法刻蚀自由层CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层表面。
步骤5中，射频为300-400W，Ar流量为20-50ccm，靶材到衬底晶圆的距离120-200mm，压力为1-5mTorr。
步骤7中，SOC被刻蚀掉。
与现有技术相比，本发明至少能实现以下技术效果之一：
1)本发明的底电极层包括Ta金属层和Ru金属层；钉扎层包括CoFeB合金层；隧穿层包括MgO层；自由层包括CoFeB合金层、W金属层、MgO层、Ta金属层和Ru金属层；顶电极层为Ta金属层，通过结合不同材料的刻蚀选择性特点，设计出了高TMR磁性隧道结(MTJ)结构；磁性隧道结(MTJ)薄膜TMR大于等于180％。
2)增加了PVD溅射沉积MgO薄膜步骤，降低了刻蚀钉扎层，反铁磁层时对隧穿层和自由层的影响，消除了刻蚀过程对STT-MRAM磁性隧道结(MTJ)TMR的影响；磁性隧道结(MTJ)TMR大于等于150％。
3)利用PVD溅射的方法沉积MgO薄膜，MgO薄膜将SOC层、顶电极层Ta、自由层包裹，并在隧穿层MgO表面再沉积了一层MgO薄膜，将自由层、隧穿层保护起来，消除了刻蚀钉扎层、反铁磁层、种子层时对隧穿层和自由层的影响，提高了STT-MRAM隧道结的TMR；PVD溅射沉积为低温工艺，不会对自由层性能造成影响。
4)用SOC做掩模刻蚀顶电极层Ta时分为两阶段进行刻蚀，第一阶段去掉SOC与Ta的反应界面物质，增加对SOC掩模的选择比；第二阶段用来刻蚀形成形貌笔直的Ta掩模图形，且对SOC有较高的选择比。CH2F2可以有助于形成一定比例的聚合物，有助于消除Cl2对金属Ta的各向同性刻蚀，通过调整两者的比例，形成笔直的形貌。
5)Ta(3-7)/Ru(10-40)叠加层一方面形成底电极层,另一方面提供了原子级别的平整度；通过工艺调试Co(0.4)/Pt(0.25)具有非常好的垂直磁各项异性，Ru(0.7-0.8)可以使[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)形成很好的反铁磁耦合，W(0.4)可以使钉扎层CoFeB(1.0)与合成反铁磁层的顶层形成很好的铁磁耦合，并具有垂直磁各项异性，从而使合成反铁磁层可以很好的固定钉扎层CoFeB(1.0)的磁化方向，不容易进行磁极的反转，起到钉扎层的作用；自由层CoFeB/W/CoFeB/MgO/Ta/Ru与隧穿层MgO形成双界面MgO结构，两层MgO、两层CoFeB中间用W(0.4)分割，形成铁磁耦合。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及权利要求书中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的附图标记表示相同的部件。
图1为STT-MRAM存储器单元结构示意图；
图2为STT-MRAM存储器单元的制备方法的步骤1示意图；
图3为STT-MRAM存储器单元的制备方法的步骤2示意图；
图4为STT-MRAM存储器单元的制备方法的步骤3示意图；
图5为STT-MRAM存储器单元的制备方法的步骤4示意图；
图6为STT-MRAM存储器单元的制备方法的步骤5示意图；
图7为STT-MRAM存储器单元的制备方法的步骤6示意图；
图8为STT-MRAM存储器单元的制备方法的步骤7示意图。
附图标记：
1-衬底晶圆；2-底电极层；3-种子层；4-反铁磁层；5-钉扎层；6-隧穿层；7-自由层；8-顶电极层；9-SOC层；10-SOG层；11-保护层。
具体实施方式
以下结合具体实施例对一种STT-MRAM存储器单元及其制备方法作进一步的详细描述，这些实施例只用于比较和解释的目的，本发明不限定于这些实施例中。
一种STT-MRAM存储器单元，如图1所示，包括底电极层2、MTJ和顶电极层8，MTJ包括钉扎层5、隧穿层6和自由层7，顶电极层8和自由层7的侧面沉积有MgO薄膜。
底电极层2包括Ta金属层和Ru金属层；钉扎层5包括CoFeB合金层；隧穿层6包括MgO层；自由层7包括CoFeB合金层、W金属层、MgO层、Ta金属层和Ru金属层；顶电极层8为Ta金属层。
还包括衬底晶圆1、种子层3、反铁磁层4和保护层11，衬底晶圆1、底电极层2、种子层3、反铁磁层4、钉扎层5、隧穿层6、自由层7、顶电极层8和保护层11从下至上依次设置；种子层3包括Ta金属层和Pt金属层；反铁磁层4包括Co金属层、Pt金属层、Ru金属层和W金属层；保护层11为SiN。
结合不同材料的刻蚀选择性特点，设计了高TMR磁性隧道结(MTJ)和硬掩模层结构；磁性隧道结(MTJ)薄膜TMR大于180％。
优选的，底电极层2为Ta/Ru，从下至上叠加，即Ta为下层，Ru为上层；种子层3为Ta/Pt，从下至上叠加；反铁磁层4为[Co/Pt]n/Co/Ru/Co/[Pt/Co]mPt/Co/W；钉扎层5为CoFeB；隧穿层6为MgO；自由层7为CoFeB/W/CoFeB/MgO/Ta/Ru，从下至上叠加；顶电极层8为Ta；保护层11为SiN。[Co/Pt]n的含义为Co/Pt层重复n次，n为4-7，m为Pt/Co层重复的次数，m为2-4。
优选的，各层的厚度为：底电极层2为Ta(3-7)/Ru(10-40)；种子层3为Ta(2-5)/Pt(0.5-6)；反铁磁层4为[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)/W(0.4)；钉扎层5为CoFeB(1.0)；隧穿层6为MgO(0.7-2.0)；自由层7为CoFeB(1.2)/W(0.4)/CoFeB(0.6-1.2)/MgO(0.5-2.0)/Ta(1-6)/Ru(4-8)；电极层为Ta(80-120)；厚度单位为nm。Ta(3-7)/Ru(10-40)含义为：3-7nm的Ta层与10-40的Ru层叠加构成了底电极层2。
Ta(3-7)/Ru(10-40)叠加层一方面形成底电极层2，另一方面提供了原子级别的平整度；通过工艺调试Co(0.4)/Pt(0.25)具有非常好的垂直磁各项异性，Ru(0.7-0.8)可以使[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)形成很好的反铁磁耦合，W(0.4)可以使钉扎层5CoFeB(1.0)与合成反铁磁层4的顶层形成很好的铁磁耦合，并具有垂直磁各项异性，从而使合成反铁磁层4可以很好的固定钉扎层5CoFeB(1.0)的磁化方向，不容易进行磁极的反转，起到钉扎层5的作用；自由层CoFeB/W/CoFeB/MgO/Ta/Ru与隧穿层MgO形成双界面MgO结构，两层MgO、两层CoFeB中间用W(0.4)分割，形成铁磁耦合。CoFeB合金原子比为2:6:2。
一种STT-MRAM存储器单元的制备方法，如图2-图8所示，包括以下步骤：
步骤1.在衬底晶圆上沉积底电极层2，种子层3，合成反铁磁层4，钉扎层5，隧穿层6，自由层7，顶电极层8及硬掩模层；
步骤2.进行光刻和刻蚀把图形转移到硬掩模层上；
步骤3.用硬掩模层做掩模刻蚀顶电极层8；
步骤4.用顶电极层8作为掩模刻蚀自由层7；
步骤5.采用PVD溅射的方法沉积MgO薄膜；
步骤6.刻蚀步骤5中的MgO薄膜及隧穿层6；
步骤7.刻蚀钉扎层5、反铁磁层4和种子层3；
步骤8.沉积保护层11：低温沉积SiN保护；
步骤9.刻蚀底电极层2：光刻图形化刻蚀底电极层2；
步骤10.将顶电极和底电极进行互连，例如利用传统工艺完成顶电极和底电极互连工艺。
步骤1中，硬掩模层为SOC层9/SOG层10，(SOC为silicon on carbon，SOG为siliconon glass，例如具体的，SOC型号为Pibond SG 200，SOG型号为Pibond OTL 400)，本发明采用SOG层10的厚度主要是用来保证SOC层9的刻蚀形貌，太薄不足以用来形成掩模，太厚一方面会影响SOC层9的形貌，另一方面会对光刻的图形转移带来更多的偏差，对刻蚀条件比较苛刻。SOC层9的厚度主要是用来做Ta刻蚀的掩模，其厚度要求在MTJ刻蚀完后全部消耗掉，太薄容易造成Ta掩模的损失，太厚后续需要专门的去除工艺，会增加工艺的对器件性能的不确定性影响。优选的SOC层9厚度X为50-150nm，SOG层10厚度为20-120nm。
完成步骤1后的具体结构为：
Ta(3-7)/Ru(10-40)/Ta(2-5)/Pt(0.5-6)/[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)/W(0.4)/CoFeB(1.0)/MgO(0.7-2.0)/CoFeB(1.2)/W(0.4)/CoFeB(0.6-1.2)/MgO(0.5-2.0)/Ta(1-6)Ru(4-8)/Ta(80-120)/SOC(X)/SOG(20-120)。
其中Ta(3-7)/Ru(10-40)为底电极层2；Ta(2-5)/Pt(0.5-6)为种子层3；[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)/W(0.4)为反铁磁层4；CoFeB(1.0)为钉扎层5；MgO(0.7-2.0)为隧穿层6；CoFeB(1.2)/W(0.4)/CoFeB(0.6-1.2)/MgO(0.5-2.0)/Ta(1-6)/Ru(4-8)为自由层7；Ta(80-120)为顶电极层8兼金属硬掩模层；SOC(X)/SOG(20-120)为硬掩模层；SOC层9厚度根据整体刻蚀结果而定，保证在后续刻蚀过程中消耗掉。括号内为每层膜的厚度，单位为nm。
步骤2的具体工艺为：采用光刻胶做掩模刻蚀SOG层10，刻蚀温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3的流量为2-10sccm，CF4的流量为10-60sccm；27MHz射频电源为100-500W；2MHz射频电源为50-150W；本发明采用的SOG层10刻蚀菜单主要是用来保证光刻图形的完整转移，不产生大的偏移，且对SOC层9有大的选择比。
用SOG层10做掩模刻蚀SOC层9，刻蚀温度为室温，压力为5-20mTorr，刻蚀气体为Ar、O2和CH4，Ar的流量为100-300sccm，O2的流量为20-80sccm，CH4的流量为10-30sccm；射频电源为150-350W；偏压电源为100-200W。本发明采用的SOC层9刻蚀菜单主要是用来形成形貌笔直的SOC层9图形，且可以通过时间来精确控制图形的关键尺寸。
用湿法BOE去除SOG层10。
步骤3中，用SOC层9做掩模刻蚀顶电极层Ta，停在自由层7结构Ru(4)表面；
具体分为两阶段刻蚀：
第一阶段，温度为20-60℃，压力为5-15mTorr，刻蚀气体为O2和CF4，O2的流量为2-10sccm，CF4的流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W，刻蚀时间10-30秒；第一阶段主要刻蚀SOC层9与Ta的反应界面；去掉SOC层9与Ta的反应界面物质，增加对SOC层9掩模的选择比。
第二阶段，温度为20-60℃，压力为5-15mTorr；刻蚀气体为Ar、Cl2和CH2F2，Ar的流量为100-300sccm，Cl2的流量为30-50sccm；CH2F2的流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。刻蚀时间根据顶电极层Ta的厚度进行调整。第二阶段主要是用来刻蚀形成形貌笔直的Ta掩模图形，且对SOC层9有较高的选择比。CH2F2可以有助于形成一定比例的聚合物，有助于消除Cl2对金属Ta的各向同性刻蚀，通过调整两者的比例，形成笔直的形貌。
步骤4中，用顶电极层8Ta作为掩模，IBE刻蚀自由层7，停在隧穿层MgO表面；
具体工艺为：采用IBE蚀直接刻蚀掉自由层7的Ru层，刻蚀形成形貌笔直的Ru，把Ta掩模的图形转移到Ru薄膜，刻蚀气体为NH3和Ar，NH3流量为5-15sccm，Ar流量为20-40ccm；然后采用纯Ar作为刻蚀气体，IBE刻蚀MTJ结的自由层CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层MgO表面。
步骤5中，利用PVD溅射的方法沉积MgO薄膜，MgO薄膜将SOC层、顶电极层Ta、自由层7包裹，并在隧穿层MgO表面再沉积了一层MgO薄膜，将自由层7、隧穿层6保护起来，消除了刻蚀钉扎层5、反铁磁层4、种子层3时对隧穿层6和自由层7的影响，提高了STT-MRAM隧道结的TMR。
PVD溅射沉积为低温工艺，不会对自由层7性能造成影响；PVD沉积MgO的具体工艺：射频为300-400W，Ar流量为20-50ccm，靶材到衬底晶圆1的距离120-200mm，压力为1-5mTorr。
步骤6中，利用IBE自对准刻蚀步骤5中形成的MgO薄膜及隧穿层MgO，停留在钉扎层5表面，将SOC层9层以上的MgO全部刻蚀掉。
步骤7中，利用IBE自对准刻蚀钉扎层5、反铁磁层4、种子层3，停在底电极层2，在此过程SOC层9被刻蚀掉。
本发明结合不同材料的刻蚀选择性特点，设计了高TMR磁性隧道结(MTJ)和硬掩模层结构；磁性隧道结(MTJ)薄膜TMR大于180％。
增加了PVD溅射沉积MgO薄膜步骤，降低了刻蚀钉扎层5，反铁磁层4时对隧穿层6和自由层7的影响，消除了刻蚀过程对STT-MRAM磁性隧道结(MTJ)TMR的影响；磁性隧道结(MTJ)TMR大于150％。
实施例1
本实施例的STT-MRAM存储器单元的制备方法，包括以下步骤：
步骤1.在衬底晶圆上沉积底电极层2，种子层3，合成反铁磁层4，钉扎层5，隧穿层6，自由层7，顶电极层8及硬掩模层；
具体结构为：
Ta(5/Ru(20)/Ta(3)/Pt(1)/[Co(0.4)/Pt(0.25)]5/Co(0.6)/Ru(0.7)/Co(0.6)/[Pt(0.25)/Co(0.4)]3Pt(0.25)/Co(0.6)/W(0.4)/CoFeB(1.0)/MgO(0.8)/CoFeB(1.2)/W(0.4)/CoFeB(0.8)/MgO(0.6)/Ta(3)Ru(4)/Ta(100)/SOC(80)/SOG(80)。
其中Ta(5)/Ru(20)为底电极层2；Ta(3)/Pt(1)为种子层3；[Co(0.4)/Pt(0.25)]5/Co(0.6)/Ru(0.7)/Co(0.6)/[Pt(0.25)/Co(0.4)]3Pt(0.25)/Co(0.6)/W(0.4)为反铁磁层4；CoFeB(1.0)为钉扎层5；MgO(0.8)为隧穿层6；CoFeB(1.2)/W(0.4)/CoFeB(0.8)/MgO(0.6)/Ta(3)/Ru(4-8)为自由层7；Ta(100)为顶电极层8兼金属硬掩模层；SOC(80)/SOG(80)为硬掩模层；单位为nm。
步骤2.采用光刻胶做掩模刻蚀SOG层10，刻蚀温度为室温，压力为65mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为200sccm，CHF3的流量为5sccm，CF4的流量为35sccm；27MHz射频电源为300W；2MHz射频电源为100W；
用SOG层10做掩模刻蚀SOC层9，刻蚀温度为室温，压力为10mTorr，刻蚀气体为Ar、O2和CH4，Ar的流量为200sccm，O2的流量为50sccm，CH4的流量为20sccm；射频电源为250W；偏差电源为150W；
用湿法BOE去除SOG层10。
步骤3.用SOC层9做掩模刻蚀顶电极层Ta，停在自由层7结构Ru(4)表面；
具体分为两阶段刻蚀：
第一阶段，温度为40℃，压力为10mTorr，刻蚀气体为O2和CF4，O2的流量为5sccm，CF4的流量为100sccm，射频电源为300W；偏压电源为35W，刻蚀时间20秒；第一阶段主要去掉SOC层9与Ta的反应界面；
第二阶段，温度为40℃，压力为10mTorr；刻蚀气体为Ar、Cl2和CH2F2，Ar的流量为200sccm，Cl2的流量为38sccm；CH2F2的流量为100sccm，射频电源为200W，偏压电源为35W。刻蚀时间为20秒。
步骤4中，用顶电极层Ta作为掩模，IBE刻蚀自由层7，停在隧穿层MgO表面；
具体工艺为：采用IBE蚀直接刻蚀掉自由层7的Ru层，刻蚀气体为NH3和Ar，NH3流量为10sccm，Ar流量为30ccm；然后采用纯Ar作为刻蚀气体，Ar流量为20ccm，IBE刻蚀MTJ结的自由层7CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层MgO表面。
步骤5中，利用PVD溅射的方法沉积MgO薄膜，射频为350W，Ar流量为30ccm，靶材到衬底晶圆1的距离为160mm，压力为3mTorr。
步骤6中，利用IBE自对准刻蚀步骤5中形成的MgO薄膜及隧穿层MgO，停留在钉扎层5表面，将SOC层9层以上的MgO全部刻蚀掉。
步骤7中，利用IBE自对准刻蚀钉扎层5、反铁磁层4、种子层3，停在底电极层2，在此过程SOC层9被刻蚀掉。
步骤8.沉积保护层11：低温沉积SiN保护；
步骤9.刻蚀底电极层2：光刻图形化刻蚀底电极层2；
步骤10.将顶电极和底电极进行互连，例如利用传统工艺完成顶电极和底电极互连工艺。
本实施例中MTJ各个膜层的TMR为180％，MTJ的TMR为154％。
实施例2
本实施例的STT-MRAM存储器单元的制备方法，包括以下步骤：
步骤1.在衬底晶圆上沉积底电极层2，种子层3，合成反铁磁层4，钉扎层5，隧穿层6，自由层7，顶电极层8及硬掩模层；
具体结构为：
Ta(5)/Ru(30)/Ta(3)/Pt(5)/[Co(0.4)/Pt(0.25)]6/Co(0.6)/Ru(0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]3Pt(0.25)/Co(0.6)/W(0.4)/CoFeB(1.0)/MgO(0.76)/CoFeB(1.2)/W(0.4)/CoFeB(1.0)/MgO(0.6)/Ta(6)Ru(8)/Ta(120)/SOC(100)/SOG(80)。
其中Ta(5)/Ru(30)为底电极层2；Ta(3)/Pt(5)为种子层3；[Co(0.4)/Pt(0.25)]6/Co(0.6)/Ru(0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]3Pt(0.25)/Co(0.6)/W(0.4)为反铁磁层4；CoFeB(1.0)为钉扎层5；MgO(0.76)为隧穿层6；CoFeB(1.2)/W(0.4)/CoFeB(1.0)/MgO(0.6)/Ta(6)/Ru(8)为自由层7；Ta(120)为顶电极层8兼金属硬掩模层；SOC(100)/SOG(80)为硬掩模层；单位为nm。
步骤2.采用光刻胶做掩模刻蚀SOG层10，刻蚀温度为室温，刻蚀工艺：温度为室温，压力为80mTorr；Ar流量为150sccm；CHF3流量为7sccm；CF4流量为50sccm；27MHz射频电源为200W；2MHz射频电源为60W。
用SOG层10做掩模刻蚀SOC层9，刻蚀温度为室温，温度为室温，压力：5mTorr；Ar流量为150sccm；O2流量为30sccm；CH4流量为10sccm；射频电源200W；偏压电源100W；
用湿法BOE去除SOG层10。
步骤3.用SOC层9做掩模刻蚀顶电极层Ta，停在自由层7结构Ru表面；
具体分为两阶段刻蚀：
第一阶段，温度为30℃，压力为15mTorr；O2流量为10sccm；CF4流量为130sccm；射频电源250W；偏压电源25W；这步主要去掉SOC层9与Ta的反应界面；
第二阶段，温度为30℃，压力为5mTorr；Ar流量为150sccm；Cl2流量为30sccm；CH2F2流量为80sccm；射频电源200W；偏压电源35W。。
步骤4中，用顶电极层Ta作为掩模，IBE刻蚀自由层7，停在隧穿层MgO表面；
具体工艺为：采用IBE蚀直接刻蚀掉自由层7的Ru层，刻蚀气体为NH3和Ar，NH3流量为5sccm，Ar流量为20ccm；然后采用纯Ar作为刻蚀气体Ar流量为20ccm，IBE刻蚀MTJ结的自由层CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层MgO表面。
步骤5中，利用PVD溅射的方法沉积MgO薄膜，射频为300W，Ar流量为20ccm，靶材到衬底晶圆1的距离为120mm，压力为2mTorr。
步骤6中，利用IBE自对准刻蚀步骤5中形成的MgO薄膜及隧穿层MgO，停留在钉扎层5表面，将SOC层9层以上的MgO全部刻蚀掉。
步骤7中，利用IBE自对准刻蚀钉扎层5、反铁磁层4、种子层3，停在底电极层2，在此过程SOC层9被刻蚀掉。
步骤8.沉积保护层11：低温沉积SiN保护；
步骤9.刻蚀底电极层2：光刻图形化刻蚀底电极层2；
步骤10.将顶电极和底电极进行互连，例如利用传统工艺完成顶电极和底电极互连工艺。
本实施例中MTJ薄膜的TMR为195％，MTJ的TMR为152％。
实施例3
本实施例的STT-MRAM存储器单元的制备方法，包括以下步骤：
步骤1.在衬底晶圆上沉积底电极层2，种子层3，合成反铁磁层4，钉扎层5，隧穿层6，自由层7，顶电极层8及硬掩模层；
具体结构为：
Ta(3)/Ru(10)/Ta(1)/Pt(1)/[Co(0.4)/Pt(0.25)]6/Co(0.6)/Ru(0.7)/Co(0.6)/[Pt(0.25)/Co(0.4)]3Pt(0.25)/Co(0.6)/W(0.4)/CoFeB(1.0)/MgO(0.76)/CoFeB(0.8)/W(0.4)/CoFeB(1.0)/MgO(0.6)/Ta(1)Ru(3)/Ta(80)/SOC(50)/SOG(50)；
其中Ta(3)/Ru(10)为底电极层2；Ta(1)/Pt(1)为种子层3；[Co(0.4)/Pt(0.25)]6/Co(0.6)/Ru(0.7)/Co(0.6)/[Pt(0.25)/Co(0.4)]3Pt(0.25)/Co(0.6)/W(0.4)为反铁磁层4；CoFeB(1.0)为钉扎层5；MgO(0.76)为隧穿层6；CoFeB(1.2)/W(0.4)/CoFeB(0.8)/MgO(0.6)/Ta(1)/Ru(3)为自由层7；Ta(80)为顶电极层8兼金属硬掩模层；SOC(50)/SOG(50)为硬掩模层；单位为nm。
步骤2.采用光刻胶做掩模刻蚀SOG层10，温度为室温，压力为40mTorr；Ar流量为250sccm；CHF3流量为4sccm；CF4流量为20sccm；27MHz射频电源为400W；2MHz射频电源为130W。
用SOG层10做掩模刻蚀SOC层9，刻蚀温度为室温，
压力：20mTorr；Ar流量为250sccm；O2流量为70sccm；CH4流量为25sccm；射频电源300W；偏压电源200W；
用湿法BOE去除SOG层10。
步骤3.用SOC层9做掩模刻蚀顶电极层Ta，停在自由层7结构Ru(3)表面；
具体分为两阶段刻蚀：
第一阶段，温度为50℃，压力为5mTorr；O2流量为4sccm；CF4流量为80sccm；射频电源350W；偏压电源45W；这步主要去掉SOC层9与Ta的反应界面；
第二阶段，温度为50℃，压力为10mTorr；Ar流量为250sccm；Cl2流量为45sccm；CH2F2流量为130sccm；射频电源200W；偏压电源35W。
步骤4中，用顶电极层Ta作为掩模，IBE刻蚀自由层7，停在隧穿层MgO表面；
具体工艺为：采用IBE蚀直接刻蚀掉自由层7的Ru层，刻蚀气体为NH3和Ar，NH3流量为15sccm，Ar流量为40ccm；然后采用纯Ar作为刻蚀气体Ar流量为20ccm，IBE刻蚀MTJ结的自由层CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层MgO表面。
步骤5中，利用PVD溅射的方法沉积MgO薄膜，射频为350W，Ar流量为40ccm，靶材到衬底晶圆1的距离为180mm，压力为4mTorr。
步骤6中，利用IBE自对准刻蚀步骤5中形成的MgO薄膜及隧穿层MgO，停留在钉扎层5表面，将SOC层9层以上的MgO全部刻蚀掉。
步骤7中，利用IBE自对准刻蚀钉扎层5、反铁磁层4、种子层3，停在底电极层2，在此过程SOC层9被刻蚀掉。
步骤8.沉积保护层11：低温沉积SiN保护；
步骤9.刻蚀底电极层2：光刻图形化刻蚀底电极层2；
步骤10.将顶电极和底电极进行互连，例如利用传统工艺完成顶电极和底电极互连工艺。
本实施例中MTJ薄膜的TMR为195％，MTJ的TMR为160％。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种STT-MRAM存储器单元，其特征在于，包括底电极层、MTJ和顶电极层，所述MTJ包括钉扎层、隧穿层和自由层，所述顶电极层和自由层的侧面沉积有MgO薄膜。
2.根据权利要求1所述的STT-MRAM存储器单元，其特征在于，所述底电极层包括Ta金属层和Ru金属层；钉扎层包括CoFeB合金层；隧穿层包括MgO层；自由层包括CoFeB合金层、W金属层、MgO层、Ta金属层和Ru金属层；顶电极层为Ta金属层。
3.根据权利要求2所述的STT-MRAM存储器单元，其特征在于，所述存储器单元还包括衬底晶圆、种子层、反铁磁层和保护层，衬底晶圆、底电极层、种子层、反铁磁层、钉扎层、隧穿层、自由层、顶电极层和保护层从下至上依次设置；
所述种子层包括Ta金属层和Pt金属层；反铁磁层包括Co金属层、Pt金属层、Ru金属层和W金属层；保护层为SiN。
4.根据权利要求3所述的STT-MRAM存储器单元的制备方法，其特征在于，包括以下步骤：
步骤1.在衬底晶圆上形成底电极层，种子层，反铁磁层，钉扎层，隧穿层，自由层，顶电极层及硬掩模层；
步骤2.进行光刻和刻蚀，把图形转移到硬掩模层上；
步骤3.用硬掩模层做掩模刻蚀顶电极层；
步骤4.用顶电极层作为掩模刻蚀自由层；
步骤5.采用PVD溅射的方法沉积MgO薄膜；
步骤6.刻蚀步骤5中的MgO薄膜及隧穿层；
步骤7.刻蚀钉扎层、反铁磁层和种子层；
步骤8.沉积保护层；
步骤9.刻蚀底电极层；
步骤10.将顶电极和底电极进行互连。
5.根据权利要求4所述的STT-MRAM存储器单元的制备方法，其特征在于，所述步骤1中，硬掩模层为SOC/SOG，SOG厚度为20-120nm，SOC厚度为50-150nm。
6.根据权利要求5所述的STT-MRAM存储器单元的制备方法，其特征在于，所述步骤2中，采用光刻胶做掩模刻蚀SOG，刻蚀温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3的流量为2-10sccm，CF4的流量为10-60sccm；27MHz射频电源为100-500W；2MHz射频电源为50-150W；
用SOG做掩模刻蚀SOC，刻蚀温度为室温，压力为5-20mTorr，刻蚀气体为Ar、O2和CH4，Ar的流量为100-300sccm，O2的流量为20-80sccm，CH4的流量为10-30sccm；射频电源为150-350W；偏压电源为100-200W。
7.根据权利要求4所述的STT-MRAM存储器单元的制备方法，其特征在于，所述步骤3中，用SOC做掩模刻蚀顶电极层，分为两阶段刻蚀：
第一阶段，温度为20-60℃，压力为5-15mTorr，刻蚀气体为O2和CF4，O2的流量为2-10sccm，CF4的流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W，刻蚀时间10-30秒；
第二阶段，温度为20-60℃，压力为5-15mTorr；刻蚀气体为Ar、Cl2和CH2F2，Ar的流量为100-300sccm，Cl2的流量为30-50sccm；CH2F2的流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。
8.根据权利要求4所述的STT-MRAM存储器单元的制备方法，其特征在于，所述步骤4中，采用IBE直接刻蚀掉自由层的Ru层，刻蚀气体为NH3和Ar，NH3流量为5-15sccm，Ar流量为20-40ccm；
然后采用纯Ar的IBE方法刻蚀自由层CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层表面。
9.根据权利要求4所述的STT-MRAM存储器单元的制备方法，其特征在于，所述步骤5中，射频为300-400W，Ar流量为20-50ccm，靶材到衬底晶圆的距离120-200mm，压力为1-5mTorr。
10.根据权利要求4所述的STT-MRAM存储器单元的制备方法，其特征在于，所述步骤7中，SOC被刻蚀掉。
CN201911302838.5A 2019-12-17 2019-12-17 一种stt-mram存储器单元及其制备方法 Active CN111081867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911302838.5A CN111081867B (zh) 2019-12-17 2019-12-17 一种stt-mram存储器单元及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911302838.5A CN111081867B (zh) 2019-12-17 2019-12-17 一种stt-mram存储器单元及其制备方法

Publications (2)

Publication Number Publication Date
CN111081867A true CN111081867A (zh) 2020-04-28
CN111081867B CN111081867B (zh) 2023-04-18

Family

ID=70315113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911302838.5A Active CN111081867B (zh) 2019-12-17 2019-12-17 一种stt-mram存储器单元及其制备方法

Country Status (1)

Country Link
CN (1) CN111081867B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246327A (zh) * 2008-12-10 2011-11-16 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
US20130034917A1 (en) * 2011-08-04 2013-02-07 Min Suk Lee Method for fabricating magnetic tunnel junction device
CN106030841A (zh) * 2014-03-07 2016-10-12 应用材料公司 形成磁性隧穿结的方法
CN107785483A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性随机存储器的制作方法
CN110071214A (zh) * 2019-05-07 2019-07-30 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246327A (zh) * 2008-12-10 2011-11-16 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
US20130034917A1 (en) * 2011-08-04 2013-02-07 Min Suk Lee Method for fabricating magnetic tunnel junction device
CN106030841A (zh) * 2014-03-07 2016-10-12 应用材料公司 形成磁性隧穿结的方法
CN107785483A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性随机存储器的制作方法
CN110071214A (zh) * 2019-05-07 2019-07-30 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法

Also Published As

Publication number Publication date
CN111081867B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US10043851B1 (en) Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
TWI737607B (zh) 圖案化磁性通道接面的硬遮罩
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US7863060B2 (en) Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8269292B2 (en) Magnetic tunnel junction (MTJ) to reduce spin transfer magnetizaton switching current
US8981502B2 (en) Fabricating a magnetic tunnel junction storage element
US11088320B2 (en) Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
US20100109106A1 (en) High density spin-transfer torque MRAM process
US20040127054A1 (en) Method for manufacturing magnetic random access memory
US10134981B1 (en) Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
CN104737317A (zh) 制造基于磁电阻的器件的方法
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
CN111009462B (zh) 一种钽掩模的制备方法
CN111613719A (zh) 一种制作磁性随机存储器单元阵列的方法
CN107331770B (zh) 一种四层掩模图案化磁性隧道结的方法
CN111081867B (zh) 一种stt-mram存储器单元及其制备方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN107331769B (zh) 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN108615808B (zh) 一种通过两次图案化制做磁性隧道结阵列的方法
CN110098320A (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN111863865B (zh) 一种赝磁性隧道结单元
CN107546323B (zh) 一种磁性隧道结钽掩模的制备方法
TW202349755A (zh) 半導體結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant