DE112004002798B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112004002798B4
DE112004002798B4 DE112004002798.5T DE112004002798T DE112004002798B4 DE 112004002798 B4 DE112004002798 B4 DE 112004002798B4 DE 112004002798 T DE112004002798 T DE 112004002798T DE 112004002798 B4 DE112004002798 B4 DE 112004002798B4
Authority
DE
Germany
Prior art keywords
layer
expansion
heat treatment
forming
oxidizing atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112004002798.5T
Other languages
English (en)
Other versions
DE112004002798T5 (de
Inventor
Tomoyuki Watanabe
Atsushi Yoshinouchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Publication of DE112004002798T5 publication Critical patent/DE112004002798T5/de
Application granted granted Critical
Publication of DE112004002798B4 publication Critical patent/DE112004002798B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: einen ersten Schichtausbildungsschritt zum Ausbilden einer Oxidationsverhinderungsschicht, die das Eindringen von Feuchtigkeit in ein Element verhindert, auf einem konkaven und konvexen Abschnitt, der durch das Element auf einem Halbleitersubstrat ausgebildet wird, worin die Oxidationsverhinderungsschicht eine Siliziumnitridschicht ist; einen zweiten Schichtausbildungsschritt zum Ausbilden auf der Oxidationsverhinderungsschicht einer Expansionsschicht, die durch eine Wärmebehandlung in einer Oxidationsatmosphäre oxidiert und expandiert werden kann, worin die Expansionsschicht aus einem Silizid oder aus Aluminium, Tantal oder einer Legierung aus diesen hergestellt wird; einen dritten Schichtausbildungsschritt zum Ausbilden einer Isolationsschicht, die durch die Wärmebehandlung in der Oxidationsatmosphäre verflüssigt werden kann, auf der Expansionsschicht, worin die Isolationsschicht eine Siliziumoxidschicht ist, die Phosphor und/oder Arsen und/oder Bor und/oder Fluor und/oder ein Halogenid enthält; und einen Expansionsschritt, um das Halbleitersubstrat, auf dem die Oxidationsverhinderungsschicht, die Expansionsschicht und die Isolationsschicht ausgebildet worden sind, der Wärmebehandlung in der Oxidationsatmosphäre zu unterziehen, um die Isolationsschicht zu verflüssigen und um die Expansionsschicht zu oxidieren und zu expandieren, wodurch Blasen, die in der Isolationsschicht erzeugt werden, beseitigt werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Isolationsschicht auf einem Halbleitersubstrat (Wafer) enthält. Genauer betrifft sie ein Verfahren zum Herstellen einer Halbleitervorrichtung, die vollständig Hohlräume (Blasen), die in dem Isolationsfilm erzeugt werden, oder offene Poren beseitigt, die aufgrund eines unzureichenden Einfüllens der Isolationsschicht erzeugt werden.
  • Beschreibung des Standes der Technik
  • Zum Beispiel wird bei den Herstellungsschritten einer Halbleitervorrichtung eine MOSFET-Gate-Elektrode auf einem Halbleitersubstrat derart ausgebildet, dass sie davon hervorsteht, wodurch ein konkaver Abschnitt zwischen der Gate-Elektrode und einer Gate-Elektrode, die benachbart zu der Elektrode ist, ausgebildet wird und wodurch ein konkaver Abschnitt, ein konvexer Abschnitt und ein gestufter Abschnitt (Graben) in der Gate-Elektrode und zwischen den Gate-Elektroden hergestellt werden. Wenn dieser gestufte Abschnitt größer wird, tritt eine Fokusabweichung während des Zeichnens eines Verdrahtungsmusters durch Belichtung auf. In einem Fall, wenn Verdrahtungslinien ausgebildet werden, die sich miteinander schneiden, wird ein Überlappungsabschnitt eines Kreuzungsabschnitts dünn und dies verursacht eine Trennung. Diese Probleme werden erzeugt und ergeben Defekte der Halbleitervorrichtung. Um dieses Problem zu lösen, wird als ein Verfahren zum Beseitigen dieses gestuften Abschnitts eine dielektrische Zwischenschicht, zum Beispiel eine BPSG-Schicht oder eine PSG-Schicht auf dem gestuften Abschnitt durch chemische Gasabscheidung (CVD = Chemical Vapor Deposition) ausgebildet und die Oberfläche dieser dielektrischen Zwischenschicht wird durch ein bestimmtes Verfahren eingeebnet.
  • In den letzten Jahren ist mit dem Fortschritt der Miniaturisierung und der hohen Verdichtung der Halbleitervorrichtungen mit einer hohen Integration und einer Kapazitätsvergrößerung davon ein Aspektverhältnis (Verhältnis einer Tiefenrichtungsabmessung bezüglich einer seitlichen Abmessung einer Struktur) jeder Struktur angestiegen und der gestufte Abschnitt der Struktur tendiert dazu, in einem Herstellungsschritt größer zu werden. Deshalb ist die Wahrscheinlichkeit dafür angestiegen, dass Hohlräume (Blasen) in der Isolationsschicht während der Herstellung der vorstehend erwähnten, dielektrischen Zwischenschicht erzeugt werden und dass offene Poren manchmal in dem Isolationsfilm aufgrund der Unebenheit der Ausbildung der Isolationsschicht in dem Graben oder aufgrund eines Mangels an Schichtausbildungsmenge (Schichtausbildungsdefekt) erzeugt werden. 1A und 1B zeigen Schnittformen einer Halbleitervorrichtung in dem Prozess der Herstellung einer herkömmlichen Halbleitervorrichtung. 1A zeigt den Fall, bei dem eine Hohlraum 53 in einer dielektrischen Zwischenschicht 52, die auf einem konkaven und konvexen Abschnitt 51 ausgebildet wird, welcher durch ein Element auf einem Halbleitersubstrat 50 ausgebildet wird, erzeugt wird und 1B zeigt einen Fall, bei dem eine offene Pore 54 in der dielektrischen Zwischenschicht 52 erzeugt wird. Es wird darauf hingewiesen, dass in 1A und 1B das Bezugszeichen 55 eine Grenzschicht bezeichnet.
  • Bislang wurde das Halbleitersubstrat, auf dem die dielektrische Zwischenschicht ausgebildet worden ist, einer Wärmebehandlung bei einer Temperatur von 900°C in einer Inertgasatmosphäre unter einem Normaldruck (0,1 MPa) ausgesetzt oder einer Wärmebehandlung bei einer Temperatur etwas unterhalb 900°C in der Atmosphäre ausgesetzt, die Sauerstoff oder Wasserdampf unter Normaldruck enthält, wodurch eine Fluidausbildung bzw. Verflüssigung (Wiederfließen) des Isolationsfilms erzeugt wird, um dadurch die Schicht einzuebnen. Durch diese Wiederfließbehandlung bzw. Reflowbehandlung wurden die Hohlräume oder die offenen Poren, die in dem Isolationsfilm erzeugt worden sind, beseitigt. Als Stand der Technik, der mit diesem Verfahren verbunden ist, sind die nachfolgenden Patentdokumente 1 und 2 offenbart.
  • Das ”Verfahren zum Einebnen einer Isolationsschicht der Halbleitervorrichtung” des Patentdokuments 1 hat als Zweck ein effektives Durchführen einer Wiederfließbehandlung bezüglich einer BPSG-Schicht einer Halbleitervorrichtung bei vergleichsweise niedriger Temperatur in einer kurzen Zeitdauer. In einem Verfahren, in dem die Isolationsschicht, die auf der konkaven und konvexen Oberfläche eines Substrats der Halbleitervorrichtung ausgebildet wird, durch thermisches Wiederfließen eingeebnet wird, wird das thermische Wiederfließen in der Atmosphäre, die Sauerstoff oder Wasserdampf enthält, bei einem Druck von 0,3 MPa oder mehr durchgeführt. Zudem steigt gemäß diesem Verfahren die Menge des Sauerstoffs, die in der Isolationsschicht verteilt wird, und die Diffusionsgeschwindigkeit an und ein ausgezeichnetes Wiederfließen der BPSG-Schicht wird bei einer niedrigen Temperatur für eine kurze Zeitdauer im Vergleich mit dem herkömmlichen Verfahren bewerkstelligt.
  • Das ”Verfahren zum Herstellen einer Halbleitervorrichtung” des Patentdokuments 2 hat den Zweck des Erhaltens der Ebenheit, die zum Durchführen einer Niedertemperaturbehandlung ausreicht. Nachdem ein Element auf einem Halbleitersubstrat ausgebildet worden ist, wird eine Siliziumnitridschicht auf diesem Element ausgebildet. Auf dieser Schicht wird eine BPSG-Schicht, die Bor und Phosphor enthält, ausgebildet und weiter wird auf dieser Schicht eine SOG-Schicht, der Bor und/oder Phosphor enthält, durch ein Beschichtungsverfahren ausgebildet. Dann wird das Substrat in einer Hochdruckatmosphäre, die Wasserdampf enthält, wärmebehandelt. Die SOG-Schicht wird geliert und durch einen hohen, externen Druck eingeebnet, der auf die Schicht selbst einwirkt.
  • [Patentdokument 1]
    • Japanische, ungeprüfte Patentveröffentlichung JP 05-67607 A ( JP H5-67607 A )
  • [Patentdokument 2]
    • Japanische, ungeprüfte Patentveröffentlichung JP 10-275805 A ( JP H10-275805 A )
  • Die Druckschrift US 4 571 819 A offenbart ein Verfahren zur Ausbildung eines Grabenisolationsoxids unter Verwendung von dotiertem Siliziumdioxid welches aufgeschmolzen wird, um darin ausgebildete Blasen zu kollabieren und eine ebene Oberfläche zu ergeben. Eine darunterliegende Zusammensetzung aus Schichten bestehend aus einem Oxid, Polysilizium, Siliziumnitrid und einer weiteren Polysiliziumschicht, die während des Aufschmelzens in einer oxidierenden Atmosphäre oxidiert wird. Diese Schichtzusammensetzung erlaubt die Ausbildung und das Aufschmelzen des dotierten Isolationsoxids und verbleibt in dem Graben, um zu der Grabenisolationsstrukur beizutragen.
  • Die Druckschrift DE 102 34 165 A1 offenbart ein Füllen von Gräben mit dielektrischem Material, wobei vor dem Abscheiden des dielektrischen Volumenmaterials eine oxidierbare Abstandsschicht zur nachfolgenden Volumenvergrößerung durch Oxidation abgeschieden wird.
  • In dem vorstehenden ”Verfahren zum Einebnen der Isolationsschicht der Halbleitervorrichtung” des Patentdokuments 1 kann die Wärmebehandlung bei 800°C durchgeführt werden, was niedriger als die herkömmliche Wiederverflüssigungsbehandlungstemperatur ist. In dem ”Verfahren zum Herstellen einer Halbleitervorrichtung” des Patentdokuments 2 kann die Wiederverflüssigungsbehandlungstemperatur auf 700°C oder kleiner gesetzt werden. Es kann erwartet werden, dass die Isolationsschicht durch die Wiederverflüssigungsbehandlung verflüssigt bzw. fluidförmig wird, um die Hohlräume oder die offenen Poren, die in der Isolationsschicht erzeugt werden, zu beseitigen. Da die Wärmebehandlungstemperatur von 700°C bis 800°C wie in den Patentdokumenten 1 und 2 die Eigenschaften des zu miniaturisierenden Elements negativ beeinflusst, gibt es jedoch eine Forderung nach einer weiteren Absenkung der Behandlungstemperatur, um Beschädigungen aufgrund der Wärmebehandlung bei der weiteren Integration der Halbleitervorrichtung zu reduzieren. Auch bei der Behandlung bei der hohen Temperatur, bei der eine hohe Verflüssigung erhalten wird, verbleiben die Hohlräume manchmal, ohne dass sie vollständig beseitigt werden, in Abhängigkeit von einer Position, wo die Hohlräume erzeugt worden sind, oder in Abhängigkeit von der Größe der Hohlräume. Die verbleibenden Hohlräume können einen Vorrichtungsdefekt verursachen. Insbesondere, wenn die Größe der Hohlräume vermindert wird, wird ein Effekt, der durch den Auftrieb während der Verflüssigung erzeugt wird, verschlechtert und dies lässt die Wahrscheinlichkeit zunehmend ansteigen, dass die Hohlräume verbleiben. In einem Fall, bei dem die offenen Poren in der Isolationsschicht erzeugt werden, wird die Oberfläche der offenen Poren durch eine Oberflächenspannung der Isolationsschicht während der Verflüssigungsbehandlung eingeebnet, aber die offenen Poren werden nicht geschlossen oder der konkave Abschnitt und der konvexe Abschnitt (Gräben) werden nicht gefüllt.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung wurde entwickelt, um die vorstehenden Probleme lösen zu können. Das heißt eine Aufgabe der vorliegenden Erfindung besteht darin, ein neues Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, in dem Hohlräume in einer dielektrischen Zwischenschicht vollständig durch eine Wärmebehandlungstemperatur beseitigt werden können, die niedriger als zuvor ist, und in dem weiterhin Poren, die in der dielektrischen Zwischenschicht erzeugt werden, ausgefüllt werden können.
  • Die voranstehend genannte Aufgabe wird durch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 und ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 3 gelöst. Weitere vorteilhaftere Ausgestaltungen sind in den abhängigen Ansprüche 2 und 4 definiert.
  • Gemäß eines ersten Aspekts der Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, das enthält: einen ersten Schichtausbildungsschritt zum Ausbilden auf einem konkaven und konvexen Abschnitt, der durch ein Element auf einem Halbleitersubstrat ausgebildet wird, einer Oxidationsverhinderungsschicht, die das Eindringen von Feuchtigkeit in das Element verhindert; einen zweiten Schichtausbildungsschritt zum Ausbilden auf dieser Oxidationsverhinderungsschicht einer Expansionsschicht, die durch eine Wärmebehandlung in einer Oxidationsatmosphäre oxidiert und expandiert werden kann; einen dritten Schichtausbildungsschritt zum Ausbilden auf dieser Expansionsschicht einer Isolationsschicht, die durch die Wärmebehandlung in der Oxidationsatmosphäre verflüssigt werden kann; und einen Expansionsschritt zum Unterziehen des Halbleitersubstrats, auf dem die Oxidationsverhinderungsschicht, die Expansionsschicht und die Isolationsschicht ausgebildet worden sind, der Wärmebehandlung in der Oxidationsatmosphäre, um die Isolationsschicht zu verflüssigen und die Expansionsschicht zu oxidieren und zu expandieren, wodurch Blasen eliminiert werden, die in der Isolationsschicht erzeugt werden.
  • Die Expansionsschicht wird entweder aus einem Silicid hergestellt, oder die Expansionsschicht wird aus Aluminium, Tantal oder einer Legierung aus ihnen hergestellt.
  • Die Isolationsschicht ist eine Siliziumoxidschicht, die Phosphor, Arsen, Bor, Fluor und/oder ein Halogenid enthält.
  • Die Oxidationsverhinderungsschicht wird aus einer Siliziumnitridschicht ausgebildet.
  • In einem zweiten Aspekt der Erfindung, der eine bevorzugte Ausführungsform des ersten Aspekts der Erfindung ist, ist ein Druck der Oxidationsatmosphäre in dem Expansionsschritt ein Atmosphärendruck oder größer und eine Wärmebehandlungstemperatur beträgt 400°C bis 800°C.
  • Gemäß einem dritten Aspekt der Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, das einen ersten Schichtausbildungsschritt zum Ausbilden auf einem konkaven und konvexen Abschnitt, der durch ein Element auf einem Halbleitersubstrat ausgebildet wird, einer Oxidationsverhinderungsschicht, die das Eindringen von Feuchtigkeit in das Element verhindert; einen zweiten Schichtausbildungsschritt zum Ausbilden auf dieser Oxidationsverhinderungsschicht einer Expansionsflussschicht, die oxidiert, expandiert und verflüssigt werden kann durch eine Wärmebehandlung in einer Oxidationsatmosphäre und die eine Isolationseigenschaft hat; und einen Expansionsschritt, um das Halbleitersubstrat, auf dem die Oxidationsverhinderungsschicht und die Expansionsflussschicht ausgebildet worden sind, einer Wärmebehandlung in der Oxidationsatmosphäre auszusetzen, um die Expansionsflussschicht zu oxidieren, zu expandieren und zu verflüssigen, wodurch Blasen oder offene Poren, die in der Expansionsflussschicht erzeugt werden, beseitigt werden können.
  • Die Expansionsflussschicht ist aus einem polykristallinen Silizium oder einem amorphen Silizium hergestellt, das Bor und/oder Phosphor und/oder Fluor enthält.
  • Die Oxidationsverhinderungsschicht ist aus einer Siliziumnitridschicht ausgebildet.
  • In einem vierten Aspekt der Erfindung, der eine bevorzugte Ausführungsform des dritten Aspekts der Erfindung ist, ist ein Druck der Oxidationsatmosphäre in dem Expansionsschritt ein Atmosphärendruck oder höher und eine Wärmebehandlungstemperatur beträgt 400°C bis 800°C.
  • Gemäß den ersten bis zweiten Aspekten der Erfindung wird die Oxidationsverhinderungsschicht auf dem konkaven und konvexen Abschnitt ausgebildet, der durch das Element auf der Halbleitervorrichtung ausgebildet wird, wird die Expansionsschicht auf der Oxidationsverhinderungsschicht ausgebildet, wird die Isolationsschicht auf der Expansionsschicht ausgebildet und wird das Halbleitersubstrat, auf dem sie ausgebildet worden sind, der Wärmebehandlung in der Hochdruckoxidationsatmosphäre unterzogen. Die Isolationsschicht wird verflüssigt und die Expansionsschicht wird oxidiert und expandiert, wodurch die Verflüssigung der Isolationsschicht gefördert wird. Als Folge können Hohlräume (Blasen), die in der Isolationsschicht erzeugt werden, vollständig beseitigt werden.
  • Zudem wird gemäß den dritten bis vierten Aspekten der Erfindung die Oxidationsverhinderungsschicht auf dem konkaven und konvexen Abschnitt, der durch das Element auf dem Halbleitersubstrat ausgebildet wird, ausgebildet, wird die Expansionsflussschicht auf der Oxidationsverhinderungsschicht ausgebildet und wird die Halbleitervorrichtung, auf der sie ausgebildet worden sind, der Wärmebehandlung in der Hochdruckoxidationsatmosphäre unterzogen und die Expansionsflussschicht wird expandiert und verflüssigt, wodurch die Hohlräume (Blasen), die in der Expansionsflussschicht erzeugt werden, vollständig beseitigt werden können. Auch in dem Fall, in dem die offenen Poren aufgrund eines unzureichenden Füllens der Expansionsflussschicht erzeugt werden, werden die offenen Poren aufgrund der Effekte der Expansion und der Verflüssigung aufgefüllt und die offenen Poren können deshalb beseitigt werden.
  • In der herkömmlichen Reflowbehandlung bzw. Verflüssigungsbehandlung, in der ein Verflüssigungseffekt nur erwartet wird, steigt ein Fluidwiderstand an, wenn die Hohlräume klein werden. Es war deshalb notwendig, die Behandlungstemperatur anzuheben oder die Behandlungszeit zu verlängern. In einem Fall, in dem die Expansionsschicht zum Fördern der Verflüssigung der Isolationsschicht wie in den ersten bis vierten Aspekten der Erfindung verwendet wird, hängen jedoch die Wärmebehandlungstemperatur und die Zeit von der Expansion der Expansionsschicht ab. Wenn die Hohlräume klein werden, kann deshalb die Expansion der Expansionsschicht zum Beseitigen der Hohlräume klein sein. Es ist deshalb möglich, die Behandlungstemperatur abzusenken oder die Behandlungszeit zu verkürzen. Auch in einem Fall, bei dem die Expansionsflussschicht expandiert und verflüssigt wird, hängen die Wärmebehandlungstemperatur und die Zeit von der Expansion der Expansionsflussschicht ab. Ähnlich ist es deshalb möglich, die Behandlungstemperatur abzusenken oder die Behandlungszeit zu verkürzen.
  • Gemäß dem Verfahren zum Herstellen der Halbleitervorrichtung der vorliegenden Erfindung ist es deshalb möglich, Effekte zu erhalten, dass die Behandlungstemperatur auf eine niedrigere als zuvor gesetzt werden kann, dass die Halbleitervorrichtung ohne Hohlräume oder offene Poren in der Isolationsschicht hergestellt werden kann und dass die Ausbeute der Vorrichtung erhöht werden kann.
  • Weitere Aufgaben und vorteilhafte Eigenschaften der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung mit Bezug auf die beiliegenden Zeichnungen ersichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A und 1B sind Diagramme, die den Stand der Technik zeigen;
  • 2A bis 2C sind Diagramme, die Schnittformen einer Halbleitervorrichtung zeigen, auf die das Verfahren zum Herstellen der Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung angewandt wird;
  • 3 ist ein Diagramm, das die Abhängigkeit der Oxidschichtdicke aus einem polykristallinen Silizium und einem einkristallinen Silizium von einer Behandlungszeit zeigt;
  • 4 ist ein Diagramm, das die Abhängigkeit der Dicke der einkristallinen Siliziumoxidschicht von der Behandlungstemperatur zeigt;
  • 5 ist ein Diagramm, das die Abhängigkeit der Geschwindig keit des einkristallinen Siliziumoxidfilms von dem Behandlungsdruck zeigt;
  • 6A und 6B sind Diagramme, die ein Verhalten zeigen, bei dem Hohlräume in einer Isolationsschicht durch das Verfahren zum Herstellen der Halbleitervorrichtung in der ersten Ausführungsform der vorliegenden Erfindung beseitigt werden;
  • 7A bis 7E sind Diagramme, die Schnittformen einer Halbleitervorrichtung zeigen, auf die das Verfahren zum Herstellen der Halbleitervorrichtung in einer zweiten Ausführungsform der vorliegenden Erfindung angewandt wird; und
  • 8A und 8B sind Diagramme, die ein Verhalten zeigen, in dem offene Poren einer Expansionsschicht durch das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung beseitigt werden.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend im Detail mit Bezug auf die beiliegenden Zeichnungen beschrieben. Es wird darauf hingewiesen, dass in jeder Zeichnung der gleiche Teil mit dem gleichen Bezugszeichen bezeichnet wird und dass deshalb eine redundante Beschreibung weggelassen wird.
  • Zuerst wird das Verfahren zum Herstellen der Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. Das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform der vorliegenden Erfindung enthält: einen ersten Schichtausbildungsschritt zum Ausbilden einer Oxidationsverhinderungsschicht auf einem konkaven und konvexen Abschnitt, der durch ein Element auf einem Halbleitersubstrat ausgebildet wird; einen zweiten Schichtausbildungsschritt zum Ausbilden einer Expansionsschicht; einen dritten Schichtausbildungsschritt zum Ausbilden einer Isolationsschicht; und einen Expansionsschritt, um das Halbleitersubstrat, auf dem sie ausgebildet worden sind, einer Wärmebehandlung zu unterziehen, wodurch die Expansionsschicht expandiert wird. Die jeweiligen Schritte werden nachfolgend beschrieben.
  • 2A bis 2C zeigen Schnittformen der Halbleitervorrichtung, auf die das Verfahren zum Herstellen der Halbleitervorrichtung in der ersten Ausführungsform der vorliegenden Erfindung angewandt wird. Zuerst, wie in 2A gezeigt ist, wird der erste Schichtausbildungsschritt durchgeführt, um eine Oxidationsverhinderungsschicht 2 als eine erste Schicht durch eine chemische Niederdruck-Gasabscheidung (nachfolgend als ”LPCVD” bezeichnet) auf einem konkaven und konvexen Abschnitt 1 (Graben) auszubilden, der durch eine Verdrahtungsstruktur (Element), zum Beispiel eine Gate-Isolationsschicht oder eine Gate-Elektrode, ausgebildet wird, die auf einem Halbleitersubstrat 11 ausgebildet wird. In der vorliegenden Ausführungsform gibt eine Größe des Grabens des konkaven und konvexen Abschnitts 1 eine Weite von 1 μm und eine Tiefe von 2,5 μm an und die Oxidationsverhinderungsschicht 2, die eine Dicke von 150 nm hat, wurde auf diesem Abschnitt ausgebildet. Die Oxidationsverhinderungsschicht 2 wird aus einer Siliziumnitridschicht ausgebildet und funktioniert als Schutzschicht (Grenzschicht) zum Verhindern des Eindringens von Feuchtigkeit in das Element aufgrund des nachfolgenden Schrittes.
  • Als Nächstes, wie in 2B gezeigt ist, wird der zweite Schichtausbildungsschritt durch die LPCVD durchgeführt, um auf der Oxidationsverhinderungsschicht als erste Schicht eine Expansionsschicht 3 als eine zweite Schicht auszubilden, die durch eine Wärmebehandlung in einer Oxidationsatmosphäre oxidiert und expandiert werden kann. Die Expansionsschicht 3 wird derart ausgebildet, dass eine Dicke der Schicht ½ oder mehr einer Weite jedes Hohlraums wird, der schließlich in der Isolationsschicht 4, die später beschrieben wird, erzeugt wird. In der vorliegenden Ausführungsform wird eine Expansionsschicht 3 mit einer Dicke von 100 nm ausgebildet. Herkömmlicherweise ist die Expansionsschicht eine Schicht, die nicht erfindungsgemäß aus einem polykristallinen Silizium oder einem amorphen Silizium hergestellt wird. Gemäß der Erfindung wird die Expansionsschicht 3 aus einem Silizid hergestellt oder ist ein Film, der aus Aluminium, Tantal oder einer Legierung aus diesen hergestellt wird. Zudem ist es zusätzlich zu der vorstehenden Expansionsschicht möglich, alle Substanzen zu verwenden, die eine Eigenschaft haben, dass sie derart oxidiert werden können, dass sie in der Oxidationsatmosphäre expandieren.
  • Als Nächstes, wie in 2C gezeigt wird, wird der dritte Schichtausbildungsschritt durch eine chemische Atmosphärendruck-Gasabscheidung (nachfolgend als ”APCVD” bezeichnet) durchgeführt, um auf der Expansionsschicht 3 als die zweite Schicht die Isolationsschicht 4 als eine dritte Schicht in einem solchen Maß auszubilden, dass der konkave und konvexe Abschnitt ausgefüllt wird. Diese Isolationsschicht 4 ist eine Siliziumoxidschicht (eine BPSG-Schicht, eine PSG-Schicht oder Ähnliches), die Phosphor und/oder Arsen und/oder, Bor und/oder Fluor und/oder ein Halogenid enthält. Zu dieser Zeit wird ein Hohlraum 5 (Blase) in der Isolationsschicht 4, die in der Zeichnung gezeigt ist, erzeugt.
  • Als Nächstes wird der Expansionsschritt durchgeführt, um das Halbleitersubstrat 11, das mit der ersten bis dritten Schicht ausgebildet worden ist, einer Wärmebehandlung in einer Atmosphäre (Oxidationsatmosphäre) zu unterziehen, die Sauerstoff oder Wasserdampf enthält, wodurch die Expansionsschicht 3 oxidiert und expandiert wird.
  • Hier zeigt 3 die Abhängigkeit der Oxidschichtdicken eines polykristallinen Siliziums und eines einkristallinen Siliziums von der Oxidationsbehandlungszeit. Die Abszisse gibt eine Oxidationsbehandlungszeit [min] an und die Ordinate gibt eine Oxidationsfilmdicke [nm] an. In der Figur gibt ”p-Si” das polykristalline Silizium an und ”c-Si (100)” gibt das einkristalline Silizium (100) an. Eine Wärmebehandlung wird in der Atmosphäre durchgeführt, die Wasserdampf enthält, unter Bedingungen, dass eine Temperatur 600°C und ein Druck 2 MPa betragen. Aus diesem Ergebnis ist ersichtlich, dass die Dicken der Oxidschichten von sowohl dem polykristallinen Silizium als auch dem einkristallinen Silizium dazu neigen, proportional zu einer Oxidationsbehandlungszeit anzusteigen.
  • 4 zeigt die Abhängigkeit der Dicke der Einkristall-Siliziumoxidschicht von einer Oxidationsbehandlungstemperatur, wobei die Abszisse eine Oxidationsbehandlungszeit [min] angibt und die Ordinate die Oxidschichtdicke [nm] angibt. In der Figur zeigen ein ”weißer Kreis”, ein ”schwarzes Quadrat” und ein ”schwarzes Dreieck” jeweils Behandlungstemperaturen an, wobei ”der weiße Kreis” 600°C angibt, ”das schwarze Quadrat” 580°C angibt und das ”schwarze Dreieck” 550°C angibt. Jede der Wärmebehandlungen wurde in der Atmosphäre, die Wasserdampf enthält, unter Druckbedingungen von 2 MPa durchgeführt. Aus diesem Ergebnis ist ersichtlich, dass die Dicke der Oxidschicht des einkristallinen Siliziums dazu neigt, exponentiell bezüglich der Oxidationsbehandlungstemperatur anzusteigen.
  • 5 zeigt die Abhängigkeit der Oxidationsgeschwindigkeit der Einkristall-Siliziumoxidschicht von dem Oxidationsdruck, wobei die Abszisse einen Oxidationsbehandlungsdruck [MPa] angibt und die Ordinate die Oxidationsgeschwindigkeit [nm/min] angibt. Die Wärmebehandlung wurde in der Atmosphäre, die Wasserdampf enthält, unter Wärmebedingungen bei 600°C durchgeführt. Aus diesem Ergebnis ist ersichtlich, dass die Dicke der Oxidschicht des einkristallinen Siliziums dazu neigt, proportional zu dem Oxidationsbehandlungsdruck anzusteigen.
  • Als ein Beispiel der Wärmebehandlung wurde die Wärmebehandlung in der Atmosphäre, die Wasserdampf enthält, unter Druckbedingungen von 2 MPa und Wärmebedingungen bei 600°C durchgeführt. In einem Fall, in dem eine Oxidationsrate des polykristallinen Siliziums ungefähr 46 nm pro Stunde betrug, betrug eine Oxidationsrate des amorphen Siliziums ungefähr 24 nm pro Stunde. Wenn ein Hohlraumdurchmesser ungefähr 50 nm war und die Expansionsschicht aus einer Schicht aus polykristallinem Silizium war, waren ungefähr zwei Stunden erforderlich. Wenn ein Hohlraumdurchmesser ungefähr 50 nm betrug und die Expansionsschicht eine Schicht aus amorphem Silizium war, waren ungefähr vier Stunden erforderlich.
  • Es ist deshalb auf der Basis dieser Ergebnisse vorzuziehen, dass in dem Expansionsschritt die Wärmebehandlung in der Oxidationsatmosphäre unter Druckbedingungen des atmosphärischen Drucks (ungefähr 0,1 MPa) oder höher und unter Wärmebedingungen bei 400°C bis 800°C durchgeführt wird. Aus dem Ergebnis von 5 wird, da die Oxidationsgeschwindigkeit der Expansionsschicht 3 proportional zum Behandlungsdruck ist, ein spezifischer Behandlungsdruck auf einen Druck gesetzt, der nicht unterhalb einer praktischen Behandlungszeit aus einem Gesichtspunkt der Produktivität oder Ähnlichem ist. Diese Wärmebehandlung wird durchgeführt, um die Expansionsschicht 3, die als die zweite Schicht ausgebildet wird, in einer Hochdruckoxidationsatmosphäre zu oxidieren. Wenn die Expansionsschicht 3 eine Schicht aus polykristallinem Silizium ist, verändert sich die Schicht zu Siliziumoxid und die oxidierte Schicht aus polykristallinem Silizium expandiert, bis die Dicke ungefähr doppelt so groß ist. Zu dieser Zeit expandiert die Expansionsschicht 3, wodurch eine Isolationsschicht 4, zum Beispiel eine BPSG-Schicht, die die dritte Schicht ist, die erwärmt wird, um die Viskosität abzusenken, und verflüssigt wird, komprimiert wird, und der Hohlraum 5 in der Isolationsschicht 4 zieht sich zusammen, wie in 6A gezeigt wird. Zudem expandiert die Expansionsschicht 3 in einer letzten Stufe der Wärmebehandlung, wodurch der Hohlraum 5 vollständig verschwindet, wie in 6B gezeigt wird.
  • Weiterhin diffundieren in dieser Stufe Verunreinigungen von einer Isolationsschicht 4, zum Beispiel der BPSG-Schicht, die die Verunreinigungen enthält, zu der oxidierten und expandierten Expansionsschicht 3, bilden schließlich eine Schicht aus, die ähnlich zu der Isolationsschicht 4 ist, und funktionieren als hohlraumfreie, dielektrische Zwischenschichten. Zum Beispiel, wenn die Expansionsschicht 3 aus polykristallinem Silizium besteht und die Isolationsschicht 4 ein BPSG-Schicht ist, wird das polykristalline Silizium oxidiert, um Siliziumoxid auszubilden und auf diesen Schichten diffundieren die Verunreinigungen von der BPSG-Schicht, um schließlich die BPSG-Schicht auszubilden.
  • Wie vorstehend beschrieben wurde, wird gemäß der ersten Ausführungsform der vorliegenden Erfindung die Oxidationsverhinderungsschicht 2 auf dem konkaven und konvexen Abschnitt 1, der durch das Element auf dem Halbleitersubstrat 11 ausgebildet wird, auf der Schicht, auf der die Expansionsschicht 3 ausgebildet wird, und auf der Schicht ausgebildet, auf der die Isolationsschicht 4 ausgebildet wird. Zudem wird das Halbleitersubstrat 11, auf dem sie ausgebildet worden sind, der Wärmebehandlung in der Hochdruckoxidationsatmosphäre unterzogen, um die Isolationsschicht 4 zu verflüssigen und um die Expansionsschicht 3 zu oxidieren und zu expandieren. Als Folge wird es ermöglicht, da die Verflüssigung der Isolationsschicht 4 gefördert wird, einen Effekt zu erhalten, dass der Hohlraum 5 (Blase), der in der Isolationsschicht 4 erzeugt wird, vollständig beseitigt werden kann. Im Ergebnis kann die Ausbeute der Vorrichtung erhöht werden.
  • In der herkömmlichen Wiederfließbehandlung, in der nur ein Verflüssigungseffekt erwartet wird, steigt ein Fluidwiderstand an, wenn der Hohlraum klein wird. Es ist deshalb notwendig, die Behandlungstemperatur anzuheben oder die Behandlungszeit zu verlängern. In einem Fall, wenn die Expansionsschicht 3 zum Fördern der Verflüssigung der Isolationsschicht 4 wie in der vorliegenden Erfindung verwendet wird, hängen jedoch die Temperatur und die Zeit für die Wärmebehandlung von der Expansion der Expansionsschicht 3 ab. Wenn der Hohlraum 5 klein wird, kann deshalb die Expansionsschicht 3 zum Beseitigen des Hohlraums 5 reduziert werden. Als Folge ist es möglich, die Behandlungstemperatur abzusenken oder die Behandlungszeit zu verkürzen.
  • Als Nächstes wird das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Das Verfahren zum Herstellen der Halbleitervorrichtung in der zweiten Ausführungsform der vorliegenden Erfindung enthält: einen ersten Schichtausbildungsschritt zum Ausbilden einer Oxidationsverhinderungsschicht auf einem konkaven und konvexen Abschnitt 1, der durch ein Element auf einem Halbleitersubstrat 11 ausgebildet wird; einen zweiten Schichtausbildungsschritt zum Ausbilden einer Expansionsflussschicht; und einen Expansionsschritt, um das Halbleitersubstrat 11, das diese ausgebildeten Schichten hat, einer Wärmebehandlung zu unterziehen, wodurch die Expansionsflussschicht expandiert wird. Die jeweiligen Schritte werden nachfolgend beschrieben.
  • 7A bis 7E zeigen Schnittformen der Halbleitervorrichtung, auf die das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung angewandt wird. Zuerst, wie in 7A gezeigt wird, wird der erste Schichtausbildungsschritt durchgeführt, um eine Oxidationsverhinderungsschicht 2 als eine erste Schicht durch eine LPCVD auf dem konkaven und konvexen Abschnitt 1, der durch das Element des Halbleitersubstrats 11 ausgebildet wird, auszubilden. Diese Oxidationsverhinderungsschicht 2 ist ähnlich zu der der ersten Ausführungsform.
  • Als Nächstes, wie in 7B gezeigt wird, wird der zweite Schichtausbildungsschritt durch die LPCVD in einem solchen Ausmaß durchgeführt, dass der konkave und konvexe Abschnitt gefüllt wird, wodurch auf der Oxidationsverhinderungsschicht 2 als erste Schicht eine Expansionsflussschicht 6 als zweite Schicht ausgebildet wird, die oxidiert, expandiert und verflüssigt werden kann durch eine Wärmebehandlung in einer Oxidationsatmosphäre und die eine Isolationseigenschaft hat. Zu dieser Zeit, wenn ein Hohlraum 5 (Blase) in der Expansionsflussschicht 6, die in der Figur gezeigt ist, erzeugt wird, oder wenn der konkave und konvexe Abschnitt 1 unzureichend mit der Expansionsflussschicht 6, wie in 7C gezeigt ist, gefüllt wird, wird eine offene Pore 7 erzeugt. Diese Expansionsflussschicht 6 wird aus einem polykristallinen Silizium (dotiertes polykristallines Silizium) oder einem amorphen Silizium (dotiertes amorphes Silizium) hergestellt, das Bor und/oder Phosphor und/oder Fluor enthält.
  • Als Nächstes wird der Expansionsschritt durchgeführt, um das Halbleitersubstrat 11, das die ausgebildeten ersten und zweiten Schichten darauf hat, einer Wärmebehandlung in einer Oxidationsatmosphäre zu unterziehen, wodurch die Expansionsflussschicht expandiert und verflüssigt wird. In dem Expansionsschritt wird es auf die gleiche Art wie in der ersten Ausführungsform bevorzugt, dass die Wärmebehandlung in der Oxidationsatmosphäre unter Druckbedingungen bei atmosphärischem Druck (ungefähr 0,1 MPa) oder mehr und unter Wärmebedingungen von 400°C bis 800°C durchgeführt wird. Diese Wärmebehandlung wird durchgeführt, um die Expansionsflussschicht 6, die als die zweite Schicht ausgebildet wird, in einer Hochdruckoxidationsatmosphäre zu oxidieren. Wenn die Expansionsflussschicht 6 aus einem dotierten, polykristallinen Silizium oder einem dotierten, amorphen Silizium besteht, verändert sich die Schicht zu Siliziumoxid (BSG, PSG, BPSG oder Ähnlichem), die Phosphor, Bor oder Ähnliches enthält. In diesem Oxidationsprozess expandiert die Expansionsflussschicht 6. Zudem wird die Wärmebehandlung durchgeführt, um dadurch die Viskosität der Schicht abzusenken und die Schicht zu verflüssigen. Zu dieser Zeit expandiert die Expansionsflussschicht 6, bis die Dicke ungefähr maximal verdoppelt ist.
  • Als Folge wird der Hohlraum 5 in der Expansionsflussschicht 6 komprimiert, sodass er sich zusammenzieht, wie in 7D gezeigt ist, und in einer letzten Stufe der Wärmebehandlung, verschwindet der Hohlraum 5 vollständig, wie in 7E gezeigt ist. Auch in einem Fall, bei dem die offene Pore 7 erzeugt wird, wird die Expansionsflussschicht 6 der Wärmebehandlung ausgesetzt, wodurch die Expansionsflussschicht expandiert und verflüssigt wird. Dementsprechend verändert sich die Pore, nachdem die Oberfläche der offenen Pore 7 flach gemacht worden ist bzw. eingeebnet worden ist, wie in 8A gezeigt ist, zu einem Hohlraum 8, wie in 8B gezeigt ist. Zudem wird der Hohlraum danach komprimiert, damit er auf die gleiche Art wie in 7D zusammengezogen wird, und schließlich wird er auf die gleiche Art wie in 7E ausgefüllt und der Hohlraum 8 verschwindet.
  • Wie vorstehend beschrieben wurde, wird gemäß dem Verfahren zum Herstellen der Halbleitervorrichtung der zweiten Ausführungsform der vorliegenden Erfindung die Oxidationsverhinderungsschicht 2 auf dem konkaven und konvexen Abschnitt 1 ausgebildet, der durch das Element auf dem Halbleitersubstrat 11 ausgebildet wird, und auf der Schicht wird die Expansionsflussschicht 6 ausgebildet. Zudem wird die Halbleitervorrichtung, auf der diese Schichten bzw. Filme ausgebildet worden sind, der Wärmebehandlung in der Hochdruckoxidationsatmosphäre unterzogen, um die Expansionsflussschicht 6 zu expandieren und zu verflüssigen, wodurch es ermöglicht wird, den Effekt zu erhalten, dass der Hohlraum 5 (Blase), der in der Expansionsflussschicht 6 erzeugt wird, vollständig beseitigt werden kann. Auch in dem Fall, in dem die offene Pore 7 erzeugt wird, da der konkave und konvexe Abschnitt unzureichend mit Expansionsflussschicht 6 gefüllt wird, wird die offene Pore 7, aufgrund der Effekte der Expansion und Verflüssigung aufgefüllt, wodurch es ermöglicht wird, den Effekt zu erhalten, dass die offene Pore 7 beseitigt werden kann. Als Ergebnis davon kann die Ausbeute der Vorrichtung erhöht werden.
  • Zudem hängt in einem Fall, bei dem die Expansionsflussschicht 6 expandiert und verflüssigt wird, auf gleiche Art wie in der ersten Ausführungsform die Temperatur und die Zeit der Wärmebehandlung von der Expansion der Expansionsflussschicht 6 ab. Wenn der Hohlraum 5 klein wird, kann deshalb die Expansion der Expansionsschicht zum Beseitigen des Hohlraums 5 reduziert werden. Als Folge ist es möglich, die Behandlungstemperatur ähnlich abzusenken oder die Behandlungszeit zu verkürzen.

Claims (4)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: einen ersten Schichtausbildungsschritt zum Ausbilden einer Oxidationsverhinderungsschicht, die das Eindringen von Feuchtigkeit in ein Element verhindert, auf einem konkaven und konvexen Abschnitt, der durch das Element auf einem Halbleitersubstrat ausgebildet wird, worin die Oxidationsverhinderungsschicht eine Siliziumnitridschicht ist; einen zweiten Schichtausbildungsschritt zum Ausbilden auf der Oxidationsverhinderungsschicht einer Expansionsschicht, die durch eine Wärmebehandlung in einer Oxidationsatmosphäre oxidiert und expandiert werden kann, worin die Expansionsschicht aus einem Silizid oder aus Aluminium, Tantal oder einer Legierung aus diesen hergestellt wird; einen dritten Schichtausbildungsschritt zum Ausbilden einer Isolationsschicht, die durch die Wärmebehandlung in der Oxidationsatmosphäre verflüssigt werden kann, auf der Expansionsschicht, worin die Isolationsschicht eine Siliziumoxidschicht ist, die Phosphor und/oder Arsen und/oder Bor und/oder Fluor und/oder ein Halogenid enthält; und einen Expansionsschritt, um das Halbleitersubstrat, auf dem die Oxidationsverhinderungsschicht, die Expansionsschicht und die Isolationsschicht ausgebildet worden sind, der Wärmebehandlung in der Oxidationsatmosphäre zu unterziehen, um die Isolationsschicht zu verflüssigen und um die Expansionsschicht zu oxidieren und zu expandieren, wodurch Blasen, die in der Isolationsschicht erzeugt werden, beseitigt werden.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, worin ein Druck der Oxidationsatmosphäre in dem Expansionsschritt der Atmosphärendruck oder mehr ist und worin eine Temperatur der Wärmebehandlung 400°C bis 800°C beträgt.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: einen ersten Schichtausbildungsschritt zum Ausbilden auf einem konkaven und konvexen Abschnitt, der durch ein Element auf einem Halbleitersubstrat ausgebildet wird, einer Oxidationsverhinderungsschicht, die das Eindringen von Feuchtigkeit in das Element verhindert, worin die Oxidationsverhinderungsschicht aus einer Siliziumnitridschicht ausgebildet wird; einen zweiten Schichtausbildungsschritt zum Ausbilden einer Expansionsflussschicht, die durch eine Wärmebehandlung in einer Oxidationsatmosphäre oxidiert, expandiert und verflüssigt werden kann und die eine Isolationseigenschaft hat, auf der Oxidationsverhinderungsschicht, worin die Expansionsflussschicht aus einem polykristallinen Silizium oder einem amorphen Silizium hergestellt wird, die Bor und/oder Phosphor und/oder Fluor enthalten; und einen Expansionsschritt, um das Halbleitersubstrat einer Wärmebehandlung in der Oxidationsatmosphäre zu unterziehen, auf dem die Oxidationsverhinderungsschicht und die Expansionsflussschicht ausgebildet worden ist, um die Expansionsflussschicht zu oxidieren, zu expandieren und zu verflüssigen, wodurch Blasen oder offene Poren, die in der Expansionsflussschicht erzeugt werden, beseitigt werden.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, worin ein Druck der Oxidationsatmosphäre in dem Expansionsschritt ein Atmosphärendruck oder mehr ist und worin eine Wärmebehandlungstemperatur 400°C bis 800°C beträgt.
DE112004002798.5T 2004-03-16 2004-05-28 Verfahren zum Herstellen einer Halbleitervorrichtung Expired - Fee Related DE112004002798B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004073675 2004-03-16
JP2004-073675 2004-03-16
PCT/JP2004/007375 WO2005088694A1 (ja) 2004-03-16 2004-05-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112004002798T5 DE112004002798T5 (de) 2007-02-01
DE112004002798B4 true DE112004002798B4 (de) 2015-03-26

Family

ID=34975859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002798.5T Expired - Fee Related DE112004002798B4 (de) 2004-03-16 2004-05-28 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US7645677B2 (de)
KR (1) KR100923192B1 (de)
CN (1) CN100466197C (de)
DE (1) DE112004002798B4 (de)
TW (1) TWI321816B (de)
WO (1) WO2005088694A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002782B1 (ko) * 2012-09-10 2019-07-23 삼성전자주식회사 팽창성 부재를 사용하는 반도체 장치의 제조 방법
CN103633021B (zh) * 2013-12-02 2015-12-30 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
CN105470128B (zh) * 2014-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 沟槽型功率器件中沟槽底部的厚氧化层的制备方法
TWI729457B (zh) * 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US9812319B1 (en) * 2016-07-06 2017-11-07 Asm Ip Holding B.V. Method for forming film filled in trench without seam or void
US10083834B2 (en) 2016-09-30 2018-09-25 Applied Materials, Inc. Methods of forming self-aligned vias
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
JP2020501344A (ja) 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
KR20230162158A (ko) * 2017-03-31 2023-11-28 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스
US10424507B2 (en) 2017-04-04 2019-09-24 Mirocmaterials LLC Fully self-aligned via
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (de) 2017-12-15 2019-06-19 Micromaterials LLC Verfahren für selektiv geätzte selbstausgerichtete vias
US11114333B2 (en) * 2018-02-22 2021-09-07 Micromaterials, LLC Method for depositing and reflow of a high quality etch resistant gapfill dielectric film
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11437274B2 (en) 2019-09-25 2022-09-06 Micromaterials Llc Fully self-aligned via
US20230360903A1 (en) * 2022-05-05 2023-11-09 Applied Materials, Inc. Large area gapfill using volumetric expansion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPH0567607A (ja) * 1991-03-20 1993-03-19 Mitsubishi Electric Corp 半導体装置の絶縁膜の平坦化方法
JPH10275805A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体装置の製造方法
DE10234165A1 (de) * 2002-07-26 2004-02-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Füllen einer in einer Materialschicht gebildeten Öffnung mit einem isolierenden Material

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168259A (ja) 1982-03-30 1983-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製造方法
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
JPS62252950A (ja) 1986-04-25 1987-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
KR100568849B1 (ko) * 1998-12-23 2006-08-10 삼성전자주식회사 반도체 소자의 제조방법
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP3450221B2 (ja) 1999-04-21 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6368931B1 (en) * 2000-03-27 2002-04-09 Intel Corporation Thin tensile layers in shallow trench isolation and method of making same
JP2001319968A (ja) * 2000-05-10 2001-11-16 Nec Corp 半導体装置の製造方法
US6573154B1 (en) * 2000-10-26 2003-06-03 Institute Of Microelectronics High aspect ratio trench isolation process for surface micromachined sensors and actuators
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
US6872633B2 (en) * 2002-05-31 2005-03-29 Chartered Semiconductor Manufacturing Ltd. Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
JP3734167B2 (ja) 2002-07-10 2006-01-11 マツダ株式会社 企画支援プログラム、方法、装置並びに記録媒体
JP2004047624A (ja) * 2002-07-10 2004-02-12 Renesas Technology Corp 半導体装置およびその製造方法
KR100485388B1 (ko) * 2003-02-28 2005-04-27 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
DE10311312B4 (de) * 2003-03-14 2007-08-16 Infineon Technologies Ag Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
US7354834B2 (en) * 2003-06-04 2008-04-08 Dongbu Electronics Co., Ltd. Semiconductor devices and methods to form trenches in semiconductor devices
KR100505447B1 (ko) * 2003-06-30 2005-08-04 주식회사 하이닉스반도체 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
US20050037613A1 (en) * 2003-08-14 2005-02-17 Stephan Grunow Diffusion barrier for copper lines in integrated circuits
US7122416B2 (en) * 2003-10-31 2006-10-17 Analog Devices, Inc. Method for forming a filled trench in a semiconductor layer of a semiconductor substrate, and a semiconductor substrate with a semiconductor layer having a filled trench therein
KR100511924B1 (ko) * 2003-12-19 2005-09-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20050221557A1 (en) * 2004-03-30 2005-10-06 Infineon Technologies Ag Method for producing a deep trench capacitor in a semiconductor substrate
US7387962B2 (en) * 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPH0567607A (ja) * 1991-03-20 1993-03-19 Mitsubishi Electric Corp 半導体装置の絶縁膜の平坦化方法
JPH10275805A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体装置の製造方法
DE10234165A1 (de) * 2002-07-26 2004-02-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Füllen einer in einer Materialschicht gebildeten Öffnung mit einem isolierenden Material

Also Published As

Publication number Publication date
CN100466197C (zh) 2009-03-04
TW200532745A (en) 2005-10-01
KR20060127191A (ko) 2006-12-11
CN1926669A (zh) 2007-03-07
WO2005088694A1 (ja) 2005-09-22
KR100923192B1 (ko) 2009-10-22
US20080160783A1 (en) 2008-07-03
TWI321816B (en) 2010-03-11
DE112004002798T5 (de) 2007-02-01
US7645677B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
DE112004002798B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10053201B4 (de) Herstellung einer Siliziumoxidschicht bei einem Halbleiterherstellungsprozess unter Verwendung einer Aufschleuder-Glaszusammensetzung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE4125221C2 (de)
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE4304849C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE10334539A1 (de) Elektronisches Bauelement und Verfahren zum Herstellen desselben
DE19833955A1 (de) Integrierte Halbleiterschaltung und Halbleitervorrichtung
DE69723493T2 (de) Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE4139200A1 (de) Verfahren zum bilden einer isolierten schicht einer halbleitervorrichtung
DE60034979T2 (de) Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE69133395T2 (de) Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung
DE102005026315A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE102013100709A1 (de) Vorrichtungen und Verfahren zum Polieren, Ätzen und Reinigen mit einer mit Gas gemischten Flüssigkeit
DE10229346B4 (de) Verfahren zur Herstellung eines Halbleiterelementes
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10054190A1 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee