JP2006216946A - 構造化された表面の処理方法 - Google Patents

Abstract

【課題】第一領域でより高い表面、第二領域でより低い表面を含むように構造化された表面について、簡素化された処理方法を提供する。
【解決手段】表面上には、複数の層が成膜され、下層１３は、上層１４よりも高い研磨速度を示し、また、複数の層の厚さは、段高さよりも大きい。その後、複数の層は、第一領域における下層１３の少なくとも一部が除去されるように化学機械研磨される。この方法によって、平坦化をより一層向上させることができる。更に、ウェット洗浄工程後、小さな上部接触開口部が得られると共に、アニール処理による接触開口部の変形が低減される。
【選択図】図３

Description

本発明は、構造化された表面の処理方法に関する。

半導体デバイスの製造時、トランジスタ、蓄電器、抵抗器等の半導体構造を形成するため、多くの層が基板上に成膜され、それに続いて構造化が行われる。その結果、半導体デバイスの異なる高さや、半導体デバイス間の空隙などによって、基板の表面が均一ではなくなる。例えば、半導体デバイスの配線等の多くの製造工程では、均一な表面が求められるため、構造化された表面の平坦化を行う中間工程が必要となる。

米国特許第６，０４８，４７５号には、ドープされたケイ酸塩ガラスからなる複数の層により、高アスペクト比を有する狭いスペースを埋める方法が示唆されており、この場合、基板に近接する下層のホウ素濃度が高く、それに続いて成膜される層のホウ素濃度はより低くされている。過剰なケイ酸塩ガラスは、最終的には化学機械研磨（ＣＭＰ）工程によって除去される。

次に、ＣＭＰの本質的な特徴について図１を参照して説明する。半導体構造体２は、基板１の主要面の第一領域３０１に設けられるが、第二領域３０２には設けられない。表面の平面化を行うため、シリコンガラス層３によって上記の配置構造が被覆され、それに続き、ＣＭＰ工程が実施される。残存する構造体の平坦性が向上する（図２）。しかしながら、第二領域３０２の表面高さは第一領域よりも低くなるため、得られる平坦性がそのときの半導体製造の工程要件を満たすことはない。

米国特許第６，１４６，９７５号には、化学機械研磨により平坦なウェハを形成する方法が示唆されている。ＣＭＰの異なる除去速度を補うため、ＣＭＰ工程の前に、構造化された表面に対して二種類の停止層が適用されている。その停止層は、リソグラフィ工程及びエッチング工程により構造化される必要がある。

米国特許第６，２４８，６６７Ｂ１号には、二つの研磨停止層を用いて表面を平坦化する方法が示唆されている。この場合、二つの研磨停止層の上層が除去されたときに第一ＣＭＰ工程が終了し、次に、上方にある研磨停止層がエッチング工程により除去され、そして、下方にある研磨停止層が除去されたときに第二化学機械研磨工程が終了する。

本発明の目的は、必要な処理段工程を削減して、簡素化された基板の表面処理方法を提供することにある。更に別の目的は、半導体構造物の密度分布に影響を受けない基板の表面処理方法を提供することにある。

これらの目的及び他の目的は、請求項１に特徴付けられる方法によって達成される。

本発明は、第一領域と第二領域とからなる構造化された表面の処理方法を提供する。第一領域における表面高さの平均値は、第二領域よりも段の高さだけ高い。表面上には、複数の層が成膜され、下層は、上層よりも高い研磨速度を示し、複数の層の厚さは、段の高さよりも大きい。その後、第一領域において上層を完全に除去し、かつ下層の少なくとも一部を除去するため、化学機械研磨工程によって複数の層が研磨される。

本発明の利点は、化学機械研磨工程（ＣＭＰ）の際、第二領域と比較して、第一領域においてより多くの材料が除去されることにある。このようにして、表面の平面化が達成される。本発明の原理によれば、第一領域では下層がＣＭＰに晒される一方、第二領域では上層が晒されたままであることから、少なくとも一つの工程では、第二領域と比較して、第一領域の研磨速度が高くなる。

本発明の説明を容易にするため、上層よりも基板面に近い層を下層とする。更に、化学機械研磨の方向は、基板の表面に対して略垂直方向であることから、最も上方にある層が最初に研磨される。

本発明の更に別の実施形態は、従属クレームにおいて見出すことができる。
好ましい実施形態によれば、複数の層は、二つ以上の異なる層からなる。
更に好ましい別の実施形態によれば、複数の層は、連続的に増加する研磨速度を有する単一の層からなる。複数の層という語を正当化するため、単一の層を無限の数の層とみなしてもよく、その場合、下層は、上層と比較して高い研磨を示す。有利なことに、その研磨速度が減少するように、この層の原材料を成膜する際に該原材料に対する添加剤の濃度を単調に減少させたり、増加させたりすることによって、このような層を容易に得ることができる。

好ましい実施形態によれば、複数の層は、第一領域において、化学機械研磨により完全に除去される。
好ましい実施形態によれば、上層は、第二領域において、化学機械研磨により部分的に除去される。

好ましい実施形態によれば、上層は、それよりも下方にある層よりも高いガラス転移温度を有している。これによって、第二領域内にある接触開口部に類似する構造体は、アニール処理の際にその形状が維持されるか、或いは上層が無い場合よりも少なくとも良好になる。

好ましい別の実施形態では、上層として、エッチング剤に対するエッチング速度が下層よりも低い層が使用される。例えば、接触開口部の形成、及び次に行われるウェット洗浄工程のため、第二領域では、より小さな接触開口部が得られる。

好ましい実施形態によれば、酸化ケイ素ガラスからなる層であって、下層に含まれるホウ素の濃度は上層よりも高い。
好ましい実施形態によれば、上層は窒化物からなり、下層は酸化ケイ素からなる。

好ましい実施形態によれば、上層は酸化ケイ素からなり、下層は低誘電率材料からなる。
好ましい実施形態によれば、接触開口部は、基板上の接触パッドを露出させるように複数の層に形成される。

好ましい実施形態によれば、層を成膜した後にアニール処理が実施される。
好ましい実施形態によれば、メモリ装置のセル構造は第一領域に配置され、ロジック構造は第二領域に配置される。

好ましい実施形態によれば、高密度の半導体構造は、表面高さの平均値を規定する第一領域に配置されている。更に好ましい別の実施形態によれば、第二領域の半導体構造の密度は、第一領域よりも低い。

上述した本発明に係る特徴及び利点は、添付の図面を参照して好ましい実施形態を詳細に説明することでより明らかになる。
図中、同一の部材番号は、同一手段又は同一機能を備える手段を示す。

図３は、半導体基板１、第一領域３０１及び第二領域３０２を有する主要面２０１の部分断面図である。領域３０１における半導体構造体２の集積化密度は非常に高い。逆に、第二領域３０２に隣接して配列される半導体構造物は全く存在しないか、或いは、少ししか存在しない。第一領域３０１は、ゲート酸化物６５、ポリシリコン６０、金属被膜化ケイ素６１、及び窒化物キャップ６２からなるスタック、スタックビットに配列されるスペーサー６６、及びビットライン接触部６４を備える構造を持つセル領域に対応してもよく、第二領域３０２は、例えば、ＤＲＡＭのロジック領域に対応する。材料をリフローすることにより、空隙を埋めてこれを排除するため、第一材料のガラス転移温度を超える温度でアニール処理が行われる。半導体構造体２の配列は、平均高さ４０２の上面２０２を有し、かつ基板上に形成された階段状の単一の構造体として考えられる。第一及び第二領域３０１、３０２の横方向の寸法は、高さ４０２よりもはるかに大きい。従って、第二領域３０２は、その表面高さの平均値によって特徴付けられている。

上面２１３及び厚さ４１３を備える第一層１３は、半導体構造体２の配列の上部、及び主要面２０１の露出部分の上部に成膜される。層は、例えば、半導体構造体２の配列内にある狭いトレンチを埋めるため、アニール処理の際に粘性が十分低くなる材料により構成される。第一層１３の厚さ４１３は、半導体構造体２の配列の高さ４０２よりも小さい。最小厚さ４１３は、第一層１３により埋設される二つの半導体構造体２の間の距離である幅ｄの１／２として求められる。アニール処理によって、第一層１３の充填特性は向上する。上面２１４を有する第二層１４は、第一層１３上に成膜される。第二層の厚さ４１４は、約１μｍ以下であればよい。層１３，１４の全体的な厚さは、第二領域３０２における第二層１４の表面２１４が半導体構造体２の表面２０２の少なくとも一部を超えるようにすべく、高さ４０２よりも大きくする必要がある。

第一層１３は、第一材料からなり、該第一材料は、第二層１４を形成する第二材料と比較して高いＣＭＰ研磨速度を示す。本発明の一実施形態において、第一材料は、高いホウ素濃度を有するケイ酸塩ガラスから生成される一方、第二材料は、より低いホウ素濃度を有するケイ酸塩ガラスから生成される。他の材料の組み合わせとして、第一材料に酸化ケイ素を用い、第二材料に窒化物を用いる組合わせや、第一材料に低誘電率材料（ｌｏｗ−ｋ材料）を用い、第二材料に酸化ケイ素を用いる組み合わせ等が挙げられる。

図４は、研磨工程後の配列を示す部分断面図である。第二層１４及び第一層１３は、矢印１０１に示すように、基板１の表面に接近する方向に向かって化学機械研磨される。最初は、より高い位置にある第一領域３０１に作用する研磨パッドの圧力が、第二領域３０２上よりも高くなっている。これにより、第一領域３０１における第二層１４の研磨速度は、第二領域３０２と比較して高くなる。従来のＣＭＰからも周知のように、ＣＭＰがこの段階で停止されるのであれば、第二領域３０２における表面高さは、第一領域３０１における表面高さよりも少しだけ低くなる。ＣＭＰを継続し、表面高さが主要面２０１に近づくに従い、該ＣＭＰによって、第一領域３０１では、第一層１３の研磨が開始されると共に、第二領域１４では、第二層１４が依然として研磨され続ける。前述したように、第一層１３の研磨速度は、第二層１４の研磨速度と比べて高くされている。そのため、第一領域３０１では、単位面積につきより多くの材料が除去される。そして、第二領域３０２での過剰研磨を引き起こす従来のＣＭＰの影響が補われると共に、第一及び第二領域３０１、３０２の表面高さが均一になる。図４に示すように半導体配列の表面２０２が晒されていたり、残存する第一層１３の一部により表面２０２が被覆されている場合には、ＣＭＰを停止させてもよい。又、二つ以上の層を用いてもよく、研磨速度が徐々に増加するような一つの層を用いてもよい。

先端技術において、段高さの減少は、段高さよりもはるかに厚い被覆層を用いることによって得られる。この好ましい実施形態は、第一領域と第二領域との研磨速度の差を用いることにより、被覆層の厚さを縮小させることができ、それにより、材料及び研磨時間の節約を図ることができる。

図５は、第二領域３０２において、接触パッド１６上にある成膜層１３，１４に接触開口部５０２が形成された状態を示す。既に述べたように、第一層１３の材料は、最適な空隙充填性を得るため、より低いガラス転移温度を持つ材料からなる。アニール処理や他の高温処理を行う際、第一層１３は、その内部がリフローされて、接触開口部５０２の変形を引き起こす。第二層１４の材料は、高温処理の際により良好に機能させるため、より高いガラス転移温度を有する材料からなる。従って、残存する第二層１４の一部により、接触開口部５０２の横方向の位置が安定化する。接触開口部５０２のより高い再現性によって、より小さなサイズの配線パターンが得られる。

ガラス又は溶融温度の異なる材料からなる層１３，１４を考慮すれば、ＣＭＰを実施した後に、構造体に対してアニール処理を実施してもよい。このようにすれば、第一層１３の粘度は、小さな空隙を全て埋めるのに十分低くなると共に、第二層は、接触開口部又は他の構造物を力学的に支持し続ける。

好都合なことに、ホウ素ケイ酸塩ガラス、ホウ素リンケイ酸塩ガラスの粘度、ガラス転移温度、及び研磨特性は、いずれもホウ素の濃度を濃縮することにより調整される。好ましくは４重量％を上回る高ホウ素濃度が、粘度と研磨速度とを共に増加させ、材料を第一層３０１に好適なものにする。ガラス転移温度は、７００℃まで低下する。従って、第二層１４は、低ホウ素濃度のケイ酸塩ガラスからなる。アニール処理において、その処理温度は、７００〜９００℃の範囲に設定される。

特に、ＨＦ含有エッチング溶液、或いはプラズマに対して、ホウ素濃度が減少するのに伴い、ケイ酸塩ガラスのエッチング速度も低下する。このため、第二領域３０２内において、自己整合型マスク層を得ることができるが、これは、次に行われる選択的エッチング工程に対し極めて有用なものとなる。

第一及び第二層の他の組み合わせとして、窒化物と酸化ケイ素、酸化ケイ素と低誘電率材料等の組み合わせがそれぞれ挙げられる。

技術分野の潜在的な問題を示す部分断面図。 技術分野の潜在的な問題を示す部分断面図。 本発明に係る好ましい一実施形態の工程を示す部分断面図。 本発明に係る好ましい一実施形態の工程を示す部分断面図。 本発明に係る更に別の実施形態を示す部分断面図。

Claims (15)

1. 構造化された表面を処理する方法であって、
   第一領域と第二領域とを備える構造化された表面を有する基板を提供するステップであって、前記第一領域における表面高さの平均値が前記第二領域よりも段高さの分だけ高くなっているステップと、
   前記表面上に複数の層を成膜するステップであって、下層が上層よりも高い研磨速度を示し、かつ前記複数の層の厚さが前記段高さよりも大きくなっているステップと、
   前記第一領域において、前記上層が完全に除去され、かつ前記下層の少なくとも一部が除去されるように、前記複数の層を化学機械研磨するステップと
   を備える方法。
2. 請求項１記載の方法において、
   前記複数の層は、前記第一領域において、前記化学機械研磨により完全に除去される方法。
3. 請求項１記載の方法において、
   前記上層は、前記第二領域において、前記化学機械研磨により部分的に除去される方法。
4. 請求項１記載の方法において、
   層は酸化ケイ素ガラスからなり、前記下層のホウ素濃度は前記上層よりも高くなっている方法。
5. 請求項１記載の方法において、
   上層は窒化物からなり、下層は酸化ケイ素からなる方法。
6. 請求項１記載の方法において、
   上層は酸化ケイ素からなり、下層は低誘電率材料からなる方法。
7. 請求項１記載の方法において、
   前記複数の層には、前記基板上の接触パッドを露出させるように接触開口部が形成される方法。
8. 請求項１記載の方法において、
   前記層を成膜した後にアニール処理が行われる方法。
9. 請求項１記載の方法において、
   高密度の半導体構造体の配列は、前記第一領域における表面高さの平均値を規定しつつ、同第一領域において配置される方法。
10. 請求項１記載の方法において、
    前記第二領域における半導体構造体の密度は、前記第一領域よりも低い方法。
11. 請求項１記載の方法において、
    前記第一領域にメモリ装置のセル構造体が配置され、前記第二領域にロジック構造体が配置される方法。
12. 請求項１記載の方法において、
    前記複数の層は、二つ以上の別の層からなる方法。
13. 請求項１記載の方法において、
    前記複数の層は、連続的に研磨速度が増加する一つの層からなる方法。
14. 請求項１記載の方法において、
    前記上層は、下層よりもガラス転移温度の高い材料からなる方法。
15. 請求項１記載の方法において、
    上層の材料は、前記上層におけるエッチング剤のエッチング速度が前記下層よりも低くなるように選択される方法。

Images