JP3442283B2 - リニアイメージセンサ - Google Patents
リニアイメージセンサInfo
- Publication number
- JP3442283B2 JP3442283B2 JP11964798A JP11964798A JP3442283B2 JP 3442283 B2 JP3442283 B2 JP 3442283B2 JP 11964798 A JP11964798 A JP 11964798A JP 11964798 A JP11964798 A JP 11964798A JP 3442283 B2 JP3442283 B2 JP 3442283B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- gate electrode
- region
- phototransistor
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 206010047571 Visual impairment Diseases 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
Description
【０００１】
【発明の属する技術分野】本発明は画像情報を読み取り
電送する、ファクシミリやイメージスキャナに好適なリ
ニアイメージセンサに関する。
電送する、ファクシミリやイメージスキャナに好適なリ
ニアイメージセンサに関する。
【０００２】
【従来の技術】従来のリニアイメージセンサにおいて
は、公開特許公報・昭６１−１２４１７１号公報にある
ようなリニアイメージセンサの受光素子が知られてい
る。その構造を図８に示す。図８中の４が分離層で、３が
エピタキシャル層でコレクタに、６がベース、９がエミ
ッタになっている。
は、公開特許公報・昭６１−１２４１７１号公報にある
ようなリニアイメージセンサの受光素子が知られてい
る。その構造を図８に示す。図８中の４が分離層で、３が
エピタキシャル層でコレクタに、６がベース、９がエミ
ッタになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、ベース
・コレクタ接合部が広いために接合容量も大きく、かつ
ベース領域が浮遊状態になっているため、読み取り画像
が明状態から暗状態に変わっても、読み出した信号に前
の明状態の信号が残るという残像の問題があり鮮明な画
像を得られぬという問題点があった。
・コレクタ接合部が広いために接合容量も大きく、かつ
ベース領域が浮遊状態になっているため、読み取り画像
が明状態から暗状態に変わっても、読み出した信号に前
の明状態の信号が残るという残像の問題があり鮮明な画
像を得られぬという問題点があった。
【０００４】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は受光素子の一部を光の一部を透過する
電極で覆った受光ＭＯＳダイオードとし、光電荷を蓄積
する間は受光ＭＯＳダイオードを反転状態で動作させ、
発生した光電荷をその反転領域と、フォトトランジスタ
のベース領域に蓄積し、外部へ読み出した後のリセット
時には受光ＭＯＳダイオードを蓄積状態にさせて、外部
へ読み出しきれなかった残留電荷をベース領域に移して
ベース領域の光電荷密度を上げた状態で、エミッタを介
しリセットし、残像となる残留電荷を減らした。読み出
し時にも受光ＭＯＳダイオードを蓄積状態にすること
で、受光ＭＯＳダイオード下に蓄積された光電荷をベー
ス領域に移して、ベース・エミッタ間電圧を大きくする
事でフォトトランジスタのバイポーラトランジスタ動作
をさせやすくし、前述した特性とは逆の、読み取り画像
が暗状態から明状態に変わって時にも、読み出した信号
が十分な明状態の信号よりやや低いという立ち上がりの
特性を改善した。
ために、本発明は受光素子の一部を光の一部を透過する
電極で覆った受光ＭＯＳダイオードとし、光電荷を蓄積
する間は受光ＭＯＳダイオードを反転状態で動作させ、
発生した光電荷をその反転領域と、フォトトランジスタ
のベース領域に蓄積し、外部へ読み出した後のリセット
時には受光ＭＯＳダイオードを蓄積状態にさせて、外部
へ読み出しきれなかった残留電荷をベース領域に移して
ベース領域の光電荷密度を上げた状態で、エミッタを介
しリセットし、残像となる残留電荷を減らした。読み出
し時にも受光ＭＯＳダイオードを蓄積状態にすること
で、受光ＭＯＳダイオード下に蓄積された光電荷をベー
ス領域に移して、ベース・エミッタ間電圧を大きくする
事でフォトトランジスタのバイポーラトランジスタ動作
をさせやすくし、前述した特性とは逆の、読み取り画像
が暗状態から明状態に変わって時にも、読み出した信号
が十分な明状態の信号よりやや低いという立ち上がりの
特性を改善した。
【０００５】また受光ＭＯＳダイオードのゲート酸化膜
に０．７ＭＶ／ｃｍ以上の電界が掛からない様にするた
めにベース電位を制限する事で、ゲート酸化膜界面が与
える表面再結合電流の影響を安定させ、さらに画素に太
陽光や蛍光燈下で照度の高い光が入射した場合、吸収し
きれなかった光電荷が隣接する画素付近への漏れ込みを
改善した。また待機状態時には受光ＭＯＳダイオードの
ゲートの電位をハイに固定、あるいはフローティングと
することで受光ＭＯＳダイオードのゲート酸化膜に電界
が掛からない様に改善した。
に０．７ＭＶ／ｃｍ以上の電界が掛からない様にするた
めにベース電位を制限する事で、ゲート酸化膜界面が与
える表面再結合電流の影響を安定させ、さらに画素に太
陽光や蛍光燈下で照度の高い光が入射した場合、吸収し
きれなかった光電荷が隣接する画素付近への漏れ込みを
改善した。また待機状態時には受光ＭＯＳダイオードの
ゲートの電位をハイに固定、あるいはフローティングと
することで受光ＭＯＳダイオードのゲート酸化膜に電界
が掛からない様に改善した。
【０００６】
【発明の実施の形態】本発明の実施の形態例を図を用い
て詳細に説明する。図１は本発明の実施形態を示すリニ
アイメージセンサの受光素子の断面構造図である。１０
１はｎ型シリコン半導体基盤、１０２はその半導体基盤
に電位を与えるために形成された不純物濃度の高いｎ型
領域、１１２はその金属電極、１０３はバイポーラ・フ
ォトトランジスタのｐ型ベース領域、１１３はその金属
電極、１０４はバイポーラ・フォトトランジスタのｎ型
エミッタ領域、１１４はその金属電極、１０５は受光Ｍ
ＯＳダイオードのゲート電極で、光の少なくとも一部を
透過する多結晶シリコン等からできている。１０６は受
光ＭＯＳダイオードのゲート電極１０５に負の電位が印
加され、ｎ型シリコン半導体基盤１０１の表面が反転状
態になった時の反転領域を示し、ｎ型シリコン半導体基
盤１０１が、受光ＭＯＳダイオードの基盤領域とフォト
トランジスタのコレクタ領域とになる。１０７は遮光
膜、１０８は光を透過する透明保護膜、１１０は、フォ
トトランジスタと受光ＭＯＳダイオードとが形成されて
いる受光素子領域である。いま原稿画像を読み取る蓄積
期間中に受光素子領域１１０に光が照射されると、ｎ型
シリコン半導体基盤１０１中で発生した光電荷の正孔
は、ベース１０３や反転領域１０６に蓄積される。ここ
で反転領域１０６が形成されていない場合には、発生し
た光電荷の正孔の一部は、その受光素子領域１１０中の
ベース１０３に到達し蓄積されるが、ベース１０３に到
達せずに消滅したり、近傍の他の受光素子領域や負の電
位の領域へ拡散やドリフトしたりして、結果としてその
受光素子領域で発生した光電荷をその受光素子で十分に
蓄積できず、外部に読み出す事ができなくなってしま
う。受光ＭＯＳダイオード下に反転領域１０６を形成し
て電荷を蓄積する事により、従来例の広いベース領域を
有するフォトトランジスタからなる受光素子と同程度の
光電変換効率を得ることができるようになった。蓄積動
作の後、外部へ画像信号を読み出すが、外部へ読み出し
た後のリセット時には、ゲート電極１０５に正の電位を
印加し、受光ＭＯＳダイオード下のｎ型シリコン半導体
基盤１０１の表面が反転状態から蓄積状態に成るように
する。こうすることによって、外部へ読み出しきれなか
った残留電荷をベース領域１０３に移してベース領域の
光電荷密度を上げた状態で、エミッタ１０４を介しリセ
ット電位にリセットし、残像となる残留電荷を減らし
た。また、読み出し時にも、受光ＭＯＳダイオード下の
ｎ型シリコン半導体基盤１０１の表面を蓄積状態にする
ことで、その前の反転領域１０６に蓄積された光電荷の
正孔をベース領域１０３に移して、ベース・エミッタ間
電圧を大きくする事でフォトトランジスタのバイポーラ
トランジスタ動作をさせやすくし、その結果として、前
述の残像の課題とは逆の特性の、読み取り画像が暗状態
から明状態に変わって時に、読み出した信号が十分な明
状態の信号に比べ、やや小さいという暗から明への立ち
上がりの特性を改善した。
て詳細に説明する。図１は本発明の実施形態を示すリニ
アイメージセンサの受光素子の断面構造図である。１０
１はｎ型シリコン半導体基盤、１０２はその半導体基盤
に電位を与えるために形成された不純物濃度の高いｎ型
領域、１１２はその金属電極、１０３はバイポーラ・フ
ォトトランジスタのｐ型ベース領域、１１３はその金属
電極、１０４はバイポーラ・フォトトランジスタのｎ型
エミッタ領域、１１４はその金属電極、１０５は受光Ｍ
ＯＳダイオードのゲート電極で、光の少なくとも一部を
透過する多結晶シリコン等からできている。１０６は受
光ＭＯＳダイオードのゲート電極１０５に負の電位が印
加され、ｎ型シリコン半導体基盤１０１の表面が反転状
態になった時の反転領域を示し、ｎ型シリコン半導体基
盤１０１が、受光ＭＯＳダイオードの基盤領域とフォト
トランジスタのコレクタ領域とになる。１０７は遮光
膜、１０８は光を透過する透明保護膜、１１０は、フォ
トトランジスタと受光ＭＯＳダイオードとが形成されて
いる受光素子領域である。いま原稿画像を読み取る蓄積
期間中に受光素子領域１１０に光が照射されると、ｎ型
シリコン半導体基盤１０１中で発生した光電荷の正孔
は、ベース１０３や反転領域１０６に蓄積される。ここ
で反転領域１０６が形成されていない場合には、発生し
た光電荷の正孔の一部は、その受光素子領域１１０中の
ベース１０３に到達し蓄積されるが、ベース１０３に到
達せずに消滅したり、近傍の他の受光素子領域や負の電
位の領域へ拡散やドリフトしたりして、結果としてその
受光素子領域で発生した光電荷をその受光素子で十分に
蓄積できず、外部に読み出す事ができなくなってしま
う。受光ＭＯＳダイオード下に反転領域１０６を形成し
て電荷を蓄積する事により、従来例の広いベース領域を
有するフォトトランジスタからなる受光素子と同程度の
光電変換効率を得ることができるようになった。蓄積動
作の後、外部へ画像信号を読み出すが、外部へ読み出し
た後のリセット時には、ゲート電極１０５に正の電位を
印加し、受光ＭＯＳダイオード下のｎ型シリコン半導体
基盤１０１の表面が反転状態から蓄積状態に成るように
する。こうすることによって、外部へ読み出しきれなか
った残留電荷をベース領域１０３に移してベース領域の
光電荷密度を上げた状態で、エミッタ１０４を介しリセ
ット電位にリセットし、残像となる残留電荷を減らし
た。また、読み出し時にも、受光ＭＯＳダイオード下の
ｎ型シリコン半導体基盤１０１の表面を蓄積状態にする
ことで、その前の反転領域１０６に蓄積された光電荷の
正孔をベース領域１０３に移して、ベース・エミッタ間
電圧を大きくする事でフォトトランジスタのバイポーラ
トランジスタ動作をさせやすくし、その結果として、前
述の残像の課題とは逆の特性の、読み取り画像が暗状態
から明状態に変わって時に、読み出した信号が十分な明
状態の信号に比べ、やや小さいという暗から明への立ち
上がりの特性を改善した。
【０００７】また受光ダイオードの反転領域１０６の導
電型と、フォトトランジスタのベース１０３の導電型を
同じにする事で、単位受光素子を構成する素子数を少な
くした。また受光ＭＯＳダイオード下の反転領域１０６
に蓄積した光電荷を、確実にフォトトランジスタのベー
ス１０３に転送するために、受光ＭＯＳダイオードのゲ
ート電極１０５が、絶縁膜を介してフォトトランジスタ
のベースの少なくとも一部を覆うようにした。
電型と、フォトトランジスタのベース１０３の導電型を
同じにする事で、単位受光素子を構成する素子数を少な
くした。また受光ＭＯＳダイオード下の反転領域１０６
に蓄積した光電荷を、確実にフォトトランジスタのベー
ス１０３に転送するために、受光ＭＯＳダイオードのゲ
ート電極１０５が、絶縁膜を介してフォトトランジスタ
のベースの少なくとも一部を覆うようにした。
【０００８】図２は、本発明の他の実施の形態の断面構
造図で、ＭＯＳトランジスタからなるスイッチング素子
やリセット素子を含んでいる。図１で示した受光素子領
域１１０に加え、１０９は遮光用の金属薄膜、１２１は
ｎ型シリコン半導体基盤１０１と導電型を異にするｐウ
エル、１２３と１２４はｐウエル１２１中に形成された
スイッチング用ｎチャネルＭＯＳトタンジスタのドレイ
ン領域とソース領域、１２８はそのＭＯＳトランジスタ
のゲート電極、１２７はドレイン領域１２３からの引き
出し電極で前述のエミッタ１０４の金属電極１１４と接
続され同電位になっている。１２５と１２６は同じくｐ
ウエル１２１中に形成されたリセット用のｎチャネルＭ
ＯＳトタンジスタのドレイン領域とソース領域、１３０
はそのＭＯＳトランジスタのゲート電極、１３１はソー
ス領域１２６からの引き出し電極でリセット電位となる
Ｇｎｄ電位を与える拡散領域１２２と接続されている。
この拡散領域１２３はｐウエル１２１と同じ導電型で、
ｐウエルにも電位を与えている。前述のスイッチング用
ＭＯＳトランジスタのソース領域１２４とリセット用Ｍ
ＯＳトランジスタのドレイン領域１２５が金属配線１２
９で接続されている。金属配線１２９は受光素子で得ら
れた信号を外部へ読み出す回路へも接続されている。こ
のようにする事で、読み出し時およびリセット時に、受
光ＭＯＳダイオードのゲート電極１０５と、スイッチン
グ用ｎチャネルＭＯＳトランジスタのゲート電極１２８
を接続することができ、光電荷蓄積時には、受光ＭＯＳ
ダイオードのゲート電極１０５と、スイッチング用ｎチ
ャネルＭＯＳトランジスタのゲート電極１２８を、同時
に負電位にし、反転領域１０６を形成するとともにスイ
ッチングＭＯＳトランジスタを非導通状態にし、光電荷
をベース１０３と反転領域１０６に蓄積することがで
き、また読み出し時およびリセット時には、受光ＭＯＳ
ダイオードのゲート電極１０５と、スイッチング用ｎチ
ャネルＭＯＳトランジスタのゲート電極１２８を、同時
に正電位にし、スイッチング用ｎチャネルＭＯＳトラン
ジスタを導通状態にするとともに、受光ＭＯＳダイオー
ド下の反転領域１０６を蓄積領域に変えて、反転領域１
０６に蓄積された光電荷をベース領域１０３に移し、ベ
ース・エミッタ間電圧を高めて読み出しおよびリセット
をしやすくする。またこの時、受光ＭＯＳダイオードの
ゲート電極１０５が、絶縁膜を介してフォトトランジス
タのベース領域１０３の少なくとも一部を覆う構造にな
っているため、反転領域１０６に蓄積した光電荷を、確
実にベース領域１０３に移せ、それによって複数の受光
素子間で均一な光電変換効率が得られる。以上より受光
ＭＯＳダイオードのゲート電極１０５と、スイッチング
用ｎチャネルＭＯＳトランジスタのゲート電極１２８と
を同一の走査回路で制御でき、リニアイメージセンサの
回路を構成する素子数を低減できた。すなわち、受光素
子からの信号を外部へ読み出すスイッチング用のＭＯＳ
トランジスタを、受光ＭＯＳダイオードが形成される基
板の導電型と異なる導電型の基盤上に形成し、ゲート電
極を共通にする事で、回路規模を小さく抑えるととも
に、複数の受光素子間で均一な光電変換効率を得た。な
お、リセット動作は、読み出しが終わった後に、スイッ
チング用のＭＯＳトランジスタを導通状態にさせたまま
にして、リセット用ＭＯＳトランジスタを、読み出し時
の非道通状態から、導通状態にして、リセット電位を、
リセット用ＭＯＳトランジスタ、およびスイッチング用
ＭＯＳトランジスタを介し、フォトトランジスタのエミ
ッタ１０２に印加することでなされる。便宜上、ｎ型シ
リコン半導体基盤１０１を用いて説明したが、ｐ型シリ
コン半導体基盤でもよい。また受光ＭＯＳダイオードの
ゲート電極１０５には多結晶シリコンを用いたがＩＴＯ
等の透明導電薄膜でも良い。
造図で、ＭＯＳトランジスタからなるスイッチング素子
やリセット素子を含んでいる。図１で示した受光素子領
域１１０に加え、１０９は遮光用の金属薄膜、１２１は
ｎ型シリコン半導体基盤１０１と導電型を異にするｐウ
エル、１２３と１２４はｐウエル１２１中に形成された
スイッチング用ｎチャネルＭＯＳトタンジスタのドレイ
ン領域とソース領域、１２８はそのＭＯＳトランジスタ
のゲート電極、１２７はドレイン領域１２３からの引き
出し電極で前述のエミッタ１０４の金属電極１１４と接
続され同電位になっている。１２５と１２６は同じくｐ
ウエル１２１中に形成されたリセット用のｎチャネルＭ
ＯＳトタンジスタのドレイン領域とソース領域、１３０
はそのＭＯＳトランジスタのゲート電極、１３１はソー
ス領域１２６からの引き出し電極でリセット電位となる
Ｇｎｄ電位を与える拡散領域１２２と接続されている。
この拡散領域１２３はｐウエル１２１と同じ導電型で、
ｐウエルにも電位を与えている。前述のスイッチング用
ＭＯＳトランジスタのソース領域１２４とリセット用Ｍ
ＯＳトランジスタのドレイン領域１２５が金属配線１２
９で接続されている。金属配線１２９は受光素子で得ら
れた信号を外部へ読み出す回路へも接続されている。こ
のようにする事で、読み出し時およびリセット時に、受
光ＭＯＳダイオードのゲート電極１０５と、スイッチン
グ用ｎチャネルＭＯＳトランジスタのゲート電極１２８
を接続することができ、光電荷蓄積時には、受光ＭＯＳ
ダイオードのゲート電極１０５と、スイッチング用ｎチ
ャネルＭＯＳトランジスタのゲート電極１２８を、同時
に負電位にし、反転領域１０６を形成するとともにスイ
ッチングＭＯＳトランジスタを非導通状態にし、光電荷
をベース１０３と反転領域１０６に蓄積することがで
き、また読み出し時およびリセット時には、受光ＭＯＳ
ダイオードのゲート電極１０５と、スイッチング用ｎチ
ャネルＭＯＳトランジスタのゲート電極１２８を、同時
に正電位にし、スイッチング用ｎチャネルＭＯＳトラン
ジスタを導通状態にするとともに、受光ＭＯＳダイオー
ド下の反転領域１０６を蓄積領域に変えて、反転領域１
０６に蓄積された光電荷をベース領域１０３に移し、ベ
ース・エミッタ間電圧を高めて読み出しおよびリセット
をしやすくする。またこの時、受光ＭＯＳダイオードの
ゲート電極１０５が、絶縁膜を介してフォトトランジス
タのベース領域１０３の少なくとも一部を覆う構造にな
っているため、反転領域１０６に蓄積した光電荷を、確
実にベース領域１０３に移せ、それによって複数の受光
素子間で均一な光電変換効率が得られる。以上より受光
ＭＯＳダイオードのゲート電極１０５と、スイッチング
用ｎチャネルＭＯＳトランジスタのゲート電極１２８と
を同一の走査回路で制御でき、リニアイメージセンサの
回路を構成する素子数を低減できた。すなわち、受光素
子からの信号を外部へ読み出すスイッチング用のＭＯＳ
トランジスタを、受光ＭＯＳダイオードが形成される基
板の導電型と異なる導電型の基盤上に形成し、ゲート電
極を共通にする事で、回路規模を小さく抑えるととも
に、複数の受光素子間で均一な光電変換効率を得た。な
お、リセット動作は、読み出しが終わった後に、スイッ
チング用のＭＯＳトランジスタを導通状態にさせたまま
にして、リセット用ＭＯＳトランジスタを、読み出し時
の非道通状態から、導通状態にして、リセット電位を、
リセット用ＭＯＳトランジスタ、およびスイッチング用
ＭＯＳトランジスタを介し、フォトトランジスタのエミ
ッタ１０２に印加することでなされる。便宜上、ｎ型シ
リコン半導体基盤１０１を用いて説明したが、ｐ型シリ
コン半導体基盤でもよい。また受光ＭＯＳダイオードの
ゲート電極１０５には多結晶シリコンを用いたがＩＴＯ
等の透明導電薄膜でも良い。
【０００９】図３は本発明の実施の形態を示すブロック
図で、複数のフォトトランジスタから成る受光素子アレ
イと複数のスイッチング素子から成るアナログ・スイッ
チ・アレイと走査回路となるシフト・レジスタおよびシ
フト・レジスタを駆動する走査入力回路とクロック・バ
ッファそして、走査回路の出力信号および受光素子で得
られた画像信号とを出力する出力回路からなる。
図で、複数のフォトトランジスタから成る受光素子アレ
イと複数のスイッチング素子から成るアナログ・スイッ
チ・アレイと走査回路となるシフト・レジスタおよびシ
フト・レジスタを駆動する走査入力回路とクロック・バ
ッファそして、走査回路の出力信号および受光素子で得
られた画像信号とを出力する出力回路からなる。
【００１０】図４（ａ）は本発明の実施形態を示すリニ
アイメージセンサの受光素子の第一の回路図である。単
位受光回路は次のように構成されている。受光素子とな
るフォトトランジスタ２０１のコレクタ電極が電源電圧
ＶＤＤ、フォトトランジスタ２０１のベース領域と受光
ＭＯＳダイオードのｐチャネルＭＯＳトランジスタ２０
２の第一電極は共通の拡散領域で接続されている。 Ｍ
ＯＳトランジスタ２０２の第一電極はフローティングで
ある。フォトトランジスタ２０1のエミッタ領域にはス
イッチング用ｎチャネルＭＯＳトランジスタ２０３の第
一電極とリミッタ回路２０５が接続されており。 ＭＯ
Ｓトランジスタ２０３の第二電極は共通信号線２０４に
接続されている。ＭＯＳトランジスタ２０２の第三電極
ゲート及びＭＯＳトランジスタ２０３の第三電極ゲート
はΦＳｃｈが接続されている。ΦＳｃｈがロウになると
ＭＯＳトランジスタ２０３はオフし、ＭＯＳトランジス
タ２０２はオンし蓄積期間中となる、ここでフォトトラ
ンジスタ２０１に光が照射されると、図１のごとくｎ型
シリコン半導体基盤１０１中で発生した光電荷の正孔
は、ベース１０３や反転領域１０６に蓄積される。しか
し強い光が照射された場合、発生した光電荷の正孔の一
部は、その受光素子領域１１０中のベース１０３に到達
し蓄積されるが、近傍の他の受光素子領域や負の電位の
領域や拡散へドリフトする。また受光ＭＯＳダイオード
のゲート電極１０５と反転領域１０６の間の絶縁膜の界
面の発生再結合中心は、蓄えられた光電荷量に影響し光
電特性の不安定要因となる。これを阻止するためベース
１０３と反転領域１０６の電位Ｖｂｃを最大２．５Vと
した。これにより絶縁膜中の最大電界強度は０．７ＭＶ
／ｃｍ以下となり、膜中に流れる電荷量は抑制される。
図４（ａ）はフォトトランジスタ２０１のエミッタ領域
の電圧を制限する場合であり、リミッタ回路２０５のリ
ミット電圧Ｖｌｉｍは、ここでフォトトランジスタ２０
１のベース・コレクタ間電圧をＶｂｃ，ベース・コレク
タ間容量をＣｂｃ，電流増幅率をｈｆｅ、配線容量２０
６の容量値をＣＬ、とすると
アイメージセンサの受光素子の第一の回路図である。単
位受光回路は次のように構成されている。受光素子とな
るフォトトランジスタ２０１のコレクタ電極が電源電圧
ＶＤＤ、フォトトランジスタ２０１のベース領域と受光
ＭＯＳダイオードのｐチャネルＭＯＳトランジスタ２０
２の第一電極は共通の拡散領域で接続されている。 Ｍ
ＯＳトランジスタ２０２の第一電極はフローティングで
ある。フォトトランジスタ２０1のエミッタ領域にはス
イッチング用ｎチャネルＭＯＳトランジスタ２０３の第
一電極とリミッタ回路２０５が接続されており。 ＭＯ
Ｓトランジスタ２０３の第二電極は共通信号線２０４に
接続されている。ＭＯＳトランジスタ２０２の第三電極
ゲート及びＭＯＳトランジスタ２０３の第三電極ゲート
はΦＳｃｈが接続されている。ΦＳｃｈがロウになると
ＭＯＳトランジスタ２０３はオフし、ＭＯＳトランジス
タ２０２はオンし蓄積期間中となる、ここでフォトトラ
ンジスタ２０１に光が照射されると、図１のごとくｎ型
シリコン半導体基盤１０１中で発生した光電荷の正孔
は、ベース１０３や反転領域１０６に蓄積される。しか
し強い光が照射された場合、発生した光電荷の正孔の一
部は、その受光素子領域１１０中のベース１０３に到達
し蓄積されるが、近傍の他の受光素子領域や負の電位の
領域や拡散へドリフトする。また受光ＭＯＳダイオード
のゲート電極１０５と反転領域１０６の間の絶縁膜の界
面の発生再結合中心は、蓄えられた光電荷量に影響し光
電特性の不安定要因となる。これを阻止するためベース
１０３と反転領域１０６の電位Ｖｂｃを最大２．５Vと
した。これにより絶縁膜中の最大電界強度は０．７ＭＶ
／ｃｍ以下となり、膜中に流れる電荷量は抑制される。
図４（ａ）はフォトトランジスタ２０１のエミッタ領域
の電圧を制限する場合であり、リミッタ回路２０５のリ
ミット電圧Ｖｌｉｍは、ここでフォトトランジスタ２０
１のベース・コレクタ間電圧をＶｂｃ，ベース・コレク
タ間容量をＣｂｃ，電流増幅率をｈｆｅ、配線容量２０
６の容量値をＣＬ、とすると
【００１１】
【数１】
【００１２】で表わされるよう設定する。図４（ｂ）は
本発明の実施形態を示すリニアイメージセンサの受光素
子の第二の回路図である。このようにフォトトランジス
タ２０１のベース領域の電圧を直接制限する構成とし
た。また便宜上、受光ＭＯＳダイオードの電極がある場
合で説明したが、受光ＭＯＳダイオードのゲートが無い
フォトトランジスタ２０１のベース領域がフローティン
グの場合でも良く、光電荷が近傍の他の受光素子領域や
負の電位の領域や拡散へのドリフトを抑える事が出来
る。
本発明の実施形態を示すリニアイメージセンサの受光素
子の第二の回路図である。このようにフォトトランジス
タ２０１のベース領域の電圧を直接制限する構成とし
た。また便宜上、受光ＭＯＳダイオードの電極がある場
合で説明したが、受光ＭＯＳダイオードのゲートが無い
フォトトランジスタ２０１のベース領域がフローティン
グの場合でも良く、光電荷が近傍の他の受光素子領域や
負の電位の領域や拡散へのドリフトを抑える事が出来
る。
【００１３】図５（ａ）は本発明の実施形態を示すリニ
アイメージセンサのリミッタ回路の第一の回路図であ
る。ｎチャネルＭＯＳトランジスタ２０７のソースと基
板はＧＮＤに接続し、ゲート電極とドレイン電極が端子
２０８に接続されており、端子２０８とＧＮＤ間の電圧
を制限する。 このＭＯＳトランジスタ２０７の合わせ
込まれた閾値電圧がリミット電圧Ｖｌｉｍとなる。この
場合は単位受光回路にＭＯＳトランジスタ１個の為セル
面積の縮小が可能である。図５図５（ｂ）は本発明の実
施形態を示すリニアイメージセンサのリミッタ回路の第
二の回路図である。ｐｎ接合で形成されたダイオード２
０９のｐ型領域をＧＮＤに接続し、ｎ型領域は端子２１
０に接続されており、端子２０９とＧＮＤ間の電圧を制
限する。
アイメージセンサのリミッタ回路の第一の回路図であ
る。ｎチャネルＭＯＳトランジスタ２０７のソースと基
板はＧＮＤに接続し、ゲート電極とドレイン電極が端子
２０８に接続されており、端子２０８とＧＮＤ間の電圧
を制限する。 このＭＯＳトランジスタ２０７の合わせ
込まれた閾値電圧がリミット電圧Ｖｌｉｍとなる。この
場合は単位受光回路にＭＯＳトランジスタ１個の為セル
面積の縮小が可能である。図５図５（ｂ）は本発明の実
施形態を示すリニアイメージセンサのリミッタ回路の第
二の回路図である。ｐｎ接合で形成されたダイオード２
０９のｐ型領域をＧＮＤに接続し、ｎ型領域は端子２１
０に接続されており、端子２０９とＧＮＤ間の電圧を制
限する。
【００１４】このダイオードの逆方向の降伏電圧がリミ
ット電圧Ｖｌｉｍとなる。図５（ｃ）は本発明の実施形
態を示すリニアイメージセンサのリミッタ回路の第三の
回路図である。ｎチャネルＭＯＳトランジスタを多数段
シリアルに接続した物で、ＭＯＳトランジスタ２１１の
みソースと基板はＧＮＤに接続し、ゲート電極とドレイ
ン電極が接続されている、ＭＯＳトランジスタ２１１か
ら端子２１３までの間の、あるｎチャネルＭＯＳトラン
ジスタのソースは次のｎチャネルＭＯＳトランジスタの
ドレインに接続されている。一番端子側のｎチャネルＭ
ＯＳトランジスタ２１２のゲート電極とドレイン電極は
端子２１３に接続されており、端子２１３とＧＮＤ間の
電圧を制限する。 このＭＯＳトランジスタ２１１から
ＭＯＳトランジスタの段数分の閾値電圧がリミット電圧
Ｖｌｉｍとなる。このため図5（ａ）の回路は図２のご
とくＣ−ＭＯＳ領域と同一の拡散での構成が可能であ
り、また図5（ｂ）同一の閾値電圧のＮチャネルＭＯＳ
トランジスタでの構成が可能でありプロセス工程数の変
更なしで形成することが出来る。
ット電圧Ｖｌｉｍとなる。図５（ｃ）は本発明の実施形
態を示すリニアイメージセンサのリミッタ回路の第三の
回路図である。ｎチャネルＭＯＳトランジスタを多数段
シリアルに接続した物で、ＭＯＳトランジスタ２１１の
みソースと基板はＧＮＤに接続し、ゲート電極とドレイ
ン電極が接続されている、ＭＯＳトランジスタ２１１か
ら端子２１３までの間の、あるｎチャネルＭＯＳトラン
ジスタのソースは次のｎチャネルＭＯＳトランジスタの
ドレインに接続されている。一番端子側のｎチャネルＭ
ＯＳトランジスタ２１２のゲート電極とドレイン電極は
端子２１３に接続されており、端子２１３とＧＮＤ間の
電圧を制限する。 このＭＯＳトランジスタ２１１から
ＭＯＳトランジスタの段数分の閾値電圧がリミット電圧
Ｖｌｉｍとなる。このため図5（ａ）の回路は図２のご
とくＣ−ＭＯＳ領域と同一の拡散での構成が可能であ
り、また図5（ｂ）同一の閾値電圧のＮチャネルＭＯＳ
トランジスタでの構成が可能でありプロセス工程数の変
更なしで形成することが出来る。
【００１５】図６は本発明の第2の実施形態を示すリニ
アイメージセンサの回路図である。画像情報を読み取る
フォトトランジスタ２０１と受光ＭＯＳダイオードのｐ
チャネルＭＯＳトランジスタ２０２と、そのフォトトラ
ンジスタ２０１とＭＯＳトランジスタ２０２で得られた
信号を外部に読み出すためのスイッチング用ｎチャネル
ＭＯＳトランジスタ２０３と、走査の為に端子２１４か
ら入力するスタートパルスΦＳＩを受けて、同じく走査
の為に端子２１５から入力するクロックΦＣＬＫを受け
てシフトレジスタを駆動する走査回路２１６と、待機状
態の検出の為に端子２１４から入力するスタートパルス
ΦＳＩを受けて、同じく待機状態検出の為に端子２１５
から入力するクロックΦＣＬＫを受けて待機状態を検出
する待機状態検出回路２１７と、待機状態検出回路２１
７から出力するコントロールパルスΦＣＴＲＬを受けて
ＭＯＳトランジスタ２０２を制御する制御回路２１８か
ら構成する。ここではフォトトランジスタ２０１とＭＯ
Ｓトランジスタ２０２とＭＯＳトランジスタ２０３と制
御回路２１８で構成される単位受光回路のブロックと全
く同じ構成のブロックが、少なくとも出力ビットと同じ
数だけ入っている。
アイメージセンサの回路図である。画像情報を読み取る
フォトトランジスタ２０１と受光ＭＯＳダイオードのｐ
チャネルＭＯＳトランジスタ２０２と、そのフォトトラ
ンジスタ２０１とＭＯＳトランジスタ２０２で得られた
信号を外部に読み出すためのスイッチング用ｎチャネル
ＭＯＳトランジスタ２０３と、走査の為に端子２１４か
ら入力するスタートパルスΦＳＩを受けて、同じく走査
の為に端子２１５から入力するクロックΦＣＬＫを受け
てシフトレジスタを駆動する走査回路２１６と、待機状
態の検出の為に端子２１４から入力するスタートパルス
ΦＳＩを受けて、同じく待機状態検出の為に端子２１５
から入力するクロックΦＣＬＫを受けて待機状態を検出
する待機状態検出回路２１７と、待機状態検出回路２１
７から出力するコントロールパルスΦＣＴＲＬを受けて
ＭＯＳトランジスタ２０２を制御する制御回路２１８か
ら構成する。ここではフォトトランジスタ２０１とＭＯ
Ｓトランジスタ２０２とＭＯＳトランジスタ２０３と制
御回路２１８で構成される単位受光回路のブロックと全
く同じ構成のブロックが、少なくとも出力ビットと同じ
数だけ入っている。
【００１６】図７（ａ）は本発明の第2の実施形態を示
すリニアイメージセンサの単位受光素子の第一のタイム
チャート図である。スタート信号ΦＳＩが入力される
と、クロックパルスΦＣＬＫに同期してＭＯＳトランジ
スタ２０２のゲートにΦＳｃｈ−１からΦＳｃｈ−ｎが
順次入力され、同じくクロックパルスΦＣＬＫに同期し
てＭＯＳトランジスタ２０３のゲートにΦＱ１からΦＱ
ｎが順次入力され、共通信号線２０４に各ビットのフォ
トトランジスタ２０１の出力が読み出される。全ビット
の出力が終了し、期間Ｔ１から待機状態となり、クロッ
クパルスΦＣＬＫ、同じくスタート信号ΦＳＩの電位が
ＶＤＤあるいはＧＮＤに固定されると、待機状態検出回
路２１７のコントロールパルスΦＣＴＲＬがハイとなる
と、ΦＳｃｈ−１からΦＳｃｈ−ｎはハイとなり、ＭＯ
Ｓトランジスタ２０２のゲートにはＶＤＤが与えられ
る。これにより図１のごとく受光ＭＯＳダイオードのゲ
ート電極１０５の絶縁膜の界面には電界は加わらなくな
る。図７（ｂ）は本発明の第2の実施形態を示すリニア
イメージセンサの単位受光素子の第二のタイムチャート
図である。期間Ｔ１から待機状態となり、クロックパル
スΦＣＬＫ、同じくスタート信号ΦＳＩの電位がＶＤＤ
あるいはＧＮＤに固定されると、待機状態検出回路２１
７のコントロールパルスΦＣＴＲＬがハイとなると、Φ
Ｓｃｈ−１からΦＳｃｈ−ｎはフローティングとなり、
ＭＯＳトランジスタ２０２のゲートはフローティングと
なる。これにより図１のごとく受光ＭＯＳダイオードの
ゲート電極１０５の絶縁膜の界面には電界は加わらなく
なる。また便宜上コントロールパルスΦＣＴＲＬは待機
状態をハイの場合で説明したが、待機状態でロウとし、
それ以外をハイとしてΦＳｃｈ−１からΦＳｃｈ−ｎを
制御する事も可能である。
すリニアイメージセンサの単位受光素子の第一のタイム
チャート図である。スタート信号ΦＳＩが入力される
と、クロックパルスΦＣＬＫに同期してＭＯＳトランジ
スタ２０２のゲートにΦＳｃｈ−１からΦＳｃｈ−ｎが
順次入力され、同じくクロックパルスΦＣＬＫに同期し
てＭＯＳトランジスタ２０３のゲートにΦＱ１からΦＱ
ｎが順次入力され、共通信号線２０４に各ビットのフォ
トトランジスタ２０１の出力が読み出される。全ビット
の出力が終了し、期間Ｔ１から待機状態となり、クロッ
クパルスΦＣＬＫ、同じくスタート信号ΦＳＩの電位が
ＶＤＤあるいはＧＮＤに固定されると、待機状態検出回
路２１７のコントロールパルスΦＣＴＲＬがハイとなる
と、ΦＳｃｈ−１からΦＳｃｈ−ｎはハイとなり、ＭＯ
Ｓトランジスタ２０２のゲートにはＶＤＤが与えられ
る。これにより図１のごとく受光ＭＯＳダイオードのゲ
ート電極１０５の絶縁膜の界面には電界は加わらなくな
る。図７（ｂ）は本発明の第2の実施形態を示すリニア
イメージセンサの単位受光素子の第二のタイムチャート
図である。期間Ｔ１から待機状態となり、クロックパル
スΦＣＬＫ、同じくスタート信号ΦＳＩの電位がＶＤＤ
あるいはＧＮＤに固定されると、待機状態検出回路２１
７のコントロールパルスΦＣＴＲＬがハイとなると、Φ
Ｓｃｈ−１からΦＳｃｈ−ｎはフローティングとなり、
ＭＯＳトランジスタ２０２のゲートはフローティングと
なる。これにより図１のごとく受光ＭＯＳダイオードの
ゲート電極１０５の絶縁膜の界面には電界は加わらなく
なる。また便宜上コントロールパルスΦＣＴＲＬは待機
状態をハイの場合で説明したが、待機状態でロウとし、
それ以外をハイとしてΦＳｃｈ−１からΦＳｃｈ−ｎを
制御する事も可能である。
【００１７】
【発明の効果】以上のように、本発明を用いる事によ
り、読み出し後のフォトトランジスタのベース領域に残
留する電荷が低減し、残像特性が改善した。また、本発
明を用いる事により、残像特性を改善しかつ、光電変換
効率を維持できた。
り、読み出し後のフォトトランジスタのベース領域に残
留する電荷が低減し、残像特性が改善した。また、本発
明を用いる事により、残像特性を改善しかつ、光電変換
効率を維持できた。
【００１８】また、本発明を用いる事により、ベース・
コレクタ間容量が低減でき、信号電荷を読み出しやすく
なり、暗状態から明状態に変わった時の立ち上がり特性
も改善できた。また、本発明を用いる事により、複数の
受光素子間の光電変換効率の均一性を向上する事ができ
た。
コレクタ間容量が低減でき、信号電荷を読み出しやすく
なり、暗状態から明状態に変わった時の立ち上がり特性
も改善できた。また、本発明を用いる事により、複数の
受光素子間の光電変換効率の均一性を向上する事ができ
た。
【００１９】また、本発明を用いる事により、走査回路
の素子数を低減でき、安価なリニアイメージセンサを実
現できた。また、本発明を用いる事により、強い外来光
による受光素子間のクロストークを低減する事と、受光
ＭＯＳダイオードのゲート電極と反転領域間の絶縁膜の
界面の表面再結合を抑える事ができた。
の素子数を低減でき、安価なリニアイメージセンサを実
現できた。また、本発明を用いる事により、強い外来光
による受光素子間のクロストークを低減する事と、受光
ＭＯＳダイオードのゲート電極と反転領域間の絶縁膜の
界面の表面再結合を抑える事ができた。
【図１】本発明のリニアイメージセンサの受光素子の断
面構造図である。
面構造図である。
【図２】本発明のリニアイメージセンサの受光素子とス
イッチング素子の断面構造図である。
イッチング素子の断面構造図である。
【図３】本発明のリニアイメージセンサのブロック図で
ある。
ある。
【図４】（ａ）は、本発明のリニアイメージセンサの受
光素子の第一の回路図である。（ｂ）は、本発明のリニ
アイメージセンサの受光素子の第二の回路図である。
光素子の第一の回路図である。（ｂ）は、本発明のリニ
アイメージセンサの受光素子の第二の回路図である。
【図５】（ａ）は、本発明のリニアイメージセンサのリ
ミッタ回路の第一の回路図である。（ｂ）は、本発明の
リニアイメージセンサのリミッタ回路の第二の回路図で
ある。（ｃ）は、本発明のリニアイメージセンサのリミ
ッタ回路の第三の回路図である。
ミッタ回路の第一の回路図である。（ｂ）は、本発明の
リニアイメージセンサのリミッタ回路の第二の回路図で
ある。（ｃ）は、本発明のリニアイメージセンサのリミ
ッタ回路の第三の回路図である。
【図６】本発明の第2の実施形態を示すリニアイメージ
センサの回路図である。
センサの回路図である。
【図７】（ａ）は、本発明の第2の実施形態を示すリニ
アイメージセンサの単位受光素子の第一のタイムチャー
ト図である。（ｂ）は、本発明の第2の実施形態を示す
リニアイメージセンサの単位受光素子の第二のタイムチ
ャート図である。
アイメージセンサの単位受光素子の第一のタイムチャー
ト図である。（ｂ）は、本発明の第2の実施形態を示す
リニアイメージセンサの単位受光素子の第二のタイムチ
ャート図である。
【図８】従来のリニアイメージセンサの受光素子の断面
構造図である。
構造図である。
１０１ ｎ型シリコン半導体基盤
１０２ 不純物濃度の高いｎ型領域
１０３ バイポーラ・フォトトランジスタのｐ型ベー
ス領域 １０４ バイポーラ・フォトトランジスタのｎ型エミ
ッタ領域 １０５ 受光ＭＯＳダイオードのゲート電極 １０６ 反転領域 １０７ 遮光膜 １０８ 透明保護膜 １１０ 受光素子領域 １２１ ｐウエル １２３ スイッチング用ｎチャネルＭＯＳトタンジス
タのドレイン領域 １２４ スイッチング用ｎチャネルＭＯＳトタンジス
タのソース領域 １２８ スイッチング用ｎチャネルＭＯＳトランジス
タのゲート電極 １２５ リセット用ｎチャネルＭＯＳトタンジスタの
ドレイン領域 １２６ リセット用ｎチャネルＭＯＳトタンジスタの
ソース領域 １３０ リセット用ｎチャネルＭＯＳトランジスタの
ゲート電極
ス領域 １０４ バイポーラ・フォトトランジスタのｎ型エミ
ッタ領域 １０５ 受光ＭＯＳダイオードのゲート電極 １０６ 反転領域 １０７ 遮光膜 １０８ 透明保護膜 １１０ 受光素子領域 １２１ ｐウエル １２３ スイッチング用ｎチャネルＭＯＳトタンジス
タのドレイン領域 １２４ スイッチング用ｎチャネルＭＯＳトタンジス
タのソース領域 １２８ スイッチング用ｎチャネルＭＯＳトランジス
タのゲート電極 １２５ リセット用ｎチャネルＭＯＳトタンジスタの
ドレイン領域 １２６ リセット用ｎチャネルＭＯＳトタンジスタの
ソース領域 １３０ リセット用ｎチャネルＭＯＳトランジスタの
ゲート電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 清水 亨
千葉県千葉市美浜区中瀬１丁目８番地
セイコーインスツルメンツ株式会社内
(56)参考文献 特開 昭63−175467（ＪＰ，Ａ)
特開 平３−218671（ＪＰ，Ａ)
特開 平11−8733（ＪＰ，Ａ)
特開 昭61−124171（ＪＰ，Ａ)
特開 昭62−176356（ＪＰ，Ａ)
特開 平５−21772（ＪＰ，Ａ)
特開 平５−29644（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/146
Claims (2)
- 【請求項１】 画像情報を読み取るため半導体基板上に
直線状に配置され、n型半導体基板からなるコレクタと
前記ｎ型半導体基板表面部に形成されたベース領域と前
記ベース領域の表面部に形成されたエミッタ領域よりな
る複数のバイポーラのフォトトランジスタと、 前記フォトトランジスタで得られた信号を外部へ読み出
すために各フォトトランジスタのエミッタ領域に接続さ
れたスイッチング素子と、 複数の前記スイッチング素子の制御端子を駆動する走査
回路と、 受けた光の少なくとも一部を透過し、光電荷の蓄積時に
は、負電圧を印加して反転状態にし、読み出し時には、
正電圧を印加して蓄積状態にするゲート電極で覆われ、
前記フォトトランジスタのベース領域に隣接して、前記
半導体基板表面にそれぞれ設けられた複数の受光ＭＯＳ
ダイオードとからなり、全ビット の出力が終了し、前記蓄積時或いは読み出し時
を制御するクロック信号の電位が固定されている時、前
記ゲート電極下のゲート絶縁膜に電界が０．７ＭV／ｃ
ｍ未満になるように、前記ゲート電極の電圧を制御する
ことを特徴とするリニアイメージセンサ。 - 【請求項２】 前記ゲート電極下のゲート絶縁膜に電界
が０．７ＭV／ｃｍ未満になるように、前記ゲート電極
の電圧を制御することに替えて、前記ベース領域もしく
は前記エミッタ領域の電位を制御する請求項１記載のリ
ニアイメージセンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11964798A JP3442283B2 (ja) | 1998-04-28 | 1998-04-28 | リニアイメージセンサ |
| US09/299,467 US6303919B1 (en) | 1998-04-28 | 1999-04-26 | Linear image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11964798A JP3442283B2 (ja) | 1998-04-28 | 1998-04-28 | リニアイメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312798A JPH11312798A (ja) | 1999-11-09 |
| JP3442283B2 true JP3442283B2 (ja) | 2003-09-02 |
Family
ID=14766634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11964798A Expired - Lifetime JP3442283B2 (ja) | 1998-04-28 | 1998-04-28 | リニアイメージセンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6303919B1 (ja) |
| JP (1) | JP3442283B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4036956B2 (ja) * | 1997-04-25 | 2008-01-23 | セイコーインスツル株式会社 | リニアイメージセンサ |
| JP4643249B2 (ja) * | 2004-12-22 | 2011-03-02 | 株式会社東芝 | 固体撮像装置 |
| US7919827B2 (en) | 2005-03-11 | 2011-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for reducing noise in CMOS image sensors |
| JP4764243B2 (ja) | 2006-04-20 | 2011-08-31 | 株式会社東芝 | 固体撮像装置 |
| US8610234B2 (en) * | 2011-09-02 | 2013-12-17 | Hoon Kim | Unit pixel of image sensor and photo detector thereof |
| US8653618B2 (en) * | 2011-09-02 | 2014-02-18 | Hoon Kim | Unit pixel of color image sensor and photo detector thereof |
| US8569806B2 (en) * | 2011-09-02 | 2013-10-29 | Hoon Kim | Unit pixel of image sensor and photo detector thereof |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
| US10158041B2 (en) | 2014-07-09 | 2018-12-18 | Hoon Kim | Unit pixel of image sensor and photo detector using the same |
| US9735188B2 (en) | 2015-01-15 | 2017-08-15 | Hoon Kim | Image sensor with solar cell function |
| CN109411493B (zh) * | 2018-09-28 | 2020-10-02 | 上海集成电路研发中心有限公司 | 一种防漏光全局像素单元的结构和形成方法 |
| WO2020264331A1 (en) * | 2019-06-28 | 2020-12-30 | Quantum-Si Incorporated | Optical and electrical secondary path rejection |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPS5945781A (ja) * | 1982-09-09 | 1984-03-14 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPH09246512A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 増幅型固体撮像素子 |
-
1998
- 1998-04-28 JP JP11964798A patent/JP3442283B2/ja not_active Expired - Lifetime
-
1999
- 1999-04-26 US US09/299,467 patent/US6303919B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6303919B1 (en) | 2001-10-16 |
| JPH11312798A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862237A (en) | Solid state image sensor | |
| EP0978878B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| CN101246898B (zh) | 固态成像器件和照相机 | |
| US7541571B2 (en) | Image sensor having first and second charge transmitters | |
| JP3442283B2 (ja) | リニアイメージセンサ | |
| KR100236797B1 (ko) | 이미지센서용 소스종동회로 | |
| JP2004259733A (ja) | 固体撮像装置 | |
| JP3359258B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| US4980735A (en) | Solid state imaging element | |
| KR960002100B1 (ko) | 전하결합소자형 이미지센서 | |
| US20020008217A1 (en) | Solid imaging device and method for manufacturing the same | |
| US6545331B1 (en) | Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus | |
| JP3416432B2 (ja) | 光電変換装置及びその駆動方法 | |
| JP4036956B2 (ja) | リニアイメージセンサ | |
| JPH0714042B2 (ja) | 固体撮像素子 | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
| JP3891125B2 (ja) | 固体撮像装置 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| JP2594923B2 (ja) | 固体撮像素子 | |
| JPH069236B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2898005B2 (ja) | 固体撮像素子 | |
| JP2001168310A (ja) | 固体撮像素子及び固体撮像装置 | |
| JPH0678219A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |