JP2006303328A - 固体撮像装置の製造方法および電子情報装置 - Google Patents

固体撮像装置の製造方法および電子情報装置 Download PDF

Info

Publication number
JP2006303328A
JP2006303328A JP2005125592A JP2005125592A JP2006303328A JP 2006303328 A JP2006303328 A JP 2006303328A JP 2005125592 A JP2005125592 A JP 2005125592A JP 2005125592 A JP2005125592 A JP 2005125592A JP 2006303328 A JP2006303328 A JP 2006303328A
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
manufacturing
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005125592A
Other languages
English (en)
Other versions
JP4518996B2 (ja
Inventor
Takayuki Kawasaki
隆之 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005125592A priority Critical patent/JP4518996B2/ja
Priority to TW095112312A priority patent/TWI322500B/zh
Priority to US11/404,538 priority patent/US20060240631A1/en
Priority to KR1020060036457A priority patent/KR100769874B1/ko
Publication of JP2006303328A publication Critical patent/JP2006303328A/ja
Application granted granted Critical
Publication of JP4518996B2 publication Critical patent/JP4518996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】各画素部からの読み出し特性を均一化する。
【解決手段】 半導体基板上に設けた複数のＮ型不純物拡散層７（光電変換部）でそれぞれ光電変換され蓄積された各電荷をそれぞれ共通に検出する電荷検出部９が、上下二つのＮ型不純物拡散層７の２画素単位で共有化された固体撮像装置１００の製造方法において、上下二つのＮ型不純物拡散層７の各表面にそれぞれ形成されるフォトダイオード表面Ｐ＋層を、その各表面に対する垂直方向から所定の傾斜角度を持ちかつ、上下二つのＮ型不純物拡散層７の配列方向（上下方向）に対して直角のイオン注入方向１４からのイオン注入により形成する光電変換部表面の不純物領域形成工程を有している。
【選択図】 図１

Description

本発明は、光電変換部で入射光から変換された電荷量を検出する電荷検出部が複数の光電変換部毎に共有化された固体撮像装置の製造方法および、これにより製造された固体撮像装置を用いたカメラ付き携帯電話装置、デジタルスチルカメラおよびデジタルビデオカメラなどの電子情報装置に関する。
従来、この種の固体撮像装置は、フォトダイオード層（光電変換部；電荷蓄積領域）で発生した電荷を読み出しゲートを介して読み出し、その読み出された電荷量を電荷検出部（フローティングディフュージョン部）で検出する。この場合に、一つの電荷検出部を複数のフォトダイオードで共有するＣＭＯＳ型（相補型金属酸化膜半導体）固体撮像装置が特許文献１に開示されている。これを図１５〜図１９を用いて説明する。
図１５は従来のＣＭＯＳ型固体撮像装置の２画素単位の要部平面図、図１６（ａ）は、図１５の２画素部の各断面位置を示す平面図、図１６（ｂ）は図１６（ａ）のＡ−Ａ‘線断面図、図１６（ｃ）は図１６（ａ）のＢ−Ｂ‘線断面図、図１７は、図１５のＣＭＯＳ型固体撮像装置の製造方法を説明するための各工程における要部平面図である。
図１５〜図１７において、ＣＭＯＳ型固体撮像装置２００の製造方法について説明する。まず、Ｎ型半導体基板２０１全面上に、ボロンなどのイオン注入と熱処理によりＰ型拡散層２０２（Ｐウェル）を形成し、次いで、素子中の活性領域と不活性領域とを分離するために、平面視で図１７（ａ）に示すようなパターン２０３で選択的に基板の熱酸化処理を行うことにより、不活性領域側には厚い熱酸化膜が形成される。
次に、摂氏１０００度〜摂氏１１００度の温度でＯ２ガス、ＨＣｌガス雰囲気の熱酸化処理により、そのシリコン基板１の表面（活性領域表面）にゲートシリコン酸化膜２０４を形成した後に、ポリシリコン膜とＷ膜の積層膜などをＣＶＤ・スパッタリングなどにより成膜後、図１７（ｂ）に示すようなパターンでフォトリソグラフィを行い、これにドライエッチングを行うことにより、読み出しゲート電極２０５とリセットゲート電極２０６を形成する。
さらに、フォトダイオード層（光電変換部；電荷蓄積領域）となるＮ型不純物拡散層２０７の領域を、図１７（ｃ）に示すような表面Ｐ＋層形成用レジストパターン２０８を用いてパターンニング後、これにリン・砒素などのイオン注入、熱処理により、フォトダイオード層となるＮ型不純物拡散層２０７の周囲は不活性層の厚い酸化膜に形成され、読み出しゲート電極２０５側は読み出しゲート電極２０５によってセルフアライメントされて形成される。
さらに、電荷検出部２０９およびリセットドレイン部２１０は、図１７（ｄ）に示すようなＮ＋層形成パターン２１１を用いて所定パターンにパターニング後、これに砒素などのイオン注入を行って、各ゲート電極２０５，２０５およびリセットゲート２０６と不活性領域の厚い酸化膜によってセルフアライメントされてそれぞれ形成される。
さらに、フォトダイオード層の表面（シリコン基板表面）で発生する準位などによる白傷不良を抑えるため、図１７（ｃ）に示すような表面Ｐ＋層形成用パターン２０８と同じパターンを用いてパターンニング後、これに所定の傾斜の付いたイオン注入方向２１２によりボロンなどのイオン注入と熱処理を行って光電変換部表面の不純物領域としてフォトダイオード表面Ｐ＋層２１３を形成する。
以上により、従来のＣＭＯＳ型固体撮像装置２００が製造される。
ここで、フォトダイオード（光電変換部）から読み出しゲートを介して電荷検出部（フローティングディフュージョン部）に電荷が読み出される動作について図１８を用いて説明する。
図１８は、図１６（ｂ）のＡ−Ａ’線断面に対応するように、半導体基板中の各領域にそれぞれ形成されるポテンシャルを模式的に示した図である。
図１８に示すように、Ｎ型不純物拡散層２０７（フォトダイオード層）は、電荷蓄積領域であると同時に、入射光を光電変換する領域でもある。このフォトダイオード層には、光電変換による電荷が蓄えられており、読み出しゲート電極２０５に所望のタイミングで読み出し電圧を印加すれば、読み出しゲート電極２０５下の基板領域のポテンシャルが下がって、フォトダイオード層に蓄えられていた電荷は読み出しゲート電極２０５を介して電荷検出部２０９側へと流れて行き、この電荷検出部２０９で検出された電荷量に応じた電位を増幅することにより撮像画像信号を得ることができる。
また、ここで、電荷検出部２０９を上下二つの画素部（Ｎ型不純物拡散層２０７；フォトダイオード層）毎に共有した構造について説明する。
図１９は、図１５のように電荷検出部を上下二つの画素部（Ｎ型不純物拡散層２０７；フォトダイオード層）毎に共有した構造による効果を説明するための図であって、（ａ）は上下２画素で電荷検出部以降を共有する場合を示す２画素単位の平面図、（ｂ）は１画素毎に電荷検出部を設けた場合を示す２画素を示す平面図である。
図１９（ａ）に示す２画素部（Ｎ型不純物拡散層２０７；フォトダイオード層）単位で読み出しゲート電極２０５を介して電荷検出部２０９を共有することで、１画素部当たりの画素面積を、図１９（ｂ）に示す１画素部（Ｎ型不純物拡散層２０７ａまたは２０７ｂ；フォトダイオード層）毎に読み出しゲート電極２０５ａ（または２０５ｂ）を介して電荷検出部２０９ａ（または２０９ｂ）を設けた場合の画素面積に比べて大きく取ることができて、入射光に対する感度特性を良くすることができる。この場合の電荷読み出し動作については、電荷蓄積、読み出しさらにリセットを上下２画素部でタイミングよく制御することにより良好な撮像画像を得ることができる。
このようなフォトダイオード層（光電変換部）から電荷検出部２０９への電荷読み出し動作は、読み出しゲート電極２０５下の状態により大きな影響を受けることが分かっている。読み出しゲート電極２０５下のポテンシャルバリア（障壁）の高さにより、入射光が光電変換されてフォトダイオード層（Ｎ型不純物拡散層２０７）に蓄積された電荷を電荷検出部２０９に完全に読み出すのに必要な読み出し電圧や、フォトダイオード層（Ｎ型不純物拡散層２０７）に蓄積できる電荷量などにも影響を与えることになり、読み出しゲート電極２０５下の状態は、ＣＭＯＳ型固体撮像装置２００全体の特性に大きな影響を持つことになる。
この読み出しゲート電極２０５下のポテンシャルバリア（障壁）は、その不純物層であるＰ型拡散層２０２（Ｐウェル）単体または、このＰ型拡散層２０２にコントロール用の不純物を導入してコントロールしているが、白傷不良を抑えるために形成しているフォトダイオード表面Ｐ＋層２１３が、イオン注入および熱処理による横方向拡散によって読み出しゲート電極２０５下に潜り込むことにより、フォトダイオード表面Ｐ＋層２１３が読み出し特性（蓄積特性）へ与える影響もかなり大きなものとなっている。
従来のフォトダイオード表面Ｐ＋層２１３の形成について、図１６を用いて詳細に説明する。
このフォトダイオード表面Ｐ＋層２１３は、比較的低加速のイオン注入処理により形成しているが、そのイオンビームの進入方向２１２は、基板ウェハ平面に対する垂直方向に対して約７度の傾斜角度を持ち、上下に並んだ二つの画素部表面に対して下方斜め方向からのイオン注入方向となっている。この場合に、上の画素部へのイオンビームの進入方向２１２と、下の画素部へのイオンビームの進入方向２１２とは、読み出しゲート電極２０５の配設方向に対する直交方向の断面図である図１６（ｂ）と図１６（ｃ）とで異なっている。即ち、図１６（ｂ）では、上の画素部へのイオンビームによりフォトダイオード表面Ｐ＋層２１３が読み出しゲート電極２０５下にかなり潜り込むように形成されている。また、図１６（ｃ）では、下の画素部へのイオンビームによりフォトダイオード表面Ｐ＋層２１３の先端部エッジが読み出しゲート電極２０５のエッジに一致する位置まで形成されている。つまり、図１６（ｃ）のように下の画素部については、読み出しゲート電極２０５によるシャドウイングで読み出しゲート電極２０５から少し離れた位置にフォトダイオード表面Ｐ＋層２１３の先端部エッジができ、次の熱処理により読み出しゲート電極２０５のエッジ下（端部）と同じ位置まで横方向拡散されている。
一方、特許文献２では、図２０に示すように、従来の他のＣＭＯＳ型固体撮像装置３００において、Ｐ型半導体基板３０１全面上にＮウェル層３０２を形成し、その表面にゲートシリコン酸化膜３０４を形成した後に、読み出しゲート電極３０５とリセットゲート電極３０６を形成する。次に、イオン注入により、フォトダイオード層となるＮ型不純物拡散層３０７を所定位置に形成した後に、電荷検出部３０９およびリセットドレイン部３１０をそれぞれ形成する。さらに、そのＮ型不純物拡散層３０７の表面へのイオン注入、その後に熱処理を行って光電変換部表面の不純物領域としてフォトダイオード表面Ｐ＋層３１３を横方向に拡散させて形成している。なお、電荷検出部３０９は、Ｎ型ソース３１４、Ｐ型ゲート３１５およびＮ型チャネル３１６により構成されている。
この場合に、Ｎ型不純物拡散層３０７とフォトダイオード表面Ｐ＋層３１３とのオーバーラップを制御性よく形成して、Ｎ型不純物拡散層３０７から電荷検出部３０９に電荷を電荷の残りなく完全に転送して、残像の発生を抑制することができる。
特開平９−４６５９６号公報 特開平１１−１２６８９３号公報
しかしながら、上記従来の特許文献１の構成では、前述したように、フォトダイオード表面Ｐ＋層２１３を形成するためのイオン注入において、図１６（ｂ）のように上の画素部へのイオンビームによりフォトダイオード表面Ｐ＋層２１３が読み出しゲート電極２０５下にかなり潜り込むように形成され、図１６（ｃ）のように下の画素部へのイオンビームによりフォトダイオード表面Ｐ＋層２１３の先端部エッジが読み出しゲート電極２０５のエッジに一致する位置まで形成される。この位置の不均一性によって、上の画素部と下の画素部との素子特性に大きな違いが生じ、これらが撮像画面上のライン毎に混在することで、撮像画面に大きな影響を与えて、表示画面上の横筋などの表示不良になるという問題を有していた。
一方、上記従来の特許文献２では、前述したように、フォトダイオード表面Ｐ＋層３１３を形成するためのイオン注入方向については、何らの記載もなく、熱処理によってフォトダイオード表面Ｐ＋層３１３が読み出しゲート電極３０５下に潜り込むように横方向に拡散させて形成している。これにより、特許文献２では、電荷検出部３０９に電荷残りなく完全に電荷を転送して残像の発生を抑制するために、Ｎ型不純物拡散層３０７とフォトダイオード表面Ｐ＋層３１３との最適なオーバーラップを形成するようにしている。つまり、熱処理によってフォトダイオード表面Ｐ＋層３１３の先端エッジ部を読み出しゲート電極３０５下に潜り込ませているため、フォトダイオード表面Ｐ＋層３１３の先端エッジ部の読み出しゲート電極３０５下の位置が均一にならず、バラツキが生じて上記特許文献１と同様の問題が生じる。
本発明は、上記従来の問題を解決するもので、各画素部からの読み出し特性を均一化できる固体撮像装置の製造方法および、これにより製造された固体撮像装置を用いたカメラ付き携帯電話装置などの電子情報装置を提供することを目的とする。
本発明の固体撮像装置の製造方法は、半導体基板上に設けた複数の光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部が該複数の光電変換部毎に共有化された固体撮像装置の製造方法において、該複数の光電変換部の各表面部にそれぞれ、該表面部に対する垂線から所定の傾斜角度を持ちかつ、該複数の光電変換部の配列方向に対して交差する方向からのイオン注入により不純物領域を形成する不純物領域形成工程を有するものであり、そのことにより上記目的が達成される。
また、本発明の固体撮像装置の製造方法において、前記前記配列方向と該配列方向に対して交差する方向とのなす角度は直角である。
さらに、本発明の固体撮像装置の製造方法において、前記配列方向と該配列方向に対して交差する方向とのなす角度は４５度である。
さらに、本発明の固体撮像装置の製造方法において、前記配列方向に対して交差する方向からのイオン注入の方向は、一または複数の方向である。
さらに、本発明の固体撮像装置の製造方法において、一導電型の半導体基板上に、前記光電変換部から前記電荷検出部に電荷を読み出すためのゲート電極を形成するゲート電極形成工程と、前記光電変換部として第１導電型の電荷蓄積領域を形成する光電変換部形成工程と、該光電変換部と該ゲート電極を介して隣接した該電荷検出部を第１導電型で形成する電荷検出部形成工程とを有し、前記不純物領域形成工程は、該光電変換部の表面部に前記不純物領域を第２導電型で形成する。
さらに、本発明の固体撮像装置の製造方法におけるイオン注入の方向は、前記光電変換部側の前記ゲート電極端部の下部に前記不純物領域の先端エッジ部が潜り込んで形成される方向である。
さらに、本発明の固体撮像装置の製造方法におけるイオン注入の方向は、前記光電変換部側の前記ゲート電極端部から前記所定の傾斜角度分だけ離れて前記不純物領域が形成される方向である。
さらに、本発明の固体撮像装置の製造方法における角度αは直角である。
さらに、本発明の固体撮像装置の製造方法において、前記光電変換部側の前記ゲート電極端部から前記所定の傾斜角度分だけ離れて前記表面部の不純物領域が形成されないように、少なくとも前記所定の傾斜角度分だけ前記光電変換部側の前記ゲート電極端面が断面裾広がりのテーパ形状となっている。
さらに、本発明の固体撮像装置の製造方法におけるイオン注入の方向は、前記光電変換部側から前記ゲート電極の長手方向に角度αで交差する方向である。
さらに、本発明の固体撮像装置の製造方法において、前記電荷検出部が共有化されている複数の光電変換部は、平面視で上下または左右の２画素部である。
さらに、本発明の固体撮像装置の製造方法における２画素部と各読み出しゲート電極をそれぞれ介して、該２画素部の並び方向に直交する仮想２等分線上に前記電荷検出部が共通に設けられている。
さらに、本発明の固体撮像装置の製造方法における電荷検出部が共有化されている複数の光電変換部は４画素部である。
さらに、本発明の固体撮像装置の製造方法における４画素部は、平面視で上下または左右の２組の各２画素部を有し、各画素部と各読み出しゲート電極をそれぞれ介して、該４画素部の中央位置に前記電荷検出部が共通に設けられている。
さらに、本発明の固体撮像装置の製造方法における所定の傾斜角度は、前記半導体基板上の結晶格子に対してチャネリングが発生しない角度とする。
さらに、本発明の固体撮像装置の製造方法における半導体基板はシリコン半導体基板であり、前記結晶格子はシリコン結晶格子である。
さらに、本発明の固体撮像装置の製造方法における所定の傾斜角度は、７度±０．５度である。
さらに、本発明の固体撮像装置の製造方法におけるイオン注入の方向が複数の異なる方向である場合に、該複数の異なる方向の各方向毎にイオン注入処理を行う。
さらに、本発明の固体撮像装置の製造方法におけるイオン注入の方向が、前記光電変換部側の前記ゲート電極端部の下部に該光電変換部表面の不純物領域の先端エッジ部が潜り込んで形成される複数の異なる方向であり、該複数の異なる方向の各方向毎にイオン注入処理を行う。
本発明の固体撮像装置の製造方法は、半導体基板上に設けた２画素部単位で二次元状に複数配列され、該２画素部を構成する各光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部が該２画素部毎に共有化された固体撮像装置の製造方法であって、該各光電変換部の各表面部にそれぞれ、該表面部に対する垂線から所定の傾斜角度を持ちかつ、該２画素部の配列方向のイオン注入により不純物領域を形成する不純物領域形成工程を有し、該イオン注入の方向は、互いに逆方向の２方向であり、該不純物領域形成工程は、該イオン注入の方向毎にイオン注入処理を行うものであり、そのことにより上記目的が達成される。
本発明の固体撮像装置の製造方法は、半導体基板上に設けた４画素部単位で二次元状に複数配列され、該４画素部を構成する各光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部が該４画素部毎に共有化された固体撮像装置の製造方法であって、該各光電変換部の各表面部にそれぞれ、該表面部に対する垂線から所定の傾斜角度を持ちかつ、該４画素部の配列方向のイオン注入により不純物領域を形成する不純物領域形成工程を有し、該４画素部は、平面視で上下または左右の２組の各２画素部で構成され、該４画素部の配列方向は該上下および該左右の各方向であり、該イオン注入の方向は、互いに逆方向の２方向と、該２方向に直交する互いに逆方向の２方向とのうち、少なくとも該互いに逆方向の２方向であり、該不純物領域形成工程は、該イオン注入の方向毎にイオン注入処理を行うものであり、そのことにより上記目的が達成される。
本発明の電子情報装置は、本発明の上記固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、該撮像部で撮像した撮像画像を表示画面上に表示可能とするものであり、そのことにより上記目的が達成される。
本発明の電子情報装置は、本発明の上記固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、該撮像部で撮像した撮像画像を画像記憶部に記憶可能とするものであり、そのことにより上記目的が達成される。
本発明の電子情報装置は、本発明の上記固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、該撮像部で撮像した撮像画像を通信部から通信可能とするものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明においては、複数の光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部がこの複数の光電変換部毎に共有化されており、この複数の光電変換部の各表面部にそれぞれ、その表面部に対する垂線から所定の傾斜角度を持ちかつ、この複数の光電変換部の配列方向に対して交差する方向からのイオン注入するにより不純物領域を形成している。
これによって、従来のように、光電変換部側のゲート電極端部の下部に不純物領域の先端エッジ部が潜り込んで形成されることと、光電変換部側のゲート電極端部から所定の傾斜角度分だけ離れて不純物領域が形成されることとが画面上で混在することがなくなり、少なくともいずれか一方となって、光電変換部表面部の不純物領域と、ゲート電極端部との位置関係が均一かまたは同じにできるので、各画素部からの読み出し特性が均一化されて、画面上に横筋やざらつきがなくなって、良好な表示品位となる。
以上により、本発明によれば、光電変換部表面部の不純物領域と、ゲート電極端部との位置関係が均一かまたは同じ不純物領域を形成するため、各画素部からの読み出し特性を均一化または同じにできて、表示画面上での横筋やざらつきを防止でき、良好な表示品位とすることができる。
以下に、本発明の固体撮像装置の製造方法の実施形態１〜４を、ＣＭＯＳ型固体撮像装置の製造方法に適用した場合について、図面を参照しながら詳細に説明する。なお、ここでは、ＣＭＯＳ型固体撮像装置の製造方法について説明するが、これに限らず、ＣＣＤ型固体撮像装置の製造方法についても本発明を適用することができる。
（実施形態１）
図１は、本発明のＣＭＯＳ型固体撮像装置の実施形態１における２画素単位の要部平面図、図２（ａ）は、図１の２画素部の各断面位置を示す平面図、図２（ｂ）は図２（ａ）のＡ−Ａ‘線断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ‘線断面図、図３は、図１のＣＭＯＳ型固体撮像装置の製造方法を説明するための各工程における要部平面図である。
図１〜図３において、ＣＭＯＳ型固体撮像装置１００は、２画素部単位で複数、二次元状に配列されており、この２画素部を構成する各光電変換部（フォトダイオード層；Ｎ型不純物拡散層７）と各読み出しゲート電極５をそれぞれ介して、２画素部の並び方向（平面視で上下の配列方向）に直交する仮想２等分線上に共通にＮ型不純物拡散層７が一つ設けられている。このように、電荷検出部９が共有化されている光電変換部（フォトダイオード層；Ｎ型不純物拡散層７）は、平面視で上下の２画素部である。
本実施形態１のＣＭＯＳ型固体撮像装置１００の製造方法について、２画素部単位で説明する。
まず、Ｎ型半導体（シリコン）基板１上に、ボロンなどのイオン注入と熱処理によりＰ型拡散層２（Ｐウェル）を形成し、次いで、素子中の活性領域と不活性領域とを分離するために、平面視で図３（ａ）に示すようなパターン３で選択的に、基板部上に成膜したＳｉＮ膜を、不活性領域部分のみ取り除いた後、摂氏９５０度〜摂氏１１００度の高温度の拡散炉内にＨ２Ｏを入れて熱酸化処理を行うことにより、不活性領域側には厚い熱酸化膜が形成される。
次に、シリコン基板１の表面（活性領域表面）に、摂氏１０００度〜摂氏１１００度の温度でＯ２ガス、ＨＣｌガス雰囲気の熱酸化処理により、ゲートシリコン酸化膜４を形成した後に、ポリシリコン膜とＷ膜の積層膜などをＣＶＤ・スパッタリングなどにより成膜し、図３（ｂ）に示すようなパターンでフォトリソグラフィを行い、これにドライエッチングを行うことにより、読み出しゲート電極５とリセットゲート電極６を形成する。
さらに、フォトダイオード層（光電変換部；電荷蓄積領域）となるＮ型不純物拡散層７の領域を、図３（ｃ）に示すような表面Ｐ＋層形成用レジストパターン８を用いてパターンニング後、これにリン・砒素などのイオン注入、熱処理により、フォトダイオード層となるＮ型不純物拡散層７の周囲は不活性層の厚い酸化膜に形成され、読み出しゲート電極５側は読み出しゲート電極５によってセルフアライメントされて形成される。
さらに、電荷検出部９およびリセットドレイン部１０は、図３（ｄ）に示すようなＮ＋層形成パターン１１を用いて所定パターンにパターニング後、これに砒素などのイオン注入を行って、各ゲート電極５，５およびリセットゲート６と不活性領域の厚い酸化膜とによってセルフアライメントされてそれぞれ形成される。
さらに、フォトダイオード層の表面（シリコン基板表面）で発生する準位などによる白傷不良を抑えるため、図３（ｃ）に示すような表面Ｐ＋層形成用パターン８と同じパターンを用いてパターンニング後、これに所定の傾斜の付いたイオン注入方向１４によりボロンなどのイオン注入と熱処理を行って光電変換部表面の不純物領域としてフォトダイオード表面Ｐ＋層１３を形成する。
以上により、本実施形態１のＣＭＯＳ型固体撮像装置１００が製造される。
ここで、シリコンウエハと本実施形態１の固体撮像装置１００内の画素パターンとの関係について図４を用いて詳細に説明する。
図４は、本実施形態１の固体撮像装置１００およびこの固体撮像装置１００内の画素パターンとシリコンウエハとの関係を示す平面図である。
ある。
図４に示すように、本実施形態１の固体撮像装置１００（撮像デバイスチップ）は、各製造工程を通り、図４を簡略化するためにシリコンウエハ１０１の中央部分のみに図示しているが、実際はシリコンウエハ１０１全面に配置されている。
この撮像デバイスチップ１００中のチップ内画素エリア部１０２（撮像エリア）において、撮像画素部が数十万個から数百万個、二次元状に並べられて設けられている。撮像エリア１０２から一部を拡大して取り出した部分拡大図Ｄは、共通の電荷検出部９から各読み出しゲート電極５をそれぞれ介したフォトダイオード層（光電変換部；Ｎ型不純物拡散層７）の２画素分のみを拡大したものである。
フォトダイオード層（光電変換部；Ｎ型不純物拡散層７）上のフォトダイオード表面Ｐ＋層１３を形成するためのイオンビームのイオン注入方向１４は、図４の横から見た図のように、シリコンウエハ１０１の平面に対する垂線Ｃ１とのなす傾斜角度（７度±０．５度）でイオン注入する。また、このイオンビームのイオン注入方向１４は、図４の上から見た図のように、シリコンウエハ１０１の基準となるオリエンテーションフラット１０３を下側にした場合に、オリエンテーションフラット１０３の中心線Ｃ２に対して左側に９０度からの角度方向（左から右の真横方向）でイオン注入する。このように、イオンビームのイオン注入方向１４が立体的にイオン注入装置にて設定される。
このようにして、イオン注入方向１４によるイオンビームの注入により、各読み出しゲート電極５とフォトダイオード表面Ｐ＋層１３との位置関係は、上下の各画素部で全く同じにすることができ、フォトダイオード表面Ｐ＋層１３側の読み出しゲート電極５の端部下にフォトダイオード表面Ｐ＋層１３（不純物領域）の先端部分が潜り込んで形成されている。
このように、本実施形態１では、シリコンウエハ１０１のオリエンテーションフラット１０３を下側（手前側）にした状態で、上から下でかつ真左側から真右側に垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定し、フォトダイオード表面Ｐ＋層１３が各読み出しゲート電極５下に潜り込むように構成したが、これに限らず、これとは逆方向、即ち、上から下でかつ真右側から真左側に垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定してもよい。この場合について次の実施形態２に示している。
（実施形態２）
図５は、本発明のＣＭＯＳ型固体撮像装置の実施形態２における２画素単位の要部平面図、図６（ａ）は、図５の２画素部の各断面位置を示す平面図、図６（ｂ）は図６（ａ）のＡ−Ａ‘線断面図、図６（ｃ）は図６（ａ）のＢ−Ｂ‘線断面図である。
図５および図６において、本実施形態２のＣＭＯＳ型固体撮像装置１１０の製造方法において、上記実施形態１のＣＭＯＳ型固体撮像装置１００の製造方法と異なるのは、所定の傾斜の付いたイオン注入方向１５によりボロンなどのイオン注入と熱処理を行って光電変換部表面の不純物領域としてフォトダイオード表面Ｐ＋層１３ａを形成する点である。即ち、イオン注入方向１５が、前述したように実施形態１のイオン注入方向１４と逆の方向に傾いている。
図５および図６の図中で右側より左側に進入してくるイオンは各読み出しゲート電極５の陰により（シャドウイング）、各読み出しゲート電極５の電極エッジから若干離れた位置にイオン注入される。この後の熱処理によりフォトダイオード表面Ｐ＋層１３ａは横方向に拡散されるが、各読み出しゲート電極５の電極エッジ端下と同じ位置までフォトダイオード表面Ｐ＋層１３ａの先端エッジ部が拡散される。この場合、フォトダイオード表面Ｐ＋層１３ａはフォトダイオード表面で発生した準位をトラップするために設けているので、処理条件などによりフォトダイオード層（光電変換部；Ｎ型不純物拡散層７）が基板表面に露出するようなことがあれば、白傷不良の悪化が懸念され、フォトダイオード層（光電変換部；Ｎ型不純物拡散層７）が基板表面に露出しないように、イオン注入時の傾斜角度や、イオン注入量などを注意して設定しておく必要がある。
また、各読み出しゲート電極５の電極エッジ下にフォトダイオード表面Ｐ＋層１３ａの先端エッジ部が潜り込んでいる上記実施形態１の場合と、各読み出しゲート電極５の電極エッジ下に対してフォトダイオード表面Ｐ＋層１３ａの先端エッジ部が一致している本実施形態２の場合とでは、各読み出しゲート電極５下でのポテンシャルバリア（障壁）の形成状況が異なってくる。即ち、各読み出しゲート電極５の電極エッジ下にフォトダイオード表面Ｐ＋層１３ａの先端エッジ部が潜り込む場合にはポテンシャルバリア（障壁）が高く、各読み出しゲート電極５の電極エッジ下に対してフォトダイオード表面Ｐ＋層１３ａの先端エッジ部が潜り込まず両者が一致している場合にはポテンシャルバリア（障壁）が低くなる。このため、各読み出しゲート電極５に対する読み出し電圧や、フォトダイオード容量を最適化するための各読み出しゲート電極５下の不純物注入について、イオンビームの左からの注入と右からの注入とでは条件が異なってくるので注意を要する。
ここで、本発明は、電荷検出部９の３画素部以上の共有も可能である。このことについて次の比較例１で説明する。
（比較例１）
本比較例１では、３画素部（フォトダイオード層）以上で一つの電荷検出部を共有する場合について説明する。
図７は、本発明のＣＭＯＳ型固体撮像装置との比較例１における３画素部以上の場合の要部平面図である。
図７に示すように、本比較例１のＣＭＯＳ型固体撮像装置２１０では、縦配列された３画素部（フォトダイオード層２０７a）以上でそれぞれ各読み出しゲート電極２０５ａを介して一つの電荷検出部２０９ａを共有している。
しかしながら、電荷検出部パターンを共有する全ての画素部分の距離だけ電荷検出部２０９ａに接続されるメタル配線パターンなどを引き伸ばす必要があるため、メタル配線パターンなどにより接続するレイアウト上の余裕がない限りは、フォトダイオード面積増大に対する効果が認められず、共有する画素部数が増えるほど、それぞれの画素部の駆動が高速で複雑になるため、上記実施形態１，２では共有する画素部数を「２」としている。
（比較例２）
本比較例２では、縦横４画素部（フォトダイオード層）で一つの電荷検出部を共有する場合について説明する。
図８は、本発明のＣＭＯＳ型固体撮像装置との比較例２における縦横４画素部の場合の要部平面図である。
図８に示すように、本比較例２のＣＭＯＳ型固体撮像装置１２０では、縦横に配列された４画素部（フォトダイオード層７ｂ）でそれぞれ各読み出しゲート電極５ｂを介して一つの電荷検出部９ｂを共有している。
このように、一つの電荷検出部９ａで４画素部を共有するというレイアウトもあるが、この場合に、縦に配列された右側の２画素部について、各読み出しゲート電極５ｂの電極エッジ下に対してフォトダイオード表面Ｐ＋層１３ｂの先端エッジ部が潜り込むイオンビーム方向（上記実施形態１の真左からの方向）でイオン注入すると、縦に配列された左側の２画素部については、各読み出しゲート電極５ｃの電極エッジ下に対してフォトダイオード表面Ｐ＋層１３ｃの先端エッジ部が一致するようになる（上記実施形態２の真右からの方向）ため、縦に配列された左側の２画素部と、縦に配列された右側の２画素部との特性を揃えることができず、表示画面上で横筋はなくなるものの、ざらつきが生じて、このままでは使用することはできない。これを解決した事例を実施形態３に示している。
（実施形態３）
本実施形態３では、縦横４画素部の場合に、イオンビームの注入方向を、所定の傾斜の付いたイオン注入方向１４（実施形態１）、１５（実施形態２）の各方向毎に２回に分けてイオン注入処理を行う場合について説明する。
図９は、本発明のＣＭＯＳ型固体撮像装置の実施形態３における縦横４画素部単位の要部平面図、図１０（ａ）は、図９の４画素部の各断面位置を示す平面図、図１０（ｂ）は図１０（ａ）のＡ−Ａ‘線断面図、図１０（ｃ）は図１０（ａ）のＢ−Ｂ‘線断面図、図１０（ｄ）は図１０（ａ）のＣ−Ｃ‘線断面図、図１０（ｅ）は図１０（ａ）のＤ−Ｄ‘線断面図である。
図９および図１０に示すように、左側上下の２画素であるフォトダイオード層（光電変換部；電荷蓄積領域）となる各Ｎ型不純物拡散層７１（フォトダイオード表面Ｐ＋層１３１）と、右側上下の２画素であるフォトダイオード層（光電変換部；電荷蓄積領域）となる各Ｎ型不純物拡散層７２（フォトダイオード表面Ｐ＋層１３２）とを持つ縦横４画素部において、それらの中央部分に各読み出しゲート電極５１，５２をそれぞれ介して一つの電荷検出部９１が共通に設けられており、電荷検出部９１は、リセットゲート電極６を介してリセットドレイン部１０に接続可能とされている。なお、８１は、フォトダイオード表面Ｐ＋層１３１，１３２へのイオン注入時のレジストパターンである。
シリコンウエハのオリエンテーションフラットを下側（手前側）にした状態で、イオンビームの方向が紙面上方から下方でかつ真左側から真右側に上記垂線Ｃ１から所定角度傾いた注入方向にボロンなどのイオンが進入するように設定し、まず、左側上下二つのフォトダイオード表面Ｐ＋層１３１が各読み出しゲート電極５１下に潜り込むようにイオン注入処理を行い、その後、これとは逆方向、即ち、イオンビームの方向が紙面上方から下方でかつ真右側から真左側に上記垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定し、右側上下二つのフォトダイオード表面Ｐ＋層１３２が各読み出しゲート電極５２下に潜り込むように、注入時間を２段階に分けてイオン注入処理を行う。これによって、縦横４画素部の場合であっても、縦横４画素部で読み出し特性を均一化することができる。
なお、本実施形態３では、真左側から真右側へのイオン注入方向１４は、フォトダイオード表面Ｐ＋層１３１，１３２への第１回目のイオン進入方向、さらに、真右側から真左側へのイオン注入方向１５は、フォトダイオード表面Ｐ＋層１３１，１３２への第２回目のイオン進入方向としたが、これに限らず、図１１に示すように、図中の真上側から真下側へのイオン注入方向１６は、フォトダイオード表面Ｐ＋層１３１，１３２への第１回目のイオン進入方向、さらに、図中の真下側から真上側へのイオン注入方向１７は、フォトダイオード表面Ｐ＋層１３１，１３２への第２回目のイオン進入方向としても、上記実施形態３の場合と同様の効果がある。
即ち、シリコンウエハのオリエンテーションフラットを下側（手前側）にした状態で、イオンビームの方向が紙面上方から下方でかつ真上側から真下側に上記垂線Ｃ１から所定角度傾いた注入方向にボロンなどのイオンが進入するように設定し、まず、左右上側二つのフォトダイオード表面Ｐ＋層１３１ａ，１３２ａが各読み出しゲート電極５１，５２下に潜り込むようにイオン注入処理を行い、その後、これとは逆方向、即ち、イオンビームの方向が紙面上方から下方でかつ真下側から真上側に上記垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定し、左右下側二つのフォトダイオード表面Ｐ＋層１３１ａ，１３２ａが各読み出しゲート電極５１，５２下に潜り込むように、注入時間を２段階に分けてイオン注入処理を行う。これによって、本実施形態３の場合と同様に、縦横４画素部の場合であっても、縦横４画素部で読み出し特性を均一化することができる。
（実施形態４）
本実施形態４では、縦横４画素部の場合に、各イオンビームの注入方向毎に４回に分けてイオン注入処理を順次行う場合について説明する。
図１２は、本発明のＣＭＯＳ型固体撮像装置の実施形態４における縦横４画素部単位の要部平面図である。
シリコンウエハのオリエンテーションフラットを下側（手前側）にした状態で、図１２に示すように、まず、イオンビームのイオン注入方向１８として、紙面に垂直な上方から下方でかつ、平面視で真左と真上との間側から真右と真下との間側の４５度斜め方向（読み出しゲート電極５１の長手方向に対して直交する方向）で、上記垂線Ｃ１から所定角度傾いた注入方向にボロンなどのイオンが進入するように設定し、左側上のフォトダイオード表面Ｐ＋層１３１ｂが、これに隣接する読み出しゲート電極５１下に潜り込むようにイオン注入処理を行い、次に、イオンビームのイオン注入方向１９として、紙面に垂直な上方から下方でかつ、平面視で真左と真下との間側から真右と真上との間側の４５度斜め方向（読み出しゲート電極５１の長手方向に対して直交する方向）で、上記垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定して、左側下のフォトダイオード表面Ｐ＋層１３１ｂが、これに隣接する読み出しゲート電極５１下に潜り込むようにイオン注入処理を行い、さらに、イオンビームのイオン注入方向２０として、紙面に垂直な上方から下方でかつ、平面視で真右と真下との間側から真左と真上との間側の４５度斜め方向（読み出しゲート電極５２の長手方向に対して直交する方向）で、上記垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定して、右側下のフォトダイオード表面Ｐ＋層１３２ｂが、これに隣接する読み出しゲート電極５２下に潜り込むようにイオン注入処理を行い、さらには、イオンビームのイオン注入方向２１として、紙面に垂直な上方から下方でかつ、平面視で真右と真上との間側から真左と真下との間側に４５度斜め方向（読み出しゲート電極５２の長手方向に対して直交する方向）に上記垂線Ｃ１から所定角度傾いた方向にボロンなどのイオンが進入するように設定して、右側上のフォトダイオード表面Ｐ＋層１３１ｂが、これに隣接する読み出しゲート電極５２下に潜り込むようにイオン注入処理を行って、注入時間を４段階に分けてイオン注入処理を４回行う。これによって、縦横４画素部の場合であっても、縦横４画素部で読み出し特性を均一化することができる。
なお、本実施形態４では、図１２に示すように電荷検出部９１が縦横４画素部で共有する場合に、各イオンビームのイオン注入方向毎に４回に分けてイオン注入処理を順次行う場合について説明したが、これに限らず、図１２の場合とイオン注入方向１８，１９で同じで、図１３および図１４に示すように、電荷検出部９が上下二つの画素部で共有する場合に、各イオンビームのイオン注入方向毎に２回に分けてフォトダイオード表面Ｐ＋層１３ｃにイオン注入処理を順次行ってもよい。この場合に、イオン注入方向１８，１９と読み出しゲート電極５とが交差する角度αは直角または略直角である。
以上の図において同一の機能を有する部材には同一の符号を付している。
以上により、上記実施形態１〜４によれば、半導体基板上に設けた上下二つまたは縦横四つのＮ型不純物拡散層（光電変換部）でそれぞれ光電変換され蓄積された各電荷をそれぞれ共通に検出する電荷検出部９が、上下二つまたは縦横四つのＮ型不純物拡散層の２画素または４画素単位で共有化された固体撮像装置の製造方法において、上下二つまたは縦横四つのＮ型不純物拡散層の各表面にそれぞれ形成されるフォトダイオード表面Ｐ＋層を、その各表面に対する垂直方向から所定の傾斜角度を持ちかつ、上下二つまたは縦横四つのＮ型不純物拡散層の配列方向に対して直角のイオン注入方向からのイオン注入により形成する光電変換部表面の不純物領域形成工程を有している。これによって、電荷検出部を共有する上下二つまたは縦横四つの各画素部での読み出しゲートとフォトダイオード表面Ｐ＋層との位置関係を均一で同じにすることができ、上下二つまたは縦横四つの各画素部での画素特性（読み出し電圧、フォトダイオード容量など）を均一化または同じにできて、表示画面上での横筋やざらつきを防止でき、表示画面を良好な表示品位とすることができる。
しかも、本発明において、前述した特許文献２と同様に、Ｎ型不純物拡散層とフォトダイオード表面Ｐ＋層との最適なオーバーラップを形成するようにその位置関係を調整すれば、電荷検出部に電荷残りなく完全に電荷を転送できて残像の発生を抑制することもできる。
なお、上記実施形態１〜４では、フォトダイオード表面Ｐ＋層へのイオン注入時の、ウェハ平面の垂線Ｃ１に対するビーム傾斜角度を約７°（角度７度±０．５度）としてイオン注入を行っている。イオンビーム傾斜角度を約７°に設定した理由は、ウェハ面でのシリコン結晶格子に対してチャネリングが発生しない角度とするためである。ここでは、従来から通常のイオン注入処理においても約７°のビーム進入角度にて処理を行っているものを、そのまま適用したものである。シリコン格子の状態によってイオン注入のプロファイルを微調整したい場合などにおいては、７°以外のビーム傾斜角度を使用しても問題はない。
また、上記実施形態１〜４では、特に説明しなかったが、上記実施形態１〜４の固体撮像装置を用いて、本発明の効果により横筋やざらつきが防止されて、良好な表示品位の表示画面を有するカメラ付き携帯電話装置やデジタルカメラなどの電子情報装置を得ることができる。この電子情報装置では、本発明の上記固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、この撮像部で撮像した撮像画像を表示画面上に表示可能とし、この撮像部で撮像した撮像画像を画像記憶部に記憶可能とし、さらにこの撮像部で撮像した撮像画像を通信部から通信可能としている。
さらに、上記実施形態１〜４では、特に説明しなかったが、光電変換部側のゲート電極端部から所定の傾斜角度（角度７度±０．５度）分だけ離れて光電変換部表面の不純物領域（フォトダイオード表面Ｐ＋層）が形成されないように、その所定の傾斜角度分だけ光電変換部側のゲート電極端面部分が断面裾広がりのテーパ形状としている。
以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、光電変換部で入射光から変換された電荷量を検出する電荷検出部が複数の光電変換部毎に共有化された固体撮像装置の製造方法および、これにより製造された固体撮像装置を用いたカメラ付き携帯電話装置、デジタルスチルカメラおよびデジタルビデオカメラなどの電子情報装置の分野において、各画素部からの読み出し特性を均一化または同じにできて、表示画面上での横筋やざらつきを防止でき、表示画面を良好な表示品位とすることができる。
本発明のＣＭＯＳ型固体撮像装置の実施形態１における２画素部単位の要部平面図である。 （ａ）は、図１の２画素部の各断面位置を示す平面図、（ｂ）は（ａ）のＡ−Ａ‘線断面図、（ｃ）は（ａ）のＢ−Ｂ‘線断面図である。 図１のＣＭＯＳ型固体撮像装置の製造方法を説明するための各工程における要部平面図であって、（ａ）は活性領域と不活性領域との分離工程を示す平面図、（ｂ）はゲート電極形成工程を示す平面図、（ｃ）はフォトダイオードＮ層および表面Ｐ＋層形成パターン形成工程を示す平面図、（ｄ）は電荷検出部Ｎ層およびリセットドレイン形成用パターン形成工程を示す平面図である。 本実施形態１の固体撮像装置およびこの固体撮像装置内の画素パターンとシリコンウエハとの関係を示す平面図である。 本発明のＣＭＯＳ型固体撮像装置の実施形態２における2画素部単位の要部平面図である。 （a）は、図５の２画素部の各断面位置を示す平面図、（ｂ）は（ａ）のＡ−Ａ‘線断面図、（ｃ）は（ａ）のＢ−Ｂ‘線断面図である。 本発明のＣＭＯＳ型固体撮像装置との比較例１における３画素部以上の場合の要部平面図である。 本発明のＣＭＯＳ型固体撮像装置との比較例２における３画素部以上の場合の要部平面図である。 本発明のＣＭＯＳ型固体撮像装置の実施形態３における４画素部単位の要部平面図である。 （ａ）は、図９の４画素部の各断面位置を示す平面図、（ｂ）は（ａ）のＡ−Ａ‘線断面図、（ｃ）は（ａ）のＢ−Ｂ‘線断面図、（ｄ）は（ａ）のＣ−Ｃ‘線断面図、（ｅ）は（ａ）のＤ−Ｄ‘線断面図である。 本発明のＣＭＯＳ型固体撮像装置の実施形態３の他の事例における４画素部単位の要部平面図である。 本発明のＣＭＯＳ型固体撮像装置の実施形態４における４画素部単位の要部平面図である。 本発明のＣＭＯＳ型固体撮像装置の実施形態４の他の事例における４画素部単位の要部平面図である。 （ａ）は、図１３の２画素部の各断面位置を示す平面図、（ｂ）は（ａ）のＡ−Ａ‘線断面図、（ｃ）は（ａ）のＢ−Ｂ‘線断面図である。 従来のＣＭＯＳ型固体撮像装置の２画素単位の要部平面図である。 （ａ）は、図１５の２画素部の各断面位置を示す平面図、（ｂ）は（ａ）のＡ−Ａ‘線断面図、（ｃ）は（ａ）のＢ−Ｂ‘線断面図ある。 図１５のＣＭＯＳ型固体撮像装置の製造方法を説明するための各工程における要部平面図であって、（ａ）は活性領域と不活性領域との分離工程を示す平面図、（ｂ）はゲート電極形成工程を示す平面図、（ｃ）はフォトダイオードＮ層および表面Ｐ＋層形成パターン形成工程を示す平面図、（ｄ）は電荷検出部Ｎ層およびリセットドレイン形成用パターン形成工程を示す平面図である。 図１８は、図１６のＡ−Ａ’断面に対応するように、基板中の各領域にそれぞれ形成されるポテンシャルを模式的に示した図である。 電荷検出部を上下二つの画素部毎に共有した構造による効果を説明するための図であって、（ａ）は上下２画素で電荷検出部以降を共有する場合を示す２画素単位の平面図、（ｂ）は１画素毎に電荷検出部を設けた場合を示す２画素部を示す平面図である。 （ａ）は、従来の固体撮像装置の２画素単位の要部平面図、（ｂ）は、（ａ）のＥ−Ｅ’線断面図である。
符号の説明
１００，１１０，１２１，１２２，１２３，１３０ ＣＭＯＳ型固体撮像装置
１ Ｎ型半導体（シリコン）基板
２ Ｐ型拡散層（Ｐウェル）
５，５１，５２ 読み出しゲート電極
６ リセットゲート電極
７，７１，７２ Ｎ型不純物拡散層（光電変換部；電荷蓄積領域）
８，８１ 表面Ｐ＋層形成用レジストパターン
９，９１ 電荷検出部
１０ リセットドレイン部
１３，１３ａ，１３ｂ，１３ｃ，１３１，１３２，１３１ａ，１３２ａ，１３１ｂ，１３２ｂ フォトダイオード表面Ｐ＋層
１４〜２１ イオン注入方向
Ｃ１ 垂線

Claims (24)

  1. 半導体基板上に設けた複数の光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部が該複数の光電変換部毎に共有化された固体撮像装置の製造方法において、
    該複数の光電変換部の各表面部にそれぞれ、該表面部に対する垂線から所定の傾斜角度を持ちかつ、該複数の光電変換部の配列方向に対して交差する方向からのイオン注入により不純物領域を形成する不純物領域形成工程を有する固体撮像装置の製造方法。
  2. 前記配列方向と該配列方向に対して交差する方向とのなす角度は直角である請求項１に記載の固体撮像装置の製造方法。
  3. 前記配列方向と該配列方向に対して交差する方向とのなす角度は４５度である請求項１に記載の固体撮像装置の製造方法。
  4. 前記配列方向に対して交差する方向からのイオン注入の方向は、一または複数の方向である請求項１〜３のいずれかに記載の固体撮像装置の製造方法。
  5. 一導電型の半導体基板上に、前記光電変換部から前記電荷検出部に電荷を読み出すためのゲート電極を形成するゲート電極形成工程と、
    前記光電変換部として第１導電型の電荷蓄積領域を形成する光電変換部形成工程と、
    該光電変換部と該ゲート電極を介して隣接した該電荷検出部を第１導電型で形成する電荷検出部形成工程とを有し、
    前記不純物領域形成工程は、該光電変換部の表面部に前記不純物領域を第２導電型で形成する請求項１に記載の固体撮像装置の製造方法。
  6. 前記イオン注入の方向は、前記光電変換部側の前記ゲート電極端部の下部に前記不純物領域の先端エッジ部が潜り込んで形成される方向である請求項５に記載の固体撮像装置の製造方法。
  7. 前記イオン注入の方向は、前記光電変換部側の前記ゲート電極端部から前記所定の傾斜角度分だけ離れて前記不純物領域が形成される方向である請求項５に記載の固体撮像装置の製造方法。
  8. 前記光電変換部側の前記ゲート電極端部から前記所定の傾斜角度分だけ離れて前記表面部の不純物領域が形成されないように、少なくとも前記所定の傾斜角度分だけ前記光電変換部側の前記ゲート電極端面が断面裾広がりのテーパ形状となっている請求項５に記載の固体撮像装置の製造方法。
  9. 前記イオン注入の方向は、前記光電変換部側から前記ゲート電極の長手方向に角度αで交差する方向である請求項４〜７のいずれかに記載の固体撮像装置の製造方法。
  10. 前記角度αは直角である請求項８に記載の固体撮像装置の製造方法。
  11. 前記電荷検出部が共有化されている複数の光電変換部は、平面視で上下または左右の２画素部である請求項１または４に記載の固体撮像装置の製造方法。
  12. 前記２画素部と各読み出しゲート電極をそれぞれ介して、該２画素部の並び方向に直交する仮想２等分線上に前記電荷検出部が共通に設けられている請求項１１に記載の固体撮像装置の製造方法。
  13. 前記電荷検出部が共有化されている複数の光電変換部は４画素部である請求項１または５に記載の固体撮像装置の製造方法。
  14. 前記４画素部は、平面視で上下または左右の２組の各２画素部を有し、各画素部と各読み出しゲート電極をそれぞれ介して、該４画素部の中央位置に前記電荷検出部が共通に設けられている請求項１３に記載の固体撮像装置の製造方法。
  15. 前記所定の傾斜角度は、前記半導体基板上の結晶格子に対してチャネリングが発生しない角度とする請求項１または７に記載の固体撮像装置の製造方法。
  16. 前記半導体基板はシリコン半導体基板であり、前記結晶格子はシリコン結晶格子である請求項１５に記載の固体撮像装置の製造方法。
  17. 前記所定の傾斜角度は、７度±０．５度である請求項１５または１６に記載の固体撮像装置の製造方法。
  18. 前記イオン注入の方向が複数の異なる方向である場合に、該複数の異なる方向の各方向毎にイオン注入処理を行う請求項１または４に記載の固体撮像装置の製造方法。
  19. 前記イオン注入の方向が、前記光電変換部側の前記ゲート電極端部の下部に該光電変換部表面の不純物領域の先端エッジ部が潜り込んで形成される複数の異なる方向であり、該複数の異なる方向の各方向毎にイオン注入処理を行う請求項５に記載の固体撮像装置の製造方法。
  20. 半導体基板上に設けた２画素部単位で二次元状に複数配列され、該２画素部を構成する各光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部が該２画素部毎に共有化された固体撮像装置の製造方法において、
    該各光電変換部の各表面部にそれぞれ、該表面部に対する垂線から所定の傾斜角度を持ちかつ、該２画素部の配列方向のイオン注入により不純物領域を形成する不純物領域形成工程を有し、
    該イオン注入の方向は、互いに逆方向の２方向であり、該不純物領域形成工程は、該イオン注入の方向毎にイオン注入処理を行う固体撮像装置の製造方法。
  21. 半導体基板上に設けた４画素部単位で二次元状に複数配列され、該４画素部を構成する各光電変換部でそれぞれ光電変換され蓄積された各電荷をそれぞれ検出する電荷検出部が該４画素部毎に共有化された固体撮像装置の製造方法において、
    該各光電変換部の各表面部にそれぞれ、該表面部に対する垂線から所定の傾斜角度を持ちかつ、該４画素部の配列方向のイオン注入により不純物領域を形成する不純物領域形成工程を有し、
    該４画素部は、平面視で上下または左右の２組の各２画素部で構成され、該４画素部の配列方向は該上下および該左右の各方向であり、該イオン注入の方向は、互いに逆方向の２方向と、該２方向に直交する互いに逆方向の２方向とのうち、少なくとも該互いに逆方向の２方向であり、該不純物領域形成工程は、該イオン注入の方向毎にイオン注入処理を行う固体撮像装置の製造方法。
  22. 請求項１〜２１のいずれかに記載の固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、該撮像部で撮像した撮像画像を表示画面上に表示可能とする電子情報装置。
  23. 請求項１〜２１のいずれかに記載の固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、該撮像部で撮像した撮像画像を画像記憶部に記憶可能とする電子情報装置。
  24. 請求項１〜２１のいずれかに記載の固体撮像装置の製造方法により製造された固体撮像装置が撮像部に用いられており、該撮像部で撮像した撮像画像を通信部から通信可能とする電子情報装置。
JP2005125592A 2005-04-22 2005-04-22 固体撮像装置の製造方法および電子情報装置 Active JP4518996B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005125592A JP4518996B2 (ja) 2005-04-22 2005-04-22 固体撮像装置の製造方法および電子情報装置
TW095112312A TWI322500B (en) 2005-04-22 2006-04-07 Method for manufacturing a solid-state image capturing device and electric information device
US11/404,538 US20060240631A1 (en) 2005-04-22 2006-04-16 Method for manufacturing a solid-state image capturing device and electric information device
KR1020060036457A KR100769874B1 (ko) 2005-04-22 2006-04-22 고체 촬상 장치의 제조 방법 및 전자 정보 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005125592A JP4518996B2 (ja) 2005-04-22 2005-04-22 固体撮像装置の製造方法および電子情報装置

Publications (2)

Publication Number Publication Date
JP2006303328A true JP2006303328A (ja) 2006-11-02
JP4518996B2 JP4518996B2 (ja) 2010-08-04

Family

ID=37187494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005125592A Active JP4518996B2 (ja) 2005-04-22 2005-04-22 固体撮像装置の製造方法および電子情報装置

Country Status (4)

Country Link
US (1) US20060240631A1 (ja)
JP (1) JP4518996B2 (ja)
KR (1) KR100769874B1 (ja)
TW (1) TWI322500B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150290A (ja) * 2005-11-07 2007-06-14 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP2008147600A (ja) * 2006-12-13 2008-06-26 Canon Inc 撮像装置及び撮像システム
JP2008546201A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 整合されたカップリングキャパシタンスを有する増幅器共有型画素
JP2011249680A (ja) * 2010-05-28 2011-12-08 Canon Inc 固体撮像装置の製造方法
US8264013B2 (en) 2007-02-16 2012-09-11 Sharp Kabushiki Kaisha Solid-state image capturing device and electronic information device
JP2013080797A (ja) * 2011-10-03 2013-05-02 Canon Inc 固体撮像装置およびカメラ
JP2013247182A (ja) * 2012-05-24 2013-12-09 Canon Inc 光電変換装置
JP2015130533A (ja) * 2015-03-31 2015-07-16 ソニー株式会社 固体撮像装置及びカメラ
US9136407B2 (en) 2012-09-19 2015-09-15 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera
JP2017033996A (ja) * 2015-07-29 2017-02-09 キヤノン株式会社 固体撮像装置の製造方法
US9899438B2 (en) 2007-11-30 2018-02-20 Sony Corporation Solid-state imaging device and camera
US10559610B2 (en) 2017-08-09 2020-02-11 Canon Kabushiki Kaisha Imaging device and method of manufacturing imaging device
WO2024075526A1 (ja) * 2022-10-06 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854647B1 (ko) * 2005-11-07 2008-08-27 샤프 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 전자 정보 기기
US9059799B2 (en) 2011-04-21 2015-06-16 Futurewei Technologies, Inc. Apparatus and method to calculate a noise figure of an optical amplifier for wavelength channels in a partial-fill scenario to account for channel loading
US11784206B2 (en) * 2020-10-26 2023-10-10 Omnivision Technologies, Inc. Pixel-array substrate and associated method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240388A (ja) * 1994-02-28 1995-09-12 Nec Corp 半導体装置のイオン注入方法
JPH0946596A (ja) * 1995-08-02 1997-02-14 Canon Inc 固体撮像装置と画像撮像装置
JPH09289309A (ja) * 1996-04-19 1997-11-04 Nec Corp 電荷結合素子およびその製造方法
JPH11126893A (ja) * 1997-10-23 1999-05-11 Nikon Corp 固体撮像素子とその製造方法
JPH11274454A (ja) * 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
JP2000078475A (ja) * 1998-09-02 2000-03-14 Canon Inc 撮像装置およびそれを用いた撮像システム
JP2000228515A (ja) * 1998-12-04 2000-08-15 Sony Corp 電荷転送素子の製造方法
JP2001298177A (ja) * 2000-04-14 2001-10-26 Canon Inc 固体撮像装置および撮像システム
JP2004349430A (ja) * 2003-05-21 2004-12-09 Sharp Corp 固体撮像素子とその駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061975A (en) * 1988-02-19 1991-10-29 Mitsubishi Denki Kabushiki Kaisha MOS type field effect transistor having LDD structure
US6107655A (en) * 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
JP2003264283A (ja) * 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US7087883B2 (en) * 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode
KR100657863B1 (ko) * 2005-02-07 2006-12-14 삼성전자주식회사 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240388A (ja) * 1994-02-28 1995-09-12 Nec Corp 半導体装置のイオン注入方法
JPH0946596A (ja) * 1995-08-02 1997-02-14 Canon Inc 固体撮像装置と画像撮像装置
JPH09289309A (ja) * 1996-04-19 1997-11-04 Nec Corp 電荷結合素子およびその製造方法
JPH11126893A (ja) * 1997-10-23 1999-05-11 Nikon Corp 固体撮像素子とその製造方法
JPH11274454A (ja) * 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
JP2000078475A (ja) * 1998-09-02 2000-03-14 Canon Inc 撮像装置およびそれを用いた撮像システム
JP2000228515A (ja) * 1998-12-04 2000-08-15 Sony Corp 電荷転送素子の製造方法
JP2001298177A (ja) * 2000-04-14 2001-10-26 Canon Inc 固体撮像装置および撮像システム
JP2004349430A (ja) * 2003-05-21 2004-12-09 Sharp Corp 固体撮像素子とその駆動方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546201A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 整合されたカップリングキャパシタンスを有する増幅器共有型画素
JP4488366B2 (ja) * 2005-11-07 2010-06-23 シャープ株式会社 固体撮像装置の製造方法
JP2007150290A (ja) * 2005-11-07 2007-06-14 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP2008147600A (ja) * 2006-12-13 2008-06-26 Canon Inc 撮像装置及び撮像システム
US8264013B2 (en) 2007-02-16 2012-09-11 Sharp Kabushiki Kaisha Solid-state image capturing device and electronic information device
US9899438B2 (en) 2007-11-30 2018-02-20 Sony Corporation Solid-state imaging device and camera
US9912892B2 (en) 2007-11-30 2018-03-06 Sony Corporation Solid-state imaging device and camera
JP2011249680A (ja) * 2010-05-28 2011-12-08 Canon Inc 固体撮像装置の製造方法
JP2013080797A (ja) * 2011-10-03 2013-05-02 Canon Inc 固体撮像装置およびカメラ
JP2013247182A (ja) * 2012-05-24 2013-12-09 Canon Inc 光電変換装置
US9136407B2 (en) 2012-09-19 2015-09-15 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera
JP2015130533A (ja) * 2015-03-31 2015-07-16 ソニー株式会社 固体撮像装置及びカメラ
JP2017033996A (ja) * 2015-07-29 2017-02-09 キヤノン株式会社 固体撮像装置の製造方法
US10559610B2 (en) 2017-08-09 2020-02-11 Canon Kabushiki Kaisha Imaging device and method of manufacturing imaging device
WO2024075526A1 (ja) * 2022-10-06 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
TWI322500B (en) 2010-03-21
TW200644230A (en) 2006-12-16
KR100769874B1 (ko) 2007-10-24
US20060240631A1 (en) 2006-10-26
KR20060111411A (ko) 2006-10-27
JP4518996B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
JP4518996B2 (ja) 固体撮像装置の製造方法および電子情報装置
TWI242881B (en) Solid-state imaging apparatus and its manufacturing method
JP6406585B2 (ja) 撮像装置
JP2015153772A (ja) 固体撮像装置
TW201630173A (zh) 固體攝像裝置及固體攝像裝置之製造方法
US10504956B2 (en) Photogate for front-side-illuminated infrared image sensor and method of manufacturing the same
KR100696995B1 (ko) 고체 촬상 장치
JPH02168670A (ja) 固体撮像装置およびその製造方法
US9466636B2 (en) Image sensors including well regions of different concentrations and methods of fabricating the same
US20230005981A1 (en) Solid-state image sensor and electronic device
US8994139B2 (en) Lateral overflow drain and channel stop regions in image sensors
JP2017183580A (ja) 固体撮像装置
US20150311238A1 (en) Image sensors including deposited negative fixed charge layers on photoelectric conversion regions and methods of forming the same
US8462239B2 (en) Solid-state imaging device and electronic imaging device having multi-stage element isolation layer
JP4122960B2 (ja) 固体撮像素子
TWI525801B (zh) 具有經摻雜之傳輸閘極的影像感測器
JP2008147471A (ja) 固体撮像装置
JP4488366B2 (ja) 固体撮像装置の製造方法
WO2022102400A1 (ja) 撮像装置
JP4490075B2 (ja) 固体撮像素子及びその製造方法
JP2012204492A (ja) 固体撮像装置
JP2007281344A (ja) 固体撮像装置とその製造方法
JP4951898B2 (ja) 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置
JP2007299938A (ja) 固体撮像装置およびその製造方法、電子情報機器
JP4882207B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4518996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250