KR100477791B1 - 시모스 이미지 센서의 제조방법 - Google Patents

Abstract

본 발명은 시모스 이미지 센서의 제조방법에 관한 것으로 특히, 트렌치 소자분리막을 이용하는 시모스 이미지센서에서 트렌치 구조를 선택적 성장된 실리콘으로 매립함으로써 트렌치 측벽에 존재하는 손상층을 획기적으로 감소시킨 발명이다. 이를 위한 본 발명은, 도전형의 반도체 기판 상에 트렌치를 형성하는 단계와, 상기 트렌치의 내부면을 포함하는 전체 구조 상부면에 대해 세정공정을 실시하여 자연산화막을 제거하는 단계와, 상기 트렌치가 매립되도록 상기 자연산화막이 제거된 전체 구조 상부에 선택적 성장공정을 실시하여 실리콘 성장층을 형성하는 단계와, 화학기계연마를 이용한 평탄화공정을 실시하여 상기 트렌치 내부에 상기 실리콘 성장층이 고립되는 소자 분리막을 형성하는 단계와, 상기 반도체 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계와, 상기 트랜스퍼 트랜지스터와 상기 소자 분리막 사이에 포토 다이오드용 도핑영역을 형성하는 단계를 포함하는 시모스 이미지 센서의 제조방법을 제공한다.

Description

시모스 이미지 센서의 제조방법{METHOD FOR MANUFACTURING A CMOS IMAGE SENSOR}

본 발명은 시모스 이미지 센서의 제조방법에 관한 것으로 특히, 트렌치 구조를 이용하는 시모스 이미지센서에서 트렌치 구조를 선택적 성장된 실리콘 층으로 매립하여 트렌치 측벽에 존재하는 손상층을 획기적으로 감소시킨 시모스 이미지 센서의 제조방법에 관한 것이다

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.

근래에 IMT(International Mobile Telecommunication) 2000과 관련한 거대한 시모스 이미지센서의 시장 중에 하나인 동영상 기능을 장착한 휴대폰의 경우에, 그 사이즈가 점차 감소하고 있으며 이에 따라 휴대폰에 장착되는 시모스 이미지센서 칩 역시 더욱 소형화가 요구되고 있다. 이와같이 소형화된 시모스 이미지센서에서는 단위화소에 장착된 포토다이오드 역시 종래에 비해 그 크기가 감소하기 때문에 포토다이오드의 용량을 확보하여 양질의 화질을 얻기위한 여러 연구가 진행되고 있다.

이와같이 소자가 미세화되는 경우에는 국부적 실리콘산화(Local Oxidation of Silicon : LOCOS)법 대신에 집적도에 유리한 얕은 트렌치 구조(Shallow Trench Isolation : STI)를 이용한 소자분리방법을 적용하고 있다.

이러한 점을 참조하여 종래기술을 설명한다. 먼저, 도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도이다.

도1a를 참조하면 종래의 포토다이오드는 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.

그리고, 도1b 내지 도1i는 도1a에 도시된 이미지센서의 단위화소에서 포토다이오드와 트랜스퍼 트랜지스터(101)를 중심으로 그 단면구조를 도시한 도면으로, 단위화소를 구성하는 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터만 도시하였으며 나머지 트랜지스터들은 도시하지 않았다.

도1b 내지 도1i를 참조하여 종래기술에 따른 시모스 이미지센서의 제조공정을 설명하면, 먼저 도1b에 도시된 바와같이 반도체 기판(11) 상에 산화막(12)과 질화막(13)을 적층하여 형성한 후에, 감광막 등을 이용한 마스킹 공정을 이용하여 트렌치 소자분리막이 형성될 트렌치 구조를 형성한다.

다음으로 도1c에 도시된 바와같이 트렌치 구조를 절연막(14)으로 매립한 후, 평탄화공정을 수행하여 트렌치 소자분리막을 완성한다. 이후, 도1d에서와 같이 이온주입마스크(15)를 이용하여 트랜지스터의 특성조절이나 또는 웰(well)을 형성하기 위한 이온주입공정을 진행한다.

이어서 도1e에 도시된 바와같이 반도체 기판 상에 게이트 절연막(16)과 게이트 폴리실리콘(17)을 적층형성하고, 이를 원하는 모양으로 패터닝하여 트랜지스터의 게이트를 형성한다. 도1e에 도시된 트랜지스터의 게이트 전극을 단위화소를 구성하는 여러 트랜지스터 중에서 트랜스퍼 트랜지스터의 게이트 전극이며, 나머지 트랜지스터들은 도1e에 도시되어 있지 않다.

다음으로 도1f에 도시된 바와같이 이온주입마스크(18)를 이용하여 포토다이오드용 n형 이온주입영역(19)을 형성한다. 이때, n형 이온주입영역(19)의 일측은 게이트 전극(17)에 정렬되며 타측은 소자분리막(14)에 정렬된다.

다음으로 도1g 내지 도1h에 도시된 바와같이 게이트 전극(17)의 양 측벽에 스페이서(20)를 형성하고, 이온주입마스크(21)를 이용하여 게이트전극(17)의 타측에 플로팅확산영역(22)을 형성한다.

이어서 도1i에 도시된 바와같이 이온주입마스크(23)을 이용하여 포토다이오용 p형 이온주입영역(24)을 형성한다. 이때, 포토다이오드용 p형 이온주입영역(24)의 일측은 스페이서(20)에 정렬되며 타측은 소자분리막(14)에 정렬되어 형성된다.

이와같이 집적도에 유리한 트렌치 구조를 이용한 종래의 시모스 이미지센서에서는 다음과 같은 문제점이 있었다.

소자분리막으로 STI 구조를 사용하므로, 이와같은 트렌치를 형성하기 위한 식각공정에서, 기판표면은 심한 데미지(damage)를 입게 되며, 후속공정으로 트렌치 구조를 절연막으로 매립하더라도, 기판과 절연막 사이의 계면에는 전자함정이 많이 발생하는 단점이 있었다.

이와같은 전자함정은 포토다이오드에서 광전변환된 전하들을 포획하는 함정으로 작용하여 포토다이오드의 전하저장능력을 감소시킬 뿐만 아니라, 저조도에서 이미지센서의 특성저하를 야기하는 문제가 있었다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 트렌치 구조를 선택적 성장된 실리콘층으로 매립함으로써, 소자분리막과 기판 사이에 존재하는 손상층을 획기적으로 감소시킨 시모스 이미지 센서의 제조방법을 제공함을 목적으로 한다.

상기한 목적을 달성하기 위한 본 발명은, 도전형의 반도체 기판 상에 트렌치를 형성하는 단계와, 상기 트렌치의 내부면을 포함하는 전체 구조 상부면에 대해 세정공정을 실시하여 자연산화막을 제거하는 단계와, 상기 트렌치가 매립되도록 상기 자연산화막이 제거된 전체 구조 상부에 선택적 성장공정을 실시하여 실리콘 성장층을 형성하는 단계와, 화학기계연마를 이용한 평탄화공정을 실시하여 상기 트렌치 내부에 상기 실리콘 성장층이 고립되는 소자 분리막을 형성하는 단계와, 상기 반도체 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계와, 상기 트랜스퍼 트랜지스터와 상기 소자 분리막 사이에 포토 다이오드용 도핑영역을 형성하는 단계를 포함하는 시모스 이미지 센서의 제조방법을 제공한다.

삭제

본 발명은 트렌치 소자분리막을 이용하는 시모스 이미지센서에서 트렌치 구조를 선택적 성장된 실리콘으로 매립함으로써 트렌치 측벽에 존재하는 손상층을 획기적으로 감소시킨 발명이다. 또한 본 발명은, 선택적 성장된 실리콘층에 보론을 도핑하여 줌으로써 포토다이오드영역과 트렌치 측벽의 손상부분을 격리시켜 이미지센서의 특성을 더욱 향상시킨 발명이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도로서 이를 참조하여 설명한다.

먼저, 도2a에 도시된 바와같이 실리콘 기판(31) 상에 트렌치 구조를 형성한다. 트렌치 구조를 형성하는 방법은, 실리콘 기판 상에 버퍼산화막(50)과 질화막(51)을 적층하여 형성한 후, 질화막(51) 상부에 감광막(52)을 도포하고 이를 패터닝하여 질화막의 일정부분을 노출시키는 STI 마스크(52)를 형성한다. 다음으로 상기 STI 마스크(52)를 이용하여 질화막(51)과 버퍼산화막(50)을 차례로 식각하여 실리콘 기판(31)의 표면을 일정부분 노출시킨다. 다음으로 STI 마스크(52) 또는 질화막(51)을 식각배리어로 하여 실리콘 기판(31)을 3500 ∼ 4000Å 정도 식각하여 트렌치를 형성한다.

다음으로, 남아있는 STI 마스크(52)와 질화막(51) 및 버퍼산화막(50)을 제거한 후, 실리콘 기판 표면에 남아있는 자연산화막을 제거하기 위하여 세정공정을 수행한다.

세정공정은 HF 계열의 용액을 이용하여 수행되거나 또는 수소어닐링 공정을 적용하여 수행될 수 있는데, 먼저 HF 계열의 용액을 이용하는 경우에는 HF 용액 또는 HF + NH₄F 용액 등을 이용하여 세정공정을 수행한다.

수소어닐링공정을 이용하는 세정공정은 800 ∼ 1000℃ 의 온도에서 분당 1 ∼ 20 리터의 수소(H₂)를 공급하면서 10초 내지 5분 동안 실시한다.

이와같이 세정공정을 통해 실리콘 기판 표면에 존재하는 자연산화막을 제거한 이후에, 도2b에 도시된 바와같이 선택적 성장법을 이용하여 전체 구조상에 실리콘층(32)을 선택적 성장시켜 트렌치 구조를 매립한다. 이와같이 본 발명에서는, 트렌치를 매립하는 소자분리막으로 선택적 성장된 실리콘층이 사용된다.

전술한 선택적 성장법에 적용되는 공정조건을 설명하면, 먼저 사용되는 소스가스로는 SiH₂Cl, SiH₄ 및 Si₂H₆ 중 어느 하나를 소스가스로 사용하며, 소스가스의 공급량은 40 ∼ 800㏄ 로 한다. 첨가가스로는 HCl 또는 Cl₂ 가스중 어느 하나를 첨가가스로 사용하며, 첨가가스의 공급량은 10 ∼ 200㏄ 로 설정한다.

선택적 성장법에 적용되는 온도 및 압력조건으로는 650 ∼ 900℃의 온도를 적용하며, 1 mTorr ∼ 10 Torr의 압력을 적용한다. 이와같은 선택적 성장법으로 성장되는 실리콘층(32)의 두께는 5000 ∼ 6000Å 으로 한다.

선택적 성장법을 이용하여 실리콘층을 형성하여 트렌치를 매립하는 경우에는, 실리콘 기판과 동일한 원자배열을 갖는 실리콘층이 트렌치를 매립하게 되므로, 트렌치의 측벽에 존재하는 손상부분을 획기적으로 감소시킬 수 있는 장점이 있다.

즉, 종래에는 서로 이종물질인 실리콘 기판과 절연막 사이의 계면에 전자함정이 많이 발생하는 단점이 있었지만, 본 발명의 일실시예에서는 실리콘 기판에 형성된 트렌치를 기판과 동일한 원자배열을 갖는 선택적 성장된 실리콘층으로 매립하게 되므로, 종래기술에 따른 전자함정을 획기적으로 감소시킬 수 있다.

또한, 본 발명의 일실시예에서는 선택적 성장된 실리콘층에 보론(boron)을 도핑하여 사용할 수도 있는데, 이 경우에는 도핑된 보론이 포토다이오드영역과 소자분리막을 격리시키는 역할을 하기 때문에, 이미지세서의 특성을 더욱 더 향상시킬 수 있다.

선택적 성장된 실리콘층에 보론을 도핑하는 경우에는 전술한 소스가스 및 첨가가스에 BF₃ 가스를 첨가하여 공정을 진행하면 보론이 도핑된 실리콘층이 선택적 성장된다. 이때, 첨가되는 BF₃ 가스의 양은 전술한 소스가스의 양의 0.5 ∼ 1.5％ 정도로 한다.

도2b에 도시된 바와같이 선택적 성장된 실리콘층(32)으로 트렌치 구조를 매립한 이후에, 화학기계연마(Chemical Mechanical Polishing : CMP)를 수행하는데, 식각타겟을 1500 ∼ 2500Å 로 설정하여 기판(31)의 표면이 노출되도록 한다.

다음으로 도2c에 도시된 바와같이 제 1 마스크(33)를 이용하여 트랜지스터의 문턱전압을 제어하기 위한 이온주입공정을 실시한다. 포토다이오드 측면에 형성되는 트랜스퍼 트랜지스터는 포토다이오드에 저장된 전하를 플로팅확산영역으로 전달하는 트랜지스터이므로 문턱전압이 거의 0 volt에 가까워야 전하운송효율이 우수하다. 따라서 이와같은 트랜지스터를 형성하기 위해서 p웰 공정을 진행하거나 또는 문턱전압조절을 위한 이온주입공정이 진행된다.

다음으로 도2d에 도시된 바와같이 반도체 기판(31) 상에 게이트 폴리실리콘(34)을 형성하고, 이를 패턴닝하여 트랜지스퍼 트랜지스터를 형성한다. 도2d에는 게이트 절연막과 단위화소를 구성하는 나머지 트랜지스터들은 도시하지 않았다.

다음으로 일측은 트랜스퍼 트랜지스터의 게이트 전극(34)의 중앙에 정렬되며 타측은 트렌치를 매립하는 실리콘층(32) 상에 정렬되도록 패터닝된 제 2 마스크(33)를 형성하고, 포토다이오드용 n형 이온주입영역(36)을 형성하기 위한 이온주입공정을 실시한다.

따라서, 포토다이오드용 n형 이온주입영역(36)은 그 일측은 게이트전극(34)에 정렬되며 타측은 소자분리막(32)에 정렬된다. 그리고 포토다이오드용 n형 이온주입영역(36)은 0.5 내지 수 ㎛의 깊이를 갖게 형성한다.

다음으로 도2e에 도시된 바와같이 트랜스퍼 트랜지스터 게이트 전극(34)의 양 측벽에 스페이서(37)를 형성한 후, 이어서 일측은 트랜스퍼 트랜지스터의 게이트 전극의 스페에서(37)에 정렬되며 타측은 소자분리막(32) 상에 정렬되도록 패터닝된 제 3 마스크(38)를 형성하고, 플로팅확산영역(39)을 형성하기 위한 이온주입공정을 실시한다.

다음으로 도2f에 도시된 바와같이 포토다이오드용 p형 이온주입영역(41)을 형성하기 위한 이온주입공정을 진행하는데, 이를 위하여 일측은 트랜스퍼 트랜지스터의 게이트 전극(34)의 중앙에 정렬되며 타측은 소자분리막(32) 상에 정렬되도록 패터닝된 제 4 마스크(40)를 형성하고 이온주입공정을 실시한다. 따라서, 포토다이오드용 p형 이온주입영역(41)은 그 일측은 스페이서(37)에 정렬되고 타측은 소자분리막(32)에 정렬되어 형성된다.

본 발명의 일실시예에서는 플로팅확산영역(39)을 형성한 이후에, 포토다이오드용 p형 이온주입영역(41)을 형성하였지만, 공정순서를 바꾸어서 먼저 포토다이오드용 p형 이온주입영역(41)을 형성하고 나중에 플로팅확산영역(39)을 형성할 수도 있다.

이와같이 본 발명의 일실시예에 따른 시모스 이미지센서는 선택적 성장법을 이용하여 형성된 실리콘층이 트렌치를 매립하고 있으므로, 트렌치 구조의 측벽 즉, 트렌치를 매립하는 소자분리막과 실리콘 기판 사이의 계면에 존재하는 전자함정이 획기적으로 감소하므로 시모스 이미지센서의 광 특성을 향상시킬 수 있으며, 또한 선택적 성장된 실리콘층에 보론을 도핑하여 포토다이오드 영역과 소자분리막을 격리시켜 줌으로써 시모스 이미지센서의 광 특성을 더욱 더 향상시켰다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기한 바와같은 본 발명을 적용하면, 트렌치 소자분리막의 계면에 존재하는 결함에 의해 포토다이오드의 전하저장능력이 감소하는 것을 획기적으로 방지할 수 있어 시모스 이미지센서의 광 특성 및 저조도 환경에서의 광 특성이 향상되는 효과가 있다.

도1a는 4개의 트랜지스터와 1개의 포토다이오드로 구성된 통상적인 시모스 이미지센서의 단위화소의 구성을 도시한 회로도,

도1b 내지 도1i는 종래기술에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도,

도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.

*도면의 주요부분에 대한 부호의 설명*

31 : 기판 32 : 선택적 성장된 실리콘층

33 : 제 1 마스크 34 : 게이트전극

35 : 제 2 마스크 36 : 포토다이오드용 n형 이온주입영역

37 : 스페이서 38 : 제 3 마스크

39 : 플로팅확산영역 40 : 제 4 마스크

41 : 포토다이오드용 p형 이온주입영역

Claims (10)

1. 삭제
2. 삭제
3. 도전형의 반도체 기판 상에 트렌치를 형성하는 단계;

   상기 트렌치의 내부면을 포함하는 전체 구조 상부면에 대해 세정공정을 실시하여 자연산화막을 제거하는 단계;

   상기 트렌치가 매립되도록 상기 자연산화막이 제거된 전체 구조 상부에 선택적 성장공정을 실시하여 실리콘 성장층을 형성하는 단계;

   화학기계연마를 이용한 평탄화공정을 실시하여 상기 트렌치 내부에 상기 실리콘 성장층이 고립되는 소자 분리막을 형성하는 단계;

   상기 반도체 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계; 및

   상기 트랜스퍼 트랜지스터와 상기 소자 분리막 사이에 포토 다이오드용 도핑영역을 형성하는 단계;

   를 포함하는 시모스 이미지 센서의 제조방법.
4. 삭제
5. 제 3 항에 있어서,

   상기 세정공정은 HF 용액 또는 HF + NH₄F 용액을 이용하여 수행되는 시모스 이미지 센서의 제조방법.
6. 제 3 항에 있어서,

   상기 세정공정은 수소 어닐링을 이용하며, 800 ∼ 1000℃ 의 온도에서 분당 1 ∼ 20 리터의 수소(H₂)를 공급하면서 10초 내지 5분 동안 실시하는 시모스 이미지 센서의 제조방법.
7. 제 3 항에 있어서,

   선택적 성장된 상기 실리콘 성장층으로 상기 트렌치 구조를 매립하는 단계는, 소스가스로는 SiH₂Cl, SiH₄ 및 Si₂H₆ 중 어느 하나를 사용하며, 첨가가스로는 HCl 또는 Cl₂ 가스 중 어느 하나를 사용하는 시모스 이미지센서의 제조방법.
8. 제 7 항에 있어서,

   선택적 성장된 상기 실리콘 성장층으로 상기 트렌치 구조를 매립하는 단계는, 650 ∼ 900℃의 온도조건과 1 mTorr ∼ 10 Torr의 압력조건을 이용하여 5000 ∼ 6000Å 두께로 상기 실리콘 성장층을 형성하는 시모스 이미지 센서의 제조방법.
9. 제 7 항에 있어서,

   선택적 성장된 상기 실리콘 성장층으로 상기 트렌치 구조를 매립하는 단계는, BF₃ 가스를 첨가하여 실리콘층에 보론을 도핑하는 단계를 더 포함하는 시모스 이미지 센서의 제조방법.
10. 제 9 항에 있어서,

    상기 BF₃ 가스의 양은 상기 소스가스 양의 0.5 ∼ 1.5％ 인 시모스 이미지 센서의 제조방법.