JP6282109B2 - 撮像装置の製造方法および撮像装置 - Google Patents

撮像装置の製造方法および撮像装置 Download PDF

Info

Publication number
JP6282109B2
JP6282109B2 JP2013269672A JP2013269672A JP6282109B2 JP 6282109 B2 JP6282109 B2 JP 6282109B2 JP 2013269672 A JP2013269672 A JP 2013269672A JP 2013269672 A JP2013269672 A JP 2013269672A JP 6282109 B2 JP6282109 B2 JP 6282109B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
circuit portion
pixel circuit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013269672A
Other languages
English (en)
Other versions
JP2015126114A (ja
Inventor
遠藤　信之
信之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013269672A priority Critical patent/JP6282109B2/ja
Priority to US14/579,595 priority patent/US9893114B2/en
Publication of JP2015126114A publication Critical patent/JP2015126114A/ja
Application granted granted Critical
Publication of JP6282109B2 publication Critical patent/JP6282109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は撮像装置に関する。
撮像装置において、光電変換素子の上に窒化シリコン膜を設けることで、窒化シリコン膜に光電変換素子の保護や反射防止の機能を持たせることができる。
特許文献１には、光電変換領域（１０１）のシリコン窒化膜（３６ａ、３６ｂ）をプラズマＣＶＤ法で形成することが記載されている。
特許文献２には、光電変換部の少なくとも一部を覆うように減圧ＣＶＤ法によって窒化シリコン膜を形成することが記載されている。更に、特許文献２には、減圧ＣＶＤ法における窒化シリコン膜の原料ガスとしてヘキサクロロジシランを用いることが記載されている。
特開２００８−０４１７２６号公報 特開２０１３−８４６９３号公報
特許文献１のように光電変換素子に近接する窒化シリコン膜をプラズマＣＶＤ法で形成すると、光電変換素子がプラズマダメージを受け、プラズマダメージに起因するノイズが発生する懸念がある。
特許文献２のように減圧ＣＶＤ法によって形成された窒化シリコン膜は水素の透過率が低い。この場合、後に行われる水素による終端化工程において、窒化シリコン膜の上方からの水素供給が阻害され、ノイズの低減が十分になされない可能性がある。
本発明は、ノイズが低減された撮像装置を提供することを目的とする。
上記課題を解決するための第１の手段は、光電変換素子と、前記光電変換素子で生成された電荷に基づく信号の生成または前記光電変換素子で生成された電荷のリセットを行う画素トランジスタと、を有する画素回路が配列された画素回路部分、および、前記画素回路部分の周囲に設けられた周辺トランジスタを有する周辺回路部分を備える撮像装置の製造方法であって、前記画素回路部分の全体を覆う第１窒化シリコン膜を熱ＣＶＤ法で形成する工程と、前記第１窒化シリコン膜の、前記光電変換素子と、前記画素トランジスタのチャネル部と、を覆う部分を残存させつつ、前記第１窒化シリコン膜の、前記画素回路部分の半導体領域を覆う部分を除去して、前記第１窒化シリコン膜に開口を形成する工程と、前記開口を覆う第２窒化シリコン膜をプラズマＣＶＤ法で形成する工程と、前記画素回路部分において前記第１窒化シリコン膜および前記第２窒化シリコン膜を覆い、前記周辺回路部分において前記周辺トランジスタを覆う絶縁膜を形成する工程と、前記絶縁膜を貫通して前記周辺トランジスタに接続するコンタクトプラグを形成する工程と、を有することを特徴とする。
上記課題を解決するための第２の手段は、画素回路が配列された画素回路部分、および、前記画素回路部分の周囲に設けられた周辺トランジスタを有する周辺回路部分を備える撮像装置であって、前記画素回路部分の光電変換素子を覆う窒化シリコン膜と、前記画素回路部分の半導体領域を覆う窒化シリコン部材と、前記画素回路部分において前記窒化シリコン膜および前記窒化シリコン部材を覆い、前記周辺回路部分において前記周辺トランジスタを覆う絶縁膜と、前記絶縁膜を貫通して前記周辺トランジスタに接続するコンタクトプラグと、を備え、前記窒化シリコン膜は、前記窒化シリコン部材と前記半導体領域との間に位置する開口を有しており、前記窒化シリコン部材は、水素濃度および水素透過率の少なくとも一方が前記窒化シリコン膜よりも高いことを特徴とする。
本発明によれば、ノイズが低減された撮像装置を提供することができる。
撮像装置の平面模式図。 撮像装置の断面模式図。 撮像装置の製造方法の断面模式図。 撮像装置の製造方法の断面模式図。 撮像装置の製造方法の断面模式図。 撮像装置の製造方法の断面模式図。 撮像装置の断面模式図。
以下、本発明の実施の形態について実施例を挙げ、図面を用いて詳細に説明する。本発明は各実施例に限定されるものではなく、発明の趣旨を超えない範囲で、組み合わせ、変更可能である。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成について、適宜説明を省略する。
図１（ａ）に撮像装置の平面模式図の一例を示す。撮像装置１は、各々が画像の一部を形成する複数の画素で構成される。画素は単数または複数の光電変換素子を含む。画素は、さらに画素光学系を含むこともでき、その場合には画素の光電変換素子は単一の画素光学系に対応づけられる。単一の画素光学系は、例えばマイクロレンズアレイ中の単一のマイクロレンズおよびカラーフィルタアレイ中の単一のカラーフィルタを含む。なお、画素が画素光学系を含まない場合には、画素は単数の光電変換素子で構成される。
撮像装置１は画素回路２０１が配された画素回路部分１０１を備える。さらに、撮像装置１は周辺回路（２０２〜２０４）が配された周辺回路部分１０２を備えることができる。図１（ａ）において、周辺回路部分１０１は一点鎖線と二点鎖線の間の領域である。周辺回路部分１０２は画素回路部分１０１の周囲に設けられる。これら画素回路部分１０１と周辺回路部分１０２は単一の半導体基板１００の上に設けられている。なお、本例では画素回路部分１０１と周辺回路部分１０２との間には、二点鎖線で囲まれた中間部分１０３がある。しかし、中間部分１０３が無くて画素回路部分１０１と周辺回路部分１０２が接していてもよい。
画素回路２０１は画素に関連付けられた電気回路であり、画素回路部１０２における電気回路の最小単位である。画素回路２０１は、画素の光電変換素子を含み、画素の光電変換素子からの信号を読み出すための素子群をさらに含む。画素回路部１０２には互いに等価な複数の画素回路２０１が行列状に配列されている。複数の画素回路２０１の各々は増幅素子を含み、画素増幅型の撮像装置を構成する。別々の画素の光電変換素子からの信号を読み出すために、画素回路２０１の素子群の少なくともいずれかの素子を隣接する画素間で共有する構成を採用することができる。１つの画素に複数の光電変換素子を設けて位相差検出方式の焦点検出を実現することもできる。焦点検出用の信号を得るために、画素の複数の光電変換素子からの信号を別々に利用することができる。そして、画像形成用の信号を得るために画素の複数の光電変換素子からの信号を合算して利用することができる。
周辺回路部分１０２には信号処理回路２０２、垂直走査回路２０３、水平走査回路２０４が含まれる。信号処理回路２０２は、画素回路２０１から読み出された信号の増幅や信号のノイズをＣＤＳ処理により除去する回路である。垂直走査回路２０３は画素回路部分１０１に配された画素回路２０１を行単位で選択して、駆動するための駆動回路である。水平走査回路２０４は信号処理回路２０２を駆動して信号処理回路２０２から信号を外部に転送するための回路である。撮像装置１においてＡＤ変換を行なう場合には、ＡＤ変換回路が周辺回路に含まれても良い。
図１（ｂ）には、図１（ａ）において示した画素回路部分１０１の４つの画素回路２０１に関する平面配置図の一例を示す。便宜的に４つの画素回路について異なる観点で符号を付しているが、４つの画素回路は等価である。
画素回路２０１は、光電変換素子ＰＤと光電変換素子ＰＤから信号を読み出すための素子とを含む素子群（ＴＸ、ＲＳ、ＳＦ、ＳＬ）からなる。画素回路２０１は、光電変換素子ＰＤで生じた電荷を検出部ＦＤに転送する転送素子ＴＸを有する。画素回路２０１は、光電変換素子ＰＤで生じた電荷の量に基づく信号を生成する増幅素子ＳＦを有する。また、画素回路２０１は、光電変換素子ＰＤで生じた電荷をリセットするリセット素子ＲＳを有する。また、画素回路２０１は、増幅素子ＳＦからの信号のＯＮ／ＯＦＦを選択する選択素子ＳＬを有する。
本例において、画素回路２０１に配される光電変換素子ＰＤはフォトダイオードであり、転送素子ＴＸはＭＯＳ型ゲートであり、検出部ＦＤは浮遊拡散領域に加え、浮遊拡散領域と増幅素子との電気的接続のための配線を含んで構成される。また、リセット素子ＲＳはＭＯＳ型電界効果トランジスタである。そのほか、増幅素子ＳＦや選択素子もＭＯＳ型電界効果トランジスタである。以下、ＭＯＳ型電界効果トランジスタのことをＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と称する。なお、ＭＯＳＦＥＴはＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ＭＯＳトランジスタ、絶縁ゲート型電界効果トランジスタと同義である。ゲート絶縁膜の種類は酸化膜に限定されることはない。
画素回路２０１を構成するトランジスタを画素トランジスタと総称する。ただし、画素トランジスタの種類は、ＭＯＳＦＥＴに限らず接合型電界効果トランジスタ（ＪＦＥＴ）であってもよいし、バイポーラトランジスタであってもよい。画素回路２０１に異なる種類のトランジスタが混在していてもよい。以下の説明においてはリセット素子ＲＳを画素トランジスタの例にあげて説明するが、画素回路２０１に配される他の画素トランジスタにリセット素子ＲＳと同様の構造を適用することも可能である。
増幅素子ＳＦのドレインには電源電位が与えられる。増幅素子ＳＦのソースには選択素子ＳＬを介して電流源が接続されており、増幅素子ＳＦはソースフォロワ回路を構成している。検出部ＦＤはリセット素子ＲＳのソースに接続されている。また、検出部ＦＤは、増幅素子ＳＦのゲート電極１１２に接続されている。リセット素子ＲＳのソースにはリセット電位が与えられ、リセット素子ＲＳのゲートをＯＮにすることで、検出部ＦＤおよび増幅素子ＳＦのゲートの電位がリセットされる。選択素子ＳＬを用いずに増幅素子ＳＦの電源電位を画素選択用の電位としてもよい。また、リセット電位と電源電位を共用してもよい。
画素回路部分１０１には画素回路２０１の各素子が配されるウェルに電位（ウェル電位）を供給するためのウェルコンタクト部ＷＣが設けられている。ウェルコンタクト部ＷＣは、全ての画素回路２０１毎にあってもよいが、複数の画素回路につき１つの割合で、画素回路部分１０１に離散的に配することもできる。
本例では、画素回路部分１０１において、ウェルコンタクト部ＷＣ以外の部分は、コンタクトプラグ１４１１が位置する部分を除いて全て第１窒化シリコン膜１３１１で覆われている。また、画素回路部分１０１において、ウェルコンタクト部ＷＣはコンタクトプラグ１４１０が位置する部分を除いて全て窒化シリコン部材１３５１で覆われている。本実施形態は、第１窒化シリコン膜１３１１と窒化シリコン部材１３５１との関係が特徴的である。
なお、以下の説明における「窒化シリコン」は、Ｓｉ−Ｎ結合を有する窒素とシリコンの化合物であることを意味する。窒化シリコンは、さらに水素と炭素と酸素と塩素と弗素の少なくとも何れかを含んでいてもよく、これら窒素以外の元素がシリコンと結合していてもよい。
まず、本実施形態に係る撮像装置１について図２を用いて説明する。図２は図１（ｂ）のＡ−Ｂ線における画素回路部分１０１の断面を含む模式的断面図である。
図２では、画素回路部分１０１のうち、光電変換素子ＰＤ、転送素子ＴＸ、検出部ＦＤおよびリセット素子ＲＳの断面構造を示している。
図２は周辺回路部分１０２の断面も含む模式的断面図である。第１導電型のＭＯＳ型電界効果トランジスタ（ｎＭＯＳＦＥＴ）と第２導電型のＭＯＳ型電界効果トランジスタ（ｐＭＯＳＦＥＴ）を含む複数のトランジスタを示している。上述の周辺回路を構成するトランジスタを周辺トランジスタと総称する。周辺回路部分１０２において、第１導電型の周辺トランジスタ（ＮＴ）と第２導電型の周辺トランジスタ（ＰＴ）がＣＭＯＳ回路を構成する場合もある。周辺回路部分１０２には抵抗素子や容量素子など、ＭＯＳＦＥＴ以外の素子を配することもできる。
シリコンなどの半導体基板１００にＳＴＩまたは選択酸化法（ＬＯＣＯＳ）などにより形成された素子分離用の絶縁体９９が配置されている。素子分離用の絶縁体９９が設けられた領域が素子分離領域であり、それ以外の領域が活性領域である。以下の説明において、半導体領域とは活性領域の全部または一部の領域である。画素回路部分１０１には、転送素子ＴＸのゲート電極１１１、リセット素子ＲＳのゲート電極１１２が形成されている。第１導電型の半導体領域１１３は光電変換素子ＰＤの蓄積領域として機能する。第１導電型は、光電変換素子ＰＤが信号として取り扱う光電荷（信号電荷）を多数キャリアとする導電型に一致する導電型であり、信号電荷として電子を用いる場合にはＮ型となる。半導体基板１００の表面と半導体領域１１３の間には光電変換素子ＰＤを埋め込み構造とするための第２導電型の半導体領域１１８が形成されている。第２導電型は、第１導電型とは反対の導電型であり、信号電荷として電子を用いる場合にはＰ型となる。第１導電型の半導体領域１１４は検出部ＦＤの浮遊拡散領域として機能する。第１導電型の半導体領域１１５は、シングルドレイン構造を有する画素トランジスタのソース・ドレイン部を構成する。以下の説明において、ソース・ドレイン部とは、ソースまたはドレインに該当する端子が設けられる部分を指す。ただし、トランジスタの動作によってはトランジスタの或る端子が、ソースである期間とドレインである期間を有する場合もある。また、後述するチャネル部とは、ソースとドレインの間の、チャネルが生じる部分であって、ゲート電極の下に位置する部分である。
ウェルコンタクト部ＷＣの少なくとも一部を構成する第２導電型の半導体領域１１６には、第２導電型のウェル１１７の電位（ウェル電位）を規定するための電位が与えられる。ウェル電位は画素回路の基準電位となる電位であり、典型的には接地電位であるが、接地電位以外の電位によってバイアスを印加することもできる。半導体領域１１６は、光電変換素子ＰＤの信号電荷として電子を用いる場合にはウェル１１７と同じＰ型の半導体領域である。半導体領域１１６は素子分離部を構成する素子分離用の絶縁体９９で囲まれており、光電変換素子ＰＤの活性領域や増幅素子ＳＦの活性領域とは別の活性領域に形成されている。しかし、半導体領域１１６を光電変換素子ＰＤの活性領域や増幅素子ＳＦの活性領域と同じ活性領域に設けることもできる。１つの画素回路２０１につき１つのウェルコンタクト部ＷＣを設けることができるが、複数の画素回路２０１につき１つウェルコンタクト部ＷＣを設けることもできる。画素回路部分１０１にてウェル電位を供給することで、画素回路２０１毎のウェル電位のばらつきが低減され、シェーディングの発生を抑制することができる。
画素回路部分１０１には、光電変換素子ＰＤを覆う第１窒化シリコン膜１３１１が設けられている。第１窒化シリコン膜１３１１はさらに転送素子ＴＸ、リセット素子ＲＳおよび選択素子ＳＬを覆っている。詳細には、第１窒化シリコン膜１３１１は転送素子ＴＸのゲート電極１１１の上面、ゲート電極１１１の側面、検出部ＦＤの半導体領域１１４（浮遊拡散領域）を覆っている。転送素子ＴＸのゲート電極１１１の下には転送素子ＴＸのチャネル部が位置することから、第１窒化シリコン膜１３１１は転送素子ＴＸのチャネル部を覆っていると言うことができる。また、第１窒化シリコン膜１３１１は増幅素子ＳＦのゲート電極１１２の上面および側面、リセット素子ＲＳのソース・ドレイン部を覆っている。同様に第１窒化シリコン膜１３１１は、リセット素子ＲＳのゲート電極の上面および側面、リセット素子ＲＳのソース・ドレイン部を覆っている。さらに、選択素子ＳＬのゲート電極の上面および側面、選択素子ＳＬのソース・ドレイン部を覆っている。画素トランジスタのゲート電極の下には画素トランジスタのチャネル部１１９が位置することから、第１窒化シリコン膜１３１１は画素トランジスタのチャネル部１１９を覆っていると言うことができる。すなわち、半導体基板１００の主面に垂直な方向において、チャネル部１１９の少なくとも一部と第１窒化シリコン膜１３１１が重なっている。半導体基板１００の主面とは、半導体基板１００とゲート絶縁膜の界面を含む面である。第１窒化シリコン膜１３１１は画素回路２０１の複数の素子を連続的に覆う連続膜であり、さらには、画素回路部分１０１において複数の光電変換素子ＰＤを連続的に覆う連続膜である。つまり、第１窒化シリコン膜１３１１は、複数の画素間の光電変換素子ＰＤの間の半導体領域（活性領域）を覆うことができる。この光電変換素子ＰＤの間の活性領域には、画素回路２０１の各素子のソース・ドレイン部やウェルコンタクト部などが設けられる。
画素回路部分１０１を覆う第１窒化シリコン膜１３１１と半導体基板１００との間や第１窒化シリコン膜１３１１とゲート電極１１１、１１２との間には酸化シリコン膜（不図示）が設けられていてもよい。この酸化シリコン膜は、第１窒化シリコン膜１３１１よりも薄くてもよい。これら酸化シリコン膜および第１窒化シリコン膜１３１１は、両者で光電変換素子ＰＤの表面での入射光の反射を低減する反射防止構造を形成することができる。すなわち、本実施形態における窒化シリコンとは、窒素とシリコンのみに構成される化合物だけでなく、酸窒化シリコンや炭窒化シリコン等の化合物も包含する。第１窒化シリコン膜１３１１は、半導体領域１１６の上に位置する開口１３０を有している。
窒化シリコン部材１３５１は開口１３０を覆っている。窒化シリコン部材１３５１が開口１３０を覆うとは、半導体基板１００の主面に垂直な方向において、窒化シリコン部材１３５１の少なくとも一部が開口１３０と重なることを意味する。窒化シリコン部材１３５１が開口１３０と重なることは、窒化シリコン部材１３５１の少なくとも一部が第１窒化シリコン膜１３１１と重ならないことを意味する。本例では、開口１３０の全体が窒化シリコン部材１３５１と重なるが、開口１３０の一部が窒化シリコン部材１３５１と重ならなくてもよい。また本例では、窒化シリコン部材１３５１の少なくとも一部が第１窒化シリコン膜１３１１と重なるが、重ならなくてもよい。また、窒化シリコン部材１３５１と半導体領域１１６との間には酸化シリコン膜１３２が設けられている。酸化シリコン膜１３２も開口１３０を覆っている。
窒化シリコン部材１３５１の水素濃度は第１窒化シリコン膜１３１１の水素濃度よりも高いことが好ましい。第１窒化シリコン膜１３１１の水素濃度はゼロであってもよいが、水素を含んでいることが好ましい。窒化シリコン部材１３５１の水素透過率は第１窒化シリコン膜１３１１の水素透過率よりも高いことが好ましい。この水素濃度と水素透過率に関する二つの関係の少なくとも一方、好ましくは両方を満たすことが好ましい。水素濃度に関する前者の関係を満たすことで、窒化シリコン部材１３５１から半導体領域１１６への水素の供給が有利になる。また、水素透過率に関する後者の関係を満たすことで、窒化シリコン部材１３５１の上方から窒化シリコン部材１３５１を介した水素の供給が有利になる。そして、ウェルコンタクト部ＷＣの半導体領域１１６への水素供給が十分に行われることでダングリングボンドを低減し、センサ特性の向上、特には暗電流、ホワイトスポット、ノイズの低減が可能となる。
ゲート電極１２１は第１導電型の周辺トランジスタ（ＮＴ）のゲート電極、ゲート電極１２２は第２導電型の周辺トランジスタ（ＰＴ）のゲート電極である。周辺トランジスタはＬＤＤ構造を有する。すなわち、第１導電型の周辺トランジスタのソースとドレインは、第１導電型の半導体領域１２３と、半導体領域１２３よりも不純物濃度が低い第１導電型の半導体領域１２４とを含んで構成される。同様に、第２導電型の周辺トランジスタのソースとドレインは、第２導電型の半導体領域１２５と、半導体領域１２５よりも不純物濃度が低い第２導電型の半導体領域１２６とを含んで構成される。
画素回路部分１０１において、画素トランジスタのソース・ドレイン部は低不純物濃度の半導体領域で構成されるシングルドレイン構造とする。このため、ソース・ドレイン部が高不純物濃度の半導体領域と低不純物濃度の半導体領域を含むＬＤＤ構造と比べ、ホットキャリアによるトランジスタ特性の劣化を低く抑えることができる。これは特に、ＭＯＳＦＥＴが微細化された場合には顕著となる。ホットキャリアによるトランジスタ特性の劣化はゲート長と電源電圧に強く依存し、短いゲート長や高い電源電圧で劣化が大きくなる特性を持つ。本実施例による画素回路部分１０１のシングルドレイン構造のＭＯＳＦＥＴは、ゲート長が短い微細なＭＯＳＦＥＴであっても高い電源電圧で特性の劣化を抑えることができる。
一方、周辺回路部分１０２の、周辺トランジスタはＬＤＤ構造のソース・ドレイン部を有するＭＯＳＦＥＴである。そのため、高駆動能力とホットキャリア耐性を両立させることができる。特に画素回路部分１０１と比べて周辺回路部分１０２においては、画素回路部分１０１よりも高速での動作が要求されるため、周辺トランジスタが高駆動能力を有することが重要となる。そのため、本実施例のように画素回路部分１０１のＭＯＳＦＥＴと周辺回路部分１０２のＭＯＳＦＥＴの電界緩和領域の構造を異ならせることが重要となる。画素回路部分１０１のＭＯＳＦＥＴのソース・ドレイン部の不純物濃度は、周辺回路部分１０２のＭＯＳＦＥＴのソース・ドレイン部の高不純物濃度の半導体領域の不純物濃度よりも低くできる。画素回路部分１０１のＭＯＳＦＥＴのソース・ドレイン部の不純物濃度は、周辺回路部分１０２のＭＯＳＦＥＴのソース・ドレイン部の低不純物濃度の半導体領域の不純物濃度と同程度にできる。
ゲート電極１２１、１２２の側面には、窒化シリコン層を含むサイドスペーサ１３１２が形成されている。サイドスペーサ１３１２は窒化シリコン層に加えて、窒化シリコン層とゲート電極１２１、１２２との間の酸化シリコン層を含むことができる。
周辺トランジスタのソース・ドレイン部とゲート電極の表面はシリサイド化されており、ソース・ドレイン部はシリサイド層１３４１を、ゲート電極はシリサイド層１３４２をそれぞれ含む。シリサイド層１３４１、１３４２には、たとえばコバルトシリサイドが用いられる。なお、画素回路部分１０１を覆う酸化シリコン膜１３２は、周辺回路部分１０２においてシリサイド層を形成する際にシリサイドを成す金属例えばコバルトなどによる金属汚染から画素回路部分１０１を保護する役割を果たす。
周辺回路部分１０２の周辺トランジスタＮＴ、ＰＴを覆って第２窒化シリコン膜１３５２が設けられている。詳細には、第２窒化シリコン膜１３５２は、周辺トランジスタＮＴ、ＰＴのソース・ドレイン部のシリサイド層１３４１と、サイドスペーサ１３１２と、ゲート電極１２１、１２２の上面のシリサイド層１３４２とを覆っている。なお、第２窒化シリコン膜１３５２と半導体基板１００との間や第２窒化シリコン膜１３５２とゲート電極１２１、１２２との間には第２窒化シリコン膜１３５２と同様に周辺トランジスタＮＴ、ＰＴを覆う酸化シリコン膜（不図示）が設けられていてもよい。
第２窒化シリコン膜１３５２の水素濃度をサイドスペーサ１３１２の窒化シリコン層の水素濃度よりも高くすることができる。第２窒化シリコン膜１３５２の水素透過率をサイドスペーサ１３１２の窒化シリコン層の水素透過率よりも高くすることができる。この水素濃度と水素透過率に関する二つの関係の少なくとも一方、好ましくは両方を満たすことが好ましい。このように、周辺トランジスタの近傍のサイドスペーサ１３１２の窒化シリコン層などよりも、水素濃度や水素透過率が高い第２窒化シリコン膜１３５２を配置することで、周辺トランジスタの特性を改善することができる。ここでいう周辺トランジスタの特性とは、例えばノイズ特性やＴＤＤＢ特性、ｐＭＯＳＦＥＴにおけるＮＢＴＩ特性である。
絶縁膜１３３は、画素回路部分１０１の全体および周辺回路部分１０２の全体を覆う。第１窒化シリコン膜１３１１は絶縁膜１３３と画素トランジスタの間に位置し、窒化シリコン部材１３５１は絶縁膜１３３と半導体領域１１６の間に位置する。第２窒化シリコン膜１３５２は絶縁膜１３３と周辺トランジスタの間、および、絶縁膜１３３とサイドスペーサ１３１２との間に位置する。絶縁膜１３３の上面は平坦である。絶縁膜１３３の上には複数の層間絶縁層からなる絶縁膜１４３と、複数の配線層およびビアプラグからなる配線構造１４２が設けられている。絶縁膜１３３はこの配線構造１４２に対する層間絶縁膜として機能する。配線構造１４２の最上配線層を覆ってパッシベーション膜１４４が設けられている。配線構造１４２の最上配線層は外部と通信を行うための電極パッド（不図示）を含みうる。典型的には最上配線層はアルミニウム層である。パッシベーション膜１４４は電極パッドを外部に露出するための開口（不図示）を有することができる。画素回路部分１０１には画素回路２０１の各素子の半導体領域（ソース・ドレイン部）やゲート電極に接続されたコンタクトプラグ１４１１が設けられている。画素回路部分１０１には画素回路２０１のウェルコンタクト部ＷＣの半導体領域１１６に接続されたコンタクトプラグ１４１０が設けられている。画素トランジスタのソース・ドレイン部に接続するコンタクトプラグ１４１１は絶縁膜１３３、酸化シリコン膜１３２および第１窒化シリコン膜１３１１を貫通して設けられている。第１窒化シリコン膜１３１１は、絶縁膜１３３の異方性ドライエッチングによりコンタクトプラグ１４１１のためのコンタクトホールを形成する時に、エッチングストッパとして機能することができる。これによりコンタクトが位置合わせずれにより素子分離領域に重なって形成される場合でも、このため、素子分離用の絶縁体９９をエッチングしてしまうことを抑制できる。これにより低不純物濃度の半導体領域１１４、１１５とウェル１１７間のリーク電流を抑制できる。したがってコンタクトと素子分離領域との距離を短くすることができ、素子の微細化が可能となる。ウェルコンタクト部ＷＣの半導体領域１１６に接続するコンタクトプラグ１４１０は絶縁膜１３３、窒化シリコン部材１３５１および酸化シリコン膜１３２を貫通して設けられている。コンタクトプラグ１４１０は開口１３０の中に位置し、第１窒化シリコン膜１３１１で囲まれている。コンタクトプラグ１４１０は絶縁膜１３３、窒化シリコン部材１３５１および酸化シリコン膜１３２に接しているのに対して、第１窒化シリコン膜１３１１から離れている。窒化シリコン部材１３５１は、絶縁膜１３３の異方性ドライエッチングにより、コンタクトプラグ１４１０のためのコンタクトホールを形成する時のエッチングストッパとして機能することができる。これにより、コンタクトホール形成時にウェルコンタクト部ＷＣの半導体領域にオーバーエッチングが生じることを抑制できる。これにより、ウェルコンタクト部ＷＣの半導体領域のダメージに起因する、ホワイトスポットや暗電流などのノイズを低減することができる。
周辺回路部分１０２には周辺トランジスタの半導体領域やゲート電極に接続されたコンタクトプラグ１４１２が設けられている。コンタクトプラグ１４１２は絶縁膜１３３および第２窒化シリコン膜１３５を貫通して設けられている。第２窒化シリコン膜１３５は、コンタクトプラグ１４１２のためのコンタクトホールを形成する時のエッチングストッパとして機能する。コンタクトプラグ１４１０、１４１１、１４１２は、絶縁膜１３３等のエッチングにより形成されたコンタクトホールにタングステンなどの導電体を充填して形成されている。画素回路部分１０１の第１窒化シリコン膜１３１１を、周辺回路部分１０２のサイドスペーサ１３１２を形成する窒化シリコン膜と共通化することで、製造コストを低く抑えることができる。
次に、撮像装置１の製造方法に関して説明する。図３（ａ）〜図６（ｌ）には、図２に示した断面図に対応する、製造方法のフローを示す。
まず、図３（ａ）の工程について説明する。シリコンなどの半導体基板１００に、ＳＴＩまたはＬＯＣＯＳなどにより素子分離部の絶縁体９９を形成する。また、半導体基板１００に素子を形成するための第１導電型（Ｎ型）のウェル１２８、第２導電型（Ｐ型）のウェル１１７および１２７を形成する。画素を形成する画素回路部分１０１には光電変換素子ＰＤの第１導電型（Ｎ型）の半導体領域１１３を形成する。また、光電変換素子ＰＤを埋め込み構造とするために、光電変換素子ＰＤの表面に第２導電型（Ｐ型）の半導体領域１１８を形成する。また、半導体基板１００の上にゲート電極１１１、１１２を形成する。さらに、検出部ＦＤの半導体領域１１４、画素回路部分１０１のシングルドレイン構造の画素トランジスタのソースやドレインとなる半導体領域１１５を形成する。このとき、ゲート電極１１１、１１２をマスクとして用いることができる。これにより画素トランジスタの第１導電型（Ｎ型）の低不純物濃度の半導体領域１１５が形成される。周辺回路部分１０２には、周辺トランジスタとなるＭＯＳＦＥＴのゲート電極１２１、ゲート電極１２２を形成する。ＬＤＤ構造となる領域に不純物を注入して、第１導電型の低不純物濃度の半導体領域１２４及び第２導電型の低不純物濃度の半導体領域１２６を形成する。このときもゲート電極１２１、１２２をマスクとして用いることができる。半導体領域１１４や半導体領域１１５、半導体領域１２４、半導体領域１２６の形成のためのドーズ量の適当な範囲は、５×１０１２〜５×１０１４［ｉｏｎｓ／ｃｍ２］であり、好ましくは１×１０１３〜１×１０１４［ｉｏｎｓ／ｃｍ２］である。ともに第１導電型である半導体領域１１４、１１５の形成のための不純物の注入と、半導体領域１２４、１２６の形成のための不純物の注入とを並行して行うことができる。
図３（ａ）に示す工程の次に、図３（ｂ）に示すように、画素回路部分１０１と周辺回路部分１０２を覆う第１窒化シリコン膜１３１を形成する。第１窒化シリコン膜１３１は光電変換素子ＰＤ、増幅素子ＳＦ及び周辺トランジスタのゲート電極を覆う。第１窒化シリコン膜１３１はさらに、リセット素子ＲＳ、選択素子ＳＬなどの他の画素トランジスタや、転送素子ＴＸのゲート電極１１１、半導体領域１１４を覆う。第１窒化シリコン膜１３１は、熱ＣＶＤ法で形成することができる。例えば、プロセスガスの圧力を２０Ｐａ以上２００Ｐａ以下の範囲としたＬＰ−ＣＶＤ法が好適である。第１窒化シリコン膜１３１の下に熱ＣＶＤ法などで酸化シリコン膜を形成することもできる。第１窒化シリコン膜１３１は、下地の酸化シリコン膜よりも厚くすることができる。例えば、先に厚みが５〜２０ｎｍの酸化シリコン膜を熱ＣＶＤ法で形成してから、厚みが２０〜１００ｎｍの第１窒化シリコン膜１３１を熱ＣＶＤ法で形成することができる。熱ＣＶＤ法を用いることで、プラズマＣＶＤ法を用いて窒化シリコン膜を形成する場合に比べてプラズマによるダメージが低減される。これによりノイズを低減することができる。なお、酸化シリコン膜は第１窒化シリコン膜１３１の応力を緩和する層としても機能する。
次に図３（ｃ）に示すように、画素回路部分１０１のウェル電位を規定する半導体領域１１６の上方に位置する部分を除く画素回路部分上にレジスト１５０を形成し、第１窒化シリコン膜１３１をエッチングする。レジスト１５０によって保護された、第１窒化シリコン膜１３１の光電変換素子ＰＤ、リセット素子ＲＳを覆う部分が、第１窒化シリコン膜１３１１として残存する。また、第１窒化シリコン膜１３１の増幅素子ＳＦ、選択素子ＳＬなどの他の画素トランジスタや、転送ゲートのゲート電極１１１、半導体領域１１４を覆う部分も第１窒化シリコン膜１３１１として残存する。一方、レジスト１５０で保護されない周辺回路部分１０２では、ゲート電極１２１、１２２の側面に第１窒化シリコン膜１３１の一部を残してエッチバックすることにより、第１窒化シリコン膜１３１の残存物によりサイドスペーサ１３１２が形成される。サイドスペーサ１３１２となる残存物は酸化シリコン膜から酸化シリコン層が、第１窒化シリコン膜１３１から窒化シリコン層が形成された、積層構造を有している。このときにエッチングに伴って、画素回路部分１０１において、第１窒化シリコン膜１３１の一部をエッチングして開口１３０を形成する。この開口１３０の形成のために除去されるのは、第１窒化シリコン膜１３１のウェルコンタクトの半導体領域１１６が形成される予定の区域の上方に位置する部分である。この後、ウェルコンタクトがこの開口１３０を介して形成される。サイドスペーサ１３１２の形成のためのエッチングと開口１３０の形成のためのエッチングとを並行して行うことで、半導体基板１００へのダメージが抑制される。さらにこの時、光電変換素子ＰＤや増幅素子ＳＦなどの画素回路部分１０１の素子の上で第１窒化シリコン膜１３１をエッチングしないことで、これらの素子にエッチングダメージが加わることを避け、ノイズを低減することができる。特に光電変換素子ＰＤや増幅素子ＳＦへのエッチングダメージは暗電流や固定パターンノイズの原因となり得るため、このようにすることでノイズ特性に優れた撮像装置を得ることができる。
次に図４（ｄ）に示すように、レジスト１６０を画素回路部分１０１と周辺回路部分１０２に形成する。このとき、レジスト１６０は周辺回路部分１０２の第１導電型（Ｎ型、ＮＴ）のＭＯＳＦＥＴの部分に開口を有するように形成する。そして、レジスト１６０及び、周辺回路部分１０２の第１導電型（Ｎ型）のＭＯＳＦＥＴのゲート電極１２１とサイドスペーサ１３１２をマスクとして用い、第１導電型（Ｎ型）不純物を注入する。これによりサイドスペーサ１３１２の側面に自己整合した高不純物濃度のソース・ドレイン部の第１導電型の半導体領域１２３が形成される。
同様に、図４（ｅ）に示すように、画素回路部分１０１の半導体領域１１６と周辺回路部分１０２の第２導電型（Ｐ型、ＰＴ）のＭＯＳＦＥＴの部分に開口を有するようにレジスト１７０を形成する。次に、レジスト１７０及び、ゲート電極１２２とサイドスペーサ１３１２をマスクとして用い、第２導電型（Ｐ型）の不純物を注入する。この不純物の注入により、サイドスペーサ側面に自己整合したソース・ドレイン部の高不純物濃度の半導体領域１２５が形成される。このとき、並行して画素回路部分１０１の半導体領域１１６にも第２導電型（Ｐ型）の不純物を、開口１３０を介してウェル１１７に注入することができる。これにより、ウェルコンタクト部ＷＣの半導体領域１１６を高不純物濃度の第２導電型の半導体領域として形成することができる。半導体領域１２３や半導体領域１２５、半導体領域１１６の形成のためのドーズ量の適当な範囲は、５×１０１４〜５×１０１６［ｉｏｎｓ／ｃｍ２］であり、好ましくは１×１０１５〜１×１０１６［ｉｏｎｓ／ｃｍ２］である。
以上の工程により周辺回路部分１０２のＭＯＳＦＥＴの構造をＬＤＤ構造にすると共に、ウェルコンタクトの半導体領域１１６の第２導電型の不純物濃度を高くすることができるので、半導体領域１１６のコンタクト抵抗を低くできる。ウェルコンタクトの半導体領域の形成のための不純物の注入と周辺回路部分の第２導電型のＭＯＳＦＥＴのソースとドレインへの形成のための不純物の注入を同時に行っている。この後にアニール処理を行うこともできる。
次に図４（ｆ）に示すように、サリサイドプロセスにおいて画素回路部分１０１を保護するための酸化シリコン膜１３２を画素回路部分１０１に形成する。酸化シリコン膜１３２は開口１３０を覆うように形成されている。その後、周辺回路部分１０２におけるＭＯＳＦＥＴのソース・ドレイン部の表面に、サリサイドにプロセスによる高不純物濃度の半導体領域１２３、１２５の表面のシリサイド化によって、コバルトシリサイド等のシリサイド層１３４１を形成する。サリサイドプロセスによってシリサイド層が画素回路部分１０１に形成されるとシリサイド層と半導体基板１００の界面がノイズ源となり得る。しかし、開口１３０が酸化シリコン膜１３２で覆われた状態でサリサイドプロセスを行うことで、開口１３０の下に位置する半導体基板１００の表面（半導体領域１１６の表面）がシリサイド化されることを回避できる。また、シリサイド層１３４１の形成のためのサリサイドプロセスに並行して、周辺回路部分１０２のＭＯＳＦＥＴのゲート電極の上面もコバルトシリサイドでシリサイド化してシリサイド層１３４２を形成する。
次に、コンタクトホール形成時のエッチングストッパとして機能する第２窒化シリコン膜１３５を周辺回路部分１０２に形成する。第２窒化シリコン膜１３５はパターニングを経て周辺回路部分１０２に形成され画素回路部分１０１には形成されない。さらに、画素回路部分１０１および周辺回路部分１０２に渡ってＢＰＳＧなどのケイ酸塩ガラスやＨＤＰ−ＣＶＤ法などで形成された酸化シリコンからなる絶縁膜１３３を全面に形成する。絶縁膜１３３の上面は、リフロー法、エッチバック法、ＣＭＰ法などにより平坦化される。この段階までに、８００℃を超えるアニール処理によりウェルコンタクトの半導体領域１１６に注入した不純物の熱拡散、活性化を行って、コンタクト抵抗をより低くできる。後述するコンタクトホールを形成した後では、このような高温のアニール処理を行うことが困難であるため、コンタクトホールを形成する前に高温のアニール処理を行うのがよい。
次に、図５（ｇ）に示すように、画素回路部分１０１と周辺回路部分１０２に第２窒化シリコン膜１３５を形成する。第２窒化シリコン膜１３５はプラズマＣＶＤ法で形成することができる。第２窒化シリコン膜１３５は、周辺回路部分１０２において、周辺トランジスタを覆う様に形成される。なお、第２窒化シリコン膜１３５の形成に先立って、周辺回路部分１０２において、周辺トランジスタを覆う酸化シリコン膜を形成することもできる。
次に図５（ｈ）に示すように、画素回路部分１０１において、第２窒化シリコン膜１３５の開口１３０の上に位置する部分を保護するためのレジスト１８０を形成する。また、レジスト１８０は周辺回路部分１０２において、第２窒化シリコン膜１３５の周辺トランジスタの上に位置する部分を保護する。
レジスト１８０をマスクにして、第２窒化シリコン膜１３５をエッチングすることで、画素回路部分１０１において、第２窒化シリコン膜１３５の開口１３０を覆う部分以外の部分を除去する。これにより、第２窒化シリコン膜１３５から窒化シリコン部材１３５１を開口１３０の上に形成する。また、第２窒化シリコン膜１３５から周辺回路部分１０２に第２窒化シリコン膜１３５２を形成する。なお、この工程を省略して、第２窒化シリコン膜１３５を画素回路部分１０１の全体を覆ったままにしてもよい。
このようにして、水素濃度が高い第２窒化シリコン膜１３５を窒化シリコン部材１３５１や第２窒化シリコン膜１３５２として半導体領域（半導体基板１００）の近傍に残存させている。このようにすることで、水素濃度の高い窒化シリコンから放出された水素は、開口１３０からウェルコンタクト部ＷＣの半導体領域１１６や、周辺トランジスタに供給される。これにより、ノイズが低減される。なお、これら水素濃度の高い窒化シリコンからの水素放出は、この後に実施される熱処理を伴う工程で生じうる。特に、３５０℃以上の熱処理を伴う工程で顕著であり、具体的には配線構造１４２を形成する際の絶縁体膜や金属膜の成膜時の熱処理を挙げることができる。
次に、図５（ｉ）に示すように、画素回路部分１０１と周辺回路部分１０２を覆う絶縁膜１３３を形成する。絶縁膜１３３にはＣＭＰ法などを用いて平坦化処理が施され、平坦な上面が得られる。
次に、図６（ｊ）、（ｋ）に示すように、画素回路部分１０１と周辺回路部分１０２を画素回路部分１０１上に開口を有するレジスト１９０で覆う。
画素回路部分１０１の窒化シリコン部材１３５１をエッチングストッパに用いて、コンタクトホール１４００を異方性ドライエッチングにより開口する。コンタクトホール１４００の形成には、窒化シリコン部材１３５１の上方に位置する絶縁膜１３３と窒化シリコン部材１３５１のエッチングが必要である。ここで、絶縁膜１３３にコンタクトホール１４００を形成するための絶縁膜１３３のエッチング条件における絶縁膜１３３のエッチングレートをＥＲ３とする。このエッチング条件に対する窒化シリコン部材１３５１のエッチングレートをＥＲ０とする。窒化シリコン部材１３５１をエッチングストッパに用いることは、ＥＲ３がＥＲ０よりも大きい（ＥＲ３＞ＥＲ０）ことを意味する。ＥＲ３／ＥＲ０＞５とすることが好ましい。
画素回路部分１０１にて形成された複数のコンタクトホール１４００の一部は、絶縁膜１３３の半導体領域１１６の上に位置する部分に形成される。コンタクトホール１４００は開口１３０内において、第１窒化シリコン膜１３１１に囲まれた状態で形成されることになる。コンタクトホール１４００の幅（径）は開口１３０の幅（径）よりも小さくすることができる。
また、画素回路部分１０１の第１窒化シリコン膜１３１１をエッチングストッパに用いて、コンタクトホール１４０１を異方性ドライエッチングにより開口する。コンタクトホール１４０１の形成には、第１窒化シリコン膜１３１１の上方に位置する絶縁膜１３３と第１窒化シリコン膜１３１１のエッチングが必要である。ここで、絶縁膜１３３にコンタクトホール１４０１を形成するための絶縁膜１３３のエッチング条件における絶縁膜１３３のエッチングレートをＥＲ３’とする。このエッチング条件に対する第１窒化シリコン膜１３１１のエッチングレートをＥＲ１とする。第１窒化シリコン膜１３１１をエッチングストッパに用いることは、ＥＲ３’がＥＲ１よりも大きい（ＥＲ３’＞ＥＲ１）ことを意味する。ＥＲ３’／ＥＲ１とすることが好ましい。コンタクトホール１４０１とコンタクトホール１４００は同時に形成することができる。そのため、ＥＲ３＝ＥＲ３’であってもよいし、ＥＲ１＝ＥＲ０であってもよい。
このように、画素回路部分１０１のコンタクトホール１４００、１４０１の底部に画素回路の各半導体領域が露出したコンタクトホールを形成する。またこのときコンタクトホール１４００、１４０１に露出する部分は金属配線による電気的な接続が可能な不純物濃度を確保することが望ましい。そのため、コンタクトホールを介して半導体領域１１６、１１４、１１５などに不純物を注入してもよい。コンタクトホール１４０１を介して半導体領域１１４、１１５に注入される不純物は半導体領域１１４、１１５と同じ第１導電型であることが好ましい。コンタクトホール１４００を介して半導体領域１１６に注入される不純物は半導体領域１１６の導電型とは反対の第１導電型であってもよいし、第２導電型であってもよいし、この両方であってもよい。
次に図６（ｋ）に示すように、レジスト１８０を除去して、画素回路部分１０１と周辺回路部分１０２を周辺回路部分１０２上に開口を有するレジストで覆う。レジストはコンタクトホール１４００、１４０１を覆う。次に、周辺回路部分１０２の第２窒化シリコン膜１３５２をエッチングストッパに用いて、周辺回路部分１０２に異方性ドライエッチングによりコンタクトホール１４０２を開口する。コンタクトホール１４０２の形成には、第２窒化シリコン膜１３５２の上方に位置する絶縁膜１３３と第２窒化シリコン膜１３５２のエッチングが必要である。ここで、絶縁膜１３３にコンタクトホール１４０２を形成するための絶縁膜１３３のエッチング条件における絶縁膜１３３のエッチングレートをＥＲ３”とする。このエッチング条件に対する第２窒化シリコン膜１３５２のエッチングレートをＥＲ２とする。２窒化シリコン膜１３５２をエッチングストッパに用いることは、ＥＲ３”がＥＲ２よりも大きい（ＥＲ３”＞ＥＲ２）ことを意味する。ＥＲ３”／ＥＲ２＞５とすることが好ましい。
ここでは、周辺回路部分１０２のコンタクトホール１４０２を画素回路部分１０１のコンタクトホール１４０１を形成した後に形成したが、コンタクトホール１４０２をコンタクトホール１４０１の前に形成してもよい。このようにコンタクトホール１４００、１４０１とコンタクトホール１４０２とを別々に形成することで、シリサイド層１３４１、１３４２の金属による画素回路部分１０１の半導体領域の金属汚染を低減できる。しかし、コンタクトホール１４０２とコンタクトホール１４０１を並行して形成してもよい。
次に、図６（ｌ）に示すように、コンタクトホール１４００、１４０１、１４０２の中にコンタクトプラグ１４１１、１４１２を形成する。具体的には、コンタクトホール１４００、１４０１、１４０２の中にタングステンなどの導電体を充填する。さらにコンタクトホール１４００、１４０１、１４０２の外の余分な導電体をＣＭＰ法などにより除去する。
この後、適当なアルミ配線工程あるいは銅配線工程を経て、図２に示すような配線構造１４２を形成する。プラズマＣＶＤ法などにより窒化シリコンからなるパッシベーション膜１４４を配線構造１４２を覆うように形成し、水素雰囲気中において３５０℃程度以上の熱処理を行うことができる。この水素雰囲気中での熱処理は、この前の工程に行われる３５０℃以上の熱処理を伴う工程よりも長時間にわたって行われる。各成膜工程において基板が３５０℃以上に持続される時間は一般的に５分未満という短時間である。これ対して、水素雰囲気中での熱処理を行う工程は、例えば１５分以上であり、１時間以上でありうる。パッシベーション膜１４４を介して供給される水素は、水素透過率の高い窒化シリコン部材１３５１を透過して、開口１３０からウェルコンタクト部ＷＣの半導体領域１１６に供給される。同様に、水素は、水素透過率の高い第２窒化シリコン膜１３５２を透過して、周辺トランジスタにも供給される。
パッシベーション膜１４４の上には、平坦化膜を介してカラーフィルタアレイやマイクロレンズアレイが形成される。カラーフィルタアレイやマイクロレンズアレイを構成する材料は耐熱温度が低い樹脂であるため、上述した水素雰囲気中での３５０℃程度以上の熱処理は、カラーフィルタアレイやマイクロレンズアレイを形成する前に行われる。以上のようにして、撮像装置１を製造することができる。
上述の周辺回路部分１０２においてサイドスペーサ１３１２を第１窒化シリコン膜１３１のエッチングにて形成する工程では、並行して、画素回路部分１０１においても第１窒化シリコン膜１３１をエッチングすることができる。具体的には、画素回路部分１０１において第１窒化シリコン膜１３１の半導体領域１１６の上方に位置する部分をエッチングして開口１３０を形成する。つまり、半導体領域１１６の上方に開口１３０を形成する工程をサイドスペーサ１３１２の形成と一緒に行っている。また、周辺回路部分１０２の第２導電型のＭＯＳＦＥＴのソース・ドレイン部とすべき領域への不純物の注入と並行して、半導体領域１１６にも不純物を注入する。半導体領域１１６に不純物を注入する工程を他の注入工程と一緒に行うことができる。これにより、半導体領域１１６の形成を、ＢＰＳＧ等の絶縁膜１３３を形成してからコンタクトホールを開口して行う場合と比較して、工程を削減して製造コストを低く抑えることができる。さらには、半導体領域１１６に不純物を注入した後にアニール処理を加えることで半導体領域１１６は十分に活性化され、ウェル１１７と十分に接続され、コンタクトプラグ１４１１との接触抵抗をより低くすることができる。ウェルコンタクトの抵抗を低くできるので、撮像面内での基準電位の一定化をさらに図ることが可能となり、シェーディングによる画像性能の低下を抑制することができる。
図７（ａ）は別の実施形態の撮像装置の模式的断面図である。画素回路部分１０１において、第１窒化シリコン膜１３１１には、画素トランジスタのソース・ドレイン部の半導体領域１１５や検出部ＦＤの半導体領域１１４の上に開口１３０が設けられている。そして、開口１３０を窒化シリコン部材１３５１が覆っている。窒化シリコン部材１３５１は熱ＣＶＤ法で成膜された第１窒化シリコン膜１３１１よりも水素濃度および／または水素透過率が高い、プラズマＣＶＤ法で製膜された窒化シリコン膜から形成されている。従って、半導体領域１１４、１１５と接続に関しても、半導体領域１１６と同様に、水素供給を受けやすい構造とになっている。半導体領域１１４、１１５のように、コンタクトプラグ１４１１が接続される部分では、コンタクトプラグ１４１１に起因するノイズが発生しやすいため、このような構造を採用することで、ノイズを低減することができる。また、図７（ａ）では、画素回路部分１０１において、コンタクトプラグ１４１０が接触していない、ダミーのウェルコンタクト部の半導体領域１１６を示している。ダミーのウェルコンタクト部においても水素供給がなされることで、ノイズ低減の効果を得ることができる。
図７（ｂ）、（ｃ）は別の実施形態の撮像装置の模式的断面図である。図１（ａ）に示すように、画素回路部分１０１と周辺回路部分１０２の間には中間部分１０３を設けることができる。中間部分１０３は画素回路も周辺回路も配されない領域であり、この部分に多数のウェルコンタクト部ＥＷＣを設けることで、シェーディングを抑制することができる。画素回路部分１０１のウェル１１７は中間部分１０３まで延在している。延在したｐ型のウェル１１７に設けられたｐ型の半導体領域１２０に接続するコンタクトプラグ１４１４が設けられている。図７（ｂ）の例ではコンタクトプラグ１４１４は第１窒化シリコン膜１３１１に囲まれており、図７（ｃ）の例ではコンタクトプラグ１４１４は第１窒化シリコン膜１３１１に囲まれていない。
１３１、１３１１ 第１窒化シリコン膜
１３１２ サイドスペーサ
１３５、１３５２ 第２窒化シリコン膜
１３５１ 窒化シリコン部材
１３０ 開口

Claims (19)

  1. 光電変換素子と、前記光電変換素子で生成された電荷に基づく信号の生成または前記光電変換素子で生成された電荷のリセットを行う画素トランジスタと、を有する画素回路が配列された画素回路部分、および、前記画素回路部分の周囲に設けられた周辺トランジスタを有する周辺回路部分を備える撮像装置の製造方法であって、
    前記画素回路部分の全体を覆う第１窒化シリコン膜を熱ＣＶＤ法で形成する工程と、
    前記第１窒化シリコン膜の、前記光電変換素子と、前記画素トランジスタのチャネル部と、を覆う部分を残存させつつ、前記第１窒化シリコン膜の、前記画素回路部分の半導体領域を覆う部分を除去して、前記第１窒化シリコン膜に開口を形成する工程と、
    前記開口を覆う酸化シリコン膜を熱ＣＶＤ法で形成する工程と、
    前記開口を覆い、水素を含む第２窒化シリコン膜を前記酸化シリコン膜の上にプラズマＣＶＤ法で形成する工程と、
    前記画素回路部分において前記第１窒化シリコン膜および前記第２窒化シリコン膜を覆い、前記周辺回路部分において前記周辺トランジスタを覆う絶縁膜を形成する工程と、
    前記絶縁膜を貫通して前記周辺トランジスタに接続するコンタクトプラグを形成する工程と、を有し、
    前記第２窒化シリコン膜を形成した後に熱処理を行うことを特徴とする撮像装置の製造方法。
  2. 光電変換素子と、前記光電変換素子で生成された電荷に基づく信号の生成または前記光電変換素子で生成された電荷のリセットを行う画素トランジスタと、を有する画素回路が配列された画素回路部分、および、前記画素回路部分の周囲に設けられた周辺トランジスタを有する周辺回路部分を備える撮像装置の製造方法であって、
    前記画素回路部分の全体を覆う第１窒化シリコン膜を熱ＣＶＤ法で形成する工程と、
    前記第１窒化シリコン膜の、前記光電変換素子と、前記画素トランジスタのチャネル部と、を覆う部分を残存させつつ、前記第１窒化シリコン膜の、前記画素回路部分の半導体領域を覆う部分を除去して、前記第１窒化シリコン膜に開口を形成する工程と、
    前記開口を覆い、水素を含む第２窒化シリコン膜をプラズマＣＶＤ法で形成する工程と、
    前記画素回路部分において前記第１窒化シリコン膜および前記第２窒化シリコン膜を覆い、前記周辺回路部分において前記周辺トランジスタを覆う絶縁膜を形成する工程と、
    前記絶縁膜を貫通して前記周辺トランジスタに接続するコンタクトプラグを形成する工程と、を有し、
    前記第２窒化シリコン膜の形成を、前記第２窒化シリコン膜が、前記画素回路部分において前記光電変換素子を覆い、前記周辺回路部分において前記周辺トランジスタのソース・ドレイン部を覆うように行い、
    前記第２窒化シリコン膜を形成した後に熱処理を行い、
    前記絶縁膜を形成する前に、前記第２窒化シリコン膜の前記光電変換素子の上に位置する部分を除去し、
    前記第２窒化シリコン膜をエッチングして前記開口より幅が小さいコンタクトホールを前記半導体領域の上に形成し、前記コンタクトホールの中に、前記第１窒化シリコン膜に囲まれ、前記半導体領域に接続したコンタクトプラグを形成し、
    前記絶縁膜をエッチングして前記半導体領域の上に前記コンタクトホールを形成する際に、前記絶縁膜のエッチングを、前記第２窒化シリコン膜がエッチングストッパとなるような条件で行い、
    前記絶縁膜をエッチングして前記周辺トランジスタの前記ソース・ドレイン部の上にコンタクトホールを形成する際に、前記絶縁膜のエッチングを、前記第２窒化シリコン膜がエッチングストッパとなるような条件で行うことを特徴とする撮像装置の製造方法。
  3. 光電変換素子と、前記光電変換素子で生成された電荷に基づく信号の生成または前記光電変換素子で生成された電荷のリセットを行う画素トランジスタと、を有する画素回路が配列された画素回路部分、および、前記画素回路部分の周囲に設けられた周辺トランジスタを有する周辺回路部分を備える撮像装置の製造方法であって、
    前記画素回路部分の全体を覆う第１窒化シリコン膜を熱ＣＶＤ法で形成する工程と、
    前記第１窒化シリコン膜の、前記光電変換素子と、前記画素トランジスタのチャネル部と、を覆う部分を残存させつつ、前記第１窒化シリコン膜の、前記画素回路部分の半導体領域を覆う部分を除去して、前記第１窒化シリコン膜に開口を形成する工程と、
    前記開口を覆う酸化シリコン膜を熱ＣＶＤ法で形成する工程と、
    前記開口を覆う第２窒化シリコン膜を前記酸化シリコン膜の上にプラズマＣＶＤ法で形成する工程と、
    前記画素回路部分において前記第１窒化シリコン膜および前記第２窒化シリコン膜を覆い、前記周辺回路部分において前記周辺トランジスタを覆う絶縁膜を形成する工程と、
    前記絶縁膜を貫通して前記周辺トランジスタに接続するコンタクトプラグを形成する工程と、を有し、
    前記絶縁膜を形成した後に、水素雰囲気中において熱処理を行うことを特徴とする撮像装置の製造方法。
  4. 前記熱処理を３５０℃以上で１５分以上行う、請求項１乃至３のいずれか１項に記載の撮像装置の製造方法。
  5. 前記第１窒化シリコン膜の形成を、前記周辺回路部分において前記第１窒化シリコン膜が前記周辺トランジスタのゲート電極の側面を覆うように形成し、
    前記第１窒化シリコン膜のエッチングを、前記周辺回路部分において前記ゲート電極の側面を覆うサイドスペーサを前記第１窒化シリコン膜から形成するように行う、請求項１乃至４のいずれか１項に記載の撮像装置の製造方法。
  6. 前記第１窒化シリコン膜を形成する工程と、前記第２窒化シリコン膜を形成する工程の間に、前記周辺トランジスタをシリサイド化する工程を有する、請求項１乃至５のいずれか１項に記載の撮像装置の製造方法。
  7. 前記第２窒化シリコン膜をエッチングして前記開口より幅が小さいコンタクトホールを前記半導体領域の上に形成し、前記コンタクトホールの中に、前記第１窒化シリコン膜に囲まれ、前記半導体領域に接続したコンタクトプラグを形成する、請求項１または３に記載の撮像装置の製造方法。
  8. 前記絶縁膜をエッチングして前記半導体領域の上に前記コンタクトホールを形成する際に、前記絶縁膜のエッチングを、前記第２窒化シリコン膜がエッチングストッパとなるような条件で行う、請求項７に記載の撮像装置の製造方法。
  9. 前記第２窒化シリコン膜の形成を、前記第２窒化シリコン膜が、前記画素回路部分において前記画素トランジスタのソース・ドレイン部を覆うように行い、
    前記絶縁膜を形成する前に、前記第２窒化シリコン膜の前記画素トランジスタの前記ソース・ドレイン部の上に位置する部分を除去し、
    前記絶縁膜をエッチングして前記画素トランジスタの前記ソース・ドレイン部の上にコンタクトホールを形成する際に、前記絶縁膜のエッチングを、前記第１窒化シリコン膜がエッチングストッパとなるような条件で行う、請求項２または８に記載の撮像装置の製造方法。
  10. 前記半導体領域は、前記画素回路部分のウェルに電位を供給するためのウェルコンタクト部、前記画素回路部分の検出部、および、前記画素回路部分に設けられた前記画素トランジスタのソース・ドレイン部の少なくともいずれかである、請求項１乃至９のいずれか１項に記載の撮像装置の製造方法。
  11. 画素回路が配列された画素回路部分、および、前記画素回路部分の周囲に設けられた周辺トランジスタを有する周辺回路部分を備える撮像装置であって、
    前記画素回路部分の光電変換素子を覆う窒化シリコン膜と、
    前記画素回路部分の半導体領域を覆う窒化シリコン部材と、
    前記画素回路部分において前記窒化シリコン膜および前記窒化シリコン部材を覆い、前記周辺回路部分において前記周辺トランジスタを覆う絶縁膜と、
    前記絶縁膜を貫通して前記周辺トランジスタに接続するコンタクトプラグと、を備え、
    前記窒化シリコン膜は、前記窒化シリコン部材と前記半導体領域との間に位置する開口を有しており、
    前記窒化シリコン部材と前記半導体領域との間には、前記窒化シリコン膜で囲まれた酸化シリコン膜が設けられており、
    前記窒化シリコン部材は、水素濃度および水素透過率が前記窒化シリコン膜よりも高いことを特徴とする撮像装置。
  12. 前記窒化シリコン部材には、前記開口より幅の小さいコンタクトホールが設けられており、前記コンタクトホールの中に設けられたコンタクトプラグが前記半導体領域に接続されている、請求項１１に記載の撮像装置。
  13. 前記周辺トランジスタはシリサイド層を有する、請求項１１または１２に記載の撮像装置。
  14. 前記半導体領域は、前記画素回路部分のウェルに電位を供給するためのウェルコンタクト部を構成する、請求項１１乃至１３のいずれか１項に記載の撮像装置。
  15. 前記半導体領域は、前記画素回路部分に設けられたトランジスタのソース・ドレイン部を構成する、請求項１１乃至１３のいずれか１項に記載の撮像装置。
  16. 前記半導体領域は、前記画素回路部分に設けられた検出部を構成する、請求項１１乃至１３のいずれか１項に記載の撮像装置。
  17. 前記窒化シリコン膜は、前記光電変換素子と、前記光電変換素子の電荷を転送する転送素子と、前記転送素子によって電荷が転送される浮遊拡散領域と、を覆う、請求項１１乃至１６のいずれか１項に記載の撮像装置。
  18. 前記窒化シリコン膜は、前記画素回路部分に設けられた増幅素子のチャネル部を覆う、請求項１１乃至１７のいずれか１項に記載の撮像装置。
  19. 前記周辺トランジスタのゲート電極の側面を覆い、窒化シリコン層を含むサイドスペーサと、
    前記絶縁膜と前記サイドスペーサの間に位置して前記周辺トランジスタを覆う、前記窒化シリコン層よりも水素濃度および水素透過率の少なくとも一方が高い窒化シリコン膜と、を備える、請求項１１乃至１８のいずれか１項に記載の撮像装置。
JP2013269672A 2013-12-26 2013-12-26 撮像装置の製造方法および撮像装置 Active JP6282109B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013269672A JP6282109B2 (ja) 2013-12-26 2013-12-26 撮像装置の製造方法および撮像装置
US14/579,595 US9893114B2 (en) 2013-12-26 2014-12-22 Method of producing image pick-up apparatus and image pick-up apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013269672A JP6282109B2 (ja) 2013-12-26 2013-12-26 撮像装置の製造方法および撮像装置

Publications (2)

Publication Number Publication Date
JP2015126114A JP2015126114A (ja) 2015-07-06
JP6282109B2 true JP6282109B2 (ja) 2018-02-21

Family

ID=53536623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013269672A Active JP6282109B2 (ja) 2013-12-26 2013-12-26 撮像装置の製造方法および撮像装置

Country Status (2)

Country Link
US (1) US9893114B2 (ja)
JP (1) JP6282109B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109343A (ja) * 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
JP6282109B2 (ja) * 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置
JP6529221B2 (ja) * 2014-05-14 2019-06-12 キヤノン株式会社 光電変換装置及びその製造方法
JP2016058599A (ja) * 2014-09-11 2016-04-21 キヤノン株式会社 撮像装置の製造方法
JP6598504B2 (ja) * 2015-05-07 2019-10-30 キヤノン株式会社 半導体装置の製造方法
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP6650719B2 (ja) 2015-09-30 2020-02-19 キヤノン株式会社 撮像装置、撮像システムおよび半導体装置の製造方法
JP6789653B2 (ja) * 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP2018041836A (ja) * 2016-09-07 2018-03-15 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
JP2019029448A (ja) 2017-07-27 2019-02-21 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法
JP7076971B2 (ja) * 2017-09-28 2022-05-30 キヤノン株式会社 撮像装置およびその製造方法ならびに機器
EP3540775B1 (en) * 2018-03-12 2020-10-28 Canon Kabushiki Kaisha Imaging device, method of manufacturing the same, and apparatus
JP6781745B2 (ja) * 2018-03-12 2020-11-04 キヤノン株式会社 撮像装置の製造方法
CN110516382B (zh) * 2019-08-30 2022-08-12 贵州大学 一种基于硅直通孔的三维集成系统热解析方法
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
CN113130516A (zh) * 2020-01-15 2021-07-16 联华电子股份有限公司 半导体影像感测元件及其制作方法
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서
US11315869B1 (en) * 2020-12-01 2022-04-26 Nanya Technology Corporation Semiconductor device with decoupling unit and method for fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390822B1 (ko) * 1999-12-28 2003-07-10 주식회사 하이닉스반도체 이미지센서에서의 암전류 감소 방법
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR20050085579A (ko) 2002-12-13 2005-08-29 소니 가부시끼 가이샤 고체 촬상 소자 및 그 제조방법
JP4729933B2 (ja) 2005-02-01 2011-07-20 ソニー株式会社 固体撮像装置の製造方法
JP4340248B2 (ja) * 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP2009140996A (ja) * 2007-12-04 2009-06-25 Fujifilm Corp 固体撮像素子およびその製造方法
JP2010206134A (ja) 2009-03-06 2010-09-16 Sony Corp 固体撮像装置とその製造方法
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP2013012618A (ja) * 2011-06-30 2013-01-17 Panasonic Corp 固体撮像装置
JP5975617B2 (ja) * 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP2013089652A (ja) * 2011-10-14 2013-05-13 Sony Corp 固体撮像装置およびその製造方法
JP5442085B2 (ja) 2012-09-18 2014-03-12 パナソニック株式会社 固体撮像素子
US9117841B2 (en) * 2013-10-07 2015-08-25 Freescale Semiconductor, Inc. Mergeable semiconductor device with improved reliability
JP6305030B2 (ja) * 2013-11-22 2018-04-04 キヤノン株式会社 光電変換装置の製造方法
JP6282109B2 (ja) * 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置

Also Published As

Publication number Publication date
JP2015126114A (ja) 2015-07-06
US9893114B2 (en) 2018-02-13
US20150214269A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6282109B2 (ja) 撮像装置の製造方法および撮像装置
JP6305030B2 (ja) 光電変換装置の製造方法
JP2015109343A (ja) 半導体装置の製造方法
US9379150B2 (en) Solid-state image sensing device and method for manufacturing the same
JP6671864B2 (ja) 撮像装置の製造方法および撮像装置
JP5991739B2 (ja) 固体撮像装置およびその製造方法、ならびにカメラ
JP6529221B2 (ja) 光電変換装置及びその製造方法
US20180070041A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
US9412778B2 (en) Semiconductor device, solid-state image sensor, methods of manufacturing the same, and camera
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
US20160156817A1 (en) Manufacturing method of imaging apparatus, imaging apparatus, and imaging system
JP6325904B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
US20150325620A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
US10163953B2 (en) Image pickup device and method of manufacturing the same
JP6630392B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP2015046505A (ja) 半導体装置およびその製造方法
JP6781745B2 (ja) 撮像装置の製造方法
JP2015109342A (ja) 撮像装置の製造方法
JP2014099474A (ja) 固体撮像装置およびその製造方法ならびにカメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180123

R151 Written notification of patent or utility model registration

Ref document number: 6282109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151