JP5818452B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5818452B2
JP5818452B2 JP2011026351A JP2011026351A JP5818452B2 JP 5818452 B2 JP5818452 B2 JP 5818452B2 JP 2011026351 A JP2011026351 A JP 2011026351A JP 2011026351 A JP2011026351 A JP 2011026351A JP 5818452 B2 JP5818452 B2 JP 5818452B2
Authority
JP
Japan
Prior art keywords
semiconductor region
type semiconductor
impurity concentration
region
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011026351A
Other languages
English (en)
Other versions
JP2012164943A (ja
Inventor
小林　昌弘
昌弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011026351A priority Critical patent/JP5818452B2/ja
Priority to US13/360,356 priority patent/US8952428B2/en
Priority to CN201210024578.1A priority patent/CN102637753B/zh
Publication of JP2012164943A publication Critical patent/JP2012164943A/ja
Application granted granted Critical
Publication of JP5818452B2 publication Critical patent/JP5818452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置、とりわけ固体撮像装置の素子分離構造に関する。
特許文献１は、光電変換部と画素トランジスタ（能動素子）との間の素子分離構造を開示している。具体的には、以下の特徴を有する素子分離構造が開示されている。第一に、素子分離領域が、画素トランジスタのソース領域及びドレイン領域とは反対の導電型の半導体領域で形成される。第二に、画素トランジスタのチャネル領域から素子分離領域にわたって配された絶縁膜が、段差のない平坦な状態で形成される。特許文献１によれは、このような素子分離構造によって画素トランジスタの占める面積を削減することが可能になるとされている。
特開２００９−０１６８１０号公報
本発明者は、特許文献１に記載された素子分離構造について次のような課題を見出した。すなわち、転送部を他の素子から分離するために特許文献１に記載された素子分離構造がそのまま適用された場合、電荷の転送効率が低下するという課題である。
本発明は、上記の知見に基づくものであり、固体撮像装置における電荷の転送効率を向上させることが目的である。
本発明に係る固体撮像装置は、活性領域を含む半導体基板と、第１導電型の第１半導体領域と、前記第１導電型とは異なる導電型である第２導電型の第２半導体領域と、フローティングディフュージョンと、前記半導体基板上に前記半導体基板と接して配された絶縁体と、前記半導体基板上に前記絶縁体を介して配され、前記第１半導体領域から前記フローティングディフュージョンへの電荷の転送を制御する転送ゲート電極と、を有する固体撮像装置において、前記第１半導体領域、前記第２半導体領域、及び前記フローティングディフュージョンが前記活性領域に配され、前記第１半導体領域の一部は、前記転送ゲート電極の一部と重なって配され、前記第１半導体領域の前記一部と前記第２半導体領域とが、前記半導体基板と前記絶縁体との界面に沿った方向において隣接して配され、前記界面から前記第１半導体領域の前記一部の不純物濃度ピークの位置までの距離が、前記界面から前記第２半導体領域の不純物濃度ピークの位置までの距離と異なることを特徴とする。
本発明に係る固体撮像装置によれば、電荷の転送効率を向上させることが可能である。
本発明の実施例１に係る固体撮像装置の平面構造の概略図。 本発明の実施例１に係る固体撮像装置の等価回路図。 本発明の実施例１に係る固体撮像装置の断面構造の概略図。 本発明の実施例１に係る固体撮像装置の不純物分布図。 本発明の実施例２に係る固体撮像装置の断面構造の概略図。 本発明の実施例２に係る固体撮像装置の不純物分布図。 本発明の実施例３に係る固体撮像装置の断面構造の概略図。 本発明の実施例３に係る固体撮像装置の不純物分布図。 本発明の実施例４に係る固体撮像装置の平面構造の概略図。 本発明の実施例４に係る固体撮像装置の等価回路図。 本発明の実施例５に係る固体撮像装置の平面構造の概略図。
本発明に係る固体撮像装置は半導体基板１を有する。半導体基板１は、固体撮像装置を構成する部材のうち半導体材料の部分である。半導体基板１は、例えば半導体ウェハに対して周知の半導体製造プロセスにより半導体領域が形成されたものを指す。半導体材料としては例えばシリコンが挙げられる。半導体基板１と接して絶縁体２が半導体基板１上に配される。絶縁体２は、例えばシリコン酸化膜である。半導体基板１には活性領域を有する。活性領域は半導体基板１のうち素子を構成する半導体領域が配される領域である。活性領域の境界は絶縁体分離部によって規定される。つまり絶縁体分離部が配されていない領域が活性領域ともいえる。絶縁体分離部はフィールド部と呼ばれることもある。具体的には、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などによって活性領域の境界が規定される。あるいは、半導体基板１の全体が活性領域であってもよい。ＳＴＩ、ＬＯＣＯＳなどの絶縁体分離部は、局所的に絶縁体が厚くなっていたり、半導体基板に溝が形成されていたりする。このような加工がされていない領域は、活性領域と呼ぶことができる。また、活性領域においては半導体基板１と絶縁体２との界面がほぼ平坦であってもよい。ほぼ平坦とは、界面は例えば積層欠陥による段差や、ウェハレベルの反りなどのために理想的な面ではないことを意味している。
なお、本明細書における平面は、活性領域における半導体基板１と絶縁体２との界面に対して平行な面である。本明細書における深さ方向は、活性領域における半導体基板１と絶縁体２との界面に対して垂直な方向である。
以下、図１を例に本発明の要部を説明する。図１は、固体撮像装置の平面概略図を示している。図１には、複数の活性領域１１５ａ、１１５ｂ、１１５ｃが示される。具体的には、光電変換部、ＦＤが配される活性領域１１５ａと、画素トランジスタのソース領域、ドレイン領域が配される活性領域１１５ｂ、１１５ｃが示される。活性領域１１５ａにＮ型半導体領域１０１が配される。たとえばＮ型半導体領域１０１は光電変換部の一部を構成するものである。光電変換部としては例えばフォトダイオード（以下、ＰＤ）が挙げられる。光電変換によって発生した電子はＮ型半導体領域１０１に収集される。Ｎ型半導体領域１０１は、光電変換によって発生した電子を蓄積可能な領域であってもよい。また、活性領域１１５ａにフローティングディフュージョン（以下、ＦＤ）１０５が配される。ＦＤ１０５はＮ型半導体領域によって構成される。そして、Ｎ型半導体領域１０１からＦＤ１０５に電子を転送するための転送ゲート電極１０３が半導体基板１上に絶縁体２を介して配される。
図１に示すとおり、ＰＤを構成するＮ型半導体領域１０１の一部と転送ゲート電極１０３の一部とが互いに重なる。言い換えると、Ｎ型半導体領域１０１及び転送ゲート電極１０３が一つの平面に射影されたとき、Ｎ型半導体領域１０１の一部及び転送ゲート電極１０３の一部が当該平面上の同じ領域に射影される。
活性領域１１５ａにはＰ型半導体領域１０６が配される。Ｎ型半導体領域１０１の転送ゲート電極１０３と重なった部分とＰ型半導体領域１０６とが平面方向に隣接して配される。平面方向は、半導体基板１と絶縁体２との界面に沿った方向である。これによって、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０１の電子に対するポテンシャル障壁として機能することができる。もしくは、Ｐ型半導体領域１０６が、Ｎ型半導体領域１０１を他の素子から電気的に分離する機能を有していてもよい。他の素子とは、活性領域１１５ａに配された別のＮ型半導体領域である。例えば、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０１と、別の光電変換部に含まれるＮ型半導体領域１０２とを電気的に分離する素子分離としての機能を有してもよい。あるいは、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０１と、活性領域１１５ａに埋め込まれた導電体とを電気的に分離する機能を有してもよい。このように、Ｐ型半導体領域１０６が少なくともＮ型半導体領域１０１に対するポテンシャル障壁あるいは素子分離として機能する場合には、Ｐ型半導体領域１０６がＮ型半導体領域１０１と隣接して配されたと考えることができる。また、Ｐ型半導体領域１０６がＮ型半導体領域１０１とＰＮ接合を構成する場合に、Ｐ型半導体領域１０６がＮ型半導体領域１０１と隣接して配されたと考えてもよい。
本発明は、半導体基板１と絶縁体２との界面からＮ型半導体領域１０１の不純物濃度ピークの位置までの深さが、半導体基板１と絶縁体２との界面からＰ型半導体領域１０６の不純物濃度ピークの位置までの深さと異なることが特徴である。図４（ａ）、（ｂ）は半導体基板１における深さ方向に沿った不純物の分布を示している。縦軸が不純物濃度、横軸が深さを示している。深さ方向に沿った不純物濃度のプロットは曲線を描く。この曲線の極大となる点が不純物濃度ピークである。ここで、深さの基準（横軸の原点）は光電変換部における半導体基板１と絶縁体２との界面である。
続いて、Ｎ型半導体領域１０１の不純物濃度ピークの位置とＰ型半導体領域１０６の不純物濃度ピークの位置とが異なる深さであることの効果を説明する。まず、Ｎ型半導体領域１０１の一部が、転送ゲート電極１０３と重なって配されたことによって、Ｎ型半導体領域１０１からＦＤ１０５への電荷の転送効率が向上することを説明する。次に、Ｎ型半導体領域１０１の転送ゲート電極１０３と重なって配された一部に隣接してＰ型半導体領域１０６が配されたことによって、転送効率が向上するという効果が小さくなる可能性があることについて説明する。最後に、本発明の特徴部分である、不純物濃度ピークの深さ方向の位置関係によって、上述の課題が解決され、転送効率が向上することを説明する。
Ｎ型半導体領域１０１からＦＤ１０５に電荷が転送される際には、所定の電圧が転送ゲート電極１０３に供給される。その結果、転送ゲート電極１０３の直下にチャネルが形成される。所定の電圧はこのチャネルを形成するために必要な電圧である。チャネルを通じて、Ｎ型半導体領域１０１からＦＤ１０５に電荷が移動する。本発明においては、Ｎ型半導体領域１０１の一部と転送ゲート電極１０３の一部とが重なって配される。すなわち、転送ゲート電極１０３の直下のチャネルが形成されるべき領域に、Ｎ型半導体領域１０１の一部が配される。これによって、チャネルにおけるポテンシャルバリアの発生が抑制される。その結果、転送効率が向上する。
一方、所定の領域にＰ型不純物（アクセプタ）が添加されることで、Ｐ型半導体領域１０６が形成される。しかしながら、Ｐ型不純物を添加する半導体プロセスの位置制御の精度に応じて、所定の領域以外の領域にもＰ型不純物が添加される恐れがある。あるいは、イオン注入後の熱処理の過程でＰ型不純物が所定の領域以外の領域に拡散しうる。このため、Ｎ型半導体領域１０１に隣接してＰ型半導体領域１０６が配される場合、Ｎ型半導体領域１０１にもＰ型不純物が添加される可能性がある。このようなＰ型不純物によって、Ｎ型半導体領域１０１内のＮ型不純物（ドナー）が補償される。
特に、Ｎ型半導体領域１０１の不純物濃度ピークの位置とＰ型半導体領域１０６の不純物濃度ピークとが同じ深さであると、Ｐ型半導体領域１０６のうち不純物濃度の比較的高い部分がＮ型半導体領域１０６の近傍に配されることになる。そのため、多数のＰ型不純物によってＮ型半導体領域１０１のＮ型不純物が補償される。結果として、Ｎ型半導体領域１０１の不純物濃度が大幅に低くなる恐れがある。あるいは、Ｎ型半導体領域であるべき領域が真性半導体領域やＰ型半導体領域になる場合も考えられる。この場合には、Ｎ型半導体領域１０１の面積が大幅に小さくなる恐れがある。
さらに、Ｎ型半導体領域１０１のなかでも、不純物濃度ピークが配された部分を含む不純物濃度の比較的高い領域の不純物濃度あるいは面積が小さくなりやすい。Ｎ型半導体領域１０１の不純物濃度の比較的高い領域は、先述の転送効率向上の効果に対して支配的に寄与する。そのため、このような領域の不純物濃度あるいは面積が小さいと、転送効率向上の効果も小さくなりやすい。
このように、Ｎ型半導体領域１０１の転送ゲート電極１０３と重なって配された部分の不純物濃度が小さくなる、もしくは、その面積が小さくなると、転送効率が低下する恐れがある。その理由は、第一に先述の転送効率向上の効果が減少するからである。あるいは、第二にＮ型半導体領域１０１の転送ゲート電極１０３と重なって配された部分のチャネル幅方向の長さが小さくなることによって、実効的なチャネル幅が狭くなるからである。
Ｎ型半導体領域１０１の転送ゲート電極１０３と重なっていない部分の不純物濃度もしくは面積が小さくなると、例えば感度や飽和電荷量が低減する可能性がある。しかし、Ｎ型半導体領域１０１の面積が十分大きいために、その影響はほとんど無視できる程度と考えられる。これに対して、Ｎ型半導体領域１０１の転送ゲート電極１０３と重なって配された一部は、面積が小さい。したがって不純物濃度あるいは面積が減少する絶対量が同じであっても、相対的な割合は大きくなる。こうして、本発明者は、Ｎ型半導体領域１０１の転送ゲート電極１０３と重なって配された一部の不純物濃度あるいは面積が小さくなることによる転送効率の低下は解決すべき課題であることを見出した。
本発明においては、Ｎ型半導体領域１０１の不純物濃度ピークの位置と、Ｐ型半導体領域１０６の不純物濃度ピークの位置とが異なる深さである。このため、上述の問題を改善することが可能である。
本発明によれば、Ｎ型半導体領域１０１の不純物濃度ピークとＰ型半導体領域１０６の不純物濃度ピークとが異なる深さに配される。そのため、平面上では互いに隣接した位置にＮ型半導体領域１０１とＰ型半導体領域１０６が配されていても、それぞれの不純物濃度の高い部分は深さ方向に所定の距離を置いて配される。これによって、Ｎ型半導体領域１０１のＮ型不純物のうち、Ｐ型半導体領域１０６のＰ型不純物によって補償されるＮ型不純物の数が低減される。そのため、Ｎ型半導体領域１０１の不純物濃度あるいは面積が小さくなりにくく、結果として、Ｎ型半導体領域１０１の一部が転送ゲート電極１０３の一部と重なって配されたことによる転送効率向上の効果が高くなる。
なお、不純物濃度ピークを持つ半導体領域は種々の方法によって形成され得る。その、一手法としてイオン注入が挙げられる。半導体領域がイオン注入によって形成されると、当該半導体領域は所定の深さに不純物濃度ピークを持つ。この後、不純物濃度ピークが残る条件で熱処理を行ってもよい。なお、イオン注入を用いて半導体領域を形成した場合であっても、不純物濃度ピークが半導体基板１上に積層された絶縁体２中に位置するようなエネルギーのイオン注入によって形成された半導体領域は、必ずしも当該半導体領域中に不純物濃度ピークを持つとは限らない。
また本発明を、平面でのＦＤ１０５の面積が、平面でのＮ型半導体領域１０１の面積よりも小さい構成に適用するとより効果が高い。この理由は以下の通りである。ＦＤの面積がＰＤの面積に比べて小さい場合には、チャネルの幅がＰＤのチャネル方向の幅よりも狭い。加えて、チャネルの長さが短いほうが、転送効率の点で有利である。したがって、チャネルの面積はＰＤの面積に比べて小さいことが多い。そのため、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部は、その面積がＮ型半導体領域１０１の残りの部分の面積に比べて非常に小さい。したがってこのような構成に対して、本発明を適用するとさらに高い効果が得られるのである。
さらに平面でのＦＤ１０５の面積が平面でのＮ型半導体領域１０１の面積よりも小さいことによって、感度の向上、飽和電荷の向上、または電荷電圧変換効率の向上の効果も得られる。その理由は、第一に感度や飽和電荷量を大きくするために面積の大きなＰＤのほうが有利だからである。第２に電荷電圧変換効率を大きくするためにＦＤの容量が小さいことが好ましく、そのためには面積の小さいＦＤのほうが有利だからである。ここで平面でのＰＤの面積とは、ＰＤが一つの平面に射影されたときに、当該平面上のＰＤが射影された領域の面積を意味する。平面でのＦＤ１０５の面積とは、ＦＤ１０５が一つの平面に射影されたときに、当該平面上のＦＤ１０５が射影された領域の面積を意味する。なお、特に断りがない限り、以下では平面での面積を単に「面積」と記載する。
なお、以上の説明において信号電荷として電子を用いる構成を例示したが、信号電荷として正孔を用いることも可能である。信号電荷として電子を用いる場合は、第１導電型がＮ型、第２導電型がＰ型である。正孔を信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。つまり、第１導電型がＰ型、第２導電型がＮ型である。
本発明の実施例を、図面を参照して詳細に説明する。図１は本発明に係る固体撮像装置の実施例１の平面概略図である。
１０１と１０２は光電変換部を構成するＮ型半導体領域である。それぞれが、半導体基板の深い位置に配されたＰ型半導体領域とＰＮ接合を構成することでＰＤを構成している。このＰ型半導体領域はたとえばＰ型ウェルあるいはＰ型埋め込み層である。光電変換部において入射した光が電荷に変換される。光電変換によって発生した電荷はＮ型半導体領域１０１、１０２に蓄積される。
１０３、１０４は転送ゲート電極である。１０５はＦＤである。Ｎ型半導体領域１０１の電荷は転送ゲート電極１０３によってＦＤ１０５へ転送される。Ｎ型半導体領域１０２の電荷は転送ゲート電極１０４によってＦＤ１０５へ転送される。ＦＤ１０５は後述する増幅部の入力部として機能する。具体的には、ＦＤ１０５は、ＦＤ１０５に転送された電荷を電荷の量に応じた電圧に変換する。本実施例においては、２つのＮ型半導体領域１０１、１０２の電荷が共通ノードであるＦＤ１０５へ転送される。しかし、Ｎ型半導体領域１０１の電荷が第１のＦＤに転送され、Ｎ型半導体領域１０２の電荷が第１のＦＤとは別の第２のＦＤに転送されるように、各光電変換部に対してＦＤを別ノードとする構成であってもよい。
Ｎ型半導体領域１０１とＮ型半導体領域１０２との間に、Ｐ型半導体領域１０６が配される。Ｐ型半導体領域１０６は、Ｎ型半導体領域１０１とＮ型半導体領域１０２とを電気的に分離する。
Ｐ型半導体領域１０７はＰＤを埋め込み型のフォトダイオードとするための表面領域である。Ｐ型半導体領域１０７は、Ｎ型半導体領域１０１、１０２よりも半導体基板の浅い位置に配される。Ｐ型半導体領域１０７がＮ型半導体領域１０１の全面と重なって配されることが好ましい。もちろん、Ｐ型半導体領域１０７がＮ型半導体領域１０１の一部のみに重なって配された構成でもよい。さらに、Ｐ型半導体領域１０７がＰ型半導体領域１０６の一部もしくは全部と重なって配されてもよい。Ｐ型半導体領域１０７がＰ型半導体領域１０６と電気的に接続されているとよい。
１０８はリセットトランジスタのゲート電極である。１０９、１１０はそれぞれリセットトランジスタのソース領域、ドレイン領域である。リセットトランジスタのソース領域１０９とＦＤ１０５とが電気的に接続される。１１１は増幅トランジスタのゲート電極である。１１２、１１３はそれぞれ増幅トランジスタのソース領域、ドレイン領域である。増幅トランジスタのゲート電極１１１とＦＤ１０５とが電気的に接続される。
１１４は絶縁体分離部である。絶縁体分離部１１４は例えばＳＴＩである。絶縁体分離部１１４によって境界が規定された領域が活性領域である。具体的には、図１において、実線１１５ａ〜１１５ｃによって囲まれた領域が活性領域である。
図１に示すとおり、Ｎ型半導体領域１０１の一部が転送ゲート電極１０３と重なって配される。そして、転送ゲート電極１０３と重なって配されたＮ型半導体領域の一部に隣接する活性領域１１５ａに、Ｐ型半導体領域１０６が配される。
活性領域１１５ａにおいて転送ゲート電極１０３と重なった部分のうち、Ｎ型半導体領域１０１及びＰ型半導体領域１０６のいずれも配されていない領域には、Ｐ型半導体領域が配される。このＰ型半導体領域は、例えばＰ型ウェルである。もしくは、チャネルドーピングがなされトランジスタの閾値調整のための閾値調整領域となっていてもよい。
図２は本実施例における画素の等価回路図である。２０１は第１光電変換部、２０２は第２光電変換部である。第１光電変換部２０１は、図１のＮ型半導体領域１０１を含んで構成される。第２光電変換部２０２は図１のＮ型半導体領域１０２を含んで構成される。
２０３は第１転送トランジスタ、２０４は第２転送トランジスタである。第１転送トランジスタ２０３のゲートは、図１の転送ゲート電極１０３を含んで構成される。第１転送トランジスタ２０３のソースには、図１のＮ型半導体領域１０１が対応する。第１転送トランジスタ２０３のドレインには、図１のＦＤ１０５が対応する。第２転送トランジスタ２０４のゲート、ソース、ドレインには、図１の転送ゲート電極１０４、Ｎ型半導体領域１０２、ＦＤ１０５がそれぞれ対応する。
２０６はリセットトランジスタである。２０７は増幅トランジスタである。２０５は増幅トランジスタ２０７の入力ノードである。増幅トランジスタ２０７の入力ノード２０５には、図１のＦＤ１０５が対応する。すなわち、本実施例において、ＦＤ１０５は増幅トランジスタの入力部として機能する。
２０８は電源である。電源２０８はリセットトランジスタ２０６のドレイン、及び増幅トランジスタ２０７のドレインと電気的に接続される。増幅トランジスタ２０７のソースは、出力線２０９に接続される。
以上のような回路構成によって、光電変換部に入射した光に応じた信号が出力線２０９に出力される。この動作を簡単に説明する。まず、リセットトランジスタ２０６がオンすると、入力ノード２０５が電源電圧にリセットされる。次いで、転送トランジスタ２０３がオンすると、第１光電変換部２０１に蓄積された電荷が入力ノード２０５に転送される。入力ノード２０５に転送された電荷は電圧に変換される。すなわち、入力ノード２０５の電圧が、リセットされた時の電圧から電源電圧から転送された電荷の量に応じた電圧だけ変化する。増幅トランジスタは、入力ノードの電圧に応じた電圧を出力線２０９に出力する。第１転送トランジスタ２０３、第２転送トランジスタ２０４、リセットトランジスタ２０６のオンとオフは、それぞれのゲートに供給される電圧によって制御される。
続いて、本実施例の断面の構造と、深さ方向に沿った不純物の分布について説明する。図３（ａ）、（ｂ）、（ｃ）はそれぞれ図１の直線ＡＢ、直線ＣＤ、直線ＥＦに沿った断面の概略図を示している。図１に対応する部分には同一の符号を付している。
図４（ａ）は、図３（ａ）の破線Ｐ１１、破線Ｐ１２に沿った不純物の分布を示している。図４（ｂ）は、図３（ｂ）の破線Ｐ１３、破線Ｐ１４に沿った不純物の分布を示している。図４（ａ）、（ｂ）において、縦軸は不純物濃度、横軸は半導体基板と絶縁体２との界面からの深さを表している。
図３（ａ）は２つの光電変換部の断面を示している。Ｐ型半導体領域１０６は、Ｎ型半導体領域１０２及び１０３よりも半導体基板の深い位置にまで延在して配される。そのため、Ｎ型半導体領域１０１、１０２は、界面から深い位置においても素子分離部１０６によって電気的に分離される。Ｎ型半導体領域１０１、１０２及びＰ型半導体領域１０６よりも浅い位置にＰ型半導体領域１０７が配される。３０２は半導体基板１と絶縁体２との界面である。絶縁体２が半導体基板１と接するように半導体基板１上に配される。Ｐ型半導体領域１０７が素子分離層１０６と重なる位置まで延在して配されることにより、Ｎ型半導体領域１０１とＮ型半導体領域１０２との間の電気的な分離をより効果的に行うことが可能となる。
３０１はＰ型半導体領域である。Ｐ型半導体領域３０１は、Ｎ型半導体領域１０１及び１０２とＰＮ接合を構成する。Ｐ型半導体領域３０１は、例えばＮ型半導体基板に配されたＰ型ウェルである。Ｐ型ウェルが、異なる深さに配された複数のＰ型半導体領域によって構成されてもよい。あるいは、Ｐ型半導体領域３０１は、Ｐ型半導体基板であってもよい。つまり、Ｐ型半導体基板の所定の位置にＮ型半導体領域を配することによって光電変換部が構成される場合であって、Ｎ型半導体領域が配されずもともとのＰ型半導体基板のままの状態である領域がＰ型半導体領域３０１であってもよい。
図４（ａ）は、図３（ａ）の破線Ｐ１１、破線Ｐ１２に沿った不純物の分布を示している。破線Ｐ１１は光電変換部における深さ方向を示す。破線Ｐ１２はＰ型半導体領域１０６が配された領域における深さ方向を示す。光電変換部において、浅いほうから順に、Ｐ型半導体領域１０７に含まれる不純物、Ｎ型半導体領域１０２に含まれる不純物、Ｐ型半導体領域３０１に含まれる不純物が配される。Ｐ型半導体領域１０６が配された領域において、浅いほうから順に、Ｐ型半導体領域１０７に含まれる不純物、Ｐ型半導体領域１０６に含まれる不純物、Ｐ型半導体領域３０１に含まれる不純物が配される。このように、不純物の分布を示す図において、Ｎ型半導体領域の不純物の分布であることは「ｎ」で表され、Ｐ型半導体領域の不純物の分布であることは「ｐ」で表される。以下の図でも同様である。
図４（ａ）が示す通り、Ｎ型半導体領域１０１の不純物濃度ピークの位置は、Ｐ型半導体領域１０６の不純物濃度ピークの位置とは深さが異なる。本実施例では、Ｎ型半導体領域１０１の不純物濃度ピークの位置が、Ｐ型半導体領域１０６の不純物濃度ピークの位置よりも浅い位置である。
また、図示されていないが、Ｎ型半導体領域１０２の不純物濃度ピークの位置は、Ｐ型半導体領域１０６の不純物濃度ピークの位置とは異なる深さである。本実施例では、Ｎ型半導体領域１０２の不純物濃度ピークの位置が、Ｐ型半導体領域１０６の不純物濃度ピークの位置よりも浅い位置である。
図３（ｂ）、（ｃ）は転送ゲート電極１０３を含む断面の概略図を示している。図３（ｂ）はＮ型半導体領域１０１からＦＤ１０５への電荷の転送方向に対して垂直な断面の概略図を示している。図３（ｃ）は、電荷の転送方向を含む断面の概略図を示している。
図３（ｂ）、（ｃ）において、転送ゲート電極１０３は不図示の絶縁体を介して半導体基板１上に配される。図３（ｂ）、（ｃ）が示す通り、Ｎ型半導体領域１０１の一部が転送ゲート電極１０３と重なって配される。また、図３（ｂ）が示す通り、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部に隣接した領域に、Ｐ型半導体領域１０６が配される。なお、Ｐ型半導体領域１０６とは反対側に、絶縁体分離部１０４が配される。また、図３（ｂ）が示す通り、転送ゲート電極１０３の一部がＰ型半導体領域１０６と重なっていてもよい。
図３（ｂ）、（ｃ）が示す通り、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部は、Ｐ型半導体領域１０７と重なっていない。言い換えると、Ｐ型半導体領域１０７よりもＮ型半導体領域１０１のほうが、電荷の転送方向に沿ってＦＤ１０５の近くまで延在している。このような構成によれば、電荷の転送効率を向上させることが可能である。
このような構成は、以下の方法で製造することができる。例えば、まず転送ゲート電極１０３を形成する。その後に、転送ゲート電極１０３の下に潜り込む方向に傾きをつけて不純物注入を行うことでＮ型半導体領域１０１を形成し、逆に転送ゲート電極１０３から遠ざかる方向に傾きをつけて不純物注入を行うことでＰ型半導体領域１０７を形成する。別の方法としては、まずＮ型半導体領域１０１を形成する。その後、Ｎ型半導体領域１０１と重なるように転送ゲート電極１０３を形成する。その後、転送ゲート電極１０３をマスクとしてＰ型半導体領域１０７を形成する。
図４（ｂ）は、図３（ｂ）の破線Ｐ１３、破線Ｐ１４に沿った不純物の分布を示している。破線Ｐ１３はＮ型半導体領域１０１と転送ゲート電極１０３とが重なった領域における深さ方向を示す。破線Ｐ１４は転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部に隣接して配されたＰ型半導体領域１０６における深さ方向を示す。Ｎ型半導体領域１０１と転送ゲート電極１０３とが重なった領域において、浅いほうから順に、Ｎ型半導体領域１０１に含まれる不純物、Ｐ型半導体領域３０１に含まれる不純物が配される。Ｐ型半導体領域１０６が配された領域において、浅いほうから順に、Ｐ型半導体領域１０７に含まれる不純物、Ｐ型半導体領域１０６に含まれる不純物、Ｐ型半導体領域３０１に含まれる不純物が配される。
図４（ｂ）が示す通り、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部の不純物濃度ピークの位置は、Ｐ型半導体領域１０６の不純物濃度ピークの位置とは異なる深さである。本実施例では、Ｎ型半導体領域１０１の一部の不純物濃度ピークが、Ｐ型半導体領域１０６の不純物濃度ピークよりも浅い位置に配される。
また、図示されていないが、転送ゲート電極１０４と重なって配されたＮ型半導体領域１０２の一部の不純物濃度ピークの位置は、Ｐ型半導体領域１０６の不純物濃度ピークの位置とは異なる深さである。本実施例では、Ｎ型半導体領域１０２の一部の不純物濃度ピークが、Ｐ型半導体領域１０６の不純物濃度ピークよりも浅い位置に配される。
Ｎ型半導体領域１０２の一部の不純物濃度ピークの位置と、Ｐ型半導体領域１０６の不純物濃度ピークの位置とがわずかでも異なっていれば本発明の効果を得ることができる。界面３０２からＮ型半導体領域１０２の一部の不純物濃度ピークの位置までの深さが、界面３０２からＰ型半導体領域１０６の不純物濃度ピークの位置までの深さと、５０オングストローム以上異なっていることが好適である。また、イオン注入によって半導体領域を形成する場合は、深さの差が侵入深さの標準偏差の１０分の１より大きいことが好ましい。標準偏差は、イオンの平均侵入深さから、不純物濃度が平均侵入深さにおける不純物濃度の半値となる深さまでの距離である。つまり、不純物濃度ピークの位置から、不純物濃度が不純物濃度ピークの半値となる位置までの距離が標準偏差である。
本実施例において、Ｎ型半導体領域１０１の不純物濃度ピークと同じ深さの不純物濃度ピークを有するＰ型半導体領域が、Ｎ型半導体領域１０１に隣接して配されてもよい場合がある。例えば、当該Ｐ型半導体領域の不純物濃度が、Ｎ型半導体領域１０１またはＰ型半導体領域１０６の不純物濃度に比べて十分低い場合である。例えば、不純物濃度が１０分の１以下の場合などである。不純物濃度が１０分の１以下の場合、Ｎ型半導体領域１０１やＰ型半導体領域１０６の不純物濃度に与える影響は高々１０％程度である。したがって、その影響を無視できる場合がある。
入射光が基板内で光電変換されることを考慮すると、Ｐ型半導体領域１０７が深く形成されると、信号電荷が再結合により消滅し、感度の低下を招くため、Ｐ型半導体領域１０７が形成される深さはより浅いことが望ましい。具体的には、Ｐ型半導体領域１０７の不純物濃度ピークの位置が、界面３０２から０．１０マイクロメートル以内の深さであることが好適である。Ｐ型半導体領域１０７を形成するために注入された不純物の不純物濃度ピークが半導体基板１に積層された絶縁体中に位置してもよい。このような場合、Ｐ型半導体領域１０７の内部には不純物濃度ピークが存在しない。また、界面３０２での不純物の偏析およびパイルアップを低減するために、信号電荷として電子が用いられる場合にはＰ型半導体領域１０７はボロンもしくはボロン化合物によって形成されることが好適である。信号電荷として正孔が用いられる場合には、導電型が反対になる。つまり、Ｎ型半導体領域１０７は砒素もしくは砒素化合物で形成されることが好適である。
また、転送ゲート電極１０３と重なったＮ型半導体領域１０１の一部が深くに配された場合、電荷転送に必要な電圧が高くなる可能性がある。したがって、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部の不純物濃度ピークの位置は、界面３０２から０．００マイクロメートルより深く、かつ界面３０２から０．３０マイクロメートルより浅いことが望ましい。界面３０２からＮ型半導体領域１０１の一部の不純物濃度ピークの位置までの深さは、０．１０〜０．２０マイクロメートルの範囲であることがより好ましい。不純物の拡散を考慮すると、信号電荷として電子を用いる場合には、Ｎ型半導体領域１０１は砒素もしくは砒素化合物で形成されることが好適である。信号電荷として正孔を用いる場合には、導電型が反対になる。つまり、Ｐ型半導体領域１０１がボロンもしくはボロン化合物で形成されることが好適である。
また、界面３０２からＰ型半導体領域１０６の不純物濃度ピークの位置までの深さは、０．２０〜０．３０マイクロメートルの範囲であることが好ましい。さらに、界面３０２からＰ型半導体領域１０６の不純物濃度ピークの位置までの深さは、０．２２〜０．２５マイクロメートルの範囲であることがより好ましい。不純物の拡散を考慮すると、信号電荷として電子を用いる場合には、Ｐ型半導体領域１０６はボロンもしくはボロン化合物で形成されることが好適である。信号電荷として正孔を用いる場合には、素子分離層１０６は砒素もしくは砒素化合物で形成されることが好適である。
このように、本実施例では、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部の不純物濃度ピークの位置が、Ｐ型半導体領域１０６の不純物濃度ピークの位置よりも浅い。このような構成によれば、電荷転送に必要な電圧を低くしつつ、電気的な分離を行うことが可能である。
以上に述べた通り、本実施例では、Ｎ型半導体領域１０１の不純物濃度ピークの位置とＰ型半導体領域１０６の不純物濃度ピークの位置とが互いに異なる深さである。このような構成によれば、Ｎ型半導体領域１０１のうち、転送ゲート電極１０３と重なった部分の不純物濃度が減少することを抑えることが可能となる。この結果、光電変換部からＦＤ１０５への電荷の転送効率を向上させることが可能である。
また、本実施例においては、複数の光電変換部の電荷が共通のＦＤへ転送される。このとき、複数の光電変換部が配された方向（図１の直線ＡＢが示す方向）とは異なる方向（図１の直線ＥＦが示す方向）に電荷が転送される。このような構成においては、複数の光電変換部が互いに近接して配される。互いに近接して配された２つの光電変換部を分離するために、Ｐ型半導体領域１０６の不純物濃度がより高いことが望ましい。一方で、Ｐ型半導体領域１０６の不純物濃度が高くなると不純物の拡散によって転送チャネルの実効的な幅が狭められる。つまり、電気的分離の性能を確保することと転送チャネルの幅を確保することとがトレードオフの関係になる。そのため、電荷の転送効率が低下するという課題がより顕著になる。したがって、本実施例のように、複数の光電変換部の電荷が共通のＦＤへ転送される構成において本発明が適用されることによって、より顕著な効果が得られる。
本発明に係る第２の実施例について説明する。本実施例の平面構造、等価回路及び動作は実施例１と同様である。実施例１と異なる点は、異なる深さに配された複数のＮ型半導体領域が１つの光電変換部に含まれる点である。この点について図面を用いて説明する。
本実施例の平面構造は図１に示される。図５（ａ）、（ｂ）、（ｃ）はそれぞれ図１の直線ＡＢ、直線ＣＤ、直線ＥＦに沿った断面の概略図を示している。図６（ａ）は、図５（ａ）の破線Ｐ２１、破線Ｐ２２に沿った不純物の分布を示している。図６（ｂ）は、図５（ｂ）の破線Ｐ２３、破線Ｐ２４に沿った不純物の分布を示している。図６（ａ）、（ｂ）において、縦軸は不純物濃度、横軸は半導体基板１と絶縁体との界面からの深さを表している。実施例１と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。
図５（ａ）〜（ｃ）が示すように、本実施例ではＮ型半導体領域１０１よりも界面３０２から深い位置にＮ型半導体領域５０１が配される。平面で見たときに、Ｎ型半導体領域５０１の一部または全部がＮ型半導体領域１０１と重なる。Ｎ型半導体領域１０１及び５０１が１つの光電変換部（図２の第１光電変換部２０１）に含まれる。また、図５（ａ）が示すように、Ｎ型半導体領域１０２よりも界面３０２から深い位置にＮ型半導体領域５０２が配される。平面で見たときに、Ｎ型半導体領域５０２の一部または全部がＮ型半導体領域１０２と重なる。Ｎ型半導体領域１０２及び５０２が１つの光電変換部（図２の第２光電変換部２０２）に含まれる。
図６（ａ）は光電変換部における深さ方向（破線Ｐ２１）に沿った不純物の分布を示している。異なる深さに配されたＮ型半導体領域１０１とＮ型半導体領域５０１とが互いに重なっているため、２つのＮ型半導体領域に対応した２つの不純物濃度ピークが配される。すなわち、Ｎ型半導体領域１０１の不純物濃度ピークとＮ型半導体領域２０１の不純物濃度ピークである。Ｎ型半導体領域１０１の不純物濃度ピークの位置はＮ型半導体領域５０１の不純物濃度ピークの位置よりも浅い。また、図６（ａ）には、Ｐ型半導体領域１０６における深さ方向（破線Ｐ２２）に沿った不純物分布が示されている。図６（ａ）が示す通り、Ｐ型半導体領域１０６の不純物濃度ピークの位置は、Ｎ型半導体領域１０１及び５０１の不純物濃度ピークの位置のいずれとも異なる深さである。
図６（ｂ）は、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部における深さ方向（破線Ｐ２３）に沿った不純物の分布を示している。また、図６（ｂ）はＮ型半導体領域１０１の一部に隣接して配されたＰ型半導体領域１０６における深さ方向（破線Ｐ２４）に沿った不純物の分布を示している。図６（ｂ）が示す通り、Ｐ型半導体領域１０６の不純物濃度ピークの位置は、Ｎ型半導体領域１０１及び５０１の不純物濃度ピークの位置のいずれとも異なる深さである。本実施例では、界面３０２に近いほうから順に、Ｎ型半導体領域１０１の不純物濃度ピーク、Ｐ型半導体領域１０６の不純物濃度ピーク、Ｎ型半導体領域５０１の不純物濃度ピークが配される。
本実施例において、界面３０２からＮ型半導体領域１０１の不純物濃度ピークの位置までの深さは、０．１０〜０．２０マイクロメートルの範囲であることが好ましい。界面３０２からＰ型半導体領域１０６の不純物濃度ピークの位置までの深さは、０．２０〜０．２５マイクロメートルの範囲であることが好ましい。界面３０２からＮ型半導体領域５０１の不純物濃度ピークの位置までの深さは、０．２５〜０．３５マイクロメートルの範囲であることが好ましい。なお、界面３０２からＰ型半導体領域１０７の不純物濃度ピークの位置までの深さは、０．００〜０．１０マイクロメートルの範囲であることが好ましい。
このように、深さの異なる複数のＮ型半導体領域が１つの光電変換部に含まれることによって、より深い位置にＮ型半導体領域を配することが容易になる。この理由は、異なる注入エネルギーによる複数回のイオン注入によって、深さの異なる複数のＮ型半導体領域を容易に形成することができるからである。深い位置にＮ型半導体領域が配されることによって、半導体基板１の深い位置で発生した電荷を蓄積することが可能となる。結果として感度を向上させることが可能である。
また図５（ｃ）に示されるように、本実施例においては、Ｎ型半導体領域５０１よりもＮ型半導体領域１０１のほうが、電荷の転送方向に沿ってＦＤ１０５へ延在している。転送ゲート電極１０３を形成した後にＮ型半導体領域１０１、５０１を形成する場合に、このような構成は有利である。浅い側のＮ型半導体領域１０１を形成する際には、転送ゲート電極１０３へ潜り込む方向へ傾きをつけてイオン注入を行うことで、Ｎ型半導体領域１０１からＦＤ１０５への電荷転送に必要な電圧を低くすることが可能となる。この時、傾きを大きくすることでフォトレジストや転送ゲート電極１０３によるシャドウイング効果が大きくなり、注入される不純物の量が減少する。その結果、Ｎ型半導体領域１０１における総不純物量が減少する。これを補うために、深い側のＮ型半導体領域５０１を形成する際には、Ｎ型半導体領域１０１を形成する時よりも、傾ける角度を小さくする、あるいは垂直にしてイオン注入を行う。これによって、シャドウイング効果を低減し、光電変換部における不純物の量を増加させることが可能となる。結果、蓄積電荷量を減少させることなく、電荷の転送を行うのに必要な電圧を低く抑えることが可能となる。
さらに、Ｎ型半導体領域１０１を砒素または砒素化合物のイオン注入によって形成し、Ｎ型半導体領域５０１をリンまたはリン化合物のイオン注入によって形成してもよい。リンは砒素よりも軽いため、より深い位置まで不純物を注入することが可能である。一方、砒素はリンよりも重いため、拡散しにくいという利点がある。もちろん、Ｎ型半導体領域１０１及びＮ型半導体領域５０１の両方を砒素または砒素化合物のイオン注入によって形成してもよい。
本発明に係る第３の実施例について説明する。本実施例の平面構造、等価回路及び動作は実施例１及び実施例２と同様である。実施例１及び実施例２と異なる点は、光電変換部に含まれるＮ型半導体領域に隣接して、深さの異なる複数のＰ型半導体領域が配される点である。この点について図面を用いて説明する。
本実施例の平面構造は図１に示される。図７（ａ）、（ｂ）はそれぞれ図１の直線ＡＢ、直線ＣＤに沿った断面の概略図を示している。図８（ａ）は、図７（ａ）の破線Ｐ３１、破線Ｐ３２に沿った不純物の分布を示している。図８（ｂ）は、図７（ｂ）の破線Ｐ３３、破線Ｐ３４に沿った不純物の分布を示している。図８（ａ）、（ｂ）において、縦軸は不純物濃度、横軸は半導体基板１と絶縁体との界面からの深さを表している。実施例１あるいは実施例２と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。
図７（ａ）が示す通り、本実施例では、Ｎ型半導体領域１０１に隣接して、Ｐ型半導体領域１０６及びＰ型半導体領域７０１が配される。Ｐ型半導体領域１０６、及びＰ型半導体領域７０１はいずれも活性領域１１５に配される。また、図７（ｂ）が示す通りは、転送ゲート電極１０３に重なって配されたＮ型半導体領域１０１の一部に隣接してＰ型半導体領域１０６及びＰ型半導体領域７０１が配される。Ｐ型半導体領域７０１はＰ型半導体領域１０６よりも界面３０２から深い位置に配される。そして、平面で見たときに、Ｐ型半導体領域７０１の一部または全部がＰ型半導体領域１０６と重なる。Ｐ型半導体領域７０１は、Ｎ型半導体領域１０１と他の素子とを電気的に分離する。図７（ａ）では、Ｐ型半導体領域７０１が、Ｎ型半導体領域１０１とＮ型半導体領域１０２とを電気的に分離している。このように、本実施例においては、光電変換部に含まれるＮ型半導体領域１０１を他の素子と電気的に分離するために、深さの異なる複数のＰ型半導体領域がＮ型半導体領域１０１に隣接して配される。
図８（ａ）において、光電変換部における深さ方向（破線Ｐ３１）に沿った不純物の分布は実施例２と同様である。Ｐ型半導体領域１０６における深さ方向（破線Ｐ３２）に沿った不純物の分布は、Ｐ型半導体領域１０６の不純物濃度ピークとＰ型半導体領域７０１の不純物濃度ピークを有する。そして、Ｐ型半導体領域１０６及びＰ型半導体領域７０１の不純物濃度ピークの位置は、いずれもＮ型半導体領域１０１の不純物濃度ピークの位置とは異なる深さである。
図８（ｂ）において、転送ゲート電極１０３と重なって配されたＮ型半導体領域１０１の一部における深さ方向（破線Ｐ３３）に沿った不純物の分布は実施例２と同様である。Ｐ型半導体領域１０６における深さ方向（破線Ｐ３２）に沿った不純物の分布は、Ｐ型半導体領域１０６の不純物濃度ピークとＰ型半導体領域７０１の不純物濃度ピークを有する。そして、Ｐ型半導体領域１０６及びＰ型半導体領域７０１の不純物濃度ピークの位置は、いずれもＮ型半導体領域１０１の不純物濃度ピークの位置とは異なる深さである。本実施例においては、浅いほうから順に、Ｎ型半導体領域１０１の不純物濃度ピーク、Ｐ型半導体領域１０６の不純物濃度ピーク、Ｎ型半導体領域５０１の不純物濃度ピーク、Ｐ型半導体領域７０１の不純物濃度ピークが配される。この４つの半導体領域の不純物濃度ピークの深さはいずれも異なる深さである。
本実施例において、界面３０２からＮ型半導体領域１０１の不純物濃度ピークの位置までの深さは、０．１０〜０．２０マイクロメートルの範囲であることが好ましい。界面３０２からＰ型半導体領域１０６の不純物濃度ピークの位置までの深さは、０．２０〜０．２５マイクロメートルの範囲であることが好ましい。界面３０２からＮ型半導体領域５０１の不純物濃度ピークの位置までの深さは、０．２５〜０．３５マイクロメートルの範囲であることが好ましい。界面３０２からＰ型半導体領域７０１の不純物濃度ピークの位置までの深さは、０．３５〜０．５０マイクロメートルの範囲であることが好ましい。なお、界面３０２からＰ型半導体領域１０７の不純物濃度ピークの位置までの深さは、０．００〜０．１０マイクロメートルの範囲であることが好ましい。
以上に述べた通り、本実施例では、Ｐ型半導体領域１０６及びＰ型半導体領域７０１がＮ型半導体領域１０１に隣接して配される。そして、Ｐ型半導体領域１０６及びＰ型半導体領域７０１の不純物濃度ピークの位置は、いずれもＮ型半導体領域１０１の不純物濃度ピークの位置とは異なる深さである。このような構成によれば、実施例２の効果に加えて、より深い位置までＰ型半導体領域を配することが容易になるという利点がある。
また、本実施例においては、Ｐ型半導体領域７０１の不純物濃度ピークが、Ｎ型半導体領域１０１の不純物濃度ピークより浅い位置に配されてもよい。そして、浅いほうから順に、Ｐ型半導体領域１０６の不純物濃度ピーク、Ｎ型半導体領域１０１の不純物濃度ピーク、Ｐ型半導体領域７０１の不純物濃度ピーク、Ｎ型半導体領域５０１の不純物濃度ピークが配される構成でもよい。このような構成によれば、電気的な分離の性能を向上させることが可能である。転送ゲート電極１０３やそのほかのゲート電極に電圧が印加された場合、電界効果によって界面３０２に近い領域のポテンシャルが大きく変化する。そのため、界面に近い領域に電気的分離の機能を有するＰ型半導体領域１０６が配されることによって、電気的な分離の性能を向上させることが可能だからである。
本発明に係る第４の実施例について説明する。図９は本実施例の平面構造の概略図である。実施例１〜３と同様の機能を有する部分は同じ符号を付し、詳細な説明は省略する。
本実施例は、４つの光電変換部の電荷が共通のＦＤ１０５に転送されることが特徴である。図９において、９０１は第１光電変換部に含まれるＮ型半導体領域である。９０２は第２光電変換部に含まれるＮ型半導体領域である。９０３は第３光電変換部に含まれるＮ型半導体領域である。９０４は第４光電変換部に含まれるＮ型半導体領域である。
４つのＮ型半導体領域９０１〜９０４は、それぞれ第１〜第４の光電変換部で発生した電荷を蓄積する。４つのＮ型半導体領域９０１〜９０４のそれぞれに対応して、転送ゲート電極９０５〜９０８が配される。転送ゲート電極９０５〜９０８によって、４つのＮ型半導体領域９０１〜９０４に蓄積された電荷は共通のＦＤ１０５に転送される。
本実施例において、Ｎ型半導体領域９０１の一部は対応する転送ゲート電極９０５と重なって配される。同じく各Ｎ型半導体領域９０２〜９０４の一部は、対応する転送ゲート電極９０６〜９０８と重なって配される。そして、転送ゲート電極と重なって配された一部に隣接する活性領域１１５にＰ型半導体領域１０６が配される。
Ｎ型半導体領域９０１〜９０４が配された領域における深さ方向に沿った不純物の分布は、実施例１〜３のＮ型半導体領域１０１が配された領域における不純物の分布と同様である。したがって、Ｎ型半導体領域９０１〜９０４のそれぞれの不純物濃度ピークの位置は、Ｐ型半導体領域１０６の不純物濃度ピークの位置とは異なる深さである。
図１０は本実施例の等価回路である。１００１は第１光電変換部、１００２は第２光電変換部、１００３は第３光電変換部、１００４は第４光電変換部である。１００５は第１転送トランジスタ、１００６は第２転送トランジスタ、１００７は第３転送トランジスタ、１００８は第４転送トランジスタである。第１〜第４転送トランジスタは互いに独立にオン、オフが制御される。
図１０が示す通り、本実施例では、４つの光電変換部が１つの増幅トランジスタ２０７を共有している。このような構成によれば、実施例１〜３の効果に加えて、さらに光電変換部の面積を大きくすることができる。
本発明に係る第５の実施例について説明する。図１１は本実施例の平面構造の概略図である。実施例１〜４と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。なお、本実施例の等価回路は実施例４と同様である。
図１１には４つの光電変換部が示される。第１〜第４光電変換部のそれぞれがＮ型半導体領域１１０１〜１１０４を含む。４つのＮ型半導体領域１１０１〜１１０４のそれぞれに対応して、転送ゲート電極１１０５〜１１０８が配される。そして、第１光電変換部に含まれるＮ型半導体領域１１０１及び第２光電変換部に含まれるＮ型半導体領域１１０２の電子は、第１のＦＤ１１０９に転送される。第３光電変換部に含まれるＮ型半導体領域１１０３及び第２光電変換部に含まれるＮ型半導体領域１１０４の電子は、第２のＦＤ１１０９に転送される。第１のＦＤ１１０９、第２のＦＤ１１１０、及び増幅トランジスタのゲート電極１１１は接続配線１１１３によって互いに電気的に接続される。なお、増幅トランジスタのゲート電極１１１と接続配線１１１３とは一体となっている。第１のＦＤ１１０９と接続配線１１１３とはシェアードコンタクト１１１４によって電気的に接続される。第２のＦＤ１１１０と接続配線１１１３とはシェアードコンタクト１１１５によって電気的に接続されている。シェアードコンタクトとは、半導体領域同士、半導体領域とゲート電極との間、あるいはゲート電極同士を、配線層を介することなく接続するコンタクトのことである。また、図１１においては、第２のＦＤ１１１０がリセットトランジスタのソースあるいはドレインと共通の領域となっている。したがって光電変換部及びＦＤが配された活性領域１１５ａにリセットトランジスタが配される。
本実施例においては、第１のＦＤ１１０９と第２のＦＤ１１１０とが接続配線１１１３によって電気的に接続される。このような構成によれば、４つの光電変換部が１つの増幅トランジスタ２０７を共有している。したがって、実施例１〜３の効果に加えて、さらに光電変換部の面積を大きくすることができる。
以上の実施例１〜５の説明においては、Ｎ型半導体領域が光電変換部に含まれるＮ型半導体領域から、ＦＤへの電荷の転送を例に説明した。しかしながら、本発明を適用可能な構成はこのような構成に限られない。たとえば、電荷を蓄積する蓄積領域に含まれるＮ型半導体領域からＦＤへの電荷を転送する転送部において、本発明を適用することが可能である。また、ＣＣＤの電荷転送部に適用することも可能である。なお、実施例１〜５の構成は適宜組み合わせて実施することができる。
１ 半導体基板
２ 絶縁体
１０１、１０２ Ｎ型半導体領域
１０３、１０４ 転送ゲート電極
１０５ フローティングディフュージョン
１０６ Ｐ型半導体領域
１１５ 活性領域
３０２ 半導体基板と絶縁体との界面

Claims (11)

  1. 活性領域を含む半導体基板と、
    第１導電型の第１半導体領域と、
    前記第１導電型とは異なる導電型である第２導電型の第２半導体領域と、
    前記第１導電型の第３半導体領域と、
    フローティングディフュージョンと、
    前記半導体基板上に前記半導体基板と接して配された絶縁体と、
    前記半導体基板上に前記絶縁体を介して配され、前記第１半導体領域から前記フローティングディフュージョンへの電荷の転送を制御する転送ゲート電極と、
    前記半導体基板上に前記絶縁体を介して配され、前記第３半導体領域から前記フローティングディフュージョンへの電荷の転送を制御する、前記転送ゲート電極とは別の転送ゲート電極と、
    前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域の上に重なるように延在して配された第２導電型の半導体領域と、
    を有する固体撮像装置において、
    前記第１半導体領域、前記第２半導体領域、前記第３半導体領域、及び前記フローティングディフュージョンが、同一の前記活性領域に配され、
    前記第１半導体領域の一部は、前記転送ゲート電極の一部と重なって配され、
    前記第３半導体領域の一部は、前記別の転送ゲート電極の一部と重なって配され、
    前記第１半導体領域の前記一部と、前記第３半導体領域の前記一部との間に、前記第２半導体領域が、隣接して配され、
    前記界面から前記第１半導体領域の前記一部の不純物濃度ピークの位置までの距離が、前記界面から前記第２半導体領域の不純物濃度ピークの位置までの距離と異なり、
    前記第１半導体領域と、前記第２半導体領域と、前記第３半導体領域の配列方向が、前記第１半導体領域から前記フローティングディフュージョンへの電荷転送方向及び前記第３半導体領域から前記フローティングディフュージョンへの電荷転送方向のいずれとも異なることを特徴とする固体撮像装置。
  2. 前記界面から前記第３半導体領域の前記一部の不純物濃度ピークの位置までの距離が、前記界面から前記第２半導体領域の不純物濃度ピークの位置までの距離と異なることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記第１半導体領域の面積は、前記フローティングディフュージョンの面積よりも大きいことを特徴とする請求項１または請求項２に記載の固体撮像装置。
  4. 前記転送ゲート電極の前記一部とは別の一部が前記第２半導体領域の一部と重なっていることを特徴とする請求項１乃至請求項３のいずれかに記載の固体撮像装置。
  5. 前記固体撮像装置は、前記第１半導体領域と重なって配された第１導電型の第４半導体領域をさらに有し、
    前記第４半導体領域の不純物濃度ピークの位置と、前記第２半導体領域の不純物濃度ピークの位置とが、前記界面を基準として互いに異なる深さであることを特徴とする請求項１乃至請求項４のいずれか一項に記載の固体撮像装置。
  6. 前記固体撮像装置は、前記第２半導体領域と重なって配された第２導電型の第５半導体領域をさらに有し、
    前記第５半導体領域の不純物濃度ピークの位置と、前記第１半導体領域不純物濃度ピークの位置とが、前記界面を基準として互いに異なる深さであることを特徴とする請求項１乃至請求項４のいずれか一項に記載の固体撮像装置。
  7. 前記固体撮像装置は、
    前記第１半導体領域と重なって配された第１導電型の第４半導体領域と、
    前記第２半導体領域と重なって配された第２導電型の第５半導体領域と、をさらに有し
    前記第１半導体領域、前記第２半導体領域、前記第４半導体領域、及び前記第５半導体領域の不純物濃度ピークの位置が、前記界面を基準として互いに異なる深さであることを特徴とする請求項１乃至請求項４のいずれか一項に記載の固体撮像装置。
  8. 前記固体撮像装置は第２導電型の第６半導体領域をさらに有し、
    前記第６半導体領域は、前記第１半導体領域及び前記第２半導体領域と重なって配され、かつ、前記第１半導体領域及び前記第２半導体領域よりも前記界面に近い位置に配されたことを特徴とする請求項１乃至請求項７のいずれか一項に記載の固体撮像装置。
  9. 前記固体撮像装置は光電変換部を有し、
    前記第１半導体領域が、光電変換部の一部を構成することを特徴とする請求項１乃至請求項８のいずれか一項に記載の固体撮像装置。
  10. 前記第２半導体領域は、前記第１半導体領域の電荷に対するポテンシャル障壁として機能することを特徴とする請求項１乃至請求項９のいずれか一項に記載の固体撮像装置。
  11. 前記第２半導体領域は、前記第１半導体領域を別の素子から電気的に分離するための分離領域であることを特徴とする請求項１乃至請求項１０のいずれか一項に記載の固体撮像装置。
JP2011026351A 2011-02-09 2011-02-09 固体撮像装置 Active JP5818452B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011026351A JP5818452B2 (ja) 2011-02-09 2011-02-09 固体撮像装置
US13/360,356 US8952428B2 (en) 2011-02-09 2012-01-27 Element isolation structure of a solid-state pickup device
CN201210024578.1A CN102637753B (zh) 2011-02-09 2012-02-06 固态图像拾取装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011026351A JP5818452B2 (ja) 2011-02-09 2011-02-09 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015194018A Division JP6012831B2 (ja) 2015-09-30 2015-09-30 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2012164943A JP2012164943A (ja) 2012-08-30
JP5818452B2 true JP5818452B2 (ja) 2015-11-18

Family

ID=46600066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011026351A Active JP5818452B2 (ja) 2011-02-09 2011-02-09 固体撮像装置

Country Status (3)

Country Link
US (1) US8952428B2 (ja)
JP (1) JP5818452B2 (ja)
CN (1) CN102637753B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY172044A (en) 2012-02-22 2019-11-12 Altria Client Services Llc Electronic smoking article and improved heater element
JP6198485B2 (ja) * 2013-06-28 2017-09-20 キヤノン株式会社 光電変換装置、及び撮像システム
JP6164951B2 (ja) * 2013-06-28 2017-07-19 キヤノン株式会社 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP6121837B2 (ja) * 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6391302B2 (ja) * 2014-05-23 2018-09-19 キヤノン株式会社 撮像装置、および、撮像システム
CN105845795A (zh) * 2015-01-13 2016-08-10 北大方正集团有限公司 一种二极管及其制作方法
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
JP7013119B2 (ja) * 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
JP7039205B2 (ja) * 2017-07-27 2022-03-22 キヤノン株式会社 固体撮像装置、固体撮像装置の製造方法、及び撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP4622573B2 (ja) 2005-02-21 2011-02-02 パナソニック株式会社 固体撮像素子
JP4313789B2 (ja) 2005-07-29 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体撮像装置およびその製造方法
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
CN101552280B (zh) 2006-09-20 2012-07-18 富士胶片株式会社 背面照明成像器件及其制造方法、半导体基片和成像设备
JP4480033B2 (ja) * 2007-02-16 2010-06-16 シャープ株式会社 固体撮像素子および電子情報機器
US8072015B2 (en) 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP2009038309A (ja) * 2007-08-03 2009-02-19 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP2010206181A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置及び撮像システム

Also Published As

Publication number Publication date
JP2012164943A (ja) 2012-08-30
CN102637753B (zh) 2014-10-08
CN102637753A (zh) 2012-08-15
US8952428B2 (en) 2015-02-10
US20120199883A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5818452B2 (ja) 固体撮像装置
US9711558B2 (en) Imaging device with photoelectric converter
JP6406585B2 (ja) 撮像装置
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
CN103456752A (zh) Cmos图像传感器及其形成方法
JP5539373B2 (ja) 固体撮像装置及びその製造方法
JP2007053217A (ja) 固体撮像素子
KR100809322B1 (ko) 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
JP5546198B2 (ja) 固体撮像装置
JP2012109540A (ja) 固体撮像装置の製造方法
US9887231B2 (en) Solid-state imaging device and method of manufacturing the device
US8828775B2 (en) Image sensor and method for fabricating same
JP2016154166A (ja) 光電変換装置及びその製造方法
KR20070116565A (ko) 복수개의 불순물 도핑 영역을 포함하는 플로팅 디퓨전영역을 포함하는 씨모스 이미지 센서
JP5717329B2 (ja) 固体撮像装置及びその製造方法
US9899444B2 (en) Solid-state image capturing device and manufacturing method for the same
JP5199545B2 (ja) イメージセンサおよびその製造方法
JP2009065155A (ja) イメージセンサー
US20080157145A1 (en) Method of fabricating image sensor
JP2010087514A (ja) イメージセンサ及びその製造方法
JP6012831B2 (ja) 固体撮像装置
KR20130135032A (ko) 접합 격리 영역들을 형성하기 위한 자가정렬된 임플란테이션 공정
JP2012015160A (ja) 固体撮像装置及びその製造方法
JP4537750B2 (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150929

R151 Written notification of patent or utility model registration

Ref document number: 5818452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151