KR20070116565A - 복수개의 불순물 도핑 영역을 포함하는 플로팅 디퓨전영역을 포함하는 씨모스 이미지 센서 - Google Patents
복수개의 불순물 도핑 영역을 포함하는 플로팅 디퓨전영역을 포함하는 씨모스 이미지 센서 Download PDFInfo
- Publication number
- KR20070116565A KR20070116565A KR1020070055231A KR20070055231A KR20070116565A KR 20070116565 A KR20070116565 A KR 20070116565A KR 1020070055231 A KR1020070055231 A KR 1020070055231A KR 20070055231 A KR20070055231 A KR 20070055231A KR 20070116565 A KR20070116565 A KR 20070116565A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- doped region
- impurity doped
- substrate
- impurity
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 389
- 238000009792 diffusion process Methods 0.000 title claims abstract description 72
- 238000002955 isolation Methods 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 230000000295 complement effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 14
- 238000003384 imaging method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005096 rolling process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
복수 개의 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역을 구비하여 플로팅 디퓨전 영역에서 발생하는 암전류를 줄일 수 있는 씨모스 이미지 센서가 설명된다. 본 발명의 일 실시예에 의한 씨모스 이미지 센서는 기판 내에 형성된 광전발생부, 기판 내에 형성된 복수개의 소자 분리 영역, 및 복수개의 소자 분리 영역의 사이에 형성되며, 소자 분리 영역의 측면과 소정의 간격으로 이격되어 형성되는 제 1 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역, 및 광전발생부에서 발생한 전자들을 플로팅 디퓨전 영역으로 전달하기 위한 전달부를 포함하는 씨모스 이미지 센서를 포함한다.
씨모스 이미지 센서, 플로팅 디퓨전, 암전류, 도핑
Description
도 1a 내지 도 1c는 종래 기술에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도 및 종단면도들이다.
도 2a 내지 도 7d는 본 발명의 다양한 실시예들에 의한 씨모스 이미지 센서들의 개략적인 평면도 및 종단면도들이다.
도 8a 내지 도 12c는 본 발명의 다양한 실시예들에 의한 씨모스 이미지 센서들을 제조하는 방법들을 설명하기 위한 종단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
205: 기판 210: 광전발생부
220: 전달부 230: 리셋부
240: 증폭부 250: 선택부
300: 플로팅 디퓨전 영역 301: 기판
305: 기판 표면 310: 소자 분리 영역
320 ~ 350: 불순물 도핑 영역
I: 내곽부 O: 외곽부
본 발명은 씨모스 이미지 센서 및 그 제조 방법에 관한 것으로서 특히 플로팅 디퓨전 영역의 도핑 프로파일을 변경하여 암전류를 감소시킬 수 있는 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
씨모스 이미지 센서의 성능을 저하시키는 여러 가지 요인 중, 특히 중요한 것이 암전류(dark current)의 발생이다. 이러한 암전류는 씨모스 이미지 센서의 촬상 기능, 특히 전 화면을 동시에 촬상하는 글로벌 셔터(global shutter) 방식에 심각한 영향을 준다. 암전류의 영향은 촬상한 이미지의 화질을 떨어뜨리고 특정한 화소가 과전류로 인하여 희게 나타나는 백점 현상을 야기한다.
이러한 암전류는 P/N 접합에서 발생되는 전류, 실리콘 계면 또는 표면의 댕글링 본드에서 발생되는 전하, 소자 분리 영역인 STI 계면 상태에 의한 전자 발생 등을 예로 들 수 있다. 이 중, 씨모스 이미지 센서의 집적도가 높아지면서 특히 STI의 계면 결함 또는 스트레스에 의한 암전류는 매우 심각한 문제이다. 또 암전류는 과전류로 작용하기 때문에 소자의 신뢰성을 떨어뜨리기도 한다.
현재, 씨모스 이미지 센서의 촬상 방식으로 쓰이고 있는 롤링 셔터(rolling shutter) 방식에서는 포토 다이오드 부분에서 발생하는 암전류에 의한 영향만을 최소화하는 방법으로도 촬상 이미지의 화질 개선이 가능하였다. 그러나, 포토다이오드에서 발생하는 암전류만을 최소화 하는 방법으로는, 전 화면을 동시에 촬상하여 움직이는 물체를 이미지의 왜곡없이 촬상할 수 있는 글로벌 셔터(global shutter) 방식의 촬상 방법에는 적합하지 않다. 롤링 셔터 방식의 촬상 장치에서는 씨모스 이미지 센서의 플로팅 디퓨전 영역에 전자가 머무르는 시간이 극히 짧다. 그래서 플로팅 디퓨전 영역에서 발생하는 암전류가 촬상 장치의 화질에 미치는 영향이 미미하다. 그러나 롤링 셔터 방식의 촬상 소자는 큰 화면이나 움직이는 물체를 촬상할 때 이미지의 시간적 차이 때문에 발생하는 오차를 피할 수가 없다. 따라서, 큰 화면과 움직이는 물체를 촬상하기에 적합한 글로벌 셔터 방식이 사용되게 되었다. 글로벌 셔터 방식이란 전체의 화면을 한 번에 촬상한 다음, 그 정보를 플로팅 디퓨전 영역에 저장하였다가, 순차적으로 리드(read)하여 이미지를 촬상하는 방법이다.
전체 화면을 한 번에 촬상하는 글로벌 셔터 방식의 촬상 방법을 구현하기 위해서는 포토다이오드 영역에서 전달되어 온 전자, 즉 전기 신호가 외부로 출력되기 전에 일정 시간 머무르게 된다. 그러므로, 플로팅 디퓨전 영역에서 발생되는 암전류의 감소가 매우 중요한 팩터가 된다.
도 1a 내지 도 1c는 종래 기술에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도 및 종단면도들이다.
도 1a를 참조하면, 종래 기술에 의한 씨모스 이미지 센서는, 기판(101) 상에 형성된 포토다이오드(110), 전달부(120), 플로팅 디퓨전 영역(170), 리셋부(130), 증폭부(140), 선택부(150), 전도성 영역들(160), 포토다이오드 소자 분리 영역(180a), 플로팅 디퓨전 소자 분리 영역(180b), 및 N형 전달 도핑 영역(190)을 포함한다.
종래 기술에 의한 씨모스 이미지 센서는, 전달부(120)와 인접한 포토다이오드(110) 영역에 N형 전달 도핑 영역(190)을 형성하여 포토다이오드(110)에서 발생한 전자를 플로팅 디퓨전 영역(170)으로 원활히 전달되도록 한다.
도 1b는 도 1a의 I-I'를 자른 종단면도이다.
도 1b를 참조하면, 종래 기술에 의한 씨모스 이미지 센서는 포토다이오드(110)는 포토다이오드 소자 분리 영역(180a) 사이에 P형 도핑 영역(110P), N형 도핑 영역(110N) 및 N형 도핑 영역(110N)과 포토다이오드 소자 분리 영역(180a) 사이에 이격된 공간이 형성된다. 이것은, 포토다이오드의 N형 도핑 영역(110N)과 포토다이오드 소자 분리 영역(110a)의 계면 등에서 발생하는 암전류를 줄여주기 위함이다.
도 1c는 도 1a의 II-II'를 자른 종단면도이다.
도 1c를 참조하면, 종래 기술에 의한 씨모스 이미지 센서는, 전달부(120)와 인접하도록 형성된 전달 도핑 영역(190)이 포토다이오드의 N형 도핑 영역(110N)과 전기적으로 도통하고, P형 도핑 영역(110P)과 정션을 이룬다.
종래 기술에 의한 씨모스 이미지 센서는, 포토다이오드 영역에서 발생하는 암전류를 줄일 수 있다. 그러나, 이러한 종래 기술에 의한 씨모스 이미지 센서는 포토다이오드 영역에서 발생하는 암전류만 줄일 수 있기 때문에, 롤링 셔터 방식의 촬상 장치에서만 사용될 수 있을 뿐, 글로벌 셔터 방식의 촬상 장치에서는 사용되기 어렵다. 앞서 언급하였듯이, 플로팅 디퓨전 영역에서 발생하는 암전류에 대한 대책이 없기 때문이다.
근래들어, 촬상 장치는 글로벌 셔터 방식을 채택하는 것이 기술의 흐름이다. 그러므로, 종래 기술에 의한 씨모스 이미지 센서는 점차 사용되기 어려우며, 플로팅 디퓨전 영역에서 발생하는 암전류를 줄여줄 수 있는 기술과 씨모스 이미지 센서가 필요하다. 특히, 여러 암전류 중에서도 글로벌 셔터 방식에 심한 영향을 주는 플로팅 디퓨전 영역과 STI의 계면에서 발생하는 암전류 및 플로팅 디퓨전 영역의 표면에서 발생하는 암전류를 줄이는 것이 매우 중요한 과제가 되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 플로팅 영역의 소자 분리 영역의 계면 또는 기판 표면에서 발생하는 암전류를 줄여 글로벌 셔터 방식의 구현에 있어, 우수한 화질과 백점 현상을 감소시킬 수 있는 씨모스 이미지 센서를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 플로팅 영역의 소자 분리 영역의 계면 또는 기판 표면에서 발생하는 암전류를 줄여 글로벌 셔터 방식의 구현에 있어, 우수한 화질과 백점 현상을 감소시킬 수 있는 씨모스 이미지 센서의 제조 방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 씨모스 센서 는, 기판 내에 형성된 포토다이오드 영역, 기판 내에 형성되는 복수개의 소자 분리 영역, 및 복수개의 소자 분리 영역의 사이에 형성되며, 소자 분리 영역의 측면과 소정의 간격으로 이격되어 형성되는 제 1 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역, 및 포토다이오드 영역에서 발생한 전자를 플로팅 디퓨전 영역으로 전달하기 위한 전달 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 씨모스 이미지 센서는, 기판 내에 형성된 포토다이오드 영역, 기판 내에 형성되는 복수개의 소자 분리 영역, 복수개의 소자 분리 영역의 측면에 인접하게 형성되는 측부 불순물 도핑 영역, 및 소자 분리 영역과 대향되게 측부 불순물 영역의 측면과 인접하여 형성되는 제 1 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역, 및 포토다이오드 영역에서 발생한 전자들을 플로팅 디퓨전 영역으로 전달하기 위한 전달 트랜지스터를 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판 내에 형성된 포토다이오드 영역, 기판 내에 형성되는 복수개의 소자 분리 영역, 복수개의 소자 분리 영역의 측면에 인접하게 형성되는 제 1 불순물 도핑 영역, 기판의 표면과 제 1 불순물 영역 사이에 형성되는 상부 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역 및 포토다이오드 영역에서 발생한 전자를 플로팅 디퓨전 영역으로 전달하기 위한 전달 트랜지스터를 포함한다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 씨모스 이미지 센서의 제조 방법은, 기판 내에 복수개의 소자 분리 영역을 형성하 고, 복수개의 소자 분리 영역의 사이에 상기 소자 분리 영역의 측면과 소정의 간격으로 이격되는 제 1 불순물 도핑 영역 포함하는 플로팅 디퓨전 영역을 형성하는 단계들을 포함한다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 씨모스 이미지 센서의 제조 방법은, 기판 내에 복수개의 소자 분리 영역을 형성하고, 복수개의 소자 분리 영역의 측면에 인접하게 측부 불순물 도핑 영역을 형성하고, 및 소자 분리 영역과 대향되게 측부 불순물 영역의 측면과 인접하여 제 1 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역을 형성하는 단계들을 포함한다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 제조 방법은, 기판 내에 복수개의 소자 분리 영역을 형성하고, 복수개의 소자 분리 영역의 측면에 인접하게 제 1 불순물 도핑 영역을 형성하고, 및 기판의 표면과 제 1 불순물 영역 사이에 상부 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역을 형성하는 단계들을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알 려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
본 발명의 실시예들에서 각 영역들의 절대적 또는 상대적인 크기, 도핑 농도 및 에너지 등에 관한 다양한 수치가 제공된다. 그러나 이 수치들은 본 발명의 기술적 사상을 예시적으로 구현하기 위한 실시예로서 제공되는 것일뿐이며 본 발명을 한정하는 것이 아니다. 소자들의 특성에 따라 다양한 크기 및 다양한 도핑 농도와 에너지가 실시되므로, 본 명세서에서 제시한 수치들은 단지 특정한 실시예에서 개념적으로 실시된 것으로만 이해되어야 한다.
본 명세서에서 사용되는 "도핑(doping)"이라는 용어는 불순물을 주입하는 공정을 지칭하며, "주입(injection or implantation)"이라는 의미를 포함한다.
이하, 본 발명의 실시예들에 의한 씨모스 이미지 센서들을 도면을 참조하여 설명한다.
도 2a 내지 도 7d는 본 발명의 다양한 실시예들에 의한 씨모스 이미지 센서들의 개략적인 평면도 및 종단면도들이다.
도 2a는 본 발명의 일 실시예에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도이다.
도 2a를 참조하면, 본 발명의 일 실시예에 의한 씨모스 이미지 센서는, 기판(201) 상에 형성된 광전발생부(210), 전달부(transfer unit: 220), 플로팅 디퓨전 영역(folating diffusion region: 300a), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(isolation region: 310)을 포함한다.
기판(101)은 반도체 소자를 제조 하기 위한 실리콘 웨이퍼, SOI(Silicon On Insulator) 및 화합물 반도체 기판을 포함한다. 본 실시예에서 기판(201)은 소정의 불순물이 도핑된 영역일 수 있다. 기판(201)의 도핑에 관한 상세한 설명은 후술된다.
광전발생부(210)는 예를 들어 포토다이오드를 적용할 수 있으며 빛을 받아 그에 대응하는 전자(electron) 또는 전하(electric charge)를 발생시키는 영역이다.
전달부(220)는 예를 들어 트랜지스터를 적용할 수 있으며, 턴온/턴오프 동작을 하여 광전발생부(210)에서 발생한 전하량을 플로팅 디퓨전 영역(200a)으로 전달할 수 있다.
도 2a에 도시된 플로팅 디퓨전 영역(300a)은 기판(201) 내에 불순물 입자를 도핑하여 전도성을 갖게 한 영역이다. 광전발생부(210)로부터 전달되어 온 전하량을 일시적으로 저장할 수 있으며, 증폭부(240)로 전하량을 전달할 수 있다. 플로팅 디퓨전 영역(300a)은 불순물이 도핑된 내곽부(Ia: inner region) 및 외곽부(Oa: outer region)를 포함한다. 예를 들어, 내곽부(Ia)가 N형 불순물이 도핑되어 형성된 영역(N-type impurity doped region)이고, 외곽부(Oa)는 불순물이 도핑되지 않은 영역이거나, 또는 기판 농도로 도핑되어 형성된 영역일 수 있다.
또한, 외곽부(Oa)는 내곽부(Ia)와 소자 분리 영역(310)이 소정의 간격(330a)으로 소정의 간격으로 이격된 공간일 수 있다. 이격된 간격은 기판 농도 영역일 수 있다. 기판 농도에 대한 상세한 설명은 후술된다.
하나의 외곽부(Oa)의 폭은 예를 들어 내곽부(Ia)와 두 외곽부(Oa)의 총 합의 약 1/10 정도로 설정될 수 있고, 내곽부(Ia)는 두 외곽부(Oa)의 총 합의 약 4/5 정도로 설정될 수 있다. 이하의 다양한 실시예들에서도 묵시적으로 이상과 같은 폭의 비율이 적용될 수 있다. 그러나, 이 수치는 절대적인 것이 아니며, 본 발명의 기술적 사상을 설명하고 이해하기 쉽도록 하기 위하여 설정된 수치일뿐이다. 즉, 본 발명의 범주는 위 수치에 한정되지 않는다. 다양한 소자 및 특성에 따라 다양하게 설정될 수 있다.
내곽부(Ia) 및 외곽부(Oa)에 대한 더 상세한 설명은 후술된다.
리셋부(230)는 예를 들어 트랜지스터를 적용할 수 있으며, 턴온/턴오프 동작을 하여 플로팅 디퓨전 영역(300a)을 초기화 할 수 있다. 구체적으로 광전발생부(210)에서 발생한 전하량이 전달부(220)를 통하여 플로팅 디퓨전 영역(300a)에 저장되었다가 증폭부(240)로 전달되거나, 또는 다른 방법으로 소모된 후, 광전발생부(210)에서 전하량이 전달되기 이전의 상태로 플로팅 디퓨전 영역(300a)을 초기화할 수 있다. 예를 들어, 플로팅 디퓨전 영역(300a)을 소자 전압(Vdd) 상태로 초기화 할 수 있다. 소자 전압(vdd)은 각 소자에 따라 다양하게 설정되므로 구체적인 전압을 예시하는 것은 무의미하다.
증폭부(240)는 예를 들어 트랜지스터를 적용할 수 있으며, 플로팅 디퓨전 영역(300a)의 전하량을 선택부(250)로 전달할 수 있다. 특히, 플로팅 디퓨전 영역(300a)의 전하량에 따라 아날로그적으로 증폭된 전압 또는 전류를 발생하여 선택부(250)로 전달할 수 있다. 예를 들어, 증폭부(240)는 소오스 팔로워(source follower) 회로로 구성될 수 있다. 소오스 팔로워 회로는 트랜지스터의 게이트에 인가되는 전압 또는 전류의 크기에 따라 소오스로부터 드레인으로 전달되는 전압 또는 전류가 변하는 회로이다.
선택부(250)는 예를 들어 트랜지스터를 적용할 수 있으며, 턴온/턴오프 동작을 하여 증폭부(240)로부터 전달되어 온 전기 신호를 입출력부(미도시)로 전달할 수 있다.
전도성 영역들(260)은 전기적 신호를 전달할 수 있는 영역들이다. 전도성 영역들(260)은 기판(201) 내에 N 또는 P 형 불순물이 도핑되어 형성된 영역들일 수 있다.
소자 분리 영역(310)은 각 구성 요소들의 주변에 형성될 수 있다. 도면에서는 소자 분리 영역(310)이 구체적으로 도시되지 않았으며, 다른 도면들에서 구체적 으로 도시된다.
도 2b는 도 2a에 도시된 본 발명의 일 실시예에 의한 씨모스 이미지 센서의 A-A'종단면을 개략적으로 도시한 도면이다.
도 2b를 참조하면, 본 발명의 일 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 소자 분리 영역(310)과 소정의 간격(330a)으로 이격되어 형성된 내측 불순물 도핑 영역(inner impurity doped region: 320a)을 포함한다.
소자 분리 영역(310)은 기판(301)의 전도성 영역들을 분리하는 역할을 하며, 본 실시예에서는 예를 들어 STI(Shallow Trenci Isolation)일 수 있다. STI 영역은 기판(301) 내에 트렌치를 형성하고 절연물을 채움으로써 형성할 수 있다. 도면에는 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 소자 분리 영역들(310)을 온전하게 도시하였다. 다양한 소자들의 종류에 따라 소자 분리 영역들(310)은 더 넓게 형성될 수 있으므로, 일부 소자들은 본 명세서의 도면과 달리 어느 한쪽 또는 양쪽의 경계면이 종단면 상에서 보이지 않을 수도 있다. 소자 분리 영역들(310a)의 모양 및 형성 방법 등은 잘 알려진 기술이므로 더 상세한 설명을 생략한다.
내측 불순물 도핑 영역(320a)은 예를 들어 P(phosphorus) 이온, As(arsenic) 이온 같은 N형 불순물이 도핑된 영역일 수 있다. 참고적으로 P 이온과 As 이온 중 어느 하나만이 도핑될 수도 있고, 두 이온이 모두 도핑될 수도 있다. 본 발명의 실시예들에서 예시적으로 실험한 이온 도핑 농도, 에너지 등은 본 발명의 실시예들의 형성 방법에 관한 설명에서 상세하게 후술된다.
부가하여, 소자 분리 영역(310)은 기판(301) 내에 복수개 형성될 수 있다. 따라서 내측 불순물 도핑 영역(320a)은 소자 분리 영역들(310)의 사이에 형성될 수 있다. 모든 소자 분리 영역들(310)의 사이에 내측 불순물 도핑 영역(320a)이 모두 형성되는 것이 아닐 수 있다. 따라서 이격된 간격(330a)은 소자 분리 영역(310)의 어느 한 쪽에만 형성될 수도 있다.
한편, 이격된 간격(330a)은 실질적으로 기판 농도 영역일 수 있다. 일반적으로, 반도체 소자들은 진성(intrinsic) 기판을 사용하지 않고, 불순물이 도핑되어 극성을 가진 비진성(extrinsic) 기판을 사용한다. 따라서, 본 실시예의 이격된 간격(330a)은 기판 농도를 가진 영역일 수 있다.
그러므로, 내측 불순물 도핑 영역(320a)이 소자 분리 영역(310)과 소정의 간격(330a)으로 이격되어 형성되었다고 표현할 수도 있으나, 내측 불순물 도핑 영역(320a)과 소자 분리 영역(310) 사이에 다른 불순물 도핑 영역이 형성된다고 표현할 수도 있다. 즉, 이격된 간격(330a)을 또 다른 불순물 도핑 영역으로 생각할 수도 있다.
도 3a는 본 발명의 다른 실시예에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도이다.
도 3a를 참조하면, 본 발명의 다른 실시예에 의한 씨모스 이미지 센서는, 기판(201) 상에 형성된 광전발생부(210), 전달부(220), 플로팅 디퓨전 영역(300a), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)을 포함한다. 기판(201), 광전발생부(210), 전달부(220), 리셋부(230), 증 폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)은 도 2a를 참조한 설명을 참고할 수 있다.
도 3a에 도시된 플로팅 디퓨전 영역(300b)은 불순물이 도핑된 영역인 내곽부(Ia) 및 외곽부(Ob)를 포함한다. 외곽부(Ob)는 내곽부(Ia)와 같은 극성의 불순물이 다른 불순물 도핑 농도로 도핑되어 형성된 영역이거나, 또는 내곽부(Ia)와 다른 극성의 불순물이 도핑되어 형성된 영역일 수도 있다.
도 3b는 도 3a에 도시된 본 발명의 다른 실시예에 의한 씨모스 이미지 센서의 B-B'종단면을 개략적으로 도시한 도면이다.
도 3b를 참조하면, 본 발명의 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 소자 분리 영역(310)의 측면과 인접하여 형성된 외측 불순물 도핑 영역(340a), 및 외측 불순물 도핑 영역(340a)의 측면과 인접하고 소자 분리 영역(310)과 대향하도록 형성된 내측 불순물 도핑 영역(320a)을 포함한다. 외측 불순물 도핑 영역(340a)은 도 3a의 외곽부(Ob)에 대응되고 내측 불순물 도핑 영역(320a)은 도 3a의 내곽부(Ia)에 대응될 수 있다.
외측 불순물 도핑 영역(340a)이 소자 분리 영역(310)의 측면에 인접하여 형성될 수 있다.
내측 불순물 도핑 영역(320a)이 외측 불순물 도핑 영역(340a)과 인접하되, 소자 분리 영역(310)과 대향하도록 형성될 수 있다. 내측 불순물 도핑 영역(320a)은 외측 불순물 도핑 영역(340a)보다 더 넓게 형성될 수 있다.
외측 불순물 도핑 영역(340a)과 내측 불순물 도핑 영역(320a)은 같은 극성의 불순물로 도핑되어 형성된 영역일 수 있다. 예를 들어 N형 불순물이 도핑되어 형성된 영역들이 수 있다. 이 경우, 예를 들어, 외측 불순물 도핑 영역(340a)은 내측 불순물 도핑 영역(320a)의 도핑 농도보다 낮은 1/2 이하의 도핑 농도로 도핑되어 형성된 영역일 수 있다.
또한, 외측 불순물 도핑 영역(340a)과 내측 불순물 도핑 영역(320a)이 반대 극성의 불순물로 도핑되어 형성된 영역일 경우, 외측 불순물 도핑 영역(340a)은 P형 불순물이 도핑되어 형성된 영역이고 내측 불순물 도핑 영역(320a)은 N형 불순물이 도핑되어 형성된 영역일 수 있다.
도면을 더 참조하면, 소자 분리 영역(310)은 복수개 형성될 수 있으며, 외측 불순물 도핑 영역(340a) 및 내측 불순물 도핑 영역(320a)들은 소자 분리 영역(310)들의 사이에 형성될 수 있다. 또한, 내측 불순물 도핑 영역(320a)은 외측 불순물 도핑 영역(340a)들의 사이에 형성될 수 있다.
도 4a는 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도이다.
도 4a를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(201) 상에 형성된 광전발생부(210), 전달부(220), 플로팅 디퓨전 영역(300c), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)을 포함한다. 기판(201), 광전발생부(210), 전달부(220), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)은 도 2a를 참조한 설명을 참고할 수 있다.
도 4a에 도시된 플로팅 디퓨전 영역(300c)은, 불순물이 도핑되어 형성된 영역인 내곽부(Ia) 및 외곽부(Oc)를 포함한다. 또한 외곽부(Oc)는 이중층으로 형성될 수 있다.
내곽부(Ia)와 외곽부(Oc)는, 도 3a를 참조하여, 같은 극성의 불순물이 다른 불순물 도핑 농도로 도핑되어 형성된 영역이거나, 또는 서로 다른 극성의 불순물이 도핑되어 형성된 영역일 수도 있다.
예를 들어, 내곽부(Ia)는 N형 불순물이 도핑되어 형성된 영역이고, 외곽부(Oc)는 내곽부(Ia)와 같은 N형 불순물이 더 낮은 농도로 도핑되어 형성된 영역일 수 있다. 예를 들어 외곽부(Oc)는 내곽부(Ia)의 도핑 농도의 1/2 이하의 도핑 농도로 도핑되어 형성된 영역일 수도 있다.
다른 예로, 내곽부(Ia)는 N형 불순물이 도핑되어 형성된 영역이고, 외곽부(Oc)는 P형 불순물이 도핑되어 형성된 영역일 수 있다. 부가하여, 외곽부(Oc)는 이중층일 수 있다. 외곽부(Oc)가 이중층인 경우는 도 4b 및 4c를 참조하여 후술된다.
도 4b 및 4c는 도 4a에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 C-C' 종단면을 개략적으로 도시한 도면이다.
도 4b를 참조하면, 도 2b와 비교하여, 내측 불순물 도핑 영역(320a)과 소자 분리 영역(310)이 이격된 간격(330b) 의 상부에 기판의 표면(305)과 인접하도록 코너 불순물 도핑 영역(350)이 형성된다. 코너 불순물 도핑 영역(350)은 N형 또는 P형 불순물이 도핑되어 형성된 영역일 수 있다. 도면에는 이격된 간격(330b)과 코너 불순물 도핑 영역(350)의 폭이 같은 것으로 도시되었으나, 이는 도면을 간결하게 하기 위하여 폭이 같도록 도시한 것이다, 즉, 코너 불순물 도핑 영역(350)의 폭은 이격된 간격(330b) 보다 넓을 수도 있고 좁을 수도 있다. 또한 코너 불순물 도핑 영역(350)의 깊이는 내측 불순물 도핑 영역(320a)보다 깊지 않게 형성될 수 있다.
도 4c를 참조하면, 도 3b와 비교하여, 외측 불순물 도핑 영역(340b)의 상부에 코너 불순물 도핑 영역(350)이 형성된다. 구체적으로 코너 불순물 도핑 영역(350)은 내측 불순물 도핑 영역(320a)과 다른 도핑 농도로 도핑되어 형성된 영역이거나, 내측 불순물 도핑 영역(320a)과 다른 극성의 불순물이 도핑되어 형성된 영역일 수 있다. 보다 상세하게, 코너 불순물 도핑 영역(350)이 내측 불순물 도핑 영역(320a)과 같은 극성의 불순물이 도핑된 경우, 내측 불순물 도핑 영역의 도핑 농도보다 낮은 농도로 도핑되어 형성된 영역일 수 있고, 예를 들어 1/2 이하의 도핑 농도로 도핑되어 형성된 영역일 수 있다.
한편, 내측 불순물 도핑 영역(320a)과 다른 극성의 불순물이 도핑되어 형성된 영역일 경우, 내측 불순물 영역(320a)은 N형 불순물이 도핑되어 형성된 영역이고 코너 불순물 도핑 영역(350)은 P형 불순물이 도핑되어 형성된 영역일 수 있다. 이때, 예를 들어, 외측 불순물 도핑 영역(340b)이 P형 불순물이 도핑되어 형성된 영역일 경우, 코너 불순물 도핑 영역(350)의 도핑 농도는 외측 불순물 도핑 영역(340b)의 도핑 농도보다 상대적으로 높은 도핑 농도로 설정될 수 있다.
도 5a는 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도이다.
도 5a를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(201) 상에 형성된 광전발생부(210), 전달부(220), 플로팅 디퓨전 영역(300d), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)을 포함한다. 기판(201), 광전발생부(210), 전달부(220), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)은 도 2a를 참조한 설명을 참고할 수 있다.
도 5a에 도시된 플로팅 디퓨전 영역(300d)은 기판 표면(305)에 인접하여 형성된 상부 불순물 도핑 영역(360a)을 포함한다. 또한 플로팅 디퓨전 영역(300d)은 이중층으로 형성될 수 있다. 도 5b 내지 5d를 참조하여 더 상세하게 설명한다.
도 5b 내지 5d는 도 5a에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 D-D' 종단면을 개략적으로 도시한 도면이다.
도 5b를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305)과 인접하고 소자 분리 영역(310)과 인접하여 형성된 상부 불순물 도핑 영역(upper impurity doped region: 360a), 상부 불순물 도핑 영역(360a)의 하부에 형성된 하부 불순물 도핑 영역(lower impurity doped region: 320b)을 포함한다.
상부 불순물 도핑 영역(360a)은 기판의 표면(305)과 인접하고 소자 분리 영역(310)들 사이에 형성될 수 있다. 특히, 소자 분리 영역(310)들의 측면과 인접할 수 있다.
상부 불순물 도핑 영역(360a)은 하부 불순물 도핑 영역(320b)과 같은 극성의 불순물이 도핑되어 형성된 영역일 수 있다. 이 경우, 상부 불순물 도핑 영역(360a)은 하부 불순물 도핑 영역(320b)보다 낮은 도핑 농도로 도핑되어 형성된 영역일 수 있다. 예를 들어, 상부 불순물 도핑 영역(360a)은 하부 불순물 도핑 영역(320b)의 불순물 도핑 농도의 1/2배 이하의 도핑 농도로 도핑되어 형성된 영역일 수 있다.
또한, 상부 불순물 도핑 영역(360a)은 하부 불순물 도핑 영역(320b)과 반개 극성의 불순물이 도핑되어 형성된 영역일 수 있다. 예를 들어, 하부 불순물 도핑 영역(320b)은 N형 불순물로 도핑되어 형성된 영역이고, 상부 불순물 도핑 영역(360a)은 P형 불순물이 도핑되어 형성된 영역일 수 있다.
도 5c를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305)과 인접하고 소자 분리 영역(310)과 인접하여 형성된 상부 불순물 도핑 영역(360a), 및 상부 불순물 도핑 영역(360a)의 하부에 형성되며 소자 분리 영역(310)의 측면과 소정의 간격(330b)으로 이격되어 형성된 하부 불순물 도핑 영역(320c)을 포함한다.
도 5c의 이격된 간격(330b), 즉 하부 불순물 도핑 영역(320c)과 소자 분리 영역(310) 간의 간격은 도 2b 및 그 설명을 참조할 수 있다.
도 5d를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305)과 인접하여 형성된 상부 불순물 도핑 영역(360a), 소자 분리 영역(310)의 측면과 인접하며 형성된 측부 불순물 도핑 영역(flank impurity doped region: 340a), 및 상부 불순물 도핑 영역(360a)의 하부에 인접하고 측부 불순물 도핑 영역(340a)과 인접하여 형성된 하 부 불순물 도핑 영역(320c)을 포함한다.
도 5d의 측부 불순물 도핑 영역(340a) 및 하부 불순물 도핑 영역(320c)은 도 3b 및 그 설명을 참조할 수 있다.
도 5d의 상부 불순물 도핑 영역(360a)은 도 5a 내지 5c의 상부 불순물 도핑 영역(360a)을 참조할 수 있다.
기판의 표면(305) 및 소자 분리 영역(310)의 측면과 인접하는 코너 부분은 여러 가지 방법으로 형성될 수 있다. 예를 들어, 상부 불순물 도핑 영역(360a)이 수평 방향으로 연장되어 형성될 수도 있고, 측부 불순물 도핑 영역(440a)이 수직 방향으로 연장되어 형성될 수도 있으며, 또는 상부 불순물 도핑 영역(360a)과 측부 불순물 도핑 영역(340a)이 중첩되어 형성될 수도 있다.
또한, 각 불순물 도핑 영역들(320c, 340a, 360a)은 같은 극성의 불순물로 도핑되어 형성될 수 있다. 이 경우, 상부 불순물 도핑 영역(360a) 및 측부 불순물 도핑 영역(340a)은 하부 불순물 도핑 영역(320c)의 도핑 농도보다 낮은 농도로 도핑되어 형성될 수 있으며, 예를 들어 1/2 이하의 농도로 도핑되어 형성될 수 있다.
도 6a는 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도이다.
도 6a를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(201) 상에 형성된 광전발생부(210), 전달부(220), 플로팅 디퓨전 영역(300e), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)을 포함한다. 기판(201), 광전발생부(210), 전달부(220), 리셋부(230), 증 폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)은 도 2a를 참조한 설명을 참고할 수 있다.
도 6a에 도시된 플로팅 디퓨전 영역(300e)은 내곽부(Ib) 및 외곽부(Oa)를 포함할 수 있고, 특히 내곽부(Ib)에 상부 불순물 도핑 영역(360b)을 포함할 수 있다. 즉, 내곽부(Ib)는 이중층으로 형성될 수 있다.
도 6b는 도 6a에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 E-E' 종단면을 개략적으로 도시한 도면이다.
도 6b를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305)과 인접하고 소자 분리 영역(310)과 이격되어 형성된 상부 불순물 도핑 영역(360b) 및 상부 불순물 도핑 영역(360b)의 하부와 인접하고 소자 분리 영역(310)과 소정 간격(330a)으로 이격되어 형성된 하부 불순물 도핑 영역(320c)을 포함한다.
상부 불순물 도핑 영역(360b)과 하부 불순물 도핑 영역(320c)은 같은 극성의 불순물이 도핑되어 형성된 영역일 수 있다. 이 경우, 두 불순물 도핑 영역들(320c, 360b)은 모두 N형 불순물로 도핑되어 형성될 수 있으며, 상부 불순물 도핑 영역(360b)은 하부 불순물 도핑 영역(320c)보다 1/2 이하의 낮은 도핑 농도로 도핑되어 형성된 영역일 수 있다.
또는, 상부 불순물 도핑 영역(360b)은 하부 불순물 도핑 영역(320c)과 반대 극성의 불순물이 도핑되어 형성된 영역일 수 있다. 구체적으로, 상부 불순물 도핑 영역(360b)은 P형 불순물이 도핑되어 형성된 영역일 수 있고, 하부 불순물 도핑 영 역(320c)은 N형 불순물이 도핑되어 형성된 영역일 수 있다.
도 7a는 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서를 개략적으로 도시한 평면도이다.
도 7a를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(201) 상에 형성된 광전발생부(210), 전달부(220), 플로팅 디퓨전 영역(300f), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)을 포함한다. 기판(201), 광전발생부(210), 전달부(220), 리셋부(230), 증폭부(240), 선택부(250), 전도성 영역들(260), 및 소자 분리 영역(310)은 도 2a를 참조한 설명을 참고할 수 있다.
도 7a에 도시된 플로팅 디퓨전 영역(300f)은, 내곽부(Ib) 및 외곽부(Oc)를 포함한다. 내곽부(Ib)와 외곽부(Oc)는 서로 같은 극성의 분순물이 서로 다른 도핑 농도로 도핑되어 형성된 영역들일 수도 있으며, 서로 반대 극성의 불순물이 도핑되어 형성된 영역들일 수도 있다. 또한 내곽부(Ib) 또는 외곽부(Oc)가 각기 이중층으로 형성될 수도 있다. 도 7a에 대한 더 상세한 설명은 도 7b 및 7d를 참조하여 후술된다.
도 7b 내지 7d는 도 7a에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 F-F' 종단면을 개략적으로 도시한 도면이다.
도 7b를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305) 및 소자 분리 영역(310)의 측면과 인접하여 형성된 코너 불순물 도핑 영역(350), 기판의 표면(305) 및 코너 불순물 도핑 영역(350)의 측면과 인접하여 형성된 상부 불순물 도핑 영역(360b), 코너 불순물 도핑 영역(350)의 하부 및 소자 분리 영역(310)의 측면과 인접하게 형성된 측부 불순물 도핑 영역(340b), 상부 불순물 도핑 영역(360b)의 하부 및 측부 불순물 도핑 영역(340b)의 측면과 인접하여 형성된 하부 불순물 도핑 영역(320c)을 포함한다.
코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b), 측부 불순물 도핑 영역(340b), 및 하부 불순물 도핑 영역(320c)은 같은 극성의 불순물로 도핑되어 형성된 영역일 수 있다. 보다 상세하게, 코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b) 및 측부 불순물 도핑 영역(340b)은 하부 불순물 도핑 영역(320c)의 도핑 농도의 1/2 이하의 도핑 농도로 도핑되어 형성된 영역일 수 있다.
그러나, 코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b), 및 측부 불순물 도핑 영역(340b)은 동일한 도핑 농도로 도핑되어야 하는 것이 아니다. 즉, 하부 불순물 도핑 영역(320c)과 상대적으로 낮은 도핑 농도로 도핑되어 형성된 영역들일 뿐이며, 서로 독립적인 도핑 농도로 도핑되어 형성될 수 있다.
부가하여, 코너 불순물 도핑 영역(350)은 상부 불순물 도핑 영역(360b) 및 측부 불순물 도핑 영역(340b)을 형성할 때, 중첩되어 형성될 수도 있고, 별도의 도핑 공정을 수행하여 형성될 수도 있다.
한편, 코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b), 또는 측부 불순물 도핑 영역(340b) 중 어느 하나 이상이 하부 불순물 도핑 영역(320c)과 반대 극성의 불순물로 도핑되어 형성된 영역일 수 있다. 예를 들어, 하부 불순물 도핑 영역(320c)이 N형 불순물로 도핑되어 형성된 영역이고, 코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b), 또는 측부 불순물 도핑 영역(340b) 중 어느 하나 이상이 P형 불순물로 도핑되어 형성된 영역일 수 있다.
부가하여, 코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b), 또는 측부 불순물 도핑 영역(340b) 중 둘 이상이 P형 불순물로 도핑되어 형성된 영역일 경우, 코너 불순물 도핑 영역(250)은 상부 불순물 도핑 영역(360b) 또는 측부 불순물 도핑 영역(340b)보다 상대적으로 높은 도핑 농도로 도핑되어 형성된 영역일 수 있다. 또한 세 영역들(350, 360b, 340b) 모두 P형 불순물로 도핑되어 형성된 영역일 경우, 코너 불순물 도핑 영역(350)이 상대적으로 가장 높은 도핑 농도로 도핑되어 형성된 영역일 수 있다.
도 7c를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305) 및 소자 분리 영역(310)의 측면과 인접하게 형성된 코너 불순물 도핑 영역(350), 기판의 표면(305) 및 코너 불순물 도핑 영역(350)의 측면과 인접하게 형성된 상부 불순물 도핑 영역(360b), 및 상부 불순물 도핑 영역(360b)의 하부와 인접하고 소자 분리 영역(310)의 측면과 소정의 간격(330b)으로 이격되어 형성된 하부 불순물 도핑 영역(320c)을 포함한다.
도 7c의 각 불순물 도핑 영역들(350, 360b, 320c)은 도 7b 및 그 설명을 참조할 수 있고, 이격된 간격(330b)은 도 4b와 도 5c 및 그 설명들을 참조할 수 있다.
즉, 코너 불순물 도핑 영역(350), 상부 불순물 도핑 영역(360b) 및 하부 불순물 도핑 영역(320c) 들의 상대적인 도핑된 불순물의 극성 및 농도는 도 7b 및 그 설명을 참조할 수 있고, 소정의 간격(330b)의 도핑된 불순물 및 농도는 도 4b와 도 5c 및 그 설명들을 참조할 수 있다.
도 7d를 참조하면, 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서는, 기판(301) 내에 형성된 소자 분리 영역(310), 기판의 표면(305) 및 소자 분리 영역(310)의 측면과 인접하게 형성된 코너 불순물 도핑 영역(350), 기판의 표면(305) 및 코너 불순물 도핑 영역(350)의 측면과 인접하게 형성된 상부 불순물 도핑 영역(360b), 및 상부 불순물 도핑 영역(360b) 및 코너 불순물 도핑 영역(350)의 하부와 인접하고 소자 분리 영역(310)의 측면과 인접하여 형성된 하부 불순물 도핑 영역(320b)을 포함한다.
도 7d의 코너 불순물 도핑 영역(350) 및 상부 불순물 도핑 영역(360b)은 도 7b와 도 7c 및 그 설명들을 참조할 수 있고, 하부 불순물 영역(320b)은 도 5b 및 그 설명을 참조할 수 있다.
본 발명의 다양한 실시예들에 있어서, 다양한 불순물 도핑 영역들에 도핑되는 불순물의 극성 및 도핑 농도 대한 더 상세한 설명들은 이하에서 설명되는 형성 방법에 대한 다양한 실시예들에서 예시된다.
본 명세서에서 제 1, 제 2 및 제 3 도핑 마스크들(M1, M2, M3)은 포토레지스트 또는 산화막이나 질화막을 포함하는 절연물로 형성될 수 있다. 각 도핑 마스크들은 특정 지역(local region), 즉 플로팅 디퓨전 영역들(300)에 여러 불순물 도핑 영역들(320, 340, 350, 360)을 형성하기 위한 유사한 종단면 모양으로 구분한 것이다. 플로팅 디퓨전 영역들(300)에서는 같은 모양의 도핑 마스크일지라도, 다른 영역들에서는 다른 모양일 수 있다. 즉, 번호가 같아도 다른 모양일 수 있다.
본 명세서에 설명된 다양한 실시예들에서 사용된 기판(301)은 반도체 소자 제조를 위한 실리콘 기판, SOI(Silicon On Insulator)기판, 또는 화합물 반도체 기판일 수 있다. 기판(301)은 소정의 기판 농도로 불순물이 도핑된 기판일 수 있다.
본 명세서에 설명된 다양한 실시예들에서 예시적으로 제시되는 소자 분리 영역(310)들은 STI 공정을 수행하여 형성될 수 있다. 구체적으로 소자 분리 영역(310)들은 4000 내지 4500Å 정도의 깊이로 형성될 수 있다. 또, 소자 분리 영역(310)들 간의 거리는 약 0.6㎛로 형성될 수 있다. 그러나 이 수치들은 본 발명의 기술적 사상을 구현해보이기 위하여 예시적으로 사용된 수치일 뿐이다. 다양한 반도체 소자 및 그 특성에 따라 소자 분리 영역(210)은 다양하게 실시 될 수 있으므로 이 수치가 본 발명의 범주를 한정하는 것으로 해석되어서는 안된다.
본 명세서에서 불순물을 도핑하지 않은 영역의 경우 기판 농도 영역으로 설명될 수 있다. 기판 농도 영역은 예시적으로 B 이온이 1.2E15/cm3의 농도를 암시할 수 있다. 그러나 에피택셜 공정 등이 수행될 경우 기판 농도는 더 낮아질 수 있다. 그러므로, 본 명세서에서 예시한 기판 농도, 즉 B 이온의 농도는 다양한 반도체 소자 및 그 특성에 따라 다양하게 실시될 수 있다. 그러나 이 수치들은 본 발명의 기술적 사상을 구현해보이기 위하여 예시적으로 사용된 수치일 뿐이다. 다양한 반도체 소자 및 그 특성에 따라 기판 농도는 다양하게 실시 될 수 있으므로 이 수치가 본 발명의 범주를 한정하는 것으로 해석되어서는 안된다.
본 명세서에서 불순물을 도핑하는 농도 및 에너지는 대략 4가지로 분류될 수 있다. 본 명세서에서는 이를 이해하기 쉽도록 하기 위하여 N+, N-, P+, 및 P- 라 부른다. 그러나, 불순물을 도핑하는 농도 및 에너지가 4가지로만 수행될 필요는 없다. 더 많은 실험을 통해 다양한 불순물 도핑 농도 및 에너지로 다양한 불순물 도핑 영역을 형성할 수 있다.
본 명세서에서 4가지의 불순물 도핑 농도 및 에너지를 설명하고 예시하는 이유는 소자 제조 방법과 호환성 및 용이성을 고려하여 좀 더 쉽고 용이하게 실시할 수 있도록 하기 위해서이다. 즉, 반도체 소자 제조 공정에서는 통상적으로 최소한 4가지의 불순물 도핑 공정이 사용된다. 따라서, 본 실시예에서 예시한 4가지 불순물 도핑 유형은 기존 반도체 소자 제조 공정과 호환적이며 별도의 공정을 추가하지 않고 실시될 수 있다. 만약, 5가지 이상의 불순물 도핑 유형이 사용되는 반도체 소자 제조 공정이라면, 본 발명에 의한 다양한 불순물 도핑 영역들을 좀 더 다양한 불순물 도핑 농도 및 에너지로 실시해 볼 수 있을 것이며, 성능적인 측면을 더욱 중요시한다면 더 다양한 불순물 도핑 농도 및 에너지를 고려해 볼 수 있다.
본 실시예에서 예시적으로, N+ 공정은 P 이온이 2.0E13의 농도(dose)로 도핑되고, As 이온이 5.0E15의 농도(dose)로 도핑되는 불순물 도핑 공정을 암시할 수 있다. N- 공정은 As 이온이 2.5E15의 농도(dose)로 도핑되는 불순물 도핑 공정을 암시할 수 있다. P+ 공정은 B 이온이 3.0E15의 농도(dose)로 도핑되는 불순물 도핑 공정을 암시할 수 있다. 또한 P- 공정은 B 이온이 5.0E12의 농도(dose)로 도핑되는 불순물 도핑 공정을 암시할 수 있다. 그러나, 이상의 농도(dose)들은 단지 실시예에서 예시되는 것일 뿐이다. 다양한 소자들의 종류, 크기, 특성 또는 그 이외의 요소에 부합하도록 불순물 도핑 농도들은 매우 다양하게 실시될 수 있다.
그러므로, 본 명세서에서 N+, N-, P+ 및 P- 불순물 도핑 영역이라 함은, 단지 도핑되는 불순물의 종류와, 상대적으로 불순물 도핑 영역들의 농도(dose)의 높고 낮음을 비교하여 지칭하는 것으로 이해될 수 있다. 구체적으로, N+ 불순물 도핑 영역은 N형 불순물이 N- 불순물 도핑 영역에 비해 상대적으로 높은 도핑 농도(dose)로 도핑되어 형성된 불순물 도핑 영역이라는 의미로 이해될 수 있고, N- 불순물 도핑 영역은 N형 불순물이 N+ 불순물 도핑 영역에 비해 상대적으로 낮은 도핑 농도(dose)로 도핑되어 형성된 불순물 도핑 영역이라는 의미로 이해될 수 있다. 마찬가지로, P+ 불순물 도핑 영역은 P형 불순물이 P- 불순물 도핑 영역에 비해 높은 도핑 농도(dose)로 도핑되어 형성된 불순물 도핑 영역이라는 의미로 이해될 수 있고, P- 불순물 도핑 영역은 P+ 불순물 도핑 영역에 비해 낮은 도핑 농도(dose)로 도핑되어 형성된 불순물 도핑 영역이라는 의미로 이해될 수 있다.
한편, 불순물 도핑 농도를 다른 공정에서 사용되는 불순물 도핑 농도를 사용하지 않고 플로팅 디퓨전 영역(300)만을 형성하기 위한 불순물 도핑 농도를 설정할 경우, N+ 농도(dose)는 N- 농도(dose)의 2배 이상일 수 있고, P+ 농도(dose)는 P- 농도(dose)의 2배 이상일 수 있다.
본 발명의 다양한 실시예들에서, 각 구성 요소들의 크기는, 예시적으로, 소자 분리 영역(310)은 약 4000 내지 4500Å 깊이로 형성될 수 있다. 소자 분리 영 역(310)간의 거리는 약 0.6㎛ 일 수 있다. 이격된 간격(330) 또는 소자 분리 영역(310)의 측면과 인접한 불순물 도핑 영역(340, 350)들은 약 0.06㎛의 폭으로 형성될 수 있다. 기판 표면(305)으로부터 형성된 불순물 도핑 영역(350, 360)들은 약 0.03㎛의 깊이로 형성될 수 있다. 기판 표면(305) 및 소자 분리 영역(310)의 측면과 인접하지 않는 불순물 도핑 영역(320)의 폭은 약 0.48㎛이고 깊이는 기판 표면(305)으로부터 약 3000Å까지 연장될 수 있다.
그러나 이 수치들은 절대적인 것이 아니다. 각 반도체 소자의 다양한 종류, 특성 및 디자인에 의해 각 구성 요소들의 크기는 다양하게 실시될 수 있기 때문이다. 또한, 동일한 디자인룰로 형성되었다고 할지라도, 제조 공정 중에 미스 얼라인, 불순물 이온의 확산 및 각 영역들의 중첩 등에 의하여 결과적인 모양은 다르게 나타날 수 있다.
불순물 도핑 영역(320a)이 소자 분리 영역(310)과 이격된 간격(330a)은 소자 분리 영역(310)들의 측면으로부터 각각 소자 분리 영역(310)들 간의 거리의 1/10 정도로 설정될 수 있다. 즉, 본 실시예에서는, 소자 분리 영역(310)들 같의 거리가 0.6㎛로 예시적으로 설정되었으므로, 이격된 간격(330a)은 각각 약 0.06㎛ 일 수 있다. 또한 불순물 도핑 영역(320a)의 깊이는 소자 분리 영역(310)보다 깊지 않게 설정될 수 있으며, 본 실시예에서는 기판 표면(305)로부터 약 3000 내지 3500Å의 깊이까지 형성될 수 있다.
도 8a 내지 도 11c는 도 2a 내지 도 7d에 도시된 구조적 실시예들을 형성하는 방법들을 설명하기 위한 종단면도들이다. 구체적으로 A-A' 내지 F-F' 단면을 도 시한 도면들로서 특정한 단면에 한정되지 않는다.
도 8a를 참조하면, 본 발명의 다양한 실시예들에 의한 씨모스 이미지 센서는, 먼저 기판(301) 내에 소자 분리 영역(310)이 형성된다.
소자 분리 영역(310)은 복수개 형성될 수 있다. 또한 그 크기가 매우 다양하며, 특정 부분에 있어서는 예시된 도면과 다른 형태일 수 있다. 예를 들어 소자 분리 영역(310)의 폭이 매우 크게 보일 수도 있다. 본 도면들에서는 본 발명을 이해하기 쉽게 하기 위하여 소자 분리 영역(310)의 폭이 좁은 경우로 통일하여 도시한다.
도 8b를 참조하면, 도 8a 단계 이후에, 기판(301) 상에 제 1 도핑 마스크(M1)를 형성하고 불순물을 도핑하여 불순물 도핑 영역(320a)을 형성한다. 구체적으로, 불순물 도핑 영역(320a)이 소자 분리 영역(310)의 측면으로부터 소정의 간격(330a) 이격될 수 있도록 제 1 도핑 마스크(M1)를 형성하여 불순물을 도핑한다. 불순물 도핑 영역은 N+ 불순물 도핑 영역일 수 있다. 제 1 도핑 마스크(M1)은 포토레지스트 패턴으로 형성될 수 있다. 또는 산화막이나 질화막을 포함하는 절연막으로 형성될 수 있다.
도 8b는 특히 도 2b에 도시된 본 발명의 일 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300a)을 형성할 수 있다.
도 8c를 참조하면, 도 8b 단계 이후에, 제 2 도핑 마스크(M2)를 형성하고 불순물을 도핑하여 코너 불순물 도핑 영역(350)을 형성한다. 제 2 도핑 마스크(M2)는 플로팅 디퓨전 영역(300c) 내에서는 제 1 도핑 마스크(M1)와 반대(reverse) 패턴일 수 있으며, 특히 플로팅 디퓨전 영역(300c) 및 소자 분리 영역(310)의 일부를 제외한 기판 표면(301)을 마스킹한 패턴일 수 있다.
코너 불순물 도핑 영역(350)은 N-, P+, 또는 P- 영역일 수 있다.
도 8c는 특히 도 4b에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300c)을 형성할 수 있다.
도 9a를 참조하면, 도 8b 단계 이후에, 기판 표면(305)에 인접하는 상부 불순물 도핑 영역(360b)을 형성한다. 상부 불순물 도핑 영역(360b)이 형성되면 도 8b의 불순물 도핑 영역(320a)은 하부 불순물 도핑 영역(320c)으로 형성된다.
상부 불순물 도핑 영역(360b)은 예를 들어, N-, P+ 또는 P- 불순물 도핑 영역일 수 있다. 이때, 기판 표면(305) 가까이에 N+ 불순물 도핑 영역이 존재하지 않도록 하기 위하여, 하부 불순물 도핑 영역(320c)을 형성하는 공정에서, 기판 표면(305) 가까이에 불순물들이 위치하지 않도록 도핑 에너지를 충분히 크게 유지할 수 있다.
도 9a는 특히 도 6b에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300e)을 형성할 수 있다.
도 9b를 참조하면, 도 8b 단계 이후에, 소자 분리 영역(310)들의 사이를 완전히 오픈하는 제 3 도핑 마스크(M3)를 형성한 다음, 기판 표면(305)과 인접하고 소자 분리 영역(310)과 인접하여 형성된 상부 불순물 도핑 영역(360a)을 형성한다. 상부 불순물 도핑 영역(360a)은 N-, P+ 또는 P- 불순물 도핑 영역일 수 있다.
도 9b는 특히 도 5c에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미 지 센서의 플로팅 디퓨전 영역(300d)을 형성할 수 있다.
도 9c를 참조하면, 도 9a 또는 9b 단계 이후에, 코너 불순물 도핑 영역(350)을 형성한다. 코너 불순물 도핑 영역(350)은 소자 분리 영역(310)의 측면과 인접하게 형성될 수 있다. 도 8c를 참조하여, 제 2 도핑 마스크(M2)를 형성하고 불순물 도핑 공정을 수행할 수 있다.
코너 불순물 영역은 N- 또는 P+ 불순물 도핑 영역일 수 있다.
도 9c는 특히 도 7c에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300f)을 형성할 수 있다.
도 10a를 참조하면, 도 8a 단계 이후에, 소자 분리 영역(310)의 측면으로부터 소정의 간격(340a)을 오픈하는 제 4 도핑 마스크(M4)를 형성하고 불순물 도핑 공정을 수행하여 소자 분리 영역(310)의 측면과 인접한 제 1 불순물 도핑 영역(340a)을 형성한다. 제 1 불순물 도핑 영역은 N-, P+ 또는 P- 불순물 도핑 영역으로 형성될 수 있다.
도 10b를 참조하면, 도 8b를 참조한 제 1 도핑 마스크(M1)를 형성하고 불순물을 도핑하여 제 2 불순물 도핑 영역(320a)를 형성할 수 있다. 제 2 불순물 도핑 영역은 N+ 불순물 도핑 영역일 수 있다.
도 10b는 특히 도 3b에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300b)을 형성할 수 있다.
도 10c를 참조하면, 도 10b의 단계 후에, 제 2 도핑 마스크(M2)를 형성하고 불순물 도핑 공정을 수행하여 코너 불순물 도핑 영역(350)을 형성한다. 코너 불순 물 영역(350)은 N- 또는 P+ 불순물 도핑 영역일 수 있다.
도 10c는 특히 도 4c에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300c)을 형성할 수 있다.
도 11a를 참조하면, 도 10b 단계 후에, 상부 불순물 도핑 영역(360a)을 형성한다. 도 11a의 상부 불순물 도핑 영역(360a)을 형성하는 방법은, 도 9a를 참조할 수 있다. 상부 불순물 도핑 영역(360a)은 N-, P+ 또는 P- 불순물 도핑 영역일 수 있다.
도 11a는 특히 도 5d에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300d)을 형성할 수 있다.
도 11b를 참조하면, 도 11a 단계 후에 코너 불순물 도핑 영역(350)을 형성한다. 코너 불순물 도핑 영역(350)은 N- 또는 P+ 불순물 도핑 영역일 수 있다.
도 11b는 특히 도 7b에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300f)을 형성할 수 있다.
도 12a를 참조하면, 도 8a 단계 후에, 소자 분리 영역(310)들의 측면과 모두 인접하는 불순물 도핑 영역(320)을 형성한다. 불순물 도핑 영역(320)은 N+ 불순물 도핑 영역일 수 있다. 또한 기판 표면(305)과 인접할 수도 있고 기판 표면(305)으로부터 이격될 수도 있다. 이격 시킬 경우, 그 깊이는 약 0.03㎛ 정도일 수 있다.
도 12b를 참조하면, 도 12a 단계 후에, 기판 표면(305)과 인접하는 상부 불순물 도핑 영역(360a)을 형성한다. 이때, 불순물 도핑 영역(320)은 하부 불순물 도핑 영역(320b)으로 형성될 수 있다. 상부 불순물 도핑 영역(360a)는 N-, P+ 또는 P- 불순물 도핑 영역일 수 있다.
도 12b는 특히 도 5b에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300f)을 형성할 수 있다.
도 12c를 참조하면, 도 12b 단계 후에, 코너 불순물 도핑 영역(350)을 형성한다. 코너 불순물 도핑 영역(350)은 N- 또는 P+ 불순물 도핑 영역일 수 있다.
도 12c는 특히 도 7d에 도시된 본 발명의 또 다른 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역(300f)을 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
예를 들어, 이상으로 본 발명의 다양한 실시예에 의한 씨모스 이미지 센서의 플로팅 디퓨전 영역들을 형성하는 방법을 순서적으로 설명하였으나, 본 실시예들에서 설명한 각 불순물 도핑 영역들을 형성하는 순서는 도 8a 내지 도 12c에 도시된 순서를 따라서만 형성할 수 있는 것이 아니다. 예를 들어, 하부 불순물 도핑 영역들을 형성하는 단계와 측부 불순물 도핑 영역들을 형성하는 단계는 서로 바뀔 수 있다. 또한 다른 불순물 도핑 영역들을 형성하는 단계들도 서로 순서를 바꾸어 형성될 수 있다. 이것은 반도체 소자 제조 공정에서 각 불순물 도핑 공정들, 예를 들어 N+, N-, P+ 및 P- 불순물 도핑 공정들을 적용하는 순서에 따라 다양하게 실시될 수 있다. 본 발명의 다양한 실시예들에 의한 불순물 도핑 영역들은 각 영역들이 순서에 따라 중첩되거나 하는 것이 아니고 대부분 고유한 자신의 영역을 형성하고 있기 때문이며, 불순물 도핑 공정이라는 특성상, 굳이 상하, 선후 개념을 따질 필요가 없기 때문이다.
상술한 바와 같이 본 발명의 실시예들에 의한 씨모스 이미지 센서는 플로팅 영역의 소자 분리 영역의 계면 및 기판 표면에서 발생하는 암전류를 줄일 수 있으므로 씨모스 이미지 센서의 동작, 특히 글로벌 셔터 동작시에 과전류로 인한 화질 저하 현상 및 백점 현상을 방지할 수 있다.
Claims (23)
- 기판 내에 형성된 광전발생부,상기 기판 내에 형성된 복수개의 소자 분리 영역, 및 상기 복수개의 소자 분리 영역의 사이에 형성되며, 상기 소자 분리 영역의 측면과 소정의 간격으로 이격되어 형성되는 제 1 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역, 및상기 광전발생부에서 발생한 전자들을 상기 플로팅 디퓨전 영역으로 전달하기 위한 전달부를 포함하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 제 1 불순물 도핑 영역과 상기 소자 분리 영역 사이의 영역은 불순물이 상기 기판과 같은 농도로 주입된 영역인 씨모스 이미지 센서.
- 제 1항에 있어서,상기 기판의 표면과 상기 제 1 불순물 도핑 영역의 사이에 형성되는 상부 불순물 도핑 영역을 더 포함하는 씨모스 이미지 센서.
- 제 3항에 있어서,상기 제 1 불순물 도핑 영역은 제 1 농도로 도핑된 N형 불순물 도핑 영역이고, 및상기 상부 불순물 도핑 영역은 상기 제 1 농도의 1/2 이하인 제 2 농도로 도핑된 N 형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 3항에 있어서,상기 제 1 불순물 도핑 영역은 N형 불순물 도핑 영역이고, 및상기 상부 불순물 도핑 영역은 P형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 3항에 있어서,상기 소자 분리 영역과 상기 상부 불순물 도핑 영역의 사이에 형성되는 코너 불순물 도핑 영역을 더 포함하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 광전발생부는 포토다이오드이고, 상기 전달부는 트랜지스터이며,상기 포토다이오드는,상기 기판 내에 형성된 포토다이오드 소자 분리 영역, 및상기 기판 내에 상기 포토다이오드 소자 분리 영역의 계면과 이격되어 형성된 포토다이오드 N형 도핑 영역을 포함하는 씨모스 이미지 센서.
- 제 7항에 있어서,상기 포토다이오드는,상기 포토다이오드 소자 분리 영역의 계면과 상기 포토다이오드 N형 도핑 영역을 포함하는 씨모스 이미지 센서.
- 기판 내에 형성된 광전발생부,상기 기판 내에 형성되는 복수개의 소자 분리 영역, 상기 기판의 표면, 복수개의 소자 분리 영역의 측면에 인접하게 형성되는 측부 불순물 도핑 영역, 및 상기 소자 분리 영역과 대향되게 상기 측부 불순물 영역의 측면과 인접하여 형성되는 제 1 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역, 및상기 광전발생부에서 발생한 전자들을 상기 플로팅 디퓨전 영역으로 전달하기 위한 전달부를 포함하는 씨모스 이미지 센서.
- 제 9항에 있어서,상기 제 1 불순물 도핑 영역은 제 1 농도로 도핑된 N형 불순물 도핑 영역이고, 및상기 측부 불순물 도핑 영역은 상기 제 1 농도의 1/2 이하인 제 2 농도로 도핑된 N 형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 9항에 있어서,상기 제 1 불순물 도핑 영역은 N형 불순물 도핑 영역이고, 및상기 측부 불순물 도핑 영역은 P형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 9항에 있어서,상기 기판의 표면과 상기 제 1 불순물 도핑 영역의 사이에 형성되는 상부 불순물 도핑 영역을 더 포함하는 씨모스 이미지 센서.
- 제 12항에 있어서,상기 제 1 불순물 도핑 영역은 제 1 농도로 도핑된 N형 불순물 도핑 영역이고, 및상기 상부 불순물 도핑 영역은 상기 제 1 농도의 1/2 이하인 제 2 농도로 도핑된 N 형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 12항에 있어서,상기 제 1 불순물 도핑 영역은 N형 불순물 도핑 영역이고, 및상기 상부 불순물 도핑 영역은 P형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 12항에 있어서,상기 기판의 표면과 인접하고, 상기 상부 불순물 도핑 영역과 상기 소자 분리 영역의 사이에 형성되는 코너 불순물 영역을 더 포함하는 씨모스 이미지 센서.
- 제 9항에 있어서,상기 광전발생부는 포토다이오드이고, 상기 전달부는 트랜지스터이며,상기 포토다이오드는,상기 기판 내에 형성된 포토다이오드 소자 분리 영역, 및상기 기판 내에 상기 포토다이오드 소자 분리 영역의 계면과 이격되어 형성된 포토다이오드 N형 도핑 영역을 포함하는 씨모스 이미지 센서.
- 제 16항에 있어서, 상기 포토다이오드는,상기 포토다이오드 소자 분리 영역의 계면과 상기 포토다이오드 N형 도핑 영역의 사이에 형성된 P형 도핑 영역을 더 포함하는 씨모스 이미지 소자.
- 기판 내에 형성된 광전발생부,상기 기판 내에 형성되는 복수개의 소자 분리 영역, 상기 복수개의 소자 분리 영역의 측면에 인접하게 형성되는 제 1 불순물 도핑 영역, 및 상기 기판의 표면과 상기 제 1 불순물 영역 사이에 형성되는 상부 불순물 도핑 영역을 포함하는 플로팅 디퓨전 영역, 및상기 광전발생부에서 발생한 전자를 상기 플로팅 디퓨전 영역으로 전달하기 위한 전달부를 포함하는 씨모스 이미지 센서.
- 제 18항에 있어서,상기 제 1 불순물 도핑 영역은 제 1 농도로 도핑된 N형 불순물 도핑 영역이 고, 및상기 상부 불순물 도핑 영역은 상기 제 1 농도의 1/2 이하인 제 2 농도로 도핑된 N 형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 18항에 있어서,상기 제 1 불순물 도핑 영역은 N형 불순물 도핑 영역이고, 및상기 상부 불순물 도핑 영역은 P형 불순물 도핑 영역인 씨모스 이미지 센서.
- 제 18항에 있어서,상기 기판의 표면과 인접하고, 상기 상부 불순물 도핑 영역의 측면 및 상기 소자 분리 영역의 측면과 인접하게 형성되는 코너 불순물 도핑 영역을 포함하는 씨모스 이미지 센서.
- 제 18항에 있어서,상기 광전발생부는 포토다이오드이고, 상기 전달부는 트랜지스터이며,상기 포토다이오드는,상기 기판 내에 형성된 포토다이오드 소자 분리 영역, 및상기 기판 내에 상기 포토다이오드 소자 분리 영역의 계면과 이격되어 형성된 포토다이오드 N형 도핑 영역을 포함하는 씨모스 이미지 센서.
- 제 22항에 있어서,상기 포토다이오드는,상기 포토다이오드 소자 분리 영역의 계면과 상기 포토다이오드 N형 도핑 영역의 사이에 형성된 P형 도핑 영역을 더 포함하는 씨모스 이미지 소자.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060050436 | 2006-06-05 | ||
| KR1020060050436 | 2006-06-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070116565A true KR20070116565A (ko) | 2007-12-10 |
Family
ID=38929704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070055231A KR20070116565A (ko) | 2006-06-05 | 2007-06-05 | 복수개의 불순물 도핑 영역을 포함하는 플로팅 디퓨전영역을 포함하는 씨모스 이미지 센서 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7521742B2 (ko) |
| JP (1) | JP2007329479A (ko) |
| KR (1) | KR20070116565A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011034737A2 (en) * | 2009-09-17 | 2011-03-24 | International Business Machines Corporation | Structures, design structures and methods of fabricating global shutter pixel sensor cells |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4420039B2 (ja) * | 2007-02-16 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
| JP2011049524A (ja) * | 2009-07-27 | 2011-03-10 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP2011253963A (ja) * | 2010-06-02 | 2011-12-15 | Sony Corp | 固体撮像素子の製造方法、固体撮像素子、撮像装置 |
| WO2013027524A1 (ja) * | 2011-08-24 | 2013-02-28 | シャープ株式会社 | 固体撮像素子 |
| KR102007277B1 (ko) * | 2013-03-11 | 2019-08-05 | 삼성전자주식회사 | 3차원 이미지 센서의 거리 픽셀 및 이를 포함하는 3차원 이미지 센서 |
| CN103280450B (zh) * | 2013-05-24 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 像素单元及其制作方法、图像传感器及其制作方法 |
| JP6650668B2 (ja) * | 2014-12-16 | 2020-02-19 | キヤノン株式会社 | 固体撮像装置 |
| JP6711005B2 (ja) * | 2016-02-23 | 2020-06-17 | 株式会社リコー | 画素ユニット、及び撮像素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373342B1 (ko) | 2000-12-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 전하 역류를 억제할 수 있는 이미지 센서 |
| KR100494030B1 (ko) | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| KR20040008914A (ko) | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 암전류 발생을 억제한 시모스 이미지센서의 제조방법 |
| KR100558529B1 (ko) * | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| KR100558528B1 (ko) | 2003-09-25 | 2006-03-10 | 동부아남반도체 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| KR100508864B1 (ko) * | 2003-10-23 | 2005-08-17 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
| KR100603247B1 (ko) | 2003-12-31 | 2006-07-20 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
-
2006
- 2006-11-20 US US11/561,657 patent/US7521742B2/en not_active Expired - Fee Related
-
2007
- 2007-06-05 KR KR1020070055231A patent/KR20070116565A/ko active Search and Examination
- 2007-06-05 JP JP2007149453A patent/JP2007329479A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011034737A2 (en) * | 2009-09-17 | 2011-03-24 | International Business Machines Corporation | Structures, design structures and methods of fabricating global shutter pixel sensor cells |
| WO2011034737A3 (en) * | 2009-09-17 | 2011-06-30 | International Business Machines Corporation | Structures, design structures and methods of fabricating global shutter pixel sensor cells |
| GB2486607A (en) * | 2009-09-17 | 2012-06-20 | Ibm | Structures, design structures and methods of fabricating global shutter pixel sensor cells |
| GB2486607B (en) * | 2009-09-17 | 2014-01-08 | Ibm | Structures, design structures and methods of fabricating global shutter pixel sensor cells |
Also Published As
| Publication number | Publication date |
|---|---|
| US7521742B2 (en) | 2009-04-21 |
| US20080035957A1 (en) | 2008-02-14 |
| JP2007329479A (ja) | 2007-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070116565A (ko) | 복수개의 불순물 도핑 영역을 포함하는 플로팅 디퓨전영역을 포함하는 씨모스 이미지 센서 | |
| KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20030040859A (ko) | 이미지센서 및 그 제조 방법 | |
| US8952428B2 (en) | Element isolation structure of a solid-state pickup device | |
| KR20070075160A (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| JP2013042178A (ja) | イメージセンサ及びその製造方法 | |
| US9887231B2 (en) | Solid-state imaging device and method of manufacturing the device | |
| KR100562668B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| US7749800B2 (en) | Photoelectric conversion device, image sensor, and method of manufacturing a photoelectric conversion device | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US20100308384A1 (en) | Metal oxide semiconductor (mos) solid state imaging device that includes a surface layer formed by implanting a high concentration of impurity during creation of a photodiode, and manufacturing method thereof | |
| US9818790B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR100868646B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US9520436B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR100790230B1 (ko) | 이미지센서 제조 방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| JP6012831B2 (ja) | 固体撮像装置 | |
| KR100813800B1 (ko) | 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법 | |
| US20120104501A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
| US9818789B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR20030000653A (ko) | 이미지센서 제조 방법 | |
| CN115050766A (zh) | 图像传感器及其形成方法 | |
| CN115458541A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| E801 | Decision on dismissal of amendment | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081215 Effective date: 20100225 |