CN103280450B - 像素单元及其制作方法、图像传感器及其制作方法 - Google Patents
像素单元及其制作方法、图像传感器及其制作方法 Download PDFInfo
- Publication number
- CN103280450B CN103280450B CN201310199766.2A CN201310199766A CN103280450B CN 103280450 B CN103280450 B CN 103280450B CN 201310199766 A CN201310199766 A CN 201310199766A CN 103280450 B CN103280450 B CN 103280450B
- Authority
- CN
- China
- Prior art keywords
- doped region
- grid structure
- doped
- pixel cell
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种像素单元及其制作方法、图像传感器及其制作方法。像素单元包括：半导体基底，半导体基底的导电类型为第一导电类型；位于半导体基底中的光电二极管、传输晶体管和复位晶体管；浮置扩散区，位于传输晶体管的栅极结构和复位晶体管的栅极结构之间的半导体基底中，浮置扩散区包括第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区的导电类型为第二导电类型，第二导电类型与第一导电类型不同，第一掺杂区中掺杂离子的浓度大于第二掺杂区中掺杂离子的浓度，第一掺杂区和第二掺杂区相邻。本发明所形成像素单元的转换增益值稳定，包括所形成像素单元的图像传感器动态范围大，显示质量好。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种像素单元及其制作方法、图像传感器及其制作方法。
背景技术
图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件（CCD）图像传感器，通常用于将光学信号转化为相应的电信号。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等。
CMOS图像传感器的基本感光单元被称为像素单元，所述像素单元包含一个光电二极管和3个或4个MOS晶体管，称为3T型或4T型。目前市场上大部分CMOS图像传感器是4T型。参考图1，4T型图像传感器中像素单元包括：4个MOS晶体管和1个光电二极管（Photodiode，简称为PD），所述4个MOS晶体管分别为复位晶体管M1、放大晶体管M2、选择晶体管M3的和传输晶体管M4。所述图像传感器还包括位于传输晶体管M4栅极结构和复位晶体管M1栅极结构之间半导体基底中的浮置扩散区（Floating Diffusion，简称为FD）。图1中像素单元的俯视图如图2所示。图2中浮置扩散区沿AA’方向的剖视图如图3所示，包括P型的半导体基底101和形成于半导体基底101中N型的掺杂区103。所述掺杂区103（标记为“N+”）与半导体基底101（标记为“P”）构成像素单元的N+/P型结构浮置扩散区FD。
下面对图1中4T型图像传感器的像素单元的工作过程进行说明。在未接收光照时，复位晶体管M1的栅极接收高电平脉冲信号，对浮置扩散区FD进行复位，使浮置扩散区FD为高电平；复位晶体管M1的栅极脉冲信号转为低电平时，复位结束。然后选择晶体管M3的栅极接收高电平的脉冲信号，读出初始信号。然后光电二极管PD在预定时间内接收光照，并根据光照产生载流子。然后，传输晶体管M4的栅极接收高电平脉冲信号，将所述载流子从光电二极管PD传输至浮置扩散区FD。然后选择晶体管M3接收高电平的脉冲信号，所述载流子自浮置扩散区FD经过放大晶体管M2和选择晶体管M3输出信号，通过两次信号的运算完成一次光信号的采集与传输。
更多与图像传感器相关的技术请参考公开号为CN102856340A的中国专利申请。
然而，包括上述4T型像素单元的图像传感器动态范围小，图像传感器的显示质量差。
发明内容
本发明解决的问题是提供一种像素单元及其制作方法、图像传感器及其制作方法，使所制作像素单元的转换增益值稳定，增大包括像素单元的图像传感器的动态范围，提高图像传感器的图像质量。
为解决上述问题，本发明提供一种像素单元，包括：
半导体基底，所述半导体基底的导电类型为第一导电类型；
位于所述半导体基底中的光电二极管、传输晶体管和复位晶体管；
浮置扩散区，位于所述传输晶体管的栅极结构和所述复位晶体管的栅极结构之间的所述半导体基底中，所述浮置扩散区包括第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区的导电类型为第二导电类型，所述第二导电类型与所述第一导电类型不同，所述第一掺杂区中掺杂离子的浓度大于所述第二掺杂区中掺杂离子的浓度，所述第一掺杂区和所述第二掺杂区相邻。
可选的，所述第一导电类型为P型，所述第二导电类型为N型。
可选的，所述第一掺杂区中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2，所述第二掺杂区中掺杂离子的浓度为1.0E11atom/cm2～1.0E13atom/cm2。
可选的，所述浮置扩散区还包括：第三掺杂区；所述第三掺杂区与所述第一掺杂区的导电类型相同，所述第三掺杂区中掺杂离子浓度大于所述第二掺杂区中掺杂离子浓度；所述第三掺杂区与所述第二掺杂区相邻。
可选的，所述第三掺杂区中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2。
可选的，所述复位晶体管的栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构的一端和所述第二栅极结构的一端连接，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角大于0°且小于或者等于180°。
可选的，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角为90°。
可选的，所述像素单元还包括：设置于所述第一掺杂区上的第一插塞；设置于所述半导体基底上的第二插塞，所述第二插塞位于所述第一栅极结构远离浮置扩散区一侧；设置于所述半导体基底上的第三插塞，所述第三插塞位于所述第二栅极结构远离浮置扩散区一侧。
本发明还提供了一种图像传感器，包括上述像素单元。
相应的，本发明提供了一种像素单元的制作方法，包括：
提供第一导电类型的半导体基底；
在所述半导体基底上形成传输晶体管的栅极结构和复位晶体管的栅极结构；
在所述传输晶体管的栅极结构和所述复位晶体管的栅极结构之间的半导体基底中形成浮置扩散区，所述浮置扩散区包括第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区的导电类型为第二导电类型，所述第二导电类型与所述第一导电类型不同，所述第一掺杂区中掺杂离子的浓度大于所述第二掺杂区中掺杂离子浓度，所述第一掺杂区和所述第二掺杂区相邻。
可选的，所述第一导电类型为P型，所述第二导电类型为N型。
可选的，所述第一掺杂区中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2，所述第二掺杂区中掺杂离子的浓度为1.0E11atom/cm2～1.0E13atom/cm2。
可选的，在形成传输晶体管的栅极结构和复位晶体管的栅极结构之后，还包括：在所述半导体基底中形成第三掺杂区；所述第三掺杂区与所述第一掺杂区的导电类型相同，所述第三掺杂区中掺杂离子浓度大于所述第二掺杂区中掺杂离子浓度；所述第三掺杂区与所述第二掺杂区相邻。
可选的，所述第三掺杂区中掺杂离子浓度为1.0E13atom/cm2～1.0E16atom/cm2。
可选的，所述第三掺杂区与所述第一掺杂区同时形成。
可选的，所述复位晶体管的栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构的一端和所述第二栅极结构的一端连接，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角大于0°且小于或者等于180°。
可选的，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角为90°。
可选的，在形成所述浮置扩散区之后，还包括：在所述第一掺杂区上形成第一插塞；在所述半导体基底上形成第二插塞，所述第二插塞位于所述第一栅极结构远离浮置扩散区一侧；在所述半导体基底上形成第三插塞，所述第三插塞位于所述第二栅极结构远离浮置扩散区一侧。
相应的，本发明还提供了一种图像传感器的制作方法，所述图像传感器包括像素单元，采用上述像素单元的制作方法制作所述像素单元。
与现有技术相比，本发明的技术方案具有以下优点：
在传输晶体管的栅极结构和复位晶体管的栅极结构之间的第一导电类型的半导体基底中，形成包含第一掺杂区和第二掺杂区的浮置扩散区，所述第一掺杂区与第二掺杂区均为第二导电类型，第二导电类型与第一导电类型不同，第一掺杂区中掺杂离子浓度大于第二掺杂区中掺杂离子浓度，第一掺杂区和第二掺杂区相邻。在光照较弱，光电二极管接收光照产生的电子（或称“光生电子”）较少时，浮置扩散区的电容较小；在光照较强，光电二极管接收光照产生的电子较多时，浮置扩散区的电容较大。由浮置扩散区电荷-电压转换公式CG=Q/CFD（其中：CG表示转换增益；Q表示光电二极管接收光照产生的电子，又称为“光生电子”；CFD表示浮置扩散区的电容；转换增益单位为：毫伏/电子）可知，在不同光照情况下，像素单元的转换增益值稳定，不会出现转换增益值过小使输出信号无法探测，或者转换增益值过大而饱和，使信号丢失的情况。包括像素单元的图像传感器具有更大的动态范围、显示质量好。
进一步，所述浮置扩散区还包括第三掺杂区，其导电类型与所述第一掺杂区的导电类型相同，第三掺杂区中掺杂离子浓度大于第二掺杂区中掺杂离子浓度，第三掺杂区与所述第二掺杂区相邻。此时，像素单元的转换增益值稳定，不会出现转换增益值过小使输出信号无法探测，或者转换增益值过大而饱和，使信号丢失的情况。包括像素单元的图像传感器也具有更大的动态范围、显示质量好。
附图说明
图1～图3是现有工艺中4T型图像传感器中像素单元的示意图；
图4～图6是本发明像素单元的制作方法一个实施例的示意图;
图9～图10是本发明像素单元的制作方法另一个施例的示意图；
图7是图2、图5和图9中像素单元浮置扩散区电容与电压的关系图；
图8是图2、图5和图9中像素单元动态范围的示意图；
图11～图12是本发明像素单元的制作方法再一个施例的示意图。
具体实施方式
正如背景部分所述，现有图像传感器的动态范围小，图像传感器的显示质量差。
现有图像传感器动态范围小的原因是：图像传感器中像素单元的浮置扩散区电荷-电压曲线较为平缓，即在外界光照强度较强时浮置扩散区的电容不够大，而在外界光照强度较弱时浮置扩散区的电容不够小。
发明人经过研究发现，高动态范围的图像传感器可以通过像素单元中浮置扩散区电容的变化来实现。由浮置扩散区电荷-电压转换公式CG=Q/CFD可知，在外界光照强度较强时，光生电子数量也较多，如果浮置扩散区的电容相对偏小，有可能无法容纳光电二极管所产生的所有光生电子，转换增益值过大而饱和，使信号丢失。在外界光照强度较弱时，光生电子数量也较少，如果浮置扩散区的电容相对偏大，则转换增益值过小，使信号无法读出，这两种情况都会造成图像信号不稳定。因此，高动态范围的图像传感器在光照强度较强时，浮置扩散区需要相对较大的电容，在光照强度较弱时，浮置扩散区需要相对较小的电容。
发明人经过进一步研究发现，在像素单元中传输晶体管和复位晶体管的栅极结构形成之后，通过在传输晶体管栅极结构和复位晶体管栅极结构之间半导体基底中形成第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区的导电类型相同且与半导体基底的导电类型不同，第一掺杂区中掺杂离子浓度大于第二掺杂区中掺杂离子浓度，第一掺杂区与第二掺杂区相邻，进而在像素单元中光电二极管所接收的光照强度较强，光生电子数量较多时，浮置扩散区的电容较大，在像素单元中光电二极管所接收的光照强度较弱，光生电子数量较少时，浮置扩散区的电容较小，使像素单元的转换增益值稳定，包括该像素单元的图像传感器的动态范围较大、显示质量好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，图像传感器的像素单元包含3T或4T结构，本实施例以4T结构（包含传输晶体管、复位晶体管放大晶体管和选择晶体管4个晶体管）的像素单元的制作为例，对本发明像素单元的制作方法进行说明。
还需要说明的是，本实施例仅以电子为载流子（即第一导电类型为P型，第二导电类型为N型，第一导电类型与第二导电类型不同）的像素单元为例，对像素单元的制作方法进行说明，而以空穴作为载流子（即第一导电类型为N型，第二导电类型为P型，第一导电类型与第二导电类型不同）的像素单元的制作方法与之类似，在此不再赘述。
参考图4，提供P型的半导体基底，所述半导体基底包括光电二极管区域204和晶体管区域206。
本实施例中，所述半导体基底的材料为单晶硅或者锗硅，也可以是绝缘体上硅（Silicon on insulator，简称为SOI）。
在其他实施例中，还可在晶圆上形成一P型外延层，以晶圆和P型外延层共同作为形成像素单元的半导体基底。
需要说明的是，所述晶体管区域206中还形成有阱区，用以作为晶体管区域206中各晶体管的有源区，为了显示的方便，仅在图4中示出后续用于形成晶体管栅极结构、源极区域和漏极区域的部分阱区。
继续参考图4，在所述晶体管区域206上形成传输晶体管的栅极结构208、复位晶体管的栅极结构210、放大晶体管的栅极结构209和选择晶体管的栅极结构211。
本实施例中，所述栅极结构208、210、209和211均包括位于晶体管区域206上的栅介质层和位于栅介质层上的栅极。所述栅介质层的材料可为氧化硅。所述栅极的材料可为多晶硅。所述栅介质层和栅极的形成工艺为本领域技术人员所熟知，在此不再赘述。
具体的，所述复位晶体管的栅极结构210包括第一栅极结构210a和第二栅极结构210b，所述第一栅极结构210a的一端与第二栅极结构210b的一端连接，所述第一栅极结构210a的宽度方向（即位于第一栅极结构210a下方晶体管区域206中复位晶体管的沟道宽度方向）与所述第二栅极结构210b的宽度方向（即位于第二栅极结构210b下方晶体管区域206中复位晶体管的沟道宽度方向）的夹角α为大于0°且小于或者等于180°。例如夹角α为45°、60°、90°、135°或180°等。
本实施例中，第一栅极结构210a的宽度方向与所述第二栅极结构210b的宽度方向的夹角α为105°。所述栅极结构208、209和211的宽度方向与所述第一栅极结构210a的宽度方向相同。
需要说明的是，本发明并不限定栅极结构208、209和211的形状。
参考图5，在图4中栅极结构208与栅极结构210之间的晶体管区域206中形成浮置扩散区。
本实施例中，所述浮置扩散区包括第一掺杂区212a和第二掺杂区212b，所述第一掺杂区212a和第二掺杂区212b相邻，且第一掺杂区212a和第二掺杂区212b位于复位晶体管栅极结构210的一侧的晶体管区域206中。所述第一掺杂区212a和第二掺杂区212b的导电类型为N型，所述第一掺杂区212a中N型掺杂离子的浓度大于第二掺杂区212b中N型掺杂离子的浓度。
较佳的，所述第一掺杂区212a和第二掺杂区212b的排列方向与传输晶体管的沟道宽度方向相同，使浮置扩散区的形状与传输晶体管栅极结构208的形状和复位晶体管栅极结构210的形状相对应，进而使所形成的像素单元布局紧凑。
具体的，形成所述第一掺杂区212a和第二掺杂区212b可包括如下步骤:
形成覆盖半导体基底以及栅极结构208、210、209和211的第一光刻胶层；
对所述第一光刻胶层进行曝光和显影工艺，在第一光刻胶层中形成暴露出第一掺杂区212a所在区域半导体基底的第一开口；
以包含第一开口的第一光刻胶层为掩模，进行N型离子掺杂，形成第一掺杂区212a；
去除包含第一开口的第一光刻胶层；
形成覆盖半导体基底以及栅极结构208、210、209和211的第二光刻胶层；
对所述第二光刻胶层进行曝光和显影工艺，在第二光刻胶层中形成暴露出第二掺杂区212b所在区域半导体基底的第二开口；
以包含第二开口的第二光刻胶层为掩模，进行N型离子掺杂，形成第二掺杂区212b；
去除包含第二开口的第二光刻胶层。
本实施例中，所述第一掺杂区212a中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2，所述第二掺杂区212b中掺杂离子的浓度为1.0E11atom/cm2～1.0E13atom/cm2。如第一掺杂区212a中掺杂离子的浓度为1.0E15atom/cm2，所述第二掺杂区212b中掺杂离子的浓度为1.0E13atom/cm2；或者如所述第一掺杂区212a中掺杂离子的浓度为1.0E13atom/cm2，所述第二掺杂区212b中掺杂离子的浓度为5.0E12atom/cm2
图5中第一掺杂区212a（标记为“N+”）和第二掺杂区212b（标记为“N-”）构成（N+/N-）掺杂区，该（N+/N-）型掺杂区与半导体基底（标记为“P”）共同构成像素单元的（N+/N-）/P型结构浮置扩散区。图5中像素单元的（N+/N-）/P型结构浮置扩散区沿BB’方向的剖视图如图6所示。
需要说明的是，本发明在形成第一掺杂区212a和第二掺杂区212b时并不限于上述方法。
还需要说明的是，本实施例中，所述第一掺杂区212a和第二掺杂区212b的位置可互换。所述第一掺杂区212a和第二掺杂区212b同时还作为复位晶体管和放大晶体管的共用漏极。
继续参考图5，在第一掺杂区212a上形成第一插塞214；在所述晶体管区域206上形成第二插塞216，所述第二插塞216位于第一栅极结构210a远离浮置扩散区一侧；在所述晶体管区域206上形成第三插塞218，所述第三插塞218位于第二栅极结构210b远离浮置扩散区一侧。
本实施例中，形成第一插塞214、第二插塞216和第三插塞218的工艺可参考现有工艺中插塞的形成工艺，在此不再赘述。
本实施例中，所述第一插塞214用于使浮置扩散区实现电连接。由于第一掺杂区212a中N型掺杂离子浓度大于第二掺杂区212b中N型掺杂离子浓度，将第一插塞214设置于第一掺杂区212a上，可以有效减小第一插塞214与浮置扩散区之间的接触电阻，所形成像素单元的电学性能较佳。由于所述第一掺杂区212a和第二掺杂区212b还作为复位晶体管和放大晶体管的共用漏极，所述第二插塞216用于使所述浮置扩散区复位，以及使复位晶体管和放大晶体管的共用漏极实现电连接。所述第三插塞218有利于浮置扩散区中第一掺杂区212a和第二掺杂区212b两端同时复位，提高像素单元的复位效率。
需要说明的是，在其他实施例中，还可省略所述第三插塞218。
图7为浮置扩散区电容-电压曲线。纵轴为浮置扩散区电容（单位为：fF/um2），横轴为浮置扩散区电压（单位为：V）。当浮置扩散区电压取正值时，图7横轴从左至右电压逐渐下降反映光电二极管所接收的光照强度逐渐增强。
图7中曲线11为图2中现有图像传感器N+/P型结构浮置扩散区的电容-电压曲线，曲线12为图5中(N+/N-)/P型结构浮置扩散区的电容-电压曲线。曲线11和12分别示出了图2和图5中像素单元浮置扩散区的电压为3.20V～1.00V时，随着浮置扩散区电压的下降，图2和图5中浮置扩散区的电容均逐渐增大。其中，当浮置扩散区的电压小于等于3.20V且大于1.30V时，图5中像素单元浮置扩散区的电容小于图2中浮置扩散区的电容；当浮置扩散区的电压等于1.30V时，图5中像素单元浮置扩散区的电容等于图2中浮置扩散区的电容；当浮置扩散区的电压小于1.30V且大于等于1.00V时，图5中像素单元浮置扩散区的电容大于图2中浮置扩散区的电容。
由图7可知，在光照强度较弱，光电二极管接收光照产生的电子较少时，图5像素单元中浮置扩散区的电容较小，像素单元具有更高的灵敏度。而在光照强度较强，光电二极管接收光照产生的电子较多时，图5像素单元中浮置扩散区的电容较大，能够存储较多的电荷，使信号能够全部被读出。由电荷-电压转换公式CG=Q/CFD可知，图5中(N+/N-)/P型结构浮置扩散区在较强的光照强度下同时，具有较多的光生电子数量和较大的电容，而在较弱的光照强度下同时具有较少的光生电子数量和较小的电容。因此，与图2中像素单元相比，图5中像素单元具有比较稳定的转换增益值，包括图5中像素单元的图像传感器具有更大的动态范围、显示质量好。
需要说明的是，本发明并不限定转换增益值的范围，其可以根据包括所形成像素单元的图像传感器的用途来进一步确定。
图2和图5像素单元中光电二极管接收光的光能量（单位为：光照度·秒，即lux·s）与像素单元输出电压（单位为：伏，即V）的关系图分别如图8中曲线21和曲线22所示。由曲线21可知，图2像素单元中光电二极管接收光的光能量在0～E1范围时，像素单元输出电压逐渐增大；当图2像素单元中光电二极管接收光的光能量在大于E1范围时，像素单元输出电压不发生变化。由曲线22可知，图5像素单元中光电二极管接收光的光能量在0～E2范围时，像素单元输出电压逐渐增大；当图5像素单元中光电二极管接收光的光能量在大于E2范围时，像素单元输出电压不发生变化；其中，E1小于E2。由于E1小于E2，与图2中像素单元相比，图5中像素单元的转换增益值更稳定，包括图5中像素单元的图像传感器的动态范围更大，显示质量更好。
如图5和图6所示，本实施方式还提供了一种像素单元，包括：
半导体基底，所述半导体基底的导电类型为P型，所述半导体基底包括光电二极管区域204和晶体管区域206；
位于半导体基底的光电二极管、传输晶体管、复位晶体管、放大晶体管和选择晶体管，所述传输晶体管包括位于晶体管区域206上的栅极结构208，所述复位晶体管包括位于晶体管区域206上的栅极结构210，所述放大晶体管包括位于晶体管区域206上的栅极结构209，所述选择晶体管包括位于晶体管区域206上的栅极结构211；
浮置扩散区，位于所述传输晶体管的栅极结构208和复位晶体管的栅极结构210之间的晶体管区域206中，所述浮置扩散区包括N型的第一掺杂区212a和N型的第二掺杂区212b，所述第一掺杂区212a中N型掺杂离子的浓度大于第二掺杂区212b中N型掺杂离子浓度，所述第一掺杂区212a和第二掺杂区212b相邻，且第一掺杂区212a和第二掺杂区212b位于栅极结构210同一侧的晶体管区域206中。
具体的，所述复位晶体管的栅极结构210包括第一栅极结构210a和第二栅极结构210b，所述第一栅极结构210a的一端与第二栅极结构210b的一端连接，所述第一栅极结构210a的宽度方向与所述第二栅极结构210b的宽度方向夹角α为0°～180°。本实施例中，夹角α为105°。
本实施例中，所述像素单元还包括：设置于第一掺杂区212a上的第一插塞214；设置于晶体管区域206上的第二插塞216，所述第二插塞216位于第一栅极结构210a远离浮置扩散区一侧；设置于晶体管区域206上的第三插塞218，所述第三插塞218位于第二栅极结构210b远离浮置扩散区一侧。在其他实施例中，还可省略所述第三插塞218。
需要说明的是，本实施例中像素单元可以是但并不限于通过上一实施例中制作方法形成的像素单元。
在另一个实施例中，如图9所示，提供包括光电二极管区域304和晶体管区域306的P型的半导体基底，并在所述晶体管区域306上形成传输晶体管的栅极结构308、复位晶体管的栅极结构310、放大晶体管的栅极结构309和选择晶体管的栅极结构311之后，在所述栅极结构308和栅极结构310之间的晶体管区域306中形成浮置扩散区，所述浮置扩散区包括第一掺杂区320a、第二掺杂区320b和第三掺杂区320c，所述第一掺杂区320a、第二掺杂区320b和第三掺杂区320c的导电类型均为N型，且第一掺杂区320a和第三掺杂区320c中N型掺杂离子浓度均大于第二掺杂区320b中N型掺杂离子浓度。第一掺杂区320a和第三掺杂区320c均与第二掺杂区320b相邻，且第一掺杂区320a、第二掺杂区320b和第三掺杂区320c位于栅极结构310同一侧的晶体管区域306中。第一掺杂区320a（标记为“N1+”）、第二掺杂区220b（标记为“N-”）和第三掺杂区220c（标记为“N2+”）共同构成的（N1+/N-/N2+）型掺杂区，该（N1+/N-/N2+）型掺杂区与P型的半导体基底（标记为“P”）构成（N1+/N-/N2+）/P型结构浮置扩散区。
图9中像素单元的（N1+/N-/N2+）/P型结构浮置扩散区沿CC’方向的剖视图如图10所示。
本实施例中，形成图9中第一掺杂区320a、第二掺杂区320b和第三掺杂区320c的形成工艺可参考图5中像素单元的制作工艺，在此不再赘述。
本实施例中，复位晶体管的栅极结构310包括第一栅极结构310a和第二栅极结构310b，所述第一栅极结构310a的宽度方向与所述第二栅极结构310b的宽度方向的夹角β为90°。所述栅极结构308、309和311的宽度方向与所述第一栅极结构310a的宽度方向相同。所述第一掺杂区320a、第二掺杂区320b和第三掺杂区320c的排列方向与传输晶体管的沟道宽度方向相同，以使浮置扩散区的形状与传输晶体管栅极结构308的形状和复位晶体管栅极结构310的形状相对应，使后续形成的浮置扩散区以及像素单元中各晶体管的源极和漏极形状规整，以及便于后续像素单元中各位置上插塞的形成，使所形成像素单元布局紧凑，进而在形成包含多个像素单元的图像传感器时，节约空间，提高图像传感器的集成度。
本实施例中，所述第一掺杂区320a中N型掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2。所述第二掺杂区320b中N型掺杂离子的浓度为1.0E11atom/cm2～1.0E13atom/cm2。所述第三掺杂区320c中N型掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2。如所述第一掺杂区320a中N型掺杂离子的浓度为1.0E15atom/cm2，所述第二掺杂区320b中N型掺杂离子的浓度为1.0E12atom/cm2。所述第三掺杂区320c中N型掺杂离子的浓度为1.0E14atom/cm2。
较佳的，使所述第一掺杂区320a和第三掺杂区320c中N型掺杂离子的浓度相等，进而可采用同一光刻胶层为掩模，通过一步离子注入工艺同时形成所述第一掺杂区320a和第三掺杂区320c，简化像素单元的制作工艺，节约制作成本。
本实施例中，在图9中浮置扩散区形成之后，还包括：在第一掺杂区320a上形成第一插塞324；在晶体管区域306上形成第二插塞326，所述第二插塞326位于第一栅极结构310a远离浮置扩散区一侧；在晶体管区域306上形成第三插塞328，所述第三插塞328位于第二栅极结构310b远离浮置扩散区一侧。形成第一插塞324、第二插塞326和第三插塞328的工艺为本领域技术人员所熟知，在此不再赘述。
由于第二掺杂区320b中N型掺杂离子浓度小于第一掺杂区320a和第三掺杂区320c中N型掺杂离子浓度，第二掺杂区320b分别与第一掺杂区320a、第三掺杂区320c之间存在较高的势垒，为了使第二掺杂区320b和第三掺杂区320c中电子完全导走，使第二掺杂区320b和第三掺杂区320c能够完全复位，较佳的，在第二栅极结构310b远离浮置扩散区一侧的晶体管区域306上形成第三插塞328。
参考图7，曲线13示出了图9像素单元中浮置扩散区的电容-电压曲线。曲线13示出了图9中像素单元浮置扩散区的电压为3.20V～1.00V时，随着浮置扩散区电压的下降，图9中浮置扩散区的电容均逐渐增大。其中，当浮置扩散区的电压小于等于3.20V且大于1.05V时，图9中像素单元浮置扩散区的电容小于图2中浮置扩散区的电容；当浮置扩散区的电压等于1.05V时，图9中像素单元浮置扩散区的电容等于图2中浮置扩散区的电容；当浮置扩散区的电压小于1.05V且大于等于1.00V时，图9中像素单元浮置扩散区的电容大于图2中浮置扩散区的电容。
通过对图7中曲线11和曲线13进行比较，可知，图9中像素单元在较弱的光照强度下其浮置扩散区具有较低的电容，而在较强的光照强度下其浮置扩散区的电容快速增加，具有较高的电容。由电荷-电压转换公式CG=Q/CFD可知，与图2中像素单元相比，图9中像素单元的转换增益值更稳定，包括图9中像素单元的图像传感器动态范围更大、显示质量更好。
对比曲线12和13，在较弱的光照强度下，图5像素单元中浮置扩散区的电容较图9像素单元中浮置扩散区的电容低，此时，包括(N+/N-)/P型结构浮置扩散区的像素单元具有更高的灵敏度。而在较强的光照强度下，图9像素单元中浮置扩散区的电容较图5像素单元中浮置扩散区的电容高，此时，包括(N1+/N-/N2+)/P型结构浮置扩散区的像素单元的动态范围相对更高。在具体实施时可根据实际需求选择浮置扩散区的结构。
参考图8，图9中像素单元光电二极管接收光的光能量与像素单元输出电压的关系图如曲线23所示。由曲线23可知，图9像素单元中光电二极管接收光的光能量在0～E3范围时，像素单元输出电压逐渐增大；当图9像素单元中光电二极管接收光的光能量在大于E3范围时，像素单元输出电压不发生变化；其中，E1<E2<E3。由于E1小于E3，与图2中像素单元相比，图9中像素单元具有更大的动态范围。由于E2小于E3，与图5中像素单元相比，图9中像素单元也具有更大的动态范围。
相应的，参考图9和图10，本实施例还提供了一种像素单元，包括：
半导体基底，所述半导体基底的导电类型为P型，所述半导体基底包括光电二极管区域304和晶体管区域306；
位于半导体基底的光电二极管、传输晶体管、复位晶体管、放大晶体管和选择晶体管，所述传输晶体管包括位于晶体管区域306上的栅极结构308，所述复位晶体管包括位于晶体管区域306上的栅极结构310，所述放大晶体管包括位于晶体管区域306上的栅极结构309，所述选择晶体管包括位于晶体管区域306上的栅极结构311；
浮置扩散区，位于所述传输晶体管栅极结构308和复位晶体管栅极结构310之间的晶体管区域306中，所述浮置扩散区包括N型的第一掺杂区320a、第二掺杂区320b和第三掺杂区320c，所述第一掺杂区320a和第三掺杂区320c中掺杂离子浓度大于第二掺杂区320b中掺杂离子浓度；所述第二掺杂区320b与第一掺杂区320a和第三掺杂区320c相邻，且第一掺杂区320a、第二掺杂区320b和第三掺杂区320c位于栅极结构310同一侧的晶体管区域306中。
本实施例中，图9中所述复位晶体管栅极结构310包括第一栅极结构310a和第二栅极结构310b，所述第一栅极结构310a的一端与第二栅极结构310b的一端连接，所述第一栅极结构310a的宽度方向与所述第二栅极结构310b的宽度方向的夹角β为90°，所述栅极结构308、309和311的宽度方向与所述第一栅极结构310a的宽度方向相同。所述第一掺杂区320a、第二掺杂区320b和第三掺杂区320c的排列方向与传输晶体管的沟道宽度方向相同，以使浮置扩散区的形状与传输晶体管栅极结构308的形状和复位晶体管栅极结构310的形状相对应，进而使所形成的像素单元布局紧凑，利于像素单元中各位置上插塞的形成，提高包括所形成像素单元的图像传感器的集成度。
本实施例中，所述像素单元还包括：设置于第一掺杂区320a上的第一插塞324；设置于晶体管区域306上的第二插塞326，所述第二插塞326位于第一栅极结构310a远离浮置扩散区一侧；设置于晶体管区域306上的第三插塞328，所述第三插塞328位于第二栅极结构310b远离浮置扩散区一侧。
但需要说明的是，图9中所述像素单元还可采用除上述制作工艺以外的其他工艺制作，本发明对此不做限制。
在再一个实施例中，参考图11，先提供P型的半导体基底，所述半导体基底包括光电二极管区域404和晶体管区域406；再在所述晶体管区域406上形成传输晶体管的栅极结构408、复位晶体管的栅极结构410、放大晶体管的栅极结构409和选择晶体管的栅极结构411；然后在栅极结构408和410之间的晶体管区域406中形成浮置扩散区，所述浮置扩散区包括第一掺杂区412a和第二掺杂区412b，所述第一掺杂区412a和第二掺杂区412b相邻，且第一掺杂区412a和第二掺杂区412b位于栅极结构410同一侧的晶体管区域406中。所述第一掺杂区412a和第二掺杂区412b的导电类型为N型，所述第一掺杂区412a中N型掺杂离子的浓度大于第二掺杂区412b中N型掺杂离子的浓度。在第一掺杂区412a上形成第一插塞414；在晶体管区域406上形成第二插塞416，所述第二插塞416位于第一栅极结构410a远离浮置扩散区一侧；在第二栅极结构410b上形成第三插塞418，所述第三插塞418位于远离浮置扩散区一侧。
本实施例中，所述栅极结构408、410、409和411包括位于晶体管区域406上的栅介质层和位于栅介质层上的栅极。所述复位晶体管的栅极结构410包括第一栅极结构410a和第二栅极结构410b，所述第一栅极结构410a的一端与第二栅极结构410b的一端连接，所述第一栅极结构410a的宽度方向与所述第二栅极结构410b的宽度方向的夹角γ为180°。所述栅极结构408、409和411的宽度方向与所述第一栅极结构410a的宽度方向相同，但本发明不限于此。
本实施例中，所述第一掺杂区412a和第二掺杂区412b的排列方向传输晶体管的沟道宽度方向相同。
本实施例中，由于第一掺杂区412a中N型掺杂离子浓度大于第二掺杂区412b中N型掺杂离子浓度，将第一插塞414设置于第一掺杂区412a上，可以有效减小第一插塞414与浮置扩散区之间的接触电阻，所形成像素单元的电学性能较佳。所述第三插塞418有利于浮置扩散区中第一掺杂区412a和第二掺杂区412b两端同时复位，提高像素单元的复位效率。
图11中第一掺杂区412a（标记为“N+”）和第二掺杂区412b（标记为“N-”）共同构成（N+/N-）型掺杂区，该（N+/N-）型掺杂区与半导体基底（标记为“P”）构成像素单元的（N+/N-）/P型结构浮置扩散区。图11中像素单元的（N+/N-）/P型结构浮置扩散区沿DD’方向的剖视图如图12所示。与图5中像素单元类似，图11中像素单元具有稳定的转化增益值，包括图11中像素单元的图像传感器具有更大的动态范围、显示质量好。
相应的，参考图11和12，本实施例还提供了一种像素单元，包括：
半导体基底，所述半导体基底的导电类型为P型，所述半导体基底包括光电二极管区域404和晶体管区域406；
位于半导体基底的光电二极管、传输晶体管、复位晶体管、放大晶体管和选择晶体管，所述传输晶体管包括位于晶体管区域406上的栅极结构408，所述复位晶体管包括位于晶体管区域406上的栅极结构410，所述放大晶体管包括位于晶体管区域406上的栅极结构409，所述选择晶体管包括位于晶体管区域406上的栅极结构411；
浮置扩散区，位于所述传输晶体管栅极结构408和复位晶体管栅极结构410之间的晶体管区域406中，所述浮置扩散区包括N型的第一掺杂区412a和第二掺杂区412b，所述第一掺杂区412a中N型掺杂离子的浓度大于第二掺杂区412b中N型掺杂离子浓度，所述第一掺杂区412a和第二掺杂区412b相邻，且第一掺杂区412a和第二掺杂区412b位于栅极结构410一侧的晶体管区域406中。
本实施例中，所述复位晶体管的栅极结构410包括第一栅极结构410a和第二栅极结构410b，所述第一栅极结构410a的一端与第二栅极结构410b的一端连接，所述第一栅极结构410a的宽度方向与所述第二栅极结构的宽度方向的夹角γ为180°。所述栅极结构408、409和411的宽度方向与所述第一栅极结构410a的宽度方向相同，但本发明不限于此。
本实施例中，所述像素单元还包括：设置于第一掺杂区412a上的第一插塞414；设置于所述晶体管区域406上的第二插塞416，所述第二插塞416位于第一栅极结构410a远离浮置扩散区一侧；设置于晶体管区域406上的第三插塞418，所述第三插塞418位于第二栅极结构410b远离浮置扩散区一侧。在其他实施例中，还可省略所述第三插塞418。
本实施例中，所述第一掺杂区412a和第二掺杂区412b的排列方向传输晶体管的沟道宽度方向相同，以使所形成的像素单元布局紧凑，提高包括所形成像素单元的图像传感器的集成度。
需要说明的是，本实施例中像素单元的形成方法可以但并不限于上一实施例中像素单元的制作方法。
本实施例中还提供了一种图像传感器以及图像传感器的制作方法，该图像传感器包括像素单元，图像传感器中像素单元的结构以及制作方法请参考图5、图9或者图11中像素单元的结构和制作方法，在此不再赘述。由于图5、图9或者图11中像素单元的转换增益稳定，包括图5、图9或者图11中像素单元的图像传感器的动态范围更大，显示质量好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种像素单元，其特征在于，包括：
半导体基底，所述半导体基底的导电类型为第一导电类型；
位于所述半导体基底中的光电二极管、传输晶体管和复位晶体管；
浮置扩散区，位于所述传输晶体管的栅极结构和所述复位晶体管的栅极结构之间的所述半导体基底中，所述浮置扩散区包括第一掺杂区、第二掺杂区和第三掺杂区，第二掺杂区位于中间，第一掺杂区和第三掺杂区分别位于第二掺杂区两侧，所述第一掺杂区和所述第二掺杂区相邻，所述第三掺杂区与所述第二掺杂区相邻，且所述第一掺杂区、第二掺杂区和第三掺杂区的导电类型为第二导电类型，所述第二导电类型与所述第一导电类型不同，所述第一掺杂区中掺杂离子的浓度大于所述第二掺杂区中掺杂离子的浓度，所述第三掺杂区中掺杂离子浓度大于所述第二掺杂区中掺杂离子浓度。
2.如权利要求1所述的像素单元，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
3.如权利要求1所述的像素单元，其特征在于，所述第一掺杂区中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2，所述第二掺杂区中掺杂离子的浓度为1.0E11atom/cm2～1.0E13atom/cm2。
4.如权利要求1所述的像素单元，其特征在于，所述第三掺杂区中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2。
5.如权利要求1所述的像素单元，其特征在于，所述复位晶体管的栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构的一端和所述第二栅极结构的一端连接，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角大于0°且小于或者等于180°。
6.如权利要求5所述的像素单元，其特征在于，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角为90°。
7.如权利要求5所述的像素单元，其特征在于，还包括：设置于所述第一掺杂区上的第一插塞；设置于所述半导体基底上的第二插塞，所述第二插塞位于所述第一栅极结构远离浮置扩散区一侧；设置于所述半导体基底上的第三插塞，所述第三插塞位于所述第二栅极结构远离浮置扩散区一侧。
8.一种图像传感器，其特征在于，包括权利要求1至7中任一项所述的像素单元。
9.一种像素单元的制作方法，其特征在于，包括：
提供第一导电类型的半导体基底；
在所述半导体基底上形成传输晶体管的栅极结构和复位晶体管的栅极结构；
在所述传输晶体管的栅极结构和所述复位晶体管的栅极结构之间的半导体基底中形成浮置扩散区，所述浮置扩散区包括第一掺杂区、第二掺杂区和第三掺杂区，第二掺杂区位于中间，第一掺杂区和第三掺杂区分别位于第二掺杂区两侧，所述第一掺杂区和所述第二掺杂区相邻，所述第三掺杂区与所述第二掺杂区相邻，且所述第一掺杂区、第二掺杂区和第三掺杂区的导电类型为第二导电类型，所述第二导电类型与所述第一导电类型不同，所述第一掺杂区中掺杂离子的浓度大于所述第二掺杂区中掺杂离子浓度，所述第三掺杂区中掺杂离子浓度大于所述第二掺杂区中掺杂离子浓度。
10.如权利要求9所述的像素单元的制作方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
11.如权利要求9所述的像素单元的制作方法，其特征在于，所述第一掺杂区中掺杂离子的浓度为1.0E13atom/cm2～1.0E16atom/cm2，所述第二掺杂区中掺杂离子的浓度为1.0E11atom/cm2～1.0E13atom/cm2。
12.如权利要求9所述的像素单元的制作方法，其特征在于，所述第三掺杂区中掺杂离子浓度为1.0E13atom/cm2～1.0E16atom/cm2。
13.如权利要求12所述的像素单元的制作方法，其特征在于，所述第三掺杂区与所述第一掺杂区同时形成。
14.如权利要求9所述的像素单元的制作方法，其特征在于，所述复位晶体管的栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构的一端和所述第二栅极结构的一端连接，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角大于0°且小于或者等于180°。
15.如权利要求14所述的像素单元的制作方法，其特征在于，所述第一栅极结构的宽度方向与所述第二栅极结构的宽度方向的夹角为90°。
16.如权利要求15所述的像素单元的制作方法，其特征在于，在形成所述浮置扩散区之后，还包括：在所述第一掺杂区上形成第一插塞；在所述半导体基底上形成第二插塞，所述第二插塞位于所述第一栅极结构远离浮置扩散区一侧；在所述半导体基底上形成第三插塞，所述第三插塞位于所述第二栅极结构远离浮置扩散区一侧。
17.一种图像传感器的制作方法，其特征在于，所述图像传感器包括像素单元，采用如权利要求9至16中任一项所述的像素单元的制作方法制作所述像素单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310199766.2A CN103280450B (zh) | 2013-05-24 | 2013-05-24 | 像素单元及其制作方法、图像传感器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310199766.2A CN103280450B (zh) | 2013-05-24 | 2013-05-24 | 像素单元及其制作方法、图像传感器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103280450A CN103280450A (zh) | 2013-09-04 |
| CN103280450B true CN103280450B (zh) | 2017-02-08 |
Family
ID=49062934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310199766.2A Active CN103280450B (zh) | 2013-05-24 | 2013-05-24 | 像素单元及其制作方法、图像传感器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103280450B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114641981A (zh) * | 2020-12-15 | 2022-06-17 | 深圳市大疆创新科技有限公司 | 图像传感器及其控制方法、图像处理器、成像装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057282A (ko) * | 2000-12-30 | 2002-07-11 | 박종섭 | 전하 역류를 억제할 수 있는 이미지 센서 |
| JP2006086241A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
| CN1992224A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 互补金属氧化物半导体图像传感器的制造方法 |
| CN101246898A (zh) * | 2007-02-16 | 2008-08-20 | 索尼株式会社 | 固态成像器件和照相机 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521742B2 (en) * | 2006-06-05 | 2009-04-21 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor (CMOS) image sensor |
| JP5723094B2 (ja) * | 2009-12-11 | 2015-05-27 | キヤノン株式会社 | 固体撮像装置およびカメラ |
-
2013
- 2013-05-24 CN CN201310199766.2A patent/CN103280450B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057282A (ko) * | 2000-12-30 | 2002-07-11 | 박종섭 | 전하 역류를 억제할 수 있는 이미지 센서 |
| JP2006086241A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
| CN1992224A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 互补金属氧化物半导体图像传感器的制造方法 |
| CN101246898A (zh) * | 2007-02-16 | 2008-08-20 | 索尼株式会社 | 固态成像器件和照相机 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103280450A (zh) | 2013-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209389038U (zh) | 图像传感器 | |
| CN101488512B (zh) | 固态图像拾取装置 | |
| JP3467858B2 (ja) | 光電変換素子 | |
| CN100466279C (zh) | Cmos图像传感器及其制造方法 | |
| US9443900B2 (en) | Pixel with multigate structure for charge storage or charge transfer | |
| US20160086984A1 (en) | Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| CN101707202A (zh) | 半导体感光器件及其制造方法和应用 | |
| TWI762373B (zh) | 像素陣列及在半導體基板中製造像素陣列之方法 | |
| US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
| CN109904183B (zh) | 图像传感器及其形成方法 | |
| CN103928486B (zh) | 图像传感器及其形成方法 | |
| CN109065557A (zh) | 背照式cmos图像传感器及其形成方法 | |
| CN101715041B (zh) | 半导体感光器件的控制方法 | |
| CN103280450B (zh) | 像素单元及其制作方法、图像传感器及其制作方法 | |
| TWI698992B (zh) | 用於改善影像感測器之效能之源極隨耦器裝置 | |
| CN204155928U (zh) | 用于晶体管漏电流测试的半导体结构 | |
| CN115831994A (zh) | 一种高性能的复合介质栅光敏探测器 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR20020045165A (ko) | 전자운송 효율을 향상시킬 수 있는 이미지 센서 및 그제조 방법 | |
| CN104992954A (zh) | 一种降低图像传感器暗电流的方法 | |
| CN117397034A (zh) | 增强的转换增益图像传感器 | |
| CN207834299U (zh) | 背照式图像传感器 | |
| CN102522416A (zh) | 图像传感器及其制造方法 | |
| KR100790584B1 (ko) | 부분 완전 공핍 플로우팅 확산 노드를 갖는 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140410 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140410 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |