JP2010087514A - イメージセンサ及びその製造方法 - Google Patents
イメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2010087514A JP2010087514A JP2009223844A JP2009223844A JP2010087514A JP 2010087514 A JP2010087514 A JP 2010087514A JP 2009223844 A JP2009223844 A JP 2009223844A JP 2009223844 A JP2009223844 A JP 2009223844A JP 2010087514 A JP2010087514 A JP 2010087514A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductivity type
- region
- image sensor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】リードアウト回路とイメージ感知部を連結するコンタクトプラグにおいて、電気的ショートを防止できるイメージセンサ及びその製造方法を提供する。
【解決手段】本発明によるイメージセンサは第1基板に形成されたリードアウト回路と、前記第1基板上に形成された層間絶縁層と、前記リードアウト回路と電気的に連結されて前記層間絶縁層に形成された配線と、第1導電型伝導層と第2導電型伝導層を含んで前記配線上に形成されたイメージ感知部と、前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域と、前記イメージ感知部のピクセル境界に形成されたピクセル間分離層と、を含むことを特徴とする。
【選択図】図1
【解決手段】本発明によるイメージセンサは第1基板に形成されたリードアウト回路と、前記第1基板上に形成された層間絶縁層と、前記リードアウト回路と電気的に連結されて前記層間絶縁層に形成された配線と、第1導電型伝導層と第2導電型伝導層を含んで前記配線上に形成されたイメージ感知部と、前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域と、前記イメージ感知部のピクセル境界に形成されたピクセル間分離層と、を含むことを特徴とする。
【選択図】図1
Description
本発明はイメージセンサ及びその製造方法に関するものである。
イメージセンサは、光学的映像を電気信号に変換させる半導体素子として、CCDイメージセンサとCMOSイメージセンサに分けられる。
従来の技術では、基板にフォトダイオードをイオン注入方式で形成させる。ところが、チップサイズ増加なしにピクセル数の増加を目的にフォトダイオードのサイズがますます減少することによって、受光部の面積が縮小し、画像特性(Image Quality)が低下する傾向を見せている。
また、受光部面積が縮小した分ほど積層高さが減少せず、エアリーディスクと呼ばれる光の回折現象により、受光部に入射されるフォトンの数も減少する傾向を見せている。
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコンで蒸着、またはウェハ対ウェハの直接接合(Wafer-to-Wafer Bonding)などの方法でリードアウト回路をシリコン基板に形成させ、フォトダイオードはリードアウト回路の上部に形成させる試み(以下「3次元イメージセンサ」と称する)がなされている。フォトダイオードとリードアウト回路は配線を介在して連結される。
一方、従来技術によればリードアウト回路とフォトダイオードを連結するコンタクトプラグによりフォトダイオード内でショートが発生する問題があった。
また、従来技術によれば、トランスファトランジスタ両端のソース及びドレーン共に高濃度のN型にドーピングされているので、チャージシェアリングが発生するような問題がある。チャージシェアリングが発生すれば、出力画像の感度を低下させ、画像エラーを発生させるなどといった問題を起こす。
また、従来技術によれば、フォトダイオードとリードアウト回路の間に、フォトチャージ(光電荷/Photo Charge)が円滑に移動することができず、暗電流、サチュレーション及び感度低下が発生している。
本発明はリードアウト回路とイメージ感知部を連結するコンタクトプラグにおいて、電気的ショートを防止できるイメージセンサ及びその製造方法を提供する。
また、本発明はフィルファクター(FF)を高め、かつチャージシェアリングの発生を防ぐことのできるイメージセンサ及びその製造方法を提供する。
また、本発明はフォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を設けることで、暗電流のソースを最小化し、サチュレーション及び感度低下を防止できるイメージセンサ及びその製造方法を提供する。
本発明のある態様によるイメージセンサは第1基板に形成されたリードアウト回路と、前記第1基板上に形成された層間絶縁層と、前記リードアウト回路と電気的に連結されて前記層間絶縁層に形成された配線と、第1導電型伝導層と第2導電型伝導層を含んで前記配線上に形成されたイメージ感知部と、前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域と、前記イメージ感知部のピクセル境界に形成されたピクセル間分離層と、を含むことを特徴とする。
また、本発明の他の態様によるイメージセンサの製造方法は第1基板にリードアウト回路を形成する段階と、前記第1基板上に層間絶縁層を形成し、前記リードアウト回路と電気的に連結される配線を前記層間絶縁層に形成する段階と、前記配線上に第1導電型伝導層と第2導電型伝導層を含むイメージ感知部を形成する段階と、前記イメージ感知部にピクセル間分離層を形成する段階と、前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域を形成する段階と、を含むことを特徴とする。
本発明によるイメージセンサ及びその製造方法によれば、コンタクトプラグと接する第2導電型伝導層に第1導電型イオン注入領域を形成することで、リードアウト回路とイメージ感知部を連結するコンタクトプラグにおける電気的ショートを防止することができる。
また、本発明によれば、トランスファトランジスタ両端のソース及びドレーンの間に電圧差があるように素子設計をすることで、フォトチャージの完全なダンピング(full dumping)を可能とすることができる。
また、本発明によれば、フォトダイオードとリードアウト回路の間に電荷連結領域を形成し、フォトチャージの円滑な移動通路を設けることで、暗電流のソースを最小化し、サチュレーション及び感度の低下を防止することができる。
以下、本発明によるイメージセンサ及びその製造方法を添付された図面を参照しながら説明する。本発明はCMOSイメージセンサに限定されるのではなく、フォトダイオードが必要なイメージセンサに適用が可能である。
(第1実施例)
図1は第1実施例によるイメージセンサの断面図である。
図1は第1実施例によるイメージセンサの断面図である。
第1実施例によるイメージセンサは第1基板100に形成されたリードアウト回路120(図3を参照)と、前記第1基板100の上に形成された層間絶縁層160と、前記リードアウト回路120と電気的に連結されて前記層間絶縁層160に形成された配線150と、第1導電型伝導層214と第2導電型伝導層216を含んで前記配線150の上に形成されたイメージ感知部210と、前記イメージ感知部の第1導電型伝導層214と前記配線150を連結するコンタクト領域270と、前記イメージ感知部210のピクセル境界に形成されたピクセル間分離層250と、を含むことを特徴とする。
前記イメージ感知部210はフォトダイオードからなることができるが、これに限定されるものではなく、フォトゲート、フォトダイオードとフォトゲートの結合形態などからなることができる。一方、実施例はフォトダイオードが結晶型半導体層に形成されたものを例にしているが、これに限定されるものではなく、非晶質半導体層に形成されたものを含む。図1の図面符号中、説明されていない符号は、以下、イメージセンサの製造方法において説明することにする。
以下、図2乃至図7を参照して、第1実施例によるイメージセンサの製造方法を説明する。
まず、図2は配線150が形成された第1基板100の概略図であり、図3は図2の詳細図である。以下、図3を基準として説明することにする。
図3に示しているように、第2導電型第1基板100に素子分離膜110を形成してアクティブ領域を定義し、前記アクティブ領域にトランジスタを含むリードアウト回路120を形成する。例えば、リードアウト回路120は、トランスファトランジスタ121、リセットトランジスタ123、ドライブトランジスタ125、セレクトトランジスタ127を含んで形成することができる。以後、フローティングディフュージョン131、前記各トランジスタに対するソース及びドレーン領域133、135、137を含むイオン注入領域130を形成することができる。
実施例は、前記第1基板100に電気接合領域140を形成する段階及び前記電気接合領域140の上部に前記配線150と連結される第1導電型連結領域147を形成する段階を含むことができる。
例えば、前記電気接合領域140は、PN接合140からなることができるが、これに限定されるものではない。例えば、前記電気接合領域140は、第2導電型ウェル141または第2導電型エピ層上に形成された第1導電型イオン注入層143、前記第1導電型イオン注入層143上に形成された第2導電型イオン注入層145を含むことができる。例えば、前記PN接合140は、図2のように、P0145/N−143/P−141接合からなることができるが、これに限定されるものではない。前記第1基板100は、第2導電型に導電されてなることができるが、これに限定されるものではない。
実施例によれば、トランスファトランジスタ両端のソース及びドレーンの間に電圧差があるように素子設計をすることで、フォトチャージの完全なダンピング(full dumping)を可能とすることができる。これによって、フォトダイオードで発生したフォトチャージがフローティングディフュージョン領域にダンピングされ、出力画像の感度を高めることができる。
すなわち、実施例は、図3に示しているようにリードアウト回路120が形成された第1基板100に電気接合領域140を形成させることで、トランスファトランジスタ121両端のソース/ドレーン間に電圧差があるようにし、フォトチャージの完全なダンピングを可能とすることができる。
以下、実施例のフォトチャージのダンピング構造について具体的に説明する。
実施例において、N+接合であるフローティングディフュージョン131ノードと違って、電気接合領域140であるPNP接合140は印加電圧が完全に伝達されず、一定の電圧でピンチオフになる。この電圧をピニング電圧(Pinning Voltage)といい、ピニング電圧は、P0145及びN−143のドーピング濃度に依存する。
具体的に、フォトダイオード210より生成された電子は、PNP接合140に移動して、トランスファトランジスタ121がオンの時、フローティングディフュージョン131ノードに伝達されて電圧に変換される。
P0/N−/P−接合140の最大電圧値はピニング電圧になり、フローティングディフュージョン131ノードの最大電圧値はVdd-Rx Vthになるので、トランスファトランジスタ121両端間の電圧差によってチャージシェアリングがおこらず、チップ上部のフォトダイオード210で発生した電子がフローティングディフュージョン131ノードに完全にダンピングされることができる。
すなわち、実施例において、第1基板100であるシリコン基板に、N+/Pウェル接合ではなくP0/N−/Pウェル接合を形成させた理由は、4-Tr APSリセット動作時、P0/N−/Pウェル接合のN−143に+電圧が印加され、P0145及びPウェル141には接地電圧が印加されるので、一定の電圧以上ではP0/N−/Pウェル二重接合がバイポーラ接合トランジスタ(BJT)構造の場合のようにピンチオフが発生するようになり、これをピニング電圧という。したがって、トランスファトランジスタ121両端のソース及びドレーン間に電圧差が発生し、トランスファトランジスタのオン/オフの動作時、フォトチャージがN−ウェルからトランスファトランジスタを通じてフローティングディフュージョンに完全にダンピングされることで、チャージシェアリングを防止することができる。
よって、従来技術のように、単純にフォトダイオードがN+接合に連結された場合と違い、本発明によればサチュレーション及び感度の低下などの問題を防止することができる。
また、本発明によれば、フォトダイオードとリードアウト回路の間に第1導電型連結領域147を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化し、サチュレーションの低下及び感度の低下を防止することができる。
このためには、第1実施例は、P0/N−/P−接合140の表面にオーミックコンタクトのための第1導電型連結領域147として、N+ドーピング領域を形成することができる。前記N+領域147は、前記P0145を貫通してN−143に接触するように形成することができる。
一方、このような第1導電型連結領域147が漏出源(Leakage Source)になることを最小化するために、第1導電型連結領域147の幅を最小化することができる。このために、本発明は、第1メタルコンタクト151aのエッチングの後にプラグインプラント(Plug Implant)を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン(図示していない)を形成して、これをイオン注入マスクとして第1導電型連結領域147を形成することもできる。
すなわち、第1実施例のように、コンタクト形成部にのみ局所的にN+ドーピングを施したのは、暗信号を最小化しながらオーミックコンタクトの形成を円滑にさせるためである。従来技術のように、トランスファトランジスタソース部全体をN+ドーピングする場合、基板表面のダングリングボンドによって暗信号が増加することがある。
続いて、前記第1基板100上に層間絶縁層160を形成し、配線150を形成することができる。前記配線150は、第1メタルコンタクト151a、第1メタル151、第2メタル152、第3メタル153を含むことができるが、これに限定されるものではない。
以後、前記配線150上に第2層間絶縁層162を形成する。例えば、酸化膜または窒化膜などの絶縁層から第2層間絶縁層162を形成することができる。前記第2層間絶縁層162は第1基板100とイメージ感知部210が形成された第2基板(図示していない)のボンディング力を増大させることができる。
次に、図4に示しているように、前記第2層間絶縁層162の上に第1導電型伝導層214と第2導電型伝導層216を含むイメージ感知部210を形成する。イメージ感知部210下側の構成は、図2の概略図を用いて図示する。
例えば、第2基板(図示していない)の結晶型半導体層にN−層214、P+層216を含むフォトダイオードを形成することができる。また、オーミックコンタクトのためのN+層212をさらに含むことができる。実施例は、前記第1導電型伝導層214の厚さが前記第2導電型伝導層216の厚さより厚く形成されることによって、電荷貯蔵容量を増加させることができる。すなわち、N−層214をより厚く形成して面積を拡張させることによって、光電子を含有できるキャパシティーを向上させることができる。
次に、図5に示しているように、前記配線150上側の前記第2導電型伝導層216に第1導電型イオン注入領域230を形成することができる。例えば、配線150上側の第2導電型伝導層216を露出する感光膜パターン310をイオン注入マスクとして、高濃度のN型イオンを注入することができる。
この時、前記第1導電型イオン注入領域230は、少なくとも前記配線150上側の前記第2導電型伝導層216の深さまで形成されるようにする。
すなわち、実施例によるイメージセンサ及びその製造方法によれば、コンタクトプラグと接する第2導電型伝導層に第1導電型イオン注入領域を形成することで、リードアウト回路とイメージ感知部を連結するコンタクトプラグにおける電気的ショートを防止することができる。
一方、前記第1導電型イオン注入領域230は、前記配線150上側の前記第2導電型伝導層216の深さより深く形成されることで、リードアウト回路とイメージ感知部を連結するコンタクトプラグにおける電気的ショートをより確実に防止することができる。
次に、図6に示すように、示前記イメージ感知部210をピクセル毎に分離するピクセル間分離層250を形成することができる。例えば、ピクセル間分離絶縁層またはピクセル間分離イオン注入層などによってピクセル間分離層を形成することができる。このようなピクセル間分離層の形成は、コンタクト領域270が形成された後に行うこともできる。
実施例では、前記第1導電型イオン注入領域230と前記ピクセル間分離層250のためのイオン注入の後に、レーザーアニーリングによってアクティベーションさせることができるが、これに限定されるものではない。
次に、図7に示しているように、前記イメージ感知部の第1導電型伝導層214と前記配線150を電気的に連結するコンタクト領域270を形成する。
例えば、前記配線150上側のイメージ感知部210と第2層間絶縁層162を一部除去して前記配線150を露出するトレンチを形成する。前記トレンチを形成するエッチングは乾式エッチングまたは湿式エッチングを用いることができる。また、イメージ感知部210と第2層間絶縁層162をそれぞれエッチングする二段階エッチングを行うことができる。
この時、前記第1導電型イオン注入領域230の幅より狭い幅で前記イメージ感知部の一部を除去することで、後から形成されるコンタクト領域270と第2導電型伝導層216の間に前記第1導電型イオン注入領域230が残るようにする。
すなわち、実施例によるイメージセンサ及びその製造方法によれば、コンタクトプラグと接する第2導電型伝導層に第1導電型イオン注入領域を形成することで、リードアウト回路とイメージ感知部を連結するコンタクトプラグにおける電気的ショートを防止することができる。
以後、前記トレンチを埋めるコンタクト領域270を形成する。前記トレンチを埋めるコンタクト領域270は、前記トレンチの表面にバリアー金属層271を形成し、前記バリアー金属層271の上に形成されて前記トレンチを埋めるコンタクトプラグ273を形成することができる。前記バリアー金属層271はTi層、TiNの単一または二重層からなることができ、前記コンタクトプラグ273はタングステンWからなることができるが、これに限定されるものではない。
以後、前記第2導電型伝導層216に対してグラウンド工程を行うことができる。
本発明によるイメージセンサ及びその製造方法によれば、コンタクトプラグと接する第2導電型伝導層に第1導電型イオン注入領域を形成することで、リードアウト回路とイメージ感知部を連結するコンタクトプラグにおける電気的ショートを防止することができる。
(第2実施例)
図8は第2実施例によるイメージセンサの断面図であり、配線150が形成された第1基板100に対する詳細図である。
図8は第2実施例によるイメージセンサの断面図であり、配線150が形成された第1基板100に対する詳細図である。
第2実施例は前記第1実施例の技術的特徴を採用することができる。
一方、第2実施例は第1実施例とは違い、電気接合領域140の一側に第1導電型連結領域148が形成された例である。
実施例によれば、P0/N−/P−接合140にオーミックコンタクトのためのN+連結領域148を形成することができるが、この時、N+連結領域148及び第1メタルコンタクト151aの形成工程において、漏出源が発生することがある。即ち、P0/N−/P−接合140に逆電圧が印加されたまま動作するので、基板表面に電場が発生することがある。このような電場内部において、コンタクトの形成工程中に発生する結晶欠陥は漏出源になる。
また、N+連結領域148をP0/N−/P−接合140の表面に形成させる場合、N+/P0接合148/145による電界が加わるので、これもまた漏出源になることがある。
よって、第2実施例は、P0層にドーピングされず、N+連結領域148より構成されたアクティブ領域に第1メタルコンタクト151aを形成し、これをN−接合143と連結させるレイアウトを提示する。
第2実施例によれば、基板表面の電界が発生しなくなり、これは3次元集積(3-D Integrated)CISの暗電流減少に寄与することができる。
100 第1基板、110 素子分離膜、120 リードアウト回路、130 イオン注入領域、140 電気接合領域、147 第1導電型連結領域、150 配線、160 層間絶縁層、162 第2層間絶縁層、210 イメージ感知部、214 第1導電型伝導層、216 第2導電型伝導層、230 第1導電型イオン注入領域、250 ピクセル間分離層、270 コンタクト領域
Claims (20)
- 第1基板に形成されたリードアウト回路と、
前記第1基板上に形成された層間絶縁層と、
前記リードアウト回路と電気的に連結されて前記層間絶縁層に形成された配線と、
第1導電型伝導層と第2導電型伝導層を含んで前記配線上に形成されたイメージ感知部と、
前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域と、
前記イメージ感知部のピクセル境界に形成されたピクセル間分離層と、
を含むことを特徴とするイメージセンサ。 - 前記コンタクト領域は、前記イメージ感知部の一部を除去して前記配線を露出するトレンチに形成されたことを特徴とする請求項1に記載のイメージセンサ。
- 前記コンタクト領域は、
前記トレンチの表面に形成されたバリアー金属層と、
前記バリアー金属層の上に形成されて前記トレンチを埋めるコンタクトプラグと、
を含むことを特徴とする請求項2に記載のイメージセンサ。 - 前記コンタクト領域と前記第2導電型伝導層の間に形成された第1導電型イオン注入領域をさらに含むことを特徴とする請求項2に記載のイメージセンサ。
- 前記第1導電型伝導層は、前記配線上側の前記第2導電型伝導層の深さまで形成されたことを特徴とする請求項2に記載のイメージセンサ。
- 前記第1導電型伝導層は、前記配線上側の前記第2導電型伝導層の深さより深く形成されたことを特徴とする請求項2に記載のイメージセンサ。
- 前記第1基板に前記リードアウト回路と電気的に連結されて形成された電気接合領域をさらに含むことを特徴とする請求項2に記載のイメージセンサ。
- 前記リードアウト回路は、トランジスタ両側のソース及びドレーンの電圧差があることを特徴とする請求項7に記載のイメージセンサ。
- 前記電気接合領域と前記配線の間に形成された第1導電型連結領域をさらに含み、
前記第1導電型連結領域は、前記電気接合領域の上部に前記配線と電気的に連結されて形成された第1導電型連結領域であることを特徴とする請求項7に記載のイメージセンサ。 - 前記電気接合領域と前記配線の間に形成された第1導電型連結領域をさらに含み、
前記第1導電型連結領域は、前記電気接合領域の一側に前記配線と電気的に連結されて形成された第1導電型連結領域であることを特徴とする請求項7に記載のイメージセンサ。 - 第1基板にリードアウト回路を形成する段階と、
前記第1基板上に層間絶縁層を形成し、前記リードアウト回路と電気的に連結される配線を前記層間絶縁層に形成する段階と、
前記配線上に第1導電型伝導層と第2導電型伝導層を含むイメージ感知部を形成する段階と、
前記イメージ感知部にピクセル間分離層を形成する段階と、
前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域を形成する段階と、
を含むことを特徴とするイメージセンサの製造方法。 - 前記イメージ感知部の第1導電型伝導層と前記配線を電気的に連結するコンタクト領域を形成する段階は、
前記配線上側の前記第2導電型伝導層に第1導電型イオン注入領域を形成する段階と、
前記イメージ感知部の一部を除去して前記配線を露出するトレンチを形成する段階と、
前記トレンチを埋めるコンタクト領域を形成する段階と、
を含むことを特徴とする請求項11に記載のイメージセンサの製造方法。 - 前記トレンチを埋めるコンタクト領域を形成する段階は、
前記トレンチの表面にバリアー金属層を形成する段階と、
前記バリアー金属層の上に形成されて前記トレンチを埋めるコンタクトプラグを形成する段階と、
を含むことを特徴とする請求項12に記載のイメージセンサの製造方法。 - 前記配線上側の前記第2導電型伝導層に第1導電型イオン注入領域を形成する段階は、
前記配線上側の前記第2導電型伝導層の深さまで前記第1導電型イオン注入領域を形成することを特徴とする請求項12に記載のイメージセンサの製造方法。 - 前記配線上側の前記第2導電型伝導層に第1導電型イオン注入領域を形成する段階は、
前記配線上側の前記第2導電型伝導層の深さより深く前記1導電型イオン注入領域を形成することを特徴とする請求項12に記載のイメージセンサの製造方法。 - 前記イメージ感知部の一部を除去して前記配線を露出するトレンチを形成する段階は、前記第1導電型イオン注入領域の幅より狭い幅で前記イメージ感知部の一部を除去することを特徴とする請求項12に記載のイメージセンサの製造方法。
- 前記第1基板に前記リードアウト回路と電気的に連結される電気接合領域を形成する段階をさらに含むことを特徴とする請求項11に記載のイメージセンサの製造方法。
- 前記リードアウト回路は、トランジスタ両側のソース及びドレーンの電圧差があることを特徴とする請求項17に記載のイメージセンサの製造方法。
- 前記電気接合領域と前記配線の間に第1導電型連結領域を形成する段階をさらに含み、
前記第1導電型連結領域は、前記電気接合領域の上部に前記配線と電気的に連結されて形成されることを特徴とする請求項17に記載のイメージセンサの製造方法。 - 前記電気接合領域と前記配線の間に第1導電型連結領域を形成する段階をさらに含み、
前記第1導電型連結領域は、前記電気接合領域の一側に前記配線と電気的に連結されて形成されることを特徴とする請求項17に記載のイメージセンサの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080096082A KR101024770B1 (ko) | 2008-09-30 | 2008-09-30 | 이미지센서 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010087514A true JP2010087514A (ja) | 2010-04-15 |
Family
ID=42055311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223844A Pending JP2010087514A (ja) | 2008-09-30 | 2009-09-29 | イメージセンサ及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8154095B2 (ja) |
JP (1) | JP2010087514A (ja) |
KR (1) | KR101024770B1 (ja) |
CN (1) | CN101715076A (ja) |
DE (1) | DE102009043255A1 (ja) |
TW (1) | TW201013916A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100922922B1 (ko) * | 2007-12-28 | 2009-10-22 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
JP2013157422A (ja) * | 2012-01-30 | 2013-08-15 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
FR3049389A1 (fr) * | 2016-03-22 | 2017-09-29 | St Microelectronics Crolles 2 Sas | Mur d'isolement et son procede de fabrication |
CN110199392B (zh) * | 2017-01-24 | 2023-05-12 | 索尼半导体解决方案公司 | 半导体装置及其制造方法、固态成像元件和电子设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61193479A (ja) * | 1985-02-22 | 1986-08-27 | Fuji Photo Film Co Ltd | 固体カラ−撮像デバイス |
US6486522B1 (en) * | 1999-09-28 | 2002-11-26 | Pictos Technologies, Inc. | Light sensing system with high pixel fill factor |
KR100889365B1 (ko) * | 2004-06-11 | 2009-03-19 | 이상윤 | 3차원 구조의 영상센서와 그 제작방법 |
KR100938866B1 (ko) * | 2004-02-25 | 2010-01-27 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 광검출장치 |
KR100782463B1 (ko) * | 2005-04-13 | 2007-12-05 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
KR100775058B1 (ko) * | 2005-09-29 | 2007-11-08 | 삼성전자주식회사 | 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템 |
KR20080010952A (ko) * | 2006-07-28 | 2008-01-31 | 주식회사 하이닉스반도체 | 측벽을 구비한 반도체소자의 제조 방법 |
KR100888684B1 (ko) * | 2006-08-25 | 2009-03-13 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 광검출장치 |
TWI320577B (en) * | 2006-09-20 | 2010-02-11 | Powerchip Semiconductor Corp | Image sensor structure and method of fabricating the same |
KR101447113B1 (ko) * | 2008-01-15 | 2014-10-07 | 삼성전자주식회사 | 화합물 반도체 수직 적층 이미지 센서 |
-
2008
- 2008-09-30 KR KR1020080096082A patent/KR101024770B1/ko not_active IP Right Cessation
-
2009
- 2009-09-25 TW TW098132612A patent/TW201013916A/zh unknown
- 2009-09-25 US US12/566,788 patent/US8154095B2/en not_active Expired - Fee Related
- 2009-09-28 DE DE102009043255A patent/DE102009043255A1/de not_active Withdrawn
- 2009-09-29 JP JP2009223844A patent/JP2010087514A/ja active Pending
- 2009-09-29 CN CN200910178567A patent/CN101715076A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20100079638A1 (en) | 2010-04-01 |
KR20100036723A (ko) | 2010-04-08 |
DE102009043255A1 (de) | 2010-04-29 |
KR101024770B1 (ko) | 2011-03-24 |
TW201013916A (en) | 2010-04-01 |
US8154095B2 (en) | 2012-04-10 |
CN101715076A (zh) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090065826A1 (en) | Image Sensor and Method for Manufacturing the Same | |
JP2009071310A (ja) | イメージセンサー及びその製造方法 | |
JP2009065155A (ja) | イメージセンサー | |
KR100997343B1 (ko) | 이미지센서 및 그 제조방법 | |
JP2009164605A (ja) | イメージセンサー及びその製造方法 | |
KR100898473B1 (ko) | 이미지센서 | |
US8178912B2 (en) | Image sensor for minimizing a dark current and method for manufacturing the same | |
JP2009065156A (ja) | イメージセンサーの製造方法 | |
JP2010087514A (ja) | イメージセンサ及びその製造方法 | |
JP2009164598A (ja) | イメージセンサー及びその製造方法 | |
KR101046798B1 (ko) | 이미지센서 및 그 제조방법 | |
KR101024815B1 (ko) | 이미지센서 및 그 제조방법 | |
KR100997328B1 (ko) | 이미지센서 및 그 제조방법 | |
JP2010098314A (ja) | イメージセンサ及びその製造方法 | |
KR101087842B1 (ko) | 이미지센서 및 그 제조방법 | |
KR101124857B1 (ko) | 이미지센서 및 그 제조방법 | |
KR101053773B1 (ko) | 이미지센서 및 그 제조방법 | |
KR101135791B1 (ko) | 이미지센서 및 그 제조방법 | |
JP2010087511A (ja) | イメージセンサ及びその製造方法 | |
US20100025687A1 (en) | Image sensor and method for manufacturing the same | |
JP2009164600A (ja) | イメージセンサ及びその製造方法 | |
KR20100077564A (ko) | 이미지센서 및 그 제조방법 | |
KR101016505B1 (ko) | 이미지센서 및 그 제조방법 | |
KR100898472B1 (ko) | 이미지센서의 제조방법 | |
KR101025066B1 (ko) | 이미지센서 및 그 제조방법 |