CN102637753A - 固态图像拾取装置 - Google Patents

固态图像拾取装置 Download PDF

Info

Publication number
CN102637753A
CN102637753A CN2012100245781A CN201210024578A CN102637753A CN 102637753 A CN102637753 A CN 102637753A CN 2012100245781 A CN2012100245781 A CN 2012100245781A CN 201210024578 A CN201210024578 A CN 201210024578A CN 102637753 A CN102637753 A CN 102637753A
Authority
CN
China
Prior art keywords
semiconductor regions
type semiconductor
impurity concentration
semiconductor zone
concentration peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100245781A
Other languages
English (en)
Other versions
CN102637753B (zh
Inventor
小林昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102637753A publication Critical patent/CN102637753A/zh
Application granted granted Critical
Publication of CN102637753B publication Critical patent/CN102637753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及一种固态图像拾取装置。N型半导体区域和浮动扩散区域被设置在有源区中。用于从PD向FD传送电荷的传送栅电极通过绝缘体被设置在半导体基板上。构成PD的N型半导体区域的一部分和传送栅电极的一部分相互重叠。P型半导体区域被设置在有源区中。P型半导体区域和N型半导体区域的与传送栅电极重叠的部分被设置为沿与半导体基板和绝缘体的界面平行的方向相互邻近。N型半导体区域的杂质浓度峰的位置和P型半导体区域的杂质浓度峰的位置在深度上相互不同。

Description

固态图像拾取装置
技术领域
本发明涉及固态图像拾取装置，并且特别涉及固态图像拾取装置的元件隔离结构。
背景技术
日本专利公开No.2009-016810公开了光电转换部分和像素晶体管(有源元件)之间的元件隔离结构。特别地，公开了具有以下特性的元件隔离结构。首先，在导电类型与像素晶体管的源极区域和漏极区域相反的半导体区域中形成元件隔离区域。第二，在不具有段差(level differences)的平坦状态中形成设置在从像素晶体管的沟道区域到元件隔离区域的区域中的绝缘膜。根据日本专利公开No.2009-016810，可通过这种元件隔离结构减少由像素晶体管占据的面积。
发明内容
根据本发明的固态图像拾取装置具有：包含有源区的半导体基板；第一导电类型的第一半导体区域；第二导电类型的第二半导体区域；浮动扩散区域；被设置在半导体基板上的绝缘体；和通过绝缘体被设置在半导体基板上并被配置为控制从第一半导体区域到浮动扩散区域的电荷的传送的传送栅电极，其中，第一半导体区域、第二半导体区域和浮动扩散区域被设置在有源区中，第一半导体区域的一部分被设置为与传送栅电极的一部分重叠，第一半导体区域的一部分和第二半导体区域被设置为在沿半导体基板和绝缘体的界面的方向上相互邻近，并且，从所述界面到第一半导体区域的所述一部分的杂质浓度峰的位置的距离不同于从所述界面到第二半导体区域的杂质浓度峰的位置的距离。
从参照附图对示例性实施例进行的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是根据本发明的例子1的固态图像拾取装置的平面结构的示意图。
图2是根据本发明的例子1的固态图像拾取装置的等价电路图。
图3A是根据本发明的例子1的固态图像拾取装置的截面结构的示意图。
图3B是根据本发明的例子1的固态图像拾取装置的截面结构的示意图。
图3C是根据本发明的例子1的固态图像拾取装置的截面结构的示意图。
图4A是示出根据本发明的例子1的固态图像拾取装置的杂质分布的示图。
图4B是示出根据本发明的例子1的固态图像拾取装置的杂质分布的示图。
图5A是根据本发明的例子2的固态图像拾取装置的截面结构的示意图。
图5B是根据本发明的例子2的固态图像拾取装置的截面结构的示意图。
图5C是根据本发明的例子2的固态图像拾取装置的截面结构的示意图。
图6A是示出根据本发明的例子2的固态图像拾取装置的杂质分布的示图。
图6B是示出根据本发明的例子2的固态图像拾取装置的杂质分布的示图。
图7A是根据本发明的例子3的固态图像拾取装置的截面结构的示意图。
图7B是根据本发明的例子3的固态图像拾取装置的截面结构的示意图。
图7C是根据本发明的例子3的固态图像拾取装置的截面结构的示意图。
图8A是示出根据本发明的例子3的固态图像拾取装置的杂质分布的示图。
图8B是示出根据本发明的例子3的固态图像拾取装置的杂质分布的示图。
图9是根据本发明的例子4的固态图像拾取装置的平面结构的示意图。
图10是根据本发明的例子4的固态图像拾取装置的等价电路图
图11是根据本发明的例子5的固态图像拾取装置的平面结构的示意图。
具体实施方式
根据本发明的固态图像拾取装置具有半导体基板1。半导体基板1是构成固态图像拾取装置的部件之中的半导体材料部分。半导体基板1指的是例如通过已知的半导体制造工艺在半导体晶片上形成半导体区域的半导体基板。作为半导体材料，提到硅。绝缘体2在半导体基板1上被设置为与半导体基板1接触。例如，绝缘体2是氧化硅膜。半导体基板1具有有源区。有源区是半导体基板1的设置构成元件的半导体区域的区域。有源区的边界由绝缘体隔离部分限定。更具体地讲，没有设置绝缘体隔离部分的区域可被称为有源区。在一些情况下，绝缘体隔离部分也被称为场部分(field portion)。特别地，通过LOCOS(硅的局部氧化)、STI(浅沟槽隔离)等限定有源区的边界。或者，整个半导体基板1可以是有源区。在诸如STI或LOCOS的绝缘体隔离部分中，绝缘体在局部上相对于其它部分要厚，或者，在半导体基板中形成沟槽。没经受这种处理(加厚绝缘体、形成沟槽等)的区域可被称为有源区。从不同的视角，在有源区中，半导体基板1和绝缘体2的界面可以是几乎平坦的。“几乎平坦”表示这样的事实：由于由叠层缺陷导致的段差、晶片水平的弯曲等，界面不是理想的表面。
本说明书中的平面指的是有源区中与半导体基板1和绝缘体2的界面平行的表面。本说明书中的深度方向是有源区中与半导体基板1和绝缘体2的界面垂直的方向。
以下，参照图1描述本发明的主要部分。图1示出固态图像拾取装置的平面示意图。图1示出多个有源区115a、115b和115c。特别地，示出设置光电转换部分和FD的有源区115a以及设置像素晶体管的源极区域和漏极区域的有源区115b和115c。在有源区115a中，设置N型半导体区域101。例如，N型半导体区域101构成光电转换部分的一部分。作为光电转换部分，提到光电二极管(以下，称为PD)。在N型半导体区域101中收集通过光电转换产生的电子。N型半导体区域101可以是能够蓄积通过光电转换产生的电子的区域。并且，在有源区115a上设置浮动扩散区域(以下，称为FD)105。FD 105由N型半导体区域构成。通过绝缘体2在半导体基板1上设置用于从N型半导体区域101向FD 105传送电子的传送栅电极103。
如图1所示，构成PD的N型半导体区域101的一部分和传送栅电极103的一部分相互重叠。换句话说，当将N型半导体区域101和传送栅电极103投影到一个平面上时，N型半导体区域101的一部分和传送栅电极103的一部分投影在所述平面上的相同区域。
在有源区115a上，设置P型半导体区域106。N型半导体区域101的与传送栅电极103重叠的一部分与P型半导体区域106沿所述平面方向被设置为相互邻近。所述平面方向是沿半导体基板1和绝缘体2的界面的方向。因此，P型半导体区域106可用作对于N型半导体区域101的电子的势垒。或者，P型半导体区域106可具有使N型半导体区域101与另一元件电气隔离的功能。其他元件指的是设置在有源区115a上的另一N型半导体区域。例如，P型半导体区域106可具有作为电气隔离N型半导体区域101和包含于另一光电转换部分中的N型半导体区域102的元件隔离的功能。或者，P型半导体区域106可具有电气隔离N型半导体区域101与埋入有源区115a中的导体的功能。因此，可认为，当P型半导体区域106至少用作对于N型半导体区域101的势垒或元件隔离时，P型半导体区域106被设置为与N型半导体区域101相邻。并且，可以认为，当P型半导体区域106与N型半导体区域101构成PN结时，P型半导体区域106被设置为与N型半导体区域101相邻。
本发明具有从半导体基板1和绝缘体2的界面到N型半导体区域101的杂质浓度峰的位置的深度不同于从半导体基板1和绝缘体2的界面到P型半导体区域106的杂质浓度峰的位置的深度的特征。图4A和图4B示出沿半导体基板1的深度方向的杂质分布。纵轴表示杂质浓度，横轴表示深度。沿深度方向的杂质浓度的标记形成曲线。所述曲线达到最大点处的点是杂质浓度峰。这里，深度的标准(横轴的开始点)是光电转换部分中半导体基板1和绝缘体2的界面。
随后，描述通过N型半导体区域101的杂质浓度峰的位置和P型半导体区域106的杂质浓度峰的位置的深度相互不同的事实获得的效果。首先，描述通过以与传送栅电极103重叠的方式设置N型半导体区域101的一部分来提高从N型半导体区域101到FD 105的电荷传送效率。然后，描述通过以与N型半导体区域101的被设置为与传送栅电极103重叠的部分相邻的方式设置P型半导体区域106来提高传送效率的效果降低的可能性。最后，描述作为本发明的特征的通过杂质浓度峰的深度方向的位置关系解决上述的问题并且提高传送效率的事实。
当电荷从N型半导体区域101传送到FD 105时，预先确定的电压被供给到传送栅电极103。结果，在传送栅电极103正下方形成沟道。所述预先确定的电压是用于形成沟道的电压。电荷通过沟道从N型半导体区域101向FD 105移动。在本发明中，N型半导体区域101的一部分和传送栅电极103的一部分被设置为相互重叠。更具体地讲，在传送栅电极103正下方的要形成沟道的区域中设置N型半导体区域101的一部分。这抑制沟道中的势垒的产生。结果，传送效率提高。
相反，通过向预先确定的区域添加P型杂质(受主)形成P型半导体区域106。但是，根据添加P型杂质的半导体工艺的位置控制的精度，存在可能向预先确定的区域以外的区域添加了P型杂质的可能性。或者，在离子注入之后的热处理的工艺中，P型杂质可能被扩散到了所述预先确定的区域以外的区域。因此，当P型半导体区域106被设置为与N型半导体区域101相邻时，存在P型杂质也可能被添加到N型半导体区域101的可能性。通过这种P型杂质，补偿N型半导体区域101中的N型杂质(施主)。
特别地，当N型半导体区域101的杂质浓度峰和P型半导体区域106的杂质浓度峰的位置处于相同的深度时，P型半导体区域106的相对高杂质浓度部分被设置在N型半导体区域101附近。因此，通过大量的P型杂质补偿N型半导体区域101的N型杂质。结果，存在N型半导体区域101的杂质浓度可大幅变低的可能性。或者，还想象要作为N型半导体区域的区域变为本征半导体区域或P型半导体区域的情况。在这种情况下，存在N型半导体区域101的面积可能大幅变小的可能性。
并且，N型半导体区域101中的包含设置杂质浓度峰的部分的相对高杂质浓度区域的杂质浓度或面积可能是小的。N型半导体区域101的相对高杂质浓度区域支配性地贡献于提高传送效率的上述效果。因此，当这种区域的杂质浓度或面积小时，传送效率的提高的效果也可能被消除。
因此，当N型半导体区域101的被设置为与传送栅电极103重叠的部分的杂质浓度变低时或者当其面积变小时，存在传送效率会降低的可能性。首先，这是因为，上述的传送效率的提高的效果降低。或者，第二，这是因为，由于N型半导体区域101的被设置为与传送栅电极103重叠的部分的沟道宽度方向的长度的减小从而有效的沟道宽度变窄。
当N型半导体区域101的不与传送栅电极103重叠的部分的杂质浓度或面积变小时，例如，灵敏度(sensitivity)或饱和电荷量会减少。但是，由于N型半导体区域101的面积足够大，因此，可以认为影响是几乎可忽略不计的。相反，N型半导体区域101的被设置为与传送栅电极103重叠的部分具有小的面积。因此，即使当杂质浓度或面积减小的绝对量相同时，相对的比率也变大。因此，本发明的发明人发现，由N型半导体区域101的被设置为与传送栅电极103重叠的部分的面积或杂质浓度的减小导致的传送效率的降低是要解决的问题。
在本发明中，N型半导体区域101的杂质浓度峰的位置和P型半导体区域106的杂质浓度峰的位置在深度上是不同的。因此，可以解决上述的问题。
根据本发明，N型半导体区域101的杂质浓度峰和P型半导体区域106的杂质浓度峰被设置在不同的深度处。因此，即使当N型半导体区域101和P型半导体区域106被设置为在平面内观察时相互邻近时，其高杂质浓度部分也被设置在深度方向上的预先确定的距离处。因此，N型半导体区域101的N型杂质之中的被P型半导体区域106的P型杂质补偿的N型杂质的数量减少。因此，N型半导体区域101的杂质浓度或面积难以是小的。结果，通过N型半导体区域101的一部分被设置为与传送栅电极103的一部分重叠所获得的传送效率的提高的效果变好。
可通过各种方法形成具有杂质浓度峰的半导体区域。作为一种方法，提到离子注入。当通过离子注入形成半导体区域时，半导体区域在预先确定的深度处具有杂质浓度峰。然后，可在使得保持杂质浓度峰的条件下执行热处理。即使在通过使用离子注入形成半导体区域的情况下，杂质浓度峰位于层叠于半导体基板1上的绝缘体2中的通过能量的离子注入形成的半导体区域也未必在半导体区域中具有杂质浓度峰。
当本发明被应用于平面内观察时的FD 105的面积小于平面内观察时的N型半导体区域101的面积的配置时，效果更好。原因如下。当FD面积小于PD面积时，沟道的宽度比PD的沟道方向的宽度窄。另外，就传送效率而言，较短的沟道长度是有益的。因此，在许多情况下，沟道面积比PD面积小。因此，与N型半导体区域101的其它部分的面积相比，N型半导体区域101的被设置为与传送栅电极103重叠的部分的面积非常小。因此，当本发明被应用于这种配置时，获得更好的效果。
并且，由于平面内观察时的FD 105的面积小于平面内观察时的N型半导体区域101的面积，因此，还获得改善灵敏度、改善饱和电荷或者改善电荷/电压转换效率的效果。首先，这是由于，对于增加灵敏度或饱和电荷量，具有大的面积的PD是更有益的。第二，这是由于，FD容量对于增加电荷/电压转换效率适当地小，并且最终，具有小的面积的FD是更有益的。这里，平面内观察时的PD的面积指的是当将PD投影到一个平面上时在该平面上投影PD的区域的面积。平面内观察时的FD 105的面积指的是当将FD 105投影到一个平面上时FD 105被投影到该平面上的区域的面积。以下，除非另外规定，否则，平面内观察时的面积被简称为“面积”。
在以上的描述中，作为例子公开了使用电子作为信号电荷的配置。但是，可以使用空穴作为信号电荷。当使用电子作为信号电荷时，第一导电类型是N型并且第二导电类型是P型。当使用空穴作为信号电荷时，各半导体区域的导电类型会与信号电荷是电子时的导电类型相反。更具体地讲，第一导电类型是P型并且第二导电类型是N型。
例子1
参照附图详细描述本发明的例子。图1是根据本发明的例子1的固态图像拾取装置的示意性平面图。
101和102表示构成光电转换部分的N型半导体区域。各区域与设置在半导体基板的深位置处的P型半导体区域构成PN结PD。P型半导体区域为例如P型阱或P型埋入层。入射光在光电转换部分中被转换成电荷。在N型半导体区域101和102中蓄积通过光电转换产生的电荷。
103和104表示传送栅电极。105表示FD。N型半导体区域101的电荷通过传送栅电极103被传送到FD 105。N型半导体区域102的电荷通过传送栅电极104被传送到FD 105。FD 105用作后面描述的放大部分的输入部分。特别地，FD 105将传送到FD 105的电荷转换成根据电荷量的电压。在本例子中，两个N型半导体区域101和102的电荷被传送到作为共用节点的FD 105。但是，它可被配置为使得FD被设置为针对各光电转换部分的不同的节点，其方式为N型半导体区域101的电荷被传送到第一FD并且N型半导体区域102的电荷被传送到与第一FD不同的第二FD。
在N型半导体区域101和N型半导体区域102之间，设置P型半导体区域106。P型半导体区域106电气隔离N型半导体区域101和N型半导体区域102。
P型半导体区域107是用于构成作为埋入的光电二极管的PD的表面区域。P型半导体区域107相对于N型半导体区域101和102被设置在半导体基板的较浅的位置处。P型半导体区域107被设置为与N型半导体区域101的整个表面重叠是合适的。当然，它可被配置为使得P型半导体区域107被设置为仅与N型半导体区域101的一部分重叠。并且，P型半导体区域107可被设置为与P型半导体区域106的一部分或全部重叠。P型半导体区域107可与P型半导体区域106电连接。
108表示复位晶体管的栅电极。109和110分别表示复位晶体管的源极区域和漏极区域。复位晶体管的源极区域109与FD 105电连接。111表示放大晶体管的栅电极。112和113分别表示放大晶体管的源极区域和漏极区域。放大晶体管的栅电极111与FD 105电连接。
114表示绝缘体隔离部分。例如，绝缘体隔离部分114为STI。由绝缘体隔离部分114限定边界的区域是有源区。特别地，在图1中，由实线115a～115c包围的区域是有源区。
如图1所示，N型半导体区域101的一部分被设置为与传送栅电极103重叠。P型半导体区域106被设置在与N型半导体区域的被设置为与传送栅电极103重叠的部分相邻的有源区115a中。
P型半导体区域被设置在在有源区115a中与传送栅电极103重叠的部分中的不设置N型半导体区域101和P型半导体区域106的区域中。例如，所述P型半导体区域是P型阱。或者，所述区域可经受沟道掺杂，以用作用于调整晶体管的阈值的阈值调整区域。
图2是本例子中的像素的等价电路图。201表示第一光电转换部分。202表示第二光电转换部分。第一光电转换部分201被构造为包含图1的N型半导体区域101。构成包含图1的N型半导体区域102的第二光电转换部分202。
203表示第一传送晶体管。204是第二传送晶体管。第一传送晶体管203的栅极被构造为包含图1的传送栅电极103。图1的N型半导体区域101与第一传送晶体管203的源极对应。图1的FD 105与第一传送晶体管203的漏极对应。图1的传送栅电极104、N型半导体区域102和FD 105分别与第二传送晶体管204的栅极、源极和漏极对应。
206表示复位晶体管。207表示放大晶体管。205表示放大晶体管207的输入节点。图1的FD 105与放大晶体管207的输入节点205对应。更具体地讲，在本例子中，FD 105用作放大晶体管的输入部分。
208表示电源。电源208与复位晶体管206的漏极和放大晶体管207的漏极电连接。放大晶体管207的源极与输出线209连接。
通过上述的电路配置，根据入射到光电转换部分的光的信号被输出到输出线209。简要描述操作。首先，当复位晶体管206接通时，输入节点205被复位到电源电压。随后，当传送晶体管203接通时，在第一光电转换部分201中蓄积的电荷被传送到输入节点205。传送到输入节点205的电荷被转换成电压。更具体地讲，输入节点205的电压从电源电压或复位FD时的电压以根据传送的电荷的量的电压改变。放大晶体管向输出线209输出根据输入节点的电压的电压。第一传送晶体管203、第二传送晶体管204和复位晶体管206的ON和OFF由供给到其各自的栅极的电压控制。
下面，描述本例子的截面的结构和沿深度方向的杂质分布。图3A、图3B和图3C分别表示沿图1的IIIA-IIIA线、IIIB-IIIB线和IIIC-IIIC线的截面的示意图。与图1中的那些对应的部分由相同的附图标记表示。
图4A示出沿图3A的虚线P11和虚线P12的杂质分布。图4B示出沿图3B的虚线P13和虚线P14的杂质分布。在图4A和图4B中，纵轴表示杂质浓度，并且横轴表示距半导体基板与绝缘体2的界面的深度。
图3A表示两个光电转换部分的截面。P型半导体区域106被设置为相对于N型半导体区域102和103延伸到半导体基板的更深的位置。因此，N型半导体区域101和102在距所述界面深的位置处也被元件隔离部分106电气隔离。P型半导体区域107被设置在比N型半导体区域101和102以及P型半导体区域106的位置浅的位置处。302表示半导体基板1和绝缘体2的界面。绝缘体2以与半导体基板1接触的方式被设置在半导体基板1上。由于P型半导体区域107以延伸到与元件隔离部分106重叠的位置的方式被设置的事实，因此，可更有效地执行N型半导体区域101和N型半导体区域102之间的电气隔离。
301表示P型半导体区域。P型半导体区域301与N型半导体区域101和102构成PN结。例如，P型半导体区域301是设置在N型半导体基板上的P型阱。P型阱可由设置在不同深度处的多个P型半导体区域构成。或者，P型半导体区域301可以是P型半导体基板。更具体地讲，在通过在P型半导体基板的预先确定的位置处设置N型半导体区域来构成光电转换部分的情况下，不设置N型半导体区域并且原样保持P型半导体基板的区域可作为P型半导体区域301。
图4A表示沿图3A的虚线P11和虚线P12的杂质分布。虚线P11表示光电转换部分中的深度方向。虚线P12表示设置P型半导体区域106的区域中的深度方向。在光电转换部分中，包含于P型半导体区域107中的杂质、包含于N型半导体区域102中的杂质和包含于P型半导体区域301中的杂质从较浅的侧起被依次设置。在设置P型半导体区域106的区域中，包含于P型半导体区域107中的杂质、包含于P型半导体区域106中的杂质和包含于P型半导体区域301中的杂质从较浅的侧起被依次设置。因此，在示出杂质分布的示图中，N型半导体区域的杂质分布由“n”表示，并且，P型半导体区域的杂质分布由“p”表示。这也适用于以下的示图。
如图4A所示，N型半导体区域101的杂质浓度峰的位置在深度上与P型半导体区域106的杂质浓度峰的位置不同。在本例子中，N型半导体区域101的杂质浓度峰的位置位于比P型半导体区域106的杂质浓度峰的位置浅的部分处。
虽然没有示出，但是，N型半导体区域102的杂质浓度峰的位置位于与P型半导体区域106的杂质浓度峰的位置的深度不同的深度处。在本例子中，N型半导体区域102的杂质浓度峰的位置位于比P型半导体区域106的杂质浓度峰的位置浅的位置处。
图3B和图3C示出包含传送栅电极103的截面的示意图。图3B示出与从N型半导体区域101到FD 105的电荷传送方向垂直的截面的示意图。图3C示出包含电荷传送方向的截面的示意图。
在图3B和图3C中，传送栅电极103通过绝缘体(未示出)被设置在半导体基板1上。如图3B和图3C所示，N型半导体区域101的一部分被设置为与传送栅电极103重叠。如图3B所示，P型半导体区域106被设置在与N型半导体区域101的被设置为与传送栅电极103重叠的部分相邻的区域中。绝缘体隔离部分114被设置在P型半导体区域106的相对侧。如图3B所示，传送栅电极103的一部分可与P型半导体区域106重叠。
如图3B和图3C所示，N型半导体区域101的被设置为与传送栅电极103重叠的部分不与P型半导体区域107重叠。换句话说，相对于P型半导体区域107，N型半导体区域101沿电荷传送方向延伸到FD 105的附近。根据这种配置，电荷传送效率可增加。
可通过以下的方法制造这种配置。例如，首先形成传送栅电极103。然后，通过在沿潜入传送栅电极103下面的方向给予倾度(inclination)的同时注入杂质形成N型半导体区域101，然后，相反地，通过在沿远离传送栅电极103的方向给予倾度的同时注入杂质形成P型半导体区域107。根据另一方法，首先形成N型半导体区域101。然后，传送栅电极103形成为与N型半导体区域101重叠。然后，通过使用传送栅电极103作为掩模形成P型半导体区域107。
图4B示出沿图3B的虚线P13和虚线P14的杂质分布。虚线P13示出N型半导体区域101和传送栅电极103重叠的区域中的深度方向。虚线P14示出被设置为与N型半导体区域101的被设置为与传送栅电极103重叠的部分邻近的P型半导体区域106中的深度方向。在N型半导体区域101和传送栅电极103重叠的区域中，包含于N型半导体区域101中的杂质和包含于P型半导体区域301中的杂质从较浅的侧起被依次设置。在设置P型半导体区域106的区域中，包含于P型半导体区域107中的杂质、包含于P型半导体区域106中的杂质和包含于P型半导体区域301中的杂质从较浅的侧起被依次设置。
如图4B所示，N型半导体区域101的被设置为与传送栅电极103重叠的部分的杂质浓度峰的位置在深度上与P型半导体区域106的杂质浓度峰的位置不同。在本例子中，N型半导体区域101的一部分的杂质浓度峰被设置在比P型半导体区域106的杂质浓度峰的位置浅的位置处。
虽然没有示出，但是N型半导体区域102的被设置为与传送栅电极104重叠的部分的杂质浓度峰的位置在深度上与P型半导体区域106的杂质浓度峰的位置不同。在本例子中，N型半导体区域102的所述部分的杂质浓度峰被设置在比P型半导体区域106的杂质浓度峰的位置浅的位置处。
当N型半导体区域102的所述部分的杂质浓度峰的位置和P型半导体区域106的杂质浓度峰的位置相互稍微不同时，可以获得本发明的效果。从界面302到N型半导体区域102的所述部分的杂质浓度峰的位置的深度与从界面302到P型半导体区域106的杂质浓度峰的位置的距离在深度上适当地相差
Figure BDA0000134028990000131
或更大。当通过离子注入形成半导体区域时，深度差大于侵入(penetration)深度的标准偏差的1/10是合适的。所述标准偏差是从离子的平均侵入深度到杂质浓度达到平均侵入深度处的杂质浓度的半值处的深度的距离。更具体地讲，从杂质浓度峰的位置到杂质浓度达到杂质浓度峰的半值的位置的距离是标准偏差。
在本例子中，存在具有与N型半导体区域101的杂质浓度峰的深度相同的深度的杂质浓度峰的P型半导体区域可被设置为与N型半导体区域101邻接的情况。例如，提到P型半导体区域的杂质浓度与N型半导体区域101或P型半导体区域106的杂质浓度相比足够低的情况。例如，提到杂质浓度为1/10或更低的情况等。当杂质浓度为1/10或更低时，对于N型半导体区域101或P型半导体区域106的杂质浓度的影响最多为约10％。因此，影响是可忽略不计的。
考虑入射光在基板内经受光电转换的事实，当P型半导体区域107被形成得深时，信号电荷由于再组合而消失从而导致灵敏度的降低，因此，P型半导体区域107的深度浅是合适的。特别地，P型半导体区域107的杂质浓度峰的位置距界面302具有0.10μm内的深度是合适的。为了形成P型半导体区域107而注入的杂质的杂质浓度峰可位于重叠于半导体基板1上的绝缘体中。在这种情况下，杂质浓度峰不存在于P型半导体区域107中。当为了减少界面302处杂质的偏析(segregation)或堆积(pileup)而使用电子作为信号电荷时，通过硼或硼化合物适当地形成P型半导体区域107。当使用空穴作为信号电荷时，导电类型反转。更具体地讲，通过砷或砷化合物适当地形成N型半导体区域107。
当N型半导体区域101的与传送栅电极103重叠的部分被设置得深时，存在用于电荷传送的电压会变高的可能性。因此，N型半导体区域101的被设置为与传送栅电极103重叠的部分的杂质浓度峰的位置适当地距界面302更深0.00μm和距界面302更浅0.30μm。从界面302到N型半导体区域101的所述部分的杂质浓度峰的位置的深度适当地处于0.10μm～0.20μm的范围中。考虑杂质的扩散，当使用电子作为信号电荷时，通过砷或砷化合物适当地形成N型半导体区域101。当使用空穴作为信号电荷时，导电类型反转。更具体地讲，通过硼或硼化合物适当地形成P型半导体区域101。
从界面302到P型半导体区域106的杂质浓度峰的位置的深度适当地处于0.20μm～0.30μm的范围中。从界面302到P型半导体区域106的杂质浓度峰的位置的深度更适当地处于0.22μm～0.25μm的范围中。考虑杂质的扩散，当使用电子作为信号电荷时，通过硼或硼化合物适当地形成P型半导体区域106。当使用空穴作为信号电荷时，通过砷或砷化合物适当地形成元件隔离层106。
因此，在本例子中，N型半导体区域101的被设置为与传送栅电极103重叠的部分的杂质浓度峰的位置比P型半导体区域106的杂质浓度峰的位置浅。根据这种配置，可以在降低用于电荷传送的电压的同时执行电气隔离。
如上所述，在本例子中，N型半导体区域101的杂质浓度峰的位置和P型半导体区域106的杂质浓度峰的位置在深度上相互不同。根据这种配置，可以抑制N型半导体区域101的与传送栅电极103重叠的部分的杂质浓度的降低。结果，可提高从光电转换部分到FD 105的电荷传送效率。
在本例子中，多个光电转换部分的电荷被传送到共用FD。在这种情况下，沿与设置多个光电转换部分的方向(由图1的AB线表示的方向)不同的方向(由图1的EF线表示的方向)传送电荷。在这种配置中，紧密地设置多个光电转换部分。为了隔离紧密设置的两个光电转换部分，P型半导体区域106的杂质浓度适当地较高。相反，当P型半导体区域106的杂质浓度变高时，由于杂质的扩散，传送沟道的有效宽度变窄。更具体地讲，确保电气隔离性能和确保传送沟道的宽度之间的关系建立折衷关系。因此，电荷传送效率降低的问题变得更明显。因此，通过向该配置应用本发明使得如在本例子那样向共用FD传送多个光电转换部分的电荷，获得更明显的效果。
例子2
描述根据本发明的例子2。本例子的平面结构、等价电路和操作与例子1中的那些相同。例子2与例子1的不同在于，在一个光电转换部分中包含被设置在不同的深度处的多个N型半导体区域。参照附图描述这种不同。
在图1中示出本例子的平面结构。图5A、图5B和图5C分别示出沿图1的VA-VA线、VB-VB线和VC-VC线的截面的示意图。图6A示出沿图5A的虚线P21和虚线P22的杂质分布。图6B示出沿图5B的虚线P23和虚线P24的杂质分布。在图6A和图6B中，纵轴表示杂质浓度并且横轴表示距半导体基板1与绝缘体的界面的深度。具有与例子1相同的功能的部分由相同的附图标记表示，并且，省略其详细描述。
如图5A～5C所示，在本例子中，相对于N型半导体区域101，N型半导体区域501设置在距界面302更深的位置处。在平面内观察，N型半导体区域501与N型半导体区域101部分或完全重叠。N型半导体区域101和501包含于一个光电转换部分(图2的第一光电转换部分201)中。如图5A所示，相对于N型半导体区域102，N型半导体区域502设置在距界面302更深的位置处。在平面内观察，N型半导体区域502与N型半导体区域102部分或完全重叠。N型半导体区域102和502包含于一个光电转换部分(图2的第二光电转换部分202)中。
图6A示出沿光电转换部分中的深度方向(虚线P21)的杂质分布。由于被设置在不同的深度处的N型半导体区域101和N型半导体区域501相互重叠，因此，出现与两个N型半导体区域对应的两个杂质浓度峰。更具体地讲，所述峰是N型半导体区域101的杂质浓度峰和N型半导体区域501的杂质浓度峰。N型半导体区域101的杂质浓度峰的位置比N型半导体区域501的杂质浓度峰的位置浅。图6A还示出沿P型半导体区域106中的深度方向(虚线P22)的杂质分布。如图6A所示，P型半导体区域106的杂质浓度峰的位置在深度上与N型半导体区域101的杂质浓度峰的位置和N型半导体区域501的杂质浓度峰的位置都不同。
图6B示出N型半导体区域101的被设置为与传送栅电极103重叠的部分中沿深度方向(虚线P23)的杂质分布。图6B还示出被设置为与N型半导体区域101的一部分相邻的P型半导体区域106中沿深度方向(虚线P24)的杂质分布。如图6B所示，P型半导体区域106的杂质浓度峰的位置在深度上与N型半导体区域101的杂质浓度峰的位置和N型半导体区域501的杂质浓度峰的位置都不同。在本例子中，N型半导体区域101的杂质浓度峰、P型半导体区域106的杂质浓度峰和N型半导体区域501的杂质浓度峰从界面302起被依次设置。
在本例子中，从界面302到N型半导体区域101的杂质浓度峰的位置的深度适当地处于0.10μm～0.20μm的范围中。从界面302到P型半导体区域106的杂质浓度峰的位置的深度适当地处于0.20μm～0.25μm的范围中。从界面302到N型半导体区域501的杂质浓度峰的位置的深度适当地处于0.25μm～0.35μm的范围中。从界面302到P型半导体区域107的杂质浓度峰的位置的深度适当地处于0.00μm～0.10μm的范围中。
因此，由于在一个光电转换部分中包含具有不同深度的多个N型半导体区域的事实，因此，可以在更深的位置处设置N型半导体区域。这是由于可通过不同的注入能量通过多次的离子注入容易地形成具有不同的深度的多个N型半导体区域。由于N型半导体区域被设置在更深的位置处的事实，因此，可以蓄积在半导体基板1的深的位置处产生的电荷。结果，灵敏度可以提高。
如图5C所示，在本例子中，相对于N型半导体区域501，N型半导体区域101沿电荷传送方向延伸到FD 105。这种配置对于形成传送栅电极103并然后形成N型半导体区域101和501的情况是有益的。当在浅侧形成N型半导体区域101时，可通过在沿潜入传送栅电极103下面的方向给予倾度的同时注入杂质，降低用于从N型半导体区域101到FD 105的电荷传送的电压。在这种情况下，通过增加倾度，通过光致抗蚀剂或传送栅电极103获得的遮蔽效果变大，并且将被注入的杂质的量减少。结果，N型半导体区域101中的杂质总量减少。为了补偿杂质的减少，通过在与形成N型半导体区域101的情况相比降低倾度的同时或者在垂直状态中注入离子，形成更深侧的N型半导体区域501。因此，遮蔽效果降低，并且，光电转换部分的杂质量可增加。结果，用于传送电荷的电压可保持在低水平而不减少蓄积的电荷量。
并且，可通过砷或砷化合物的离子注入形成N型半导体区域101，并且，可通过磷或磷化合物的离子注入形成N型半导体区域501。由于磷比砷轻，因此，杂质可被注入到更深的位置中。相反，由于砷比磷重，因此，砷的优点在于砷难以扩散。当然，N型半导体区域101和N型半导体区域501均可通过砷或砷化合物的离子注入形成。
例子3
描述根据本发明的例子3。本例子的平面结构、等价电路和操作与例子1和2中的那些相同。例子3与例子1和例子2的不同在于，具有不同的深度的多个P型半导体区域被设置为与包含于光电转换部分中的N型半导体区域相邻。参照附图描述这种不同。
在图1中示出本例子的平面结构。图7A和图7B分别示出沿图1的线VIIA-VIIA和线VIIB-VIIB的截面的示意图。图8A示出沿图7A的虚线P31和虚线P32的杂质分布。图8B示出沿图7B的虚线P33和虚线P34的杂质分布。在图8A和图8B中，纵轴表示杂质浓度并且横轴表示距半导体基板1与绝缘体的界面的深度。具有与例子1或例子2相同的功能的部分由相同的附图标记表示，并且，省略其详细描述。
如图7A所示，在本例子中，P型半导体区域106和P型半导体区域701被设置为与N型半导体区域101相邻。P型半导体区域106和P型半导体区域701都被设置在有源区115中。并且，如图7B所示，P型半导体区域106和P型半导体区域701被设置为与N型半导体区域101的被设置与传送栅电极103重叠的部分相邻。相对于P型半导体区域106，P型半导体区域701设置在距界面302更深的位置处。在平面内观察，P型半导体区域701与P型半导体区域106部分或完全重叠。P型半导体区域701电气隔离N型半导体区域101与其它的元件。在图7A中，P型半导体区域701电气隔离N型半导体区域101和N型半导体区域102。因此，在本例子中，为了电气隔离包含于光电转换部分中的N型半导体区域101与其它的元件，具有不同的深度的多个P型半导体区域被设置为与N型半导体区域101相邻。
在图8A中，光电转换部分中的沿深度方向(虚线P31)的杂质分布与例子2中的相同。P型半导体区域106中的沿深度方向(虚线P32)的杂质分布具有P型半导体区域106的杂质浓度峰和P型半导体区域701的杂质浓度峰。P型半导体区域106的杂质浓度峰的位置和P型半导体区域701的杂质浓度峰的位置在深度上与N型半导体区域101的杂质浓度峰的位置不同。
在图8B中，N型半导体区域101的被设置为与传送栅电极103重叠的部分中沿深度方向(虚线P33)的杂质分布与例子2中的相同。P型半导体区域106中沿深度方向(虚线P32)的杂质分布具有P型半导体区域106的杂质浓度峰和P型半导体区域701的杂质浓度峰。P型半导体区域106的杂质浓度峰的位置和P型半导体区域701的杂质浓度峰的位置在深度上与N型半导体区域101的杂质浓度峰的位置不同。在本例子中，N型半导体区域101的杂质浓度峰、P型半导体区域106的杂质浓度峰、N型半导体区域501的杂质浓度峰和P型半导体区域701的杂质浓度峰从较浅的侧起被依次设置。这四个半导体区域的杂质浓度峰的深度相互不同。
在本例子中，从界面302到N型半导体区域101的杂质浓度峰的位置的深度适当地处于0.10μm～0.20μm的范围中。从界面302到P型半导体区域106的杂质浓度峰的位置的深度适当地处于0.20μm～0.25μm的范围中。从界面302到N型半导体区域501的杂质浓度峰的位置的深度适当地处于0.25μm～0.35μm的范围中。从界面302到P型半导体区域701的杂质浓度峰的位置的深度适当地处于0.35μm～0.50μm的范围中。从界面302到P型半导体区域107的杂质浓度峰的位置的深度适当地处于0.00μm～0.10μm的范围中。
如上所述，在本例子中，P型半导体区域106和P型半导体区域701被设置为与N型半导体区域101相邻。P型半导体区域106的杂质浓度峰的位置和P型半导体区域701的杂质浓度峰的位置在深度上与N型半导体区域101的杂质浓度峰的位置都不同。根据这种配置，除了例子2的效果以外，存在有利于在更深的位置处设置P型半导体区域的优点。
并且，在本例子中，P型半导体区域701的杂质浓度峰可被设置在比N型半导体区域101的杂质浓度峰的位置浅的位置处。它可被配置，使得P型半导体区域106的杂质浓度峰、N型半导体区域101的杂质浓度峰、P型半导体区域701的杂质浓度峰和N型半导体区域501的杂质浓度峰从较浅的侧起被依次设置。根据这种配置，可以提高电气隔离性能。当向传送栅电极103或另一栅电极施加电压时，通过电场效应，界面302附近的区域的电势大幅改变。这是因为，由于具有电气隔离功能的P型半导体区域106被设置在界面附近的区域中的事实，因此可以改善电气隔离性能。
例子4
描述根据本发明的例子4。图9是本例子的平面结构的示意图。具有与例子1～3相同的功能的部分由相同的附图标记表示，并且，省略其详细描述。
本例子具有四个光电转换部分的电荷被传送到共用FD 105的特征。在图9中，901表示包含于第一光电转换部分中的N型半导体区域。902表示包含于第二光电转换部分中的N型半导体区域。903表示包含于第三光电转换部分中的N型半导体区域。904表示包含于第四光电转换部分中的N型半导体区域。
四个N型半导体区域901～904分别蓄积在第一到第四光电转换部分中产生的电荷。分别与四个N型半导体区域901～904对应地设置传送栅电极905～908。通过传送栅电极905～908，蓄积于四个N型半导体区域901～904中的电荷被传送到共用FD 105。
在本例子中，N型半导体区域901的一部分被设置为与相应的传送栅电极905重叠。类似地，N型半导体区域902～904中的各个的一部分被设置为分别与各个相应的传送栅电极906～908重叠。P型半导体区域106被设置在与被设置为与传送栅电极重叠的部分相邻的有源区115中。
设置N型半导体区域901～904的区域中沿深度方向的杂质分布与例子1～3的设置N型半导体区域101的区域中的杂质分布相同。因此，N型半导体区域901～904中的各个的杂质浓度峰的位置在深度上与P型半导体区域106的杂质浓度峰的位置不同。
图10示出本例子的等价电路。1001表示第一光电转换部分，1002表示第二光电转换部分，1003表示第三光电转换部分，以及1004表示第四光电转换部分。1005表示第一传送晶体管，1006表示第二传送晶体管，1007表示第三传送晶体管，1008表示第四传送晶体管。第一到第四传送晶体管的ON和OFF被相互独立地控制。
如图10所示，在本例子中，四个光电转换部分共享一个放大晶体管207。根据这种配置，除了例子1～3的效果以外，光电转换部分的面积可被扩大。
例子5
描述根据本发明的第五例子。图11是本例子的平面结构的示意图。具有与例子1相同的功能的部分由相同的附图标记表示，并且，省略其详细描述。本例子的等价电路与例子4相同。
图11示出四个光电转换部分。第一到第四光电转换部分分别包含N型半导体区域1101～1104。分别与四个N型半导体区域1101～1104对应地设置传送栅电极1105～1108。包含于第一光电转换部分中的N型半导体区域1101和包含于第二光电转换部分中的N型半导体区域1102的电子被传送到第一FD 1109。包含于第三光电转换部分中的N型半导体区域1103和包含于第四光电转换部分中的N型半导体区域1104的电子被传送到第二FD 1110。第一FD 1109、第二FD 1110、放大晶体管的栅电极111通过连接布线1113相互电连接。放大晶体管的栅电极111和连接布线1113被一体化。第一FD 1109和连接布线1113通过共享接触部件1114电连接。第二FD 1110和连接布线1113通过共享接触部件1115电连接。共享接触部件指的是在没有布线层的情况下连接各半导体区域、半导体区域和栅电极、或者各栅电极的接触部件。在图11中，第二FD 1110是与复位晶体管的源极或漏极的共用区域。因此，复位晶体管被设置在设置光电转换部分和FD的有源区115a中。
在本例子中，第一FD 1109和第二FD 1110通过连接布线1113电连接。根据这种配置，四个光电转换部分共享一个放大晶体管207。因此，除了例子1～3的效果以外，光电转换部分的面积可被扩大。
在以上的例子1～5中，作为例子描述了从在光电转换部分中包含N型半导体区域的N型半导体区域到FD的电荷的传送。但是，可应用本发明的配置不限于这种配置。例如，可以在从包含于蓄积电荷的蓄积区域中的N型半导体区域向FD传送电荷的传送部分中应用本发明。本发明也可被应用于CCD的电荷传送部分。对于实现，例子1～5的配置可被适当地组合。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式以及等同的结构和功能。

Claims (25)

1.一种固态图像拾取装置，包括：
包含有源区的半导体基板；
第一导电类型的第一半导体区域；
第二导电类型的第二半导体区域；
浮动扩散区域；
被设置在所述半导体基板上的绝缘体；和
第一传送栅电极，所述第一传送栅电极通过所述绝缘体被设置在所述半导体基板上并被配置为控制从第一半导体区域到浮动扩散区域的电荷的传送，
其中，第一半导体区域、第二半导体区域和浮动扩散区域被设置在有源区中，
其中，第一半导体区域的一部分被设置为与第一传送栅电极的第一部分重叠，
其中，第一半导体区域的所述部分和第二半导体区域被设置为在沿所述半导体基板和所述绝缘体的界面的方向上相互邻近，并且，
其中，从所述界面到第一半导体区域的所述部分的杂质浓度峰的位置的距离不同于从所述界面到第二半导体区域的杂质浓度峰的位置的距离。
2.根据权利要求1的固态图像拾取装置，还包括：
第一导电类型的第三半导体区域；和
第二传送栅电极，所述第二传送栅电极通过所述绝缘体被设置在所述半导体基板上并被配置为控制从第三半导体区域到浮动扩散区域的电荷的传送，
其中，第三半导体区域被设置在有源区中，
其中，第三半导体区域的一部分被设置为与第二传送栅电极的一部分重叠，并且，
其中，第三半导体区域的所述部分和第二半导体区域被设置为沿所述方向相互邻近。
3.根据权利要求2的固态图像拾取装置，其中，
从所述界面到第三半导体区域的所述部分的杂质浓度峰的位置的距离不同于从所述界面到第二半导体区域的杂质浓度峰的位置的距离，并且，
第一半导体区域和第三半导体区域的排列方向与从第一半导体区域到浮动扩散区域的电荷传送方向以及从第三半导体区域到浮动扩散区域的电荷传送方向均不同。
4.根据权利要求1的固态图像拾取装置，其中，第一半导体区域的面积比浮动扩散区域的面积大。
5.根据权利要求1的固态图像拾取装置，其中，第一传送栅电极的第二部分与第二半导体区域的一部分重叠。
6.根据权利要求1的固态图像拾取装置，还包括：
被设置为与第一半导体区域重叠的第一导电类型的第四半导体区域，其中，
第四半导体区域的杂质浓度峰的位置与第二半导体区域的杂质浓度峰的位置在以所述界面为基准的深度上相互不同。
7.根据权利要求1的固态图像拾取装置，还包括：
被设置为与第二半导体区域重叠的第二导电类型的第五半导体区域，其中，
第五半导体区域的杂质浓度峰的位置与第一半导体区域的杂质浓度峰的位置在以所述界面为基准的深度上相互不同。
8.根据权利要求1的固态图像拾取装置，还包括：
被设置为与第一半导体区域重叠的第一导电类型的第四半导体区域；和
被设置为与第二半导体区域重叠的第二导电类型的第五半导体区域，其中，
第一半导体区域的杂质浓度峰的位置、第二半导体区域的杂质浓度峰的位置、第四半导体区域的杂质浓度峰的位置和第五半导体区域的杂质浓度峰的位置在以所述界面为基准的深度上相互不同。
9.根据权利要求7的固态图像拾取装置，其中，第一半导体区域和第四半导体区域以不同的杂质形成。
10.根据权利要求1的固态图像拾取装置，还包括：
第二导电类型的第六半导体区域，其中，
第六半导体区域被设置为与第一半导体区域和第二半导体区域重叠并被设置在比第一半导体区域和第二半导体区域更接近所述界面的位置处。
11.根据权利要求1的固态图像拾取装置，还包括：
光电转换部分，其中，
第一半导体区域构成光电转换部分的一部分。
12.根据权利要求1的固态图像拾取装置，其中，第二半导体区域是对于第一半导体区域的电荷的势垒。
13.根据权利要求1的固态图像拾取装置，其中，第二半导体区域是用于电气隔离第一半导体区域与另一元件的隔离区域。
14.一种固态图像拾取装置，包括：
包含有源区的半导体基板；
第一导电类型的第一半导体区域；
第二导电类型的第二半导体区域；
第一导电类型的第三半导体区域；
浮动扩散区域；
被设置在所述半导体基板上的绝缘体；
第一传送栅电极，所述第一传送栅电极通过所述绝缘体被设置在所述半导体基板上并被配置为控制从第一半导体区域到浮动扩散区域的电荷的传送；和
第二传送栅电极，所述第二传送栅电极通过所述绝缘体被设置在所述半导体基板上并被配置为控制从第三半导体区域到浮动扩散区域的电荷的传送，
其中，第一半导体区域、第二半导体区域、第三半导体区域和浮动扩散区域被设置在有源区中，
其中，第一半导体区域的一部分被设置为与第一传送栅电极的第一部分重叠，
其中，第三半导体区域的一部分被设置为与第二传送栅电极的一部分重叠，
其中，第二半导体区域被设置在第一半导体区域的所述部分和第三半导体区域的所述部分之间，
其中，从所述半导体基板与所述绝缘体的界面到第一半导体区域的所述部分的杂质浓度峰的位置的距离不同于从所述界面到第二半导体区域的杂质浓度峰的位置的距离，
其中，从所述界面到第三半导体区域的所述部分的杂质浓度峰的位置的距离不同于从所述界面到第二半导体区域的杂质浓度峰的位置的距离。
15.根据权利要求14的固态图像拾取装置，
其中，第一半导体区域和第三半导体区域的排列方向与从第一半导体区域到浮动扩散区域的电荷传送方向以及从第三半导体区域到浮动扩散区域的电荷传送方向均不同。
16.根据权利要求14的固态图像拾取装置，其中，第一半导体区域的面积比浮动扩散区域的面积大。
17.根据权利要求14的固态图像拾取装置，其中，第一传送栅电极的第二部分与第二半导体区域的一部分重叠。
18.根据权利要求14的固态图像拾取装置，还包括：
被设置为与第一半导体区域重叠的第一导电类型的第四半导体区域，其中，
第四半导体区域的杂质浓度峰的位置和第二半导体区域的杂质浓度峰的位置在以所述界面为基准的深度上相互不同。
19.根据权利要求14的固态图像拾取装置，还包括：
被设置为与第二半导体区域重叠的第二导电类型的第五半导体区域，其中，
第五半导体区域的杂质浓度峰的位置和第一半导体区域的杂质浓度峰的位置在以所述界面为基准的深度上相互不同。
20.根据权利要求14的固态图像拾取装置，还包括：
被设置为与第一半导体区域重叠的第一导电类型的第四半导体区域；和
被设置为与第二半导体区域重叠的第二导电类型的第五半导体区域，其中，
第一半导体区域的杂质浓度峰的位置、第二半导体区域的杂质浓度峰的位置、第四半导体区域的杂质浓度峰的位置和第五半导体区域的杂质浓度峰的位置在以所述界面为基准的深度上相互不同。
21.根据权利要求20的固态图像拾取装置，其中，第一半导体区域和第四半导体区域以不同的杂质形成。
22.根据权利要求14的固态图像拾取装置，还包括：
第二导电类型的第六半导体区域，其中，
第六半导体区域与第一半导体区域和第二半导体区域重叠并被设置在比第一半导体区域和第二半导体区域更接近所述界面的位置处。
23.根据权利要求14的固态图像拾取装置，还包括：
光电转换部分，其中，
第一半导体区域构成所述光电转换部分的一部分。
24.根据权利要求14的固态图像拾取装置，其中，第二半导体区域用作对于第一半导体区域的电荷的势垒。
25.根据权利要求14的固态图像拾取装置，其中，第二半导体区域是用于电气隔离第一半导体区域与另一元件的隔离区域。
CN201210024578.1A 2011-02-09 2012-02-06 固态图像拾取装置 Active CN102637753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011026351A JP5818452B2 (ja) 2011-02-09 2011-02-09 固体撮像装置
JP2011-026351 2011-02-09

Publications (2)

Publication Number Publication Date
CN102637753A true CN102637753A (zh) 2012-08-15
CN102637753B CN102637753B (zh) 2014-10-08

Family

ID=46600066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024578.1A Active CN102637753B (zh) 2011-02-09 2012-02-06 固态图像拾取装置

Country Status (3)

Country Link
US (1) US8952428B2 (zh)
JP (1) JP5818452B2 (zh)
CN (1) CN102637753B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253138A (zh) * 2013-06-28 2014-12-31 佳能株式会社 光电转换装置和成像系统
CN110164888A (zh) * 2013-08-02 2019-08-23 索尼半导体解决方案公司 像素电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2013222239A1 (en) 2012-02-22 2014-09-04 Altria Client Services Inc. Electronic smoking article and improved heater element
JP6164951B2 (ja) * 2013-06-28 2017-07-19 キヤノン株式会社 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP6391302B2 (ja) * 2014-05-23 2018-09-19 キヤノン株式会社 撮像装置、および、撮像システム
CN105845795A (zh) * 2015-01-13 2016-08-10 北大方正集团有限公司 一种二极管及其制作方法
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
JP7013119B2 (ja) * 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
JP7039205B2 (ja) * 2017-07-27 2022-03-22 キヤノン株式会社 固体撮像装置、固体撮像装置の製造方法、及び撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229107A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 固体撮像素子
CN1905201A (zh) * 2005-07-29 2007-01-31 富士通株式会社 半导体成像器件及其制造方法
US20080248607A1 (en) * 2004-09-02 2008-10-09 Yuko Nomura Solid state image pickup device and its manufacture method
CN101552280A (zh) * 2006-09-20 2009-10-07 富士胶片株式会社 背面照明成像器件及其制造方法、半导体基片和成像设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
JP4480033B2 (ja) * 2007-02-16 2010-06-16 シャープ株式会社 固体撮像素子および電子情報機器
US8072015B2 (en) 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP2009038309A (ja) * 2007-08-03 2009-02-19 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP2010206181A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置及び撮像システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248607A1 (en) * 2004-09-02 2008-10-09 Yuko Nomura Solid state image pickup device and its manufacture method
JP2006229107A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 固体撮像素子
CN1905201A (zh) * 2005-07-29 2007-01-31 富士通株式会社 半导体成像器件及其制造方法
CN101552280A (zh) * 2006-09-20 2009-10-07 富士胶片株式会社 背面照明成像器件及其制造方法、半导体基片和成像设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253138A (zh) * 2013-06-28 2014-12-31 佳能株式会社 光电转换装置和成像系统
CN104253138B (zh) * 2013-06-28 2017-04-12 佳能株式会社 光电转换装置和成像系统
CN110164888A (zh) * 2013-08-02 2019-08-23 索尼半导体解决方案公司 像素电路
CN110164888B (zh) * 2013-08-02 2023-06-20 索尼半导体解决方案公司 像素电路

Also Published As

Publication number Publication date
US8952428B2 (en) 2015-02-10
JP2012164943A (ja) 2012-08-30
JP5818452B2 (ja) 2015-11-18
CN102637753B (zh) 2014-10-08
US20120199883A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
CN102637753B (zh) 固态图像拾取装置
US9806121B2 (en) Solid-state imaging device
US7855406B2 (en) Solid-state imaging device and method of manufacturing the same
US9711558B2 (en) Imaging device with photoelectric converter
JP6406585B2 (ja) 撮像装置
CN102163611B (zh) 固态图像拾取装置和用于制造固态图像拾取装置的方法
KR100809322B1 (ko) 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
KR101420710B1 (ko) 고체 촬상장치 및 그 제조방법
TW201312740A (zh) 固體攝像元件
JP2015177034A (ja) 固体撮像装置、その製造方法、及びカメラ
KR20100022670A (ko) 전기적 제어가능한 피닝층을 갖는 이미지 센서의 픽셀
US9887231B2 (en) Solid-state imaging device and method of manufacturing the device
KR20090098811A (ko) 이미지 센서 및 그의 제조 방법
US9437764B2 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
CN106373972A (zh) 固态成像元件及其制造方法
JP6012831B2 (ja) 固体撮像装置
US20070023803A1 (en) CMOS image sensor and method of fabricating the same
KR100924045B1 (ko) 이미지 센서 및 그 제조 방법
KR100275123B1 (ko) 이미지센서의 핀드 포토다이오드 및 그 제조방법
KR100819743B1 (ko) 3차원 구조의 다결정 화합물 반도체 이미지센서용 포토다이오드 및 그 제조 방법
KR20000041447A (ko) 이미지센서의 핀드 포토다이오드 및 그 제조방법
KR20070084920A (ko) 트랜지스터 영역으로 한정된 ｐ웰을 갖는 ｃｍｏｓ 이미지소자
KR20000041460A (ko) 이미지센서의 저전압 포토다이오드 형성방법
KR20090010641A (ko) 이미지센서 및 그 제조방법
KR20090071169A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant