CN101552280A

CN101552280A - 背面照明成像器件及其制造方法、半导体基片和成像设备

Info

Publication number: CN101552280A
Application number: CNA2009101407048A
Authority: CN
Inventors: 宇家真司; 永濑正规; 中桥洋介; 蜂谷透
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2006-09-20
Filing date: 2007-09-20
Publication date: 2009-10-07
Anticipated expiration: 2027-09-20
Also published as: CN100578801C; CN101150137A; CN101552280B

Abstract

本发明提供背面照明成像器件及其制造方法、半导体基片和成像设备。一种背面照明成像器件通过从p型基片的背面照射光以基于光而在基片中产生电荷、并且从所述基片的正面读取电荷来进行成像。该器件包括：半导体基片中的第一半导体层，所述第一半导体层具有第一电导率并且累积电荷；处在半导体基片背面内侧并且具有与第一电导率类型相反的第二电导率的第二半导体层；以及处在第一半导体层和第二半导体层之间的第三半导体层，所述第三半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

Description

背面照明成像器件及其制造方法、半导体基片和成像设备

本申请系基于并要求分别在2006年9月20日、2006年10月16日、2007年10月19日、2007年4月17日、2007年4月26日、和2007年5月8日提交的日本专利申请2006-254041、2006-281544、2006-285194、2007-108264、2007-117051、和2007-123376的优先权，其全部公开内容通过参考并入本文。

技术领域

本发明涉及一种背面照明成像器件，其通过从半导体基片的背面照射光以基于所述光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像。

背景技术

通用固态成像器件的成像部分被构造为将多个包含光电二极管的微小光电转换单元布置在一个或两个维度上。由于可以通过在有限大小的器件内布置较多数量的光电转换单元来捕获高分辨率的图像，因而期望使光电转换单元微型化。微型化的极限由检测目标的光波长决定，并且在通用可见光图像传感器的情况下由可见光区域的波长(400-700nm)决定。

在通用(正面照明类型)图像传感器的情况下，每个单元的光电转换部分都形成在布置有电极等的布线层之下。布线层的布线部分干扰入射到每个光电转换部分的光的传播。为此提供有多种器件。例如，当每个单元的区域约为2×2(μm)时，在绝大多数情况下光接收部分的有效开口区域是1×1(μm)。已经发现敏感度大体上根据单元的微型化而突然降低。

于是考虑背面照明成像器件。也即，在与半导体基片的正面表面相对的背面中提供有光接收部分，其中形成有电极等的布线层。在每个单元的光电转换部分中基于从背面入射的光而产生信号电荷。由于每个单元的光接收部分的开口区域不受布线层的影响，因此可以实现相对较大的开口区域，并且即使在光电转换单元已经微型化时也能防止敏感度降低。

图38是隔行类型的CCD型固态成像器件最常见结构的示意剖视图。

如图38所示，包含p型杂质的p型半导体102被形成在n型硅基片101的较深部分。在n型硅基片101的表面部分中，形成有用于累积电荷的包含n型杂质的n型半导体层104和用于防止表面暗电流的包含高浓度p型杂质的p型半导体层105。产生在从硅基片101的表面至p型半导体102的表面的区域(即用于产生有助于成像的电荷的光电转换区域)内的电荷累积在n型半导体层104内。在硅基片101中形成有用于分离相邻光电转换区域的元件分离层103。

在图39中示出沿图38的线A-A所取的电势曲线图。光电转换区域的耗尽层厚度约为2μm。产生于硅基片101的较深处的电荷不被转移至n型半导体层104，并对成像没有帮助。图40示出光电转换区域的耗尽层厚度与光电转换区域的光学吸收率之间的关系。硅的光学吸收率系数取决于图41中所示的波长。如果光的波长较长，则光向上透射至硅基片101的较深部分。

举例来说，在考虑波长为550nm的绿光时，2μm厚的耗尽层仅吸收75％的光，而5μm厚的耗尽层吸收97％的光。从图40所示的特性中，可以看到优选的是在光电转换区域中形成5μm或更厚的耗尽层以实现高敏感度。

背面照明成像器件通过从半导体基片的背面照射光、累积基于光照而产生于半导体基片中的电荷、并且使用电荷耦合器件(CCD)或者互补型金属氧化物半导体(CMOS)电路等向外输出基于所累积电荷的信号来进行成像。此器件是用于照明并使用来自图38中硅基片101背面的光的固态成像器件。

众所周知此背面照明成像器件能够实现高光电转换效率。于是，如果该背面照明成像器件中的耗尽层具有10μm或更大的厚度，则能够实现具有很高敏感度的器件。然而，应当从光入射到的硅基片的背面到形成在该硅基片表面上的电荷累积层之间形成连续的电势梯度，以确保实现不同光电转换区域之间的信号电荷分离。换句话说，产生在每个光电转换区域的硅基片背面附近的电荷应当能够准确地转移至光电转换区域内的电荷累积层。

在一般的嵌入式光电二极管中，耗尽电压为3-4V。当把提供在背面照明成像器件的硅基片背面的用于减小暗电流的p型半导体层的电势设为0V时，电势差仅为3-4V。很难在连续电势梯度中形成具有10μm的厚度的耗尽层。

提出有一种能够通过堆叠多个n型半导体层来形成连续电势梯度的技术，其中通过逐渐改变p型半导体层102和n型半导体层104之间的硅基片101的杂质浓度来形成所述多个n型半导体层，如图38所示(见JP-A-2006-134915)。

图42是示出如JP-A-2006-134915的一个实施例所示的浓度曲线图中背面照明成像器件的模拟结果的视图。在图42中，坐标轴z表示半导体基片的深度，z＝0表示半导体基片的表面。从如JP-A-2006-134915的一个实施例所示的浓度曲线图中所执行的器件模拟中可以看出，该实施例的浓度曲线图并不真实，因为在光电转换区域的较大部分中形成了电子池。如图43所示，即使通过将表示如JP-A-2006-134915的实施例所示的浓度曲线图的位数减少2来进行类似的器件模拟时，最大电势点也出现在距离半导体基片表面3μm的位置处。当累积在此深度的信号电荷被形成在半导体基片表面的CCD或CMOS读出时，会由于出现残余图像等问题而存在困难。

同正面照明型成像器件一样，在背面照明成像器件中，应当提供溢漏(overflow drain)结构来释放对图像拾取不必要的、累积在光电转换元件中的多余电荷。应用在背面照明成像器件中的溢漏结构是垂直型溢漏结构和水平型溢漏结构。由于在水平型溢漏结构中将漏区布置在靠近并平行于每个光电转换元件处，所以当在此结构中进行微型化之后每个组成元件的大小可能不会充分地增大，从而难以保持饱和信号量(或提高敏感度)。另一方面，垂直型溢漏结构即便在进行了微型化之后也能够确保每个组成元件的大小(由于漏区被提供在每个光电转换元件的下面)，因此能够保持饱和信号量(可以提高敏感度)。

JP-A-2001-257337公开了一种在背面照明成像器件中采用垂直溢漏结构的构造。

JP-A-2006-49338公开了一种在背面照明成像器件的表面上提供溢漏结构的构造。

由于在JP-A-2001-257337中公开的构造为：从背面照明成像器件的背面照射的光入射到垂直溢漏区，并且穿过垂直溢漏区的光入射到光电转换元件，因此在垂直溢漏区及其耗尽层中产生的电荷从漏区释放。由于漏区处在从入射光一侧观察的半导体基片中的吞入(swallow)位置处，因此大量蓝色波段的光在其中被吸收。于是，该成像器件具有很低的蓝光敏感度。

根据JP-A-2006-49338中所公开的构造，可以防止蓝光敏感度的降低。然而，由于漏区并未安置在从光电二极管最大电势点分离出去的位置之上，所以过量的电荷可能无法充分释放。特别地，当通过释放累积在光电二极管中的全部电荷来实现电子快门功能时，在电子快门开启时光电二极管中的残余电荷会导致固定模式噪声等。

顺便提及，在制造过程中由于重金属的污染而出现半导体器件的缺陷，于是器件的特性会劣化或者可靠性会降低。有一种用于减少此类金属污染影响的吸杂技术。由于图像传感器对暗电流导致的噪声非常敏感，因此需要充分的光屏蔽，但是暗电流在重金属污染中也倾向于增大。于是在制造图像传感器时，需要为半导体器件提供足够的吸杂特性。

在制造正面照明型成像器件时，传统上采用一种基于“背面吸杂”的制造方法来为半导体基片的背面提供足够的吸杂效果，该方法使用一种无缺陷的厚外延晶片或基于磷吸杂或烯烃纤维密封的晶片。

然而，由于在制造背面照明成像器件时将会在半导体基片的背面提供光接收部分，因此传统上在制造过程中该半导体基片的两侧(顶和底)会被翻转。于是，在制造表面照明型成像器件时，可能不会应用传统进行的“背面吸杂”，所以很有可能无法得到所需的充分吸杂特性。

一般来说，在制造背面照明成像器件时将硅绝缘体(SOI)基片用作半导体晶片。在这种情况下，由于作为SOI层和形成半导体基片的BOX层之间界面的Si/SiO₂界面起到稳固的吸杂侧的作用，因此可以保护不受重金属污染。在背面照明成像器件的情况下基片的背面较厚(即一般为600μm)，而SOI层和形成半导体基片的BOX层之间的界面自身则靠近器件操作区(即耗尽区)。于是，吸杂侧很有可能变成暗电流源即噪声源。

发明内容

本发明的说明性的、非限定性实施例的第一目的，是提供一种背面照明成像器件，其具有对能够防止蓝光敏感度降低的微型化有益的溢漏结构。

本发明的说明性的、非限定性实施例的第二目的，是提供一种背面照明成像器件，其具有对微型化有益的溢漏结构，所述微型化能够防止蓝光敏感度降低并且能够完全释放多余电荷或者实现具有降低的固定模式噪声的电子快门功能。

本发明的说明性的、非限定性实施例的第三目的，是提供一种背面照明成像器件，其即使在光电转换区域的耗尽层较厚的情况下也能够确保实现不同光电转换区域之间的信号电荷分离。

本发明的说明性的、非限定性实施例的第四目的，是提供一种制造背面照明成像器件的方法、一种背面照明成像器件、以及一种使用所述相同器件能够获得充分吸杂特性的成像设备。

本发明的说明性的、非限定性实施例的第五目的，是提供一种制造背面照明成像器件的方法、一种背面照明成像器件、以及一种具有能够稳定吸杂能力并防止暗电流增大的成像设备。

<第一方面>

(1-1)一种背面照明成像器件，其通过从半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

位于半导体基片中、以及靠近半导体基片的正面表面的同一平面上的多个第一杂质扩散层，所述第一杂质扩散层具有第一电导率并且累积电荷；

处在各个第一杂质扩散层和半导体基片正面之间的多个第二杂质扩散层，所述第二杂质扩散层具有暴露在半导体基片正面表面上的暴露表面，具有第一电导率，并且起到释放累积在多个第一杂质扩散层中的多余电荷的溢漏作用；

处在各个第二杂质扩散层和各个第一杂质扩散层之间的多个第三杂质扩散层，所述第三杂质扩散层具有与第一电导率相反的第二电导率，并且起到溢漏的溢垒(overflow barrier)的作用；以及

连接到每个第二杂质扩散层的暴露表面的电极。

(1-2)如(1-1)项所述的背面照明成像器件，其中连接到多个第二杂质扩散层中每一个的暴露表面的电极相同地连接到特定的第二杂质扩散层，并用于对每个特定的第二杂质扩散层单独施加电压。

(1-3)如(1-2)项所述的背面照明成像器件，还包括半导体基片背面下的滤色层，其中

所述滤色层包括多个对应于各个第二杂质扩散层的滤色器，

所述多个滤色器被分为多组滤色器，各组透射不同波段的光，并且

特定的第二杂质扩散层对应于同一滤色器组。

(1-4)如(1-2)项所述的背面照明成像器件，其中多个第二杂质扩散层被分成对应于从中以特定成像模式读出电荷的第一杂质扩散层的第一组、和对应于从中未按照特定成像模式读出电荷的第一杂质扩散层的第二组，并且全部特定第二杂质扩散层属于第一组和第二组之一。

(1-5)如(1-1)项至(1-4)项中任意一项所述的背面照明成像器件，还包括：防止扩散层，其防止组成电极的导电材料的扩散，所述防止扩散层处在电极和每个第二杂质扩散层之间。

(1-6)如(1-1)项至(1-5)项中任意一项所述的背面照明成像器件，其中电极由W、Ti、Mo或其硅化物制成。

(1-7)如(1-1)项至(1-6)项中任意一项所述的背面照明成像器件，还包括：

处在半导体基片背面表面之下的绝缘层；

处在半导体基片背面表面内侧的第四杂质扩散层，其具有第二电导率，并且具有比半导体基片更高的浓度；以及

对第四杂质扩散层施加电压的端子。

(1-8)如(1-1)项至(1-6)项中任意一项所述的背面照明成像器件，还包括：

处在半导体基片背面表面之下的绝缘层；

处在绝缘层之下的透明电极，所述透明电极透光；以及

对所述透明电极施加电压的端子。

(1-9)如(1-1)项至(1-8)项中任意一项所述的背面照明成像器件，其中从半导体基片的背面表面到正面表面之间的距离等于或大于5μm。

(1-10)如(1-9)项所述的背面照明成像器件，其中所述距离等于或大于10μm。

(1-11)如(1-1)项至(1-10)项中任意一项所述的背面照明成像器件，其以帧隔行方法根据累积在第一杂质扩散层中的电荷而读出信号。

(1-12)如(1-1)项至(1-10)项中任意一项所述的背面照明成像器件，还包括金属氧化物半导体电路，其根据累积在第一杂质扩散层中的电荷而读出信号。

(1-13)如(1-1)项至(1-12)项中任意一项所述的背面照明成像器件，还包括电压施加单元，其对电极施加用于调整第一杂质扩散层的饱和电荷量的电压。

(1-14)如(1-1)项至(1-12)项中任意一项所述的背面照明成像器件，还包括电压施加单元，其对电极施加消除第三杂质扩散层中的溢垒所需的电压。

(1-15)如(1-1)项至(1-12)项中任意一项所述的背面照明成像器件，还包括：

第一电压施加单元，其对电极施加用于调整第一杂质扩散层的饱和电荷量的电压；以及

第二电压施加单元，其对电极施加消除第三杂质扩散层中的溢垒所需的电压。

(1-16)一种根据(1-1)项制造背面照明成像器件的方法，其包括步骤：

在半导体基片中形成第一杂质扩散层和第五杂质扩散层，从而在从半导体基片的正面表面到其内侧的方向上形成第五杂质扩散层，并且在第五杂质扩散层的下面形成第一杂质扩散层，所述第五杂质扩散层具有第二电导率并能防止暗电流；

在半导体基片上形成绝缘层，其中在所述半导体基片中形成有所述第一杂质扩散层和所述第五杂质扩散层；

在所述绝缘层的某部分形成开口，以暴露第四杂质扩散层的部分表面；

通过自对齐在所述第五杂质扩散层中形成第二杂质扩散层，其中所述绝缘层用作掩模；以及

在所述开口中嵌入导电材料以形成电极，

其中第五杂质扩散层中除了第二杂质扩散层之外的部分起到第三杂质扩散层的作用。

(1-17)如(1-16)项所述的方法，其中通过对第五杂质扩散层从所述开口处暴露的表面进行垂直离子注入来形成第二杂质扩散层。

(1-18)如(1-16)项所述的方法，其中通过从至少四个方向对第四杂质扩散层从所述开口处暴露的表面进行倾斜离子注入来形成第二杂质扩散层。

(1-19)如(1-16)项至(1-19)项中任意一项所述的方法，还包括步骤：

通过自对齐在第二杂质扩散层的下面形成具有第二电导率的第六杂质扩散层，其中绝缘层用作掩模，所述第六杂质扩散层在形成第二杂质扩散层和形成电极之间形成，

其中第五杂质扩散层和第六杂质扩散层中除了第二杂质扩散层以外的部分起到第三杂质扩散层的作用。

(1-20)如(1-19)项所述的方法，其中所述第六杂质扩散层包括具有大于第二杂质扩散层中杂质的扩散系数的杂质。

(1-21)如(1-19)或(1-20)项所述的方法，其中通过对第五杂质扩散层从所述开口处暴露的表面进行垂直离子注入来形成所述第六杂质扩散层。

(1-22)如(1-19)或(1-20)项所述的方法，其中通过从至少四个方向对第四杂质扩散层从所述开口处暴露的表面进行倾斜离子注入来形成第六杂质扩散层。

(1-23)如(1-16)至(1-22)项中任意一项所述的方法，其中所述导电材料是钨。

第一方面的示例实施例能够提供一种背面照明成像器件，其具有对微型化有益的溢漏结构，能够防止蓝光敏感度的降低。

<第二方面>

(2-1)根据一种背面照明成像器件的一个方面，其通过从半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

处在各个第一杂质扩散层和半导体基片正面之间的多个第二杂质扩散层，所述第二杂质扩散层具有第一电导率，并且起到释放累积在多个第一杂质扩散层中的多余电荷的溢漏作用；以及

处在各个第二杂质扩散层和各个第一杂质扩散层之间的多个第三杂质扩散层，所述第三杂质扩散层具有与第一电导率相反的第二电导率，并且起到溢漏的溢垒的作用，

其中在平面图的视角下，每个第二杂质扩散层都处在与对应的第一杂质扩散层的最大电势点重叠的位置上。

(2-2)如(2-1)项所述的背面照明成像器件，其中所述最大电势点是在平面图视角下相应第一杂质扩散层的中心。

(2-3)如(2-1)项或(2-2)项所述的背面照明成像器件，其中所述最大电势点处在距离相应第一杂质扩散层和相应第三杂质扩散层的边界面0.3μm以内的深度处。

(2-4)如(2-1)至(2-3)项中任意一项所述的背面照明成像器件，还包括用于扩展耗尽层的耗尽层扩展层，该耗尽层由处在平行于半导体基片正面表面方向上的每个第二杂质扩散层形成，所述耗尽层扩展层处在每个第二杂质扩散层的附近，并且是具有第一电导率和低于第二杂质扩散层的浓度的杂质扩散层。

(2-5)如(2-1)至(2-4)项中任意一项所述的背面照明成像器件，其中所述第二杂质扩散层是覆盖了相应第一杂质扩散层的2/3或更多的耗尽层。

(2-6)如(2-1)至(2-5)项中任意一项所述的背面照明成像器件，其中每个第二杂质扩散层都具有暴露在半导体基片的正面表面上的暴露面，所述暴露面与电极连接。

(2-7)一种成像器件，包括：

如(2-6)项所述的背面照明成像器件；

第一电压施加单元，其对电极施加第一电压，所述第一电压决定第一杂质扩散层的饱和电荷量；以及

第二电压施加单元，其对电极施加高于第一电压的第二电压，以消除在施加了第一电压时第三杂质扩散层所形成的溢垒。

(2-8)如(2-7)项所述的成像器件，其中第二电压施加单元可变地控制第二电压的施加时间来调节背面照明成像器件的曝光时间。

(2-9)如(2-7)或(2-8)项所述的成像器件，其中第一电压施加单元可变地控制第一电压来调节第一杂质扩散层的饱和电荷量。

(2-10)如(2-7)至(2-9)项中任意一项所述的成像器件，其中根据第一电压的值来确定第二电压。

(2-11)如(2-7)至(2-10)项中任意一项所述的成像器件，其中

所述背面照明成像器件包括：垂直电荷转移器件，其在垂直方向上转移累积在每个第一杂质扩散层中的电荷；和水平电荷转移器件，其在与垂直方向正交的水平方向上转移来自垂直电荷转移器件的电荷，

第一电压小于或等于该水平电荷转移器件的驱动电压，并且

第二电压小于或等于用于把电荷读出至垂直电荷转移器件的读出电压。

(2-12)如(2-11)项所述的成像器件，其中

把第一杂质扩散层分成n组，其中n是2或更大的自然数，

设置有添加转移模式，其中累积在各组中的电荷在垂直转移器件中添加并转移，以及非添加模式，其中累积在各组中的电荷在垂直转移器件中转移而不添加，并且

第一电压施加单元可变地控制第一电压，以使得在设置为添加转移模式时第一杂质扩散层的饱和电荷量是在设置为非添加转移模式时由将要施加至电极的第一电压决定的第一杂质扩散层饱和电荷量的1/n。

(2-13)如(2-11)或(2-12)项所述的成像器件，其中

该背面照明成像器件包括源跟随器电路，其将转移自水平电荷转移器件的电荷转换成电压信号以输出该电压信号，

该垂直电荷转移器件工作在VH、VL和VM 3个电压下，VH代表最高电压，VL代表最低电压，VM代表VH和VL之间的电压，并且

第二电压是通过把第一电压与源跟随器电路最后一级晶体管漏极的电压、VL和VM之差、以及VH与VM之差中的一个相加所计算得到的值。

(2-14)如(2-7)至(2-10)项中任意一项所述的成像器件，其中该背面照明成像器件包括：电荷累积层，其把累积在每个第一杂质扩散层中的电荷读出并进行累积；以及CMOS电路，其根据累积在电荷累积层中的电荷来输出信号。

第二方面的示例实施例能够提供一种背面照明成像器件，其具有对微型化有益的溢漏结构，能够防止蓝光敏感度的降低并且能够完全释放多余电荷或者实现具有降低的固定模式噪声的电子快门功能。

<第三方面>

(3-1)一种背面照明成像器件，其通过从半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

位于半导体基片中的第一半导体层，所述第一半导体层具有第一电导率并且累积电荷；

处在半导体基片背面内侧并且具有与第一电导率类型相反的第二电导率的第二半导体层；以及

处在第一半导体层和第二半导体层之间的第三半导体层，所述第三半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

(3-2)如(3-1)项所述的背面照明成像器件，其中第三半导体层是n型或p型，并且具有大于2.0×10¹³/cm³且小于1.0×10¹⁴/cm³的杂质浓度。

(3-3)一种背面照明成像器件，其通过从半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

处在半导体基片背面内侧并且具有与第一电导率类型相反的第二电导率的第二半导体层；

具有第一电导率和2.0×10¹⁴/cm³或更低的杂质浓度的第三半导体层；以及

具有第二电导率和2.0×10¹⁴/cm³或更低的杂质浓度的第四半导体层，

第三和第四半导体层处在第一半导体层和第二半导体层之间。

(3-4)如(3-3)项所述的背面照明成像器件，还包括处在第三和第四半导体层之间的第五半导体层，该第五半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

(3-5)一种用在半导体器件中的半导体基片，包括：

处在半导体基片某一表面内侧的第一半导体层，该第一半导体层具有第一电导率；以及

第一半导体层上的第二半导体层，该第二半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

(3-6)如(3-5)项所述的半导体基片，其中第二半导体层是n型或p型，并且具有大于2.0×10¹⁴/cm³且小于1.0×10¹⁴/cm³的杂质浓度。

(3-7)一种用在半导体器件中的半导体基片，包括：

处在半导体基片某一表面内侧的第一半导体层，该第一半导体层具有第一电导率；

第一半导体层上的第二半导体层，该第二半导体层具有第一电导率或者与第一电导率类型相反的第二电导率，并且具有2.0×10¹⁴/cm³或更低的杂质浓度；以及

第二半导体层上的第三半导体层，该第三半导体层具有与第二半导体层电导率相反的电导率，并且具有2.0×10¹⁴/cm³或更低的杂质浓度。

(3-8)如(3-7)项所述的半导体基片，还包括位于第二和第三半导体层之间的第四半导体层，该第四半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

(3-9)如(3-1)至(3-4)项中任意一项所述的背面照明成像器件，其中半导体基片从正面表面到背面表面的厚度是5μm或更多。

(3-10)如(3-9)项所述的背面照明成像器件，其中所述厚度是8μm或更多。

(3-11)如(3-5)至(3-8)项中任意一项所述的背面照明成像器件，其中半导体基片从正面表面到背面表面的厚度是5μm或更多。

(3-12)如(3-11)项所述的背面照明成像器件，其中所述厚度是8μm或更多。

第三方面的示例实施例能够提供一种背面照明成像器件，其能够确保实现不同光电转换区域之间的信号电荷分离，即使光电转换区域的耗尽层较厚。

<第四方面>

(4-1)一种制造背面照明成像器件的方法，其中所述背面照明成像器件通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述方法包括步骤：

第一步骤，其在包含按顺序的第一半导体支持基片、绝缘层、和导电半导体层的SOI基片的导电半导体层中形成光电转换区域和电荷转移部分，所述光电转换区域包含光接收部分，所述电荷转移部分将产生于光电转换区域中的信号电荷转移到信号输出部分；

第二步骤，其将与第一半导体支持基片相对的SOI基片的表面固定至第二半导体支持基片；

第三步骤，从SOI基片移除第一半导体支持基片；以及

第四步骤，执行离子注入以进入SOI基片的导电半导体层吸杂。

根据该制造背面照明成像器件的方法，以过渡金属为主体的重金属污染发生在与SOI基片的导电型半导体层相对的表面、在与第一步骤相关的处理结果中。当通过第四步骤中的离子注入而在污染表面上形成缺陷之后，由离子注入所形成的缺陷会起到用来保护重金属污染的吸杂侧的作用，这样就能够获得所需的充分吸杂特性，并且能够减少由重金属污染的影响所导致的暗电流。

(4-2)如(4-1)项所述的方法，还包括，在第四步骤中的离子注入之前移除形成在导电半导体层上的绝缘层。

根据该制造背面照明成像器件的方法，通过移除绝缘层可以除去被重金属污染的层，从而能够确保防止暗电流的出现。

(4-3)如(4-2)项所述的方法，还包括在已经移除了绝缘层的导电半导体层上形成保护薄膜，其中第四步骤中的离子注入是通过保护薄膜把离子注入导电半导体层的处理。

根据该制造背面照明成像器件的方法，通过形成保护层能够在移除绝缘薄膜之后保护该导电型半导体层。

(4-4)如(4-1)至(4-3)项中任意一项所述的方法，其中第四步骤中的离子注入是以从碳、氧、氟、硅、氢、和氮组成的组中选出的一种来进行的。

根据该制造背面照明成像器件的方法，在展示了吸杂效果的碳、氧、氟、和硅的每种离子类型下可以获得更好的吸杂效果。具体来说，形成SOI基片的绝缘薄膜(SiO₂)和硅(Si)的界面适合于氢和氮中每一种的离子类型。当使用了上述离子类型，则不会出现吸杂至体硅(silicon bulk)和界面以外的副作用，并且无疑会形成用作吸杂侧的缺陷。

(4-5)如(4-1)至(4-4)项中任意一项所述的方法，还包括在进行离子注入之后在500℃或更低温度的环境中进行低温退火处理。

根据该背面照明成像器件，通过执行低温退火处理能够获得更稳定的吸杂特性。此时，已经形成的布线层不会被以低于设定上限为500℃的温度下执行的处理破坏。

(4-6)一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

半导体基片正面上的光电转换区域和电荷转移部分，所述光电转换区域包含光接收部分，所述电荷转移部分将产生于光电转换区域中的信号电荷转移到信号输出部分；以及

半导体基片背面上的用于吸杂的杂质层，该杂质层通过离子注入而形成。

根据该背面照明成像器件，在半导体基片的表面上形成光电转换区域和电荷转移部分，并且通过离子注入半导体基片的背面表层而形成用于吸杂的杂质层，于是可以执行类似于通常在制造背面照明成像器件时所执行的“背面吸杂”的吸杂处理，并且能够保护在处理过程中出现的重金属污染。

(4-7)一种成像设备，包括：

如(4-6)项所述的背面照明成像器件；和

图像信号生成单元，其根据背面照明成像器件的输出信号产生图像信号。

根据该成像设备，通过构造使用了背面照明成像器件的成像设备能够实现减小了暗电流的高质量图像拾取，其中在该背面照明成像器件中，通过离子注入半导体基片的背面而形成污染杂质层。

根据第四方面的示例实施例，由于通过离子注入SOI基片的背面所形成的缺陷能够形成用于保护重金属污染的吸杂侧，从而能够获得所需的充分吸杂特性。因此可以提供一种成像器件，其能够根据由重金属污染的作用减小暗电流所获得的稳定性来获得高质量的图像。

<第五方面>

(5-1)一种制造背面照明成像器件的方法，其中所述背面照明成像器件通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述方法包括步骤：

第四步骤，从SOI基片移除第一半导体支持基片；以及

第五步骤，将吸杂区域暴露在导电半导体层的一个表面上并且形成低温氧化物薄膜。

根据该制造背面照明成像器件的方法，SOI基片的背面在与第一步骤相关的处理结果中被以过渡金属为主体的重金属污染。通过在第三步骤中移除第一半导体支持基片和绝缘层而将被污染的背面暴露在器件表面上。由于此暴露的表面是形成该半导体基片的SOI层和BOX层的界面(或Si/SiO₂界面)，所以暴露的表面起到吸杂侧(或吸杂区)的作用并且容纳重金属等。由于此吸杂区靠近器件操作区(或耗尽区)，所以吸杂侧很可能成为暗电流源(或噪声源)。这样，吸杂区就在第四步骤中暴露，并且形成低温氧化物薄膜。因此，由于吸杂区被此低温氧化物薄膜隔离，从而能够防止暗电流源进入器件操作区。于是，无需对传统制造工艺作较大变化就能够容易地确保得到能够使吸杂能力稳定并防止暗电流增大的背面照明成像器件。

(5-2)如(5-1)项所述的方法，其中通过在500℃或更低温度的环境中进行低温退火处理来形成低温氧化物薄膜。

根据该制造背面照明成像器件的方法，通过在500℃或更低温度的环境中形成低温氧化物薄膜就能够在执行第四步骤之前避免对形成在器件上的金属布线层构成不利影响。

(5-3)如(5-1)或(5-2)项所述的方法，还包括步骤：

在第四步骤之后移除低温氧化物薄膜和吸杂区的第五步骤；

对SOI基片的暴露表面执行后续氧化处理的第六步骤；以及

通过CVD处理对SOI基片的暴露表面沉淀薄膜以提供透射光侧表面的第七步骤。

根据该制造背面照明成像器件的方法，由于吸杂区已经在第六步骤中除去，因此能够完全除去被重金属等污染的层并且更可靠地抑制暗电流的出现。仅以低温氧化处理来形成所需薄膜厚度的氧化物薄膜时需要很长的时间，而通过第五步骤中的化学汽相淀积(CVD)处理沉淀薄膜能够在很短时间内获得预定的薄膜厚度，以在实际上较短的时间内获得所需的薄膜厚度。

(5-4)如(5-1)或(5-2)项所述的方法，还包括在第四步骤之后通过对SOI基片上的低温氧化物薄膜表面进行CVD处理来沉淀薄膜、以提供透射光侧表面的第七步骤。

根据该制造背面照明成像器件的方法，包含吸杂区的低温氧化物薄膜可残留下来形成CVD薄膜，从而简化了处理。

(5-5)如(5-1)或(5-2)项所述的方法，还包括：

在第四步骤之后，移除形成在SOI基片暴露表面上的低温氧化物薄膜和吸杂区的第五步骤；以及

通过CVD处理在SOI基片上沉淀薄膜以提供透射光侧表面。

根据该制造背面照明成像器件的方法，能够以最小数量的必需处理来获得处理的简化。

(5-6)如(5-1)至(5-5)项中任意一项所述的方法，其中通过以氧自由基或高浓度臭氧氧化导电半导体层来形成低温氧化物薄膜。

根据该制造背面照明成像器件的方法，使用高度活化的氧自由基或者高浓度臭氧来进行牺牲氧化，从而能够在相对低温的环境下在器件上形成高质量的氧化物薄膜。

(5-7)一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，该背面照明成像器件按照(5-1)项所述的制造背面照明成像器件的方法进行制造，所述器件包括：

半导体基片正面上的光电转换区域和电荷转移部分，所述光电转换区域包含光接收部分，所述电荷转移部分转移产生于光电转换区域中的信号电荷；以及

半导体基片背面上按顺序的氧化物薄膜和氧化物薄膜外面的CVD薄膜。

根据该背面照明成像器件，即使当半导体基片的背面被以过渡金属为主体的重金属在形成半导体基片表面各层的处理中污染时，也由于已移除污染层而能够确保抑制暗电流的出现。

(5-8)一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，该背面照明成像器件按照(5-1)项所述的制造背面照明成像器件的方法进行制造，所述器件包括：

半导体基片背面上按顺序的包含重金属的氧化物薄膜和氧化物薄膜外面的CVD薄膜。

(5-9)一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，该背面照明成像器件按照(5-1)项所述的制造背面照明成像器件的方法进行制造，所述器件包括：

半导体基片背面上的CVD薄膜。

(5-10)一种成像设备，包括：

如(5-7)至(5-9)项中任意一项所述的背面照明成像器件；和

图像信号生成单元，其基于来自该背面照明成像器件的输出信号生成图像信号。

根据该成像设备，能够在减小暗电流的状态下进行高质量的图像拾取。

第五方面的示例实施例能够提供背面照明成像器件和制造背面照明成像器件的方法以及用于拾取高质量图像的成像设备，其中所述背面照明成像器件能够稳定吸杂能力并防止暗电流增大。

附图说明

通过参考在附图中示意性提出的本发明的示例实施例，本发明的特征将会更全面地展示出来，其中：

图1是说明本发明一个示例实施例的隔行型背面照明成像器件的示意性部分剖视图；

图2是示出沿图1的B-B线的电势曲线图的视图；

图3是示出模拟的背面照明成像器件的构造的视图；

图4是示出用于计算p基片厚度与拖尾之间关系的模拟结果的视图；

图5是说明使用背面照明成像器件制造SOI基片的处理的视图；

图6是说明形成背面照明成像器件的n⁺层6、电极7、和电极8的方法的视图；

图7是图1所示的n层4的平面图；

图8是示出图1所示背面照明成像器件的修改示例的视图；

图9是示出具有如图1所示背面照明成像器件的成像设备构造示例的框图；

图10是示出n层4的饱和电荷量与施加到如图1所示的背面照明成像器件漏极的电压之间关系的视图；

图11是说明本发明另一个示例实施例的隔行型背面照明成像器件的示意性部分剖视图；

图12是示出模拟1中所用半导体基片的模型构造的视图；

图13是示出模拟1中所用半导体基片的杂质浓度和电势的视图；

图14是示出模拟1中所用半导体基片的杂质浓度和电势的视图；

图15是示出模拟1中所用半导体基片的杂质浓度和电势的视图；

图16是示出模拟1中所用半导体基片的杂质浓度和电势的视图；

图17是示出模拟1中所用半导体基片的杂质浓度和电势的视图；

图18是示出模拟2中所用半导体基片的模型构造的视图；

图19是示出模拟2中所用半导体基片的杂质浓度和电势的视图；

图20是示出模拟3中所用半导体基片的模型构造的视图；

图21是示出模拟3中所用半导体基片的杂质浓度和电势的视图；

图22是示出模拟3中所用半导体基片的杂质浓度和电势的视图；

图23是示出模拟3中所用半导体基片的杂质浓度和电势的视图；

图24是说明使用背面照明成像器件制造SOI基片的处理(a)-(f)的剖视图；

图25是示出按照第四方面的示例实施例制造背面照明成像器件的处理的示意流程图；

图26是示出第四方面一个示例实施例的背面照明成像器件的构造的纵向剖视图；

图27是示出根据第四方面的示例实施例的处理(a)-(c)的背面照明成像器件的构造的纵向剖视图；

图28是示出根据第四方面的示例实施例的处理(a)-(c)的背面照明成像器件的构造的纵向剖视图；

图29是具有内置背面照明成像器件的数码相机的框图；

图30是示意性示出按照第五方面的示例实施例制造背面照明成像器件的重要制造处理过程的流程图；

图31是示出根据第五方面的示例实施例的背面照明成像器件在器件厚度方向上的构造的剖视图；

图32是示出按照第五方面的示例实施例制造背面照明成像器件时每步处理中在器件厚度方向上的构造的剖视图；

图33是示出按照第五方面的示例实施例制造背面照明成像器件时每步处理中在器件厚度方向上的构造的剖视图；

图34是示出按照第五方面的示例实施例制造背面照明成像器件时每步处理中在器件厚度方向上的构造的剖视图；

图35是示出按照第五方面的示例实施例制造背面照明成像器件时每步处理中在器件厚度方向上的构造的剖视图；

图36是示出按照第五方面的示例实施例制造背面照明成像器件的重要制造处理过程的修改示例的流程图；

图37是示出修改示例中在器件厚度方向上的构造的剖视图，其中未执行根据第五方面的示例实施例的低温氧化处理；

图38是通用CCD型固态成像器件的示意剖视图；

图39是示出沿图38的A-A线的电势曲线图的视图；

图40是示出光电转换区的耗尽层厚度与吸光率之间关系的视图；

图41是示出波长对硅的光吸收系数的依赖度的视图；

图42是示出按照JP-A-2006-134915中实施例所示的浓度曲线对背面照明成像器件进行模拟的结果的视图；

图43是示出把代表JP-A-2006-134915中实施例所示浓度的位数减2来模拟背面照明成像器件的结果的视图，

图中的参考数字和符号列出如下。

1：p层

2：p⁺⁺层

3，9，14：绝缘层

4：n层

5：p⁺层(溢垒)

6：n⁺层(溢漏)

7，8：电极

10：保护层

11：p层

12：电荷转移沟道

13：电荷转移电极/电荷读出电极

15：元件分离层

16：高折射率透射层

17：遮光部件

18：滤色器

19：微型透镜

20：门绝缘层

50：半导体基片

51：半导体层(SOI层)

52：绝缘层

53：第一半导体支持基片

61：p⁺层

62：p层

63：光电转换区(n型半导体区)

64：p⁺层

65：n⁺层

66：电荷转移区(n层)

67：n⁺多晶硅区

68：绝缘层

69：电极(钨)

70：电极(铝)

71：绝缘层

75，76：氧化层

77：CVD薄膜

80：第二半导体支持基片

81，82：边界层

91：平坦化层(抗蚀剂)

92：滤色器

93：微型透镜

具体实施方式

下面参考附图对本发明的示例实施例进行说明。

<第一方面>

图1是用于说明本发明的示例实施例的隔行型背面照明成像器件的示意性部分剖视图。

如图1所示，背面照明成像器件100包括具有p型半导体(例如硅)层1(下文中称为p层1)和杂质浓度高于p层1的p⁺⁺型半导体(例如硅)层2(下文中称为p⁺⁺层2)的p型半导体基片60(下文中称为p基片30)。该背面照明成像器件100通过使光从图1中的下侧入射到上侧来形成图像。在本说明书中，在垂直于p基片30入射光方向的两个平面上，入射光一侧的平面被称为背面而另一平面被称为正面。根据组成该背面照明成像器件100的部件，入射光的传播方向被定义为前向。与此入射光传播方向相反的方向被定义为后向。与p基片30的背面和正面正交的方向被定义为垂直方向，而平行于p基片30的背面和正面的方向被定义为水平方向。

在p层1中p基片30正面附近的水平方向上扩展的同一平面上，布置有多个n型半导体层(杂质扩散层)4(下文中称为n层4)来累积随着入射光而在p基片30中产生的电荷。n层4被形成为双层结构，即形成在p基片30正面上的n半导体4a(下文中称为n层4a)和形成在n层4a下面的n半导体层4b(下文中称为n^-层4b)，其中n^-层4b具有比n层4a低的杂质浓度，但不仅限于此。n层4中产生的电荷和p基片30在光照射入n层4的路径上产生的电荷累积在n层4中。

在每个n层4上形成用于防止产生于p基片30正面的暗电流累积在每个n层4中的高浓度p型半导体层(杂质扩散层)5(下文中称为p⁺层5)。具有比n层4更高杂质浓度的n型半导体层(杂质扩散层)6(下文中称为n⁺层6)被形成在每个p⁺层5中并且处在p基片30的正面内侧。该n⁺层6起到释放累积在n层4中的多余电荷的溢漏作用，p⁺层5起到溢漏的溢垒作用。如图所示，n⁺层6具有暴露在p基片30的正面上的暴露表面。

在p⁺层5和n层4的右侧，以微小的分隔形成包含具有高于n层4的杂质浓度的n型半导体层(杂质扩散层)的电荷转移沟道12。围绕电荷转移沟道12形成杂质浓度低于p⁺层5的p型半导体层11(下文中称为p层11)。该电荷转移沟道12沿正交于图1纸面的方向转移从n层4读出的电荷。

在p⁺层5、n层4、和电荷转移沟道12间的p层11和p层1中形成用于把累积在n层4中的电荷读出至电荷转移沟道12的电荷读出区(未示出)。在电荷转移沟道12和电荷读出区的上面，为用于通过把电压经包含硅氧化物薄膜或氧-氮-氧(ONO)薄膜的门绝缘层20提供给电荷转移沟道12来控制电荷转移操作的电荷转移电极、以及用于通过把读出电压提供至电荷读出区来控制电荷读出操作的电荷读出电极形成包含多晶硅等的电极13。围绕电极13形成氧化硅等的绝缘薄膜14。CCD(垂直电荷转移器件VCCD)由电荷转移沟道12和置于其上的电极13组成。

尽管在图1中未示出，但是在p层1的表面上形成用于接收转移自电荷转移沟道12的电荷、并以正交于电荷转移沟道12的电荷转移方向转移电荷的电荷转移沟道，在其上侧形成用于控制电荷转移沟道的电荷转移操作的电荷转移电极，并且通过电荷转移沟道和电荷转移电极来构造水平电荷转移器件(HCCD)。这样，在HCCD的末端提供了用于累积转移自HCCD的电荷的浮动扩散(FD)区。此FD区连接至包含源跟随器电路的信号输出放大器，该信号输出放大器用于根据累积在FD区中的电荷来输出信号。

在相邻的n层4之间在p层11下面形成包含p型半导体层(杂质扩散层)的元件分离层15。该元件分离层15能够防止将要累积在n层4中的电荷泄漏至相邻的n层4中。

在p基片30的正面上形成门绝缘层20，在门绝缘层20上形成氧化硅等构成的绝缘层9，并且将电极13和绝缘薄膜14嵌入绝缘层9。在门绝缘层20和绝缘层9中，在平面视图下的暴露表面上形成等于或小于n⁺层6的暴露表面区的接触孔。在接触孔内形成电极7。

电极7可以由导电材料制成。特别优选的是，电极7由钨(W)、钛(Ti)、钼(Mo)等或其硅化物制成。优选的是在电极7和n⁺层6之间形成用于防止组成电极7的导电材料扩散的防止扩散层。例如，防止扩散层的组成材料使用氮化钛(TiN)。由于提供了防止扩散层，所以能够均匀地形成n⁺层6和p⁺层5的PN结，并且能够减小像素之间的饱和波动。

电极8被形成在绝缘层9上并连接至电极7。在电极8上形成保护层10。优选的是电极8是导电材料。一个端子连接至电极8。可以对该端子施加电压。

由于转移至n⁺层6的电荷被转移到与n⁺层6的暴露表面相连接的电极7以及与其相连接的电极8，因此n⁺层6能够起到溢漏的作用。

在p基片30的背面内侧形成p⁺⁺层2，其用来防止产生在p基片30的背面中的电荷转移至n层4。该p⁺⁺层2连接至一个端子并且可以对该端子施加电压(包括接地电压)。例如，p⁺⁺层2的杂质浓度是1.0×10¹⁷/cm³至1.0×10²⁰/cm³。

在p⁺⁺层2的下面形成对入射光透明的氧化硅、氮化硅等的绝缘层3。为了防止在p基片30的背面上由于绝缘层3和p基片30之间的折射率不同而反光，在绝缘层3下面形成了氮化硅或金刚石结构的对入射光透明的碳薄膜高折射率透明层16。优选的是该高折射率透明层16是折射率超过非晶氮化硅的n＝1.46(例如，n＝1.8或2.2)的层，其能够在400℃或更低的温度下以等离子汽相淀积(CVD)或光学CVD形成。

通过把多个滤色器18布置在水平方向上而形成的滤色层被形成在高折射率透明层16的下面。滤色器18分成各种类型的滤色器，用于透射不同波段的光。例如，通过布置用于透射红光波段的光的R滤色器、用于透射绿光波段的光的G滤色器、和用于透射蓝光波段的光的B滤色器来形成滤色层。滤色器18被分别形成在n层4下面。对每个n层4一致地提供滤色器18。由于每个n层4对应于一个n⁺层6，因此可以说滤色器18对应于n⁺层6之一。

在彼此相邻的滤色器18之间形成用于防止颜色混合的遮光部件17。优选的是遮光部件17具有防止光透射的功能。该遮光部件17可以采用黑色滤光器或W、Mo、铝(Al)等可见光透光度低的金属。

优选的是遮光部件17的剖面形式具有扩展至p基片30的锥形形状(或者是顶点为指向入射光侧的三角形的或上底大于下底的梯形)。这能够通过将垂直射入遮光部件17的光在锥形表面上反射而将光引导至p基片30，并且能够提高光的使用效率。

微型透镜19形成在每个滤色器18下面。微型透镜19的形状被确定为能够使得在所形成的光径中，折射的光能够避开微型透镜19上的滤色器18之间的遮光部件17及其相邻的滤色器18。设计将微型透镜19的焦点置于n层4的中心。由于阴影已根据可获得的光学系统特性而减少，因此期望将微型透镜19的布置间距设计得不同于n层4。

在从n层4上表面到p基片30背面的区域内，在平面图视角下被元件分离层15划分的区域在下文中称为光电转换区，其用于执行对成像起作用的光电转换。由于基于产生在一个光电转换区内的电荷的信号会成为图像数据的一个像素数据，所以在说明书中光电转换区也被称为像素。换句话说，背面照明成像器件100被构造为具有多个像素以及用于根据产生在多个像素中每一个内的电荷来读出信号的CCD或CMOS型的信号读出部分。

在如上所述构造的背面照明成像器件100中，入射到一个微型透镜19中的光入射到微型透镜19之上的滤色器18中，并且通过滤色器18的光入射到与滤色器18相对应的n层4中。此时，在P基片30中形成入射光路的部分中还产生电荷。这些电荷通过形成在光电转换区中的电势梯度转移到n层4，并且在n层4中累积。入射到n层4中的光所产生的电荷也在此累积。n层4中累积的电荷被读出，并被转移到电荷转移沟道12。通过输出放大器将电荷转换为信号，并且向外输出。

图2是示出沿着图1的B-B线的电位轮廓的示图。

如图2所示，可见，势阱分别形成在n⁺层6和光电转换区中，并且p⁺层5用作这些势阱之间的势垒。超过形成在光电转换区中的势阱的饱和量的电荷流入形成在n⁺层6中的势阱中。流入的电荷被转移到电极7，并且向外放电。因此，可通过改变将被施加到连接到n⁺层6的电极7的电压并且调整p⁺层5势垒的高度来控制n层4的饱和量。例如，在加入和读出信号的运动图像摄影模式下，可通过进行降低n层4的饱和量的控制操作来避免峰值电荷转移沟道12中出现溢出。

如图2中的虚线所示，可通过把用于消除形成在p⁺层5中的势垒的电压提供给连接到n⁺层6的电极7来对形成在光电转换区中的势阱中的电荷进行复位。使用该方法可实现电子快门。

而且，考虑这样的结构，其中，连接到n⁺层6的电极7相同地分别连接到与n⁺层6相对应的所述类型的滤色器18，并且一个电压被独立地施加到针对所述类型的滤色器18的统一化的每一电极7。在此情况下，电子快门可被独立地应用于与每一类型的滤色器相对应的每一光电转换区。每一光电转换区中的电荷累积时间可在入射到其中的光的每一颜色中改变，并且在对电荷累积时间进行控制时获得带有色平衡校准的输出。

而且，考虑这样的结构，其中，n⁺层6被分类为第一组和第二组，所述第一组包括与用来在进行运动成像模式的稀疏(thinning-out)读出操作的成像模式下读取电荷的n层4相对应的n⁺层6等，所述第二组包括与其中未在所述成像模式下读出电荷的n层4相对应的n⁺层6，电极7相同地连接在属于同一组的n⁺层6之间，并且电压被独立地施加到每一相同电极7。在此情况下，可通过改变对每一组的施加电压来提升抑制像素之间的暗淡以增强亮度的效果。

可由一驱动器来对电极7和8施加电压，所述驱动器用来在具有背面照明成像器件100的数码相机等成像设备中驱动背面照明成像器件100。

如图40所示，根据实验提出，由于光吸收系数根据波长不同而不同，所以实际需要大约9μm或更大或大约10μm的厚度来彻底(90％)地吸收硅基片中可见范围的光。因此，优选地是，在背面照明成像器件100中p基片30的垂直方向上的长度为9μm或更大或大约10μm。因此，可彻底吸收可见光并且提高敏感度。

当然，从图40的数据中可见，如果p基片30的垂直方向的长度为5μm或更大，则与传统情况相比，足以实现较高的敏感度。

当p基片30的垂直方向的长度为9μm或更大或更大或大约10μm时，存在以下优点。

·充分地减少拖尾(smear)的成像器件可被实现为隔行(interline)型成像器件，而不用提供用来对电荷转移沟道12进行光屏蔽使得光几乎不会到达电荷转移沟道12的光屏蔽层，并且不用形成帧隔行类型的背面照明成像器件。

·量子效率提高并且敏感度提高。

·长波敏感度变高。

·近红外敏感度快速提高。

然而，当p基片30的垂直方向的长度被设置为10μm厚时，由于电荷分离层15等的影响，所以难以在n层4的低耗尽电压(用在本情况的成像器件中大约为3V)下形成每一光电转换区中的耗尽层。因此，p基片30的浓度应该被优化设计为具有一电势梯度，使得耗尽层可形成在每一光电转换区中，并且耗尽层中产生的电荷可被转移到n层4。

根据模拟结果，发明人发现当p基片30具有以下(1)-(3)结构时满足上述条件。

(1)包括至少1×10¹⁴/cm³或更小的n或p层、或在图1中n层4和p⁺⁺层2之间作为中间层的i层的结构

(2)包括中间层中的2×10¹⁴/cm³或更小的n层或2×10¹⁴/cm³或更小的p层的结构

(3)包括1×10¹⁴/cm³或更小的n层、1×10¹⁴/cm³或更小的p层、和(2)的n和p层之间的i层的结构

由于背面照明成像器件100是隔行型成像器件，所以存在光在曝光期间入射到电荷转移沟道12并且导致拖尾的可能性。以下，将基于模拟结果说明如果p基片30的垂直方向的长度为9μm或更大则拖尾会减少的情况。

图3是示出背面照明成像器件100的一部分的示意图。在图3中，与图1中的部分相同的部分被给予相同的标号。

在图3中，标志“a”表示电荷转移沟道12的耗尽层的垂直方向的长度，标志“b”表示电荷转移沟道12的耗尽层的水平方向的长度，标志“c”表示p基片30的垂直方向的长度，标志“d”表示p层4的排列间距。在图3所示的模型中，提供用来吸收光的光吸收层21来替代绝缘层9。

这里，假设a＝0.00004cm，b＝0.00005cm，c＝0.0005cm，并且d＝0.0002cm，并且在电荷转移沟道12中形成的耗尽层之外产生的全部电子变成流入与电荷转移沟道12相对应的n层4的信号，并且电荷转移沟道12的耗尽层中产生的全部电子变成拖尾信号。n层4的阵列为方阵列，信号读出方法为隔行方法，并且通过p基片30的光被设置为被光吸收层21彻底吸收。

由于厚度为x(cm)的硅的光吸收比Y为Y＝{1-Exp(-α×x)}(其中，α是光吸收系数)，所以当红外(IR)截止滤光片被布置在如图3所示的背面照明成像器件的p基片30的背面以下时获得0.032％，通过在从3300K光源向IR截至滤光片照射光的情况下计算来自每一像素发射的光谱的每一波长(400-700nm，以10nm为间隔)中的信号和拖尾信号来计算平均值，并且在P基片30的垂直方向上1/10的区域中出现注入(implantation)的情况下计算拖尾信号与该信号的比(或者当n层4布置成蜂窝阵列时获得0.056％)(见图4)。

当c＝8μm＝0.0008cm时，拖尾信号的比为0.0075％(或者在n层4布置成蜂窝阵列时该比为0.013％)，当c＝10μm＝0.001cm时，拖尾信号的比为0.0032％(或者在n层4布置成蜂窝阵列时该比为0.0056％)(见图4)。

在蜂窝阵列中，分别包括多个布置在行方向上的n层4的多个行被布置在与行方向垂直的列方向上。在蜂窝阵列中，偶数行和奇数行在行方向上被移动大约间距的一半。由于蜂窝阵列的电荷转移沟道区域为方阵列的电荷转移沟道区域的1.75倍大，所以蜂窝阵列的估计值被设置为方阵列的计算结果的1.75倍。

根据图4所示的模拟结果，发现：如果p基片30的垂直方向的长度为5μm或更大，则隔行型背面照明成像设备100与获得相同敏感度的隔行型正面照明型成像设备相比较能够进一步减少拖尾。还发现：如果p基片30的垂直方向的长度为8μm或更大，则能够进一步抑制拖尾，并且如果p基片30的垂直方向的长度为10μm或更大，则能够更进一步抑制拖尾。

由于根据上述背面照明成像器件100在几乎没有入射光到达的p基片30的正面中提供了溢漏(overflow drain)，所以与在p基片30的背面提供了溢漏的传统结构相比，该结构能够提高蓝色敏感度。

可通过控制要被提供给溢漏的电压来统一地或独立地控制每一光电转换区的电荷累积时间或饱和量，从而可容易地实现各种模式的操作。

与在p基片30的背面中提供了溢漏的传统结构相比，根据背面照明成像器件100，当实现电子快门时可显著减小施加到n⁺层6的电压幅度(23V→15V，例如，8V)。相反，如果该电压幅度与传统结构中相同，则可提高每一光电转换区的饱和量。

在图1中，省略了p⁺⁺层2，并且作为替代，在绝缘层3之下提供对入射光透明的诸如铟锡氧化物(ITO)之类的透明电极。从而制成可把电压施加到透明电极的结构。如果把负电压施加到透明电极，则可抑制在p基片30的背面表面中产生的暗电流。

由于当p基片30的垂直方向的长度为如上所述的8μm或更大时可有效抑制拖尾，所以把背面照明成像器件100设置为隔行型背面照明成像器件。然而，即使在光电转换区的深度为8μm或更大时也会出现轻微的拖尾。因此，如果背面照明成像器件100为帧隔行型背面照明成像器件，则可进一步减少拖尾。

如上所述，背面照明成像器件100被构成为CCD型背面照明成像器件。当然，背面照明成像器件100也可被构成为MOS型背面照明成像器件。换言之，可在诸如互补金属氧化物半导体(CMOS)电路或n沟道金属氧化物半导体(NMOS)电路的MOS电路中读出基于累积在n层4中的电荷的信号。

上述背面照明成像器件的结构对本发明的第二至第五方案的背面照明成像器件来说可以是通用的。

接下来，将描述制造包括如图1所示的背面照明成像器件100的p基片30和绝缘层3的硅绝缘体(SOI)基片的方法的示例。

图5是使用背面照明成像器件制造SOI基片的处理的示图。在图5中，与图1中的部分相同的部分被给予相同的标号。

首先，通过外延生长法在硅基片22等上形成p层1(图5(a))。在图5(a)中，p层1的暴露表面变成p基片30的背面表面。接下来，通过化学汽相淀积(CVD)或热氧化等方法在p层1的暴露表面上形成包含氧化硅等的绝缘层3(图5(b))。

接下来，通过从绝缘层3的上部进行硼注入来在p层1和绝缘层3的界面中形成p⁺⁺层2(图5(c))。其后，在基片22和p层1的界面附近注入氢离子(图5(d))。根据该离子注入，形成使基片22和p层1分离的边界层30。根据该离子注入，形成用来分开基片22和p层1的边界层30。

在由硅等制成的基片23连接在绝缘层3上之后，将基片23旋转到下方，使得基片22变成上方(图5(e))。其后，基片22连同边界层30一起被从p层1剥离(图5(f))。

从图5(f)的状态中可见，围绕p基片30定位的元件被形成。形成之后，使用绝缘层3作为阻挡物来蚀刻和移走基片23。通过形成滤色器18、微型透镜19等来完成制造背面照明成像器件100的处理。

在移走图5(f)中的基片23的方法中，考虑使用氢氧化钾(KOH)蚀刻剂的蚀刻方法。而且，还可考虑使用光激励方法的蚀刻。绝缘层3可使用氮化硅而非氧化硅。在此情况下，可以用氮化硅作为阻挡物来进行蚀刻。

接下来将描述形成背面照明成像器件100的n⁺⁺层6和电极7的方法。

p⁺层5和n⁺层6的对齐偏差、n⁺层6和电极7的对齐偏差、和对绝缘层9中形成的接触孔的电极7有缺陷的覆盖导致背面照明成像器件100的溢漏的不稳定特性。为了改善对齐偏差或有缺陷的覆盖，最简单的手段是增大平面图中p⁺层5和n⁺层6的区域和电极7的区域。但是这种手段妨碍了像素最小化。在此实施例中，提出一种能够在改善对齐偏差或有缺陷的覆盖的同时实现像素最小化的方法。

图6是说明形成背面照明成像器件100的n⁺层6、电极7、和电极8的方法示图。在图6中，对与图1中的成分相同的成分给予相同的标号。

首先，在从图5(f)的状态通过从p基片30的上部进行离子注入来在形成n层4和其上的p⁺层5，在p基片30的表面上形成门绝缘层20(未示出)，并且其上形成有绝缘层9。在平面图中，通过光刻法和蚀刻法在与p⁺层5重叠的绝缘层9和门绝缘层20的部分区域中形成接触孔H(图6(a))。

接下来，例如，使用门绝缘层20和绝缘层9作为掩模来注入砷(As)离子，并且通过自对齐在p⁺层5内形成n⁺层6(图6(b))。例如，从该状态把用作构成电极7的金属材料的钨通过CVD方法等形成薄膜。通过蚀刻或化学机械抛光(CMP)等方法来使金属材料薄膜平坦化，并且将该金属材料薄膜埋入并充满接触孔H，从而形成电极7。因此，通过在绝缘层9和电极7上形成构成电极8的导电材料薄膜来完全形成电极8。

当n⁺层6的上表面与n层4接触时，缺少溢垒(overflow barrier)并且n⁺层6不能用作溢漏。下面将参照图6(b)至(f)描述防止出现该状态的方法。

在自对齐时形成n⁺层6之后，使用门绝缘层20和绝缘层9作为掩模来进行扩散系数比n⁺层6的杂质的扩散系数高的杂质(例如硼(B))的离子注入，从而在n⁺层6之下形成p⁺层24(图6(c))。由于当进行用于活化的退火处理时As具有比B更大的扩散系数，所以p⁺层24伸展以覆盖n⁺层6的端部(图6(d))。其后，通过CVD方法等来形成构成电极7的例如钨的金属材料的薄膜。通过蚀刻或CVD方法等来使金属材料薄膜平坦化，并且将该金属材料薄膜埋入并充满接触孔H，从而形成电极7(图6(e))。因此，通过在绝缘层9和电极7上形成构成电极8的导电材料薄膜来完全形成电极8(图6(f))。

这里，门绝缘层20和绝缘层9作为掩模。可选地，当用于在门绝缘层20中形成开口的抗蚀剂材料层残留时，抗蚀剂材料层可被附加地用作掩模。在形成门绝缘层20和绝缘层9之前，在p基片30的表面上形成抗蚀剂材料层。在抗蚀剂材料层中形成开口之后，可使用该抗蚀剂材料层作为压模来形成n⁺层6和p⁺层24。在此情况下，在通过形成n⁺层6和p⁺层24来形成电极7之后，可通过移走抗蚀剂材料层来形成门绝缘层20和绝缘层9。

根据如图6(c)至(f)中所示的方法，即使在图6(b)的状态下n⁺层6的下表面与n层4相接触，也可在n⁺层6和n层4之间形成p⁺层24。p⁺层24可用作溢垒，并且n⁺层6可用作溢漏。

根据该方法，使用门绝缘层20和绝缘层9作为掩模通过自对齐来形成n⁺层6，从而不会出现n⁺层6和电极7的对齐偏差。因此，可使得接触孔H的水平方向的宽度最小化，并且像素最小化的障碍不会出现。

如果即使接触孔H的纵横比很严格也要使用钨作为电极7的材料，则可嵌入电极7并且可形成很厚的绝缘层9。

由于在背面照明成像器件100的情况下不需要在n层4之上提供开口，所以从与电极13的电荷转移沟道12重叠的部分凸出到n层4的部分的水平方向的长度在水平方向延伸。如果该部分可延伸，则当从n层4把电荷读出到电荷转移沟道12时可减小读出电压。相反，如果不改变读出的电压，则优选地是通过提高n层4的浓度来提高饱和量。因此，在背面照明成像器件100中，有效的是，从与电极13的电荷转移沟道12重叠的部分凸出到n层4的部分的水平方向的长度可在水平方向延伸。

当考虑到上述因素时，由于可在电极7的水平方向形成很厚的宽度，所以图6所示的方法非常有效地提高了电极13的扩展量，降低了读出电压，并且提高了变化率(改善了敏感度)。

而且，优选地是，通过对从接触孔H暴露的p⁺层5的表面进行垂直离子注入，或通过至少在四个方向上对从接触孔H暴露的p⁺层5的表面进行倾斜离子注入，来形成n⁺层6，使得在离子注入时不会出现绝缘层9的阴影。

当仅在一个方向上对从接触孔H暴露的p⁺层5的表面进行倾斜离子注入(而非水平或垂直离子注入)时，由于n⁺层6和接触孔H因绝缘层9的阴影而移位，所以存在这样的问题：电极7和p⁺层5彼此接触并短路。因此，由于当进行垂直离子注入或在至少四个方向上进行倾斜离子注入时绝缘层9的阴影不起作用，所以可防止电极7和p⁺层5彼此接触。由于n⁺层6的尺寸可大于接触孔H的尺寸，所以，在至少四个方向上进行倾斜离子注入是更优选的。

而且，当进行垂直离子注入时，优选地是以低加速度来进行离子注入。沟道效应的问题几乎可被忽略。

类似地，优选地是，通过从接触孔H暴露的p⁺层5的表面进行垂直离子注入，或在至少四个方向上从接触孔H暴露的p⁺层5的表面进行倾斜离子注入，形成了p⁺层24，从而在离子注入时不会出现绝缘层9的阴影。

当仅在一个方向上对从接触孔H暴露的p⁺层5的表面进行倾斜离子注入(而非水平或垂直离子注入)时，由于p⁺层24因绝缘层9的阴影而移位，所以p⁺层24不能作为溢垒。因此，由于当进行垂直离子注入或在至少四个方向上进行倾斜离子注入时绝缘层9的阴影不起作用，所以形成p⁺层24以覆盖n⁺层6，从而p⁺层24无疑可用作势垒。由于p⁺层24的尺寸可大于n⁺层6的尺寸，所以，在至少四个方向上进行倾斜离子注入是更优选的。

接下来将列举吸杂SOI基片的P基片30的污染物的方法的示例。

·通过从绝缘层3侧注入氧离子(SIOX(通过注入的氧而分离))，在P基片30和绝缘层3的界面中形成吸杂侧，并且污染物杂质负载绝缘层3之内。

·存在从绝缘层3侧把氟或碳注入界面的方法，作为在P基片30和绝缘层3的界面中形成吸杂侧的方法。

·为在P基片30和绝缘层3的界面中形成吸杂侧，通过蚀刻等方法来移除所述吸杂侧，并且通过低温氧化(自由基氧化等)来形成作为对绝缘层3的替代的绝缘层。

接下来将列举背面照明成像器件100的结构或制造方法的改进示例。

·在特定滤色器18中，在滤色器18和高折射率层16之间的整个表面上提供光屏蔽部件17。根据该结构，用于检测通过特定滤色器18的光的光电转换区可被用作检测光学黑电平的光电转换区。如果特定滤色器18的位置在背面照明成像器件100附近，则如同在一般成像器件中一样可进行拖尾修正或黑电平修正。在此情况下，由于在滤色器层和绝缘层3之间提供光屏蔽部件17，所以容易制造光屏蔽部件17。

·还在背面照明成像器件100的外围电路之下提供光屏蔽部件17。

·p⁺⁺层2可被改变为包括p型非晶SiC，绝缘层3可作为对ITO等的入射光透明的透明电极，并且可将电压施加到该透明电极。

·当p基片1由多个杂质扩散层构成时，通过划分处理形成每一杂质扩散层。

·当p基片1由多个杂质扩散层构成时，通过划分处理形成每一杂质扩散层，并且其后在退火处理中对电位差进行舍入。

·当p基片1由多个杂质扩散层构成时，在同一处理中气体浓度以模拟形式改变的同时形成每一杂质扩散层。

<第二方案>

与图1的背面照明成像器件100相同的结构可被用作第二方案的背面照明成像器件。还可把第一方案的制造方法应用于第二方案。

为了在光电转换区中所形成的势阱内使电荷彻底复位，n⁺层6的形成位置很重要。由于n层4的最大电位点(等同于光电转换区的最大电位点)是势阱的最深位置，所以如果在该位置累积的电荷可被转移到n⁺层6，则可使光电转换区中所形成的势阱内的电荷彻底复位。在背面照明成像器件100中，在平面图中，在与n层4的最大电位点相重叠的位置形成n⁺层6。在该位置关系中，可使光电转换区中所形成的势阱内的电荷彻底复位。当如JP-A-2006-49338中所示，在n层4的最大电位点不与之相重叠的位置形成n⁺层6时，存在这样的问题：在光电转换区中所形成的势阱内的最深位置处所累积的电荷可能不会被转移到n⁺层6，从而可能无法适当地实现电子快门功能。根据背面照明成像器件100的结构，可充分地实现电子快门功能。

图7是n层4的平面图。如图7所示，由于n层4在水平方向具有恒定浓度，所以最大电位点M存在于n层4的中心。因此，背面照明成像器件100可通过在与n层4的中心相重叠的位置处提供n⁺层6来实现电子快门功能。

n层4的最大电位点不限于n层4的中心。例如，当n层4如图8所示那样构成时，n层4的最大电位点存在于从图8所示的中心移位的位置。在此情况下，期望的是，在与如图4所示的最大电位点M相重叠的位置处提供n⁺层6。

为了从光电转换区中所形成的势阱内彻底放电，并且当放电时进一步降低施加到电极7和8的电压，从n层4的边界表面到n层4的最大电位点的距离(或深度)优选为0.3μm之内。

接下来将描述具有背面照明成像器件100的成像设备的示例性结构。

图9是示出具有背面照明成像器件100的成像设备的结构示例的框图。

如图9所示，成像设备800包括背面照明成像器件100、用于把电压施加到背面照明成像器件100的电极8的电压施加部分200、用于驱动背面照明成像器件100的HCCD的H驱动器300、用于驱动背面照明成像器件100的VCCD的V驱动器400、用作背面照明成像器件100的信号输出放大器的电源的放大器电源500、用于控制整个成像器件的控制部分600、和操作部分700。

V驱动器400通过把用于把电荷从n层4读出到VCCD的读出电压VH和用于转移电荷的电压VM和VL提供给背面照明成像器件100来驱动VCCD。而且，VH＞VM＞VL，并且VH是例如大约15V。

H驱动器300通过把转移电荷所需的电压VH和VL提供给背面照明成像器件100来驱动HCCD。而且，VH＞VL，并且VH是例如3.3V。

放大器电源500是用于为信号输出放大器的源跟随器电路的每一级的晶体管提供漏极电压的电源。

电压施加部分200具有用于把确定n层4的饱和电荷量的第一电压(等于光电转换区的电压)提供给电极8的第一功能、和用于把比第一电压高的第二电压提供给电极8以消除在已施加第一电压的状态下消除p⁺层5所形成的溢垒的第二功能。优选地是，第一电压小于或等于HCCD的驱动电压(具有3.3V的幅度)，并且第二电压小于或等于读出电压VH(具有15V的幅度)。因此，可从现有的电源中产生第一电压和第二电压，从而不需要新电源。

优选地是，以基于第一电压的值设置第二电压。例如，第二电压是把第一电压加到源跟随器电路的最后一级的晶体管的漏极的施加电压、VL和VM之间的差、和VH和VM之间的差中的任一个上。因此，从现有的电源中产生第一电压和第二电压，从而不需要新电源。

电压施加部分200通过可变地控制第一电压来调整n层4的饱和电荷量，或者通过可变地控制第二电压的施加定时来调整背面照明成像器件的曝光时间。例如，在成像设备800中，可通过把多个n层4分为n个组(其中n是2或更大的自然数)来设置用于添加和转移VCCD中的每一组中累积的电荷的添加(addition)转移模式、和用于转移每一组中所累积的电荷而不在VCCD中进行添加的非添加(non-addition)转移模式。例如，在静止图像拍摄模式需要高质量图像的时刻临时执行非添加转移模式。例如，在运动图像拍摄模式需要快速操作时执行添加转移模式。

电压施加部分200可变地控制第一电压，从而当设置了添加转移模式时的n层4的饱和电荷量为当设置了非添加转移模式时由要被施加到电极8的第一电压所确定的饱和电荷量的1/n(见图10)。因此，可防止VCCD或HCCD中的电荷溢出。

以下将描述如上所述构造的成像设备800的操作。

当用户通过操作部分700设置静止图像拍摄模式并且控制部分600设置曝光时间时，电压施加部分200重复地把图10所示的第二电压施加到电极8，直到正好到控制部分600所设置的曝光时间开始为止。与曝光开始同时，要被施加到电极8的电压被切换到图10所示的第一电压(1)。在曝光周期的末尾，n层4中累积的电荷由H驱动器300和V驱动器400转移到信号输出放大器。电荷被转换为信号，并被输出。

另一方面，当用户通过操作部分700设置运动图像拍摄模式并且控制部分600设置曝光时间时，电压施加部分200重复地把图10所示的第二电压施加到电极8，直到正好到控制部分600所设置的曝光时间开始为止。与曝光开始同时，要被施加到电极8的电压被切换到图10所示的第二电压(2)。在曝光周期的末尾，n层4中累积的电荷由H驱动器300和V驱动器400转移到信号输出放大器。电荷被转换为信号，并被输出。

接下来将描述背面照明成像器件的另一示例性实施例。

在图1所示的背面照明成像器件100中，p⁺层5被形成到n⁺层6的周围。由于期望p⁺层5是至少用作溢垒的层，所以可仅在图11所示构造中的n⁺层6和n层4之间形成p⁺层5。然而，在此情况下，p层11而非n⁺层6存在于p层1的表面和n层4之间，从而暗电荷从p层11转移到n层4。

如果n⁺层6在水平方向上尽可能地大，则可抑制暗电荷通过p层11转移。当n⁺层6太大时，会对元件分离造成不希望的阻碍。在该实施例中，n⁺层6具有所需的最小尺寸(类似于电极7的底部面积的大小)，并且提供具有比n⁺层6密度更低的n型杂质扩散层(或n层)40以使n⁺层6所形成的耗尽层扩展。因此，转移到n层40的暗电荷可被转移到n⁺层6，并且可减小转移到n层4的暗电荷量，而不会妨碍元件分离。

为了有效减少转移到n层4的暗电荷，优选地是，n⁺层6所形成的耗尽层覆盖平面图中n层4的2/3或更大。

已经描述了第二方案中背面照明成像器件100是CCD型背面照明成像器件的情况。可选地，背面照明成像器件100可以是CMOS型。即，包括用于把n层4中所累积的电荷转换为信号的CMOS晶体管的CMOS电路可被形成在p层1的表面上。在CMOS型背面照明成像器件100的情况下，优选地是，用于临时累积从n层4读出的电荷的电荷累积层形成在n层4附近，并且基于电荷累积层中所累积的电荷的信号由CMOS电路输出。因此，总体曝光时间控制操作可用，并且可消除由于操作中失真的对象图像所导致的CMOS型图像传感器的唯一缺点。

<第三方案>

与图1的背面照明成像器件100相同的结构可被用作第三方案的结构。

以下将描述由发明人所进行的与第三方案相关的模拟。

(模拟1)

图12是示出使用模拟1的半导体基片的模型结构。

图12中所示的半导体基片包括与形成在支持基片31上的图1的绝缘层3相对应的(300埃的厚度)的氧化硅层32、与形成在氧化硅层32上的图1的p⁺⁺层2相对应的(杂质浓度＝1×10¹⁹/cm³和厚度＝0.2μm)的p型半导体层33、与形成在p型半导体层33上的n层4相对应的(杂质浓度＝4.5×10¹⁶/cm³和厚度＝0.3μm)的n型半导体层35、与形成在n型半导体层35上的图1的p⁺层5相对应的(杂质浓度＝1.0×10¹⁹/cm³和厚度＝0.2μm)的p型半导体层36、和在p型半导体层33与n型半导体层35之间的中间层34。而且，从图12所示的半导体基片的表面到背面的厚度为8μm，并且n型半导体层35的耗尽电势被调整为3至4V。

由于p型半导体层33被偏置到0V，所以在p型半导体层33和光电转换区的最大电位点(距图12的模型中的半导体基片表面0.5μm)之间出现大约3V的电位差。为了形成厚度大约8μm的耗尽层，中间层34应该能够被容易地耗尽，并且该层的杂质浓度应该被显著降低。

首先，发明人执行使用2×10¹⁴/cm³的杂质浓度的n或p型半导体层作为中间层34的模拟。图13示出了模拟导致中间层34为p型半导体层的情况的模拟结果。图14示出中间层34为n型半导体层的情况的模拟结果。

当中间层34是p型半导体层时，耗尽层不会伸展到图13所示的p型半导体层22。当中间层34为n型半导体层时，在图14所示的半导体基片的较深部分出现电子池。当在半导体基片的背面形成非耗尽层时，其中产生的电子扩散到另一光电转换区并且通过重新组合而被消除。当在半导体基片的较深部分出现电子池时，全部光电转换区被连接，并且不能从每一光电转换区获取独立的信号。

当计算在改变应用于中间层34的n型半导体层和p型半导体层的杂质浓度时从半导体基片的背面到最大定位的之间没有0电势梯度的区域的浓度时，在n型半导体层的情况下获得1×10¹⁴/cm³或更小的计算结果，并且在p型半导体层的情况下获得1.2×10¹⁴/cm³或更小的计算结果。

当通过进一步减小应用于中间层34的n型半导体层和p型半导体层的杂质浓度来把杂质浓度设置为0时，即，当中间层34为i型半导体层时，模拟结果如图15所示。当中间层34为2.0×10¹³/cm³的p型半导体层时，模拟结果如图16所示。当中间层34为杂质浓度为2.0×10¹³/cm³的n型半导体层时，模拟结果如图17所示。

如图15至17所示，可见：在中间层34为杂质浓度为2.0×10¹³/cm³的n型半导体层，中间层34为杂质浓度为2.0×10¹³/cm³的p型半导体层，以及在中间层34为杂质浓度为0的i型半导体层的任一情况下，获得了几乎相同形式的电位分布。换言之，在中间层34为n型或p型的情况下，即使中间层34的杂质浓度小于2.0×10¹³/cm³，也不会改变电位分布。因此，发现：即使通过把中间层34设置为大于2.0×10¹³/cm³和小于1.0×10¹⁴/cm³的n型或p型半导体层或i型半导体层，也必定可实现不同光电转换区之间的信号电荷分离。

(模拟2)

图18是示出使用模拟2的半导体基片的模型结构。

图18所示的半导体基片由形成在两层结构中的如图12所示的半导体基片的中间层34构成，所述双层结构包括p型半导体层34b(杂质浓度＝2×10¹⁴/cm³和厚度＝3.8μm)和形成在p型半导体层34b之上的n型半导体层34a(杂质浓度＝2.0×10¹⁴/cm³和厚度＝3.5μm)。

图19示出了图18所示的结构的模拟结果。如图19所示，可见：即使通过以n型半导体层和p型半导体层的两层形成中间层34，两层中每一层的杂质浓度为2.0×10¹⁴/cm³，直到光电转换区的最大电位点也几乎没有0电势梯度的区域。当在如图18所示的结构中n型半导体层34a和p型半导体层34b的每一个的杂质浓度都小于2.0×10¹⁴/cm³时，也如图15至17所示形成陡峭的电势梯度。因此，可见：即使通过以2.0×10¹⁴/cm³或更小的n型半导体层和p型半导体层的两层形成中间层34，也可实现不同光电转换区之间的信号电荷分离。

即使p型半导体层34b和n型半导体层34a的位置在图18所示结构中反转，也可获得类似的效果。

(模拟3)

图20是示出使用模拟3的半导体基片的模型结构的示图。

通过把图18所示的半导体层的p型半导体层34b的厚度设置为1.8μm，把n型半导体层34a的厚度设置为1.5μm，并且在n型半导体层34a和p型半导体层34b之间提供4μm厚的中间层34c，来构成图20所示的半导体基片。

可见，当也如模拟1那样在图20所示的结构中使用用作n型或p型半导体层的中间层34c来执行模拟时，通过把n型或p型半导体层的杂质浓度设置为1×10¹⁴/cm³或更小来形成如图19所示的陡峭的电势梯度。

当通过进一步减小应用于中间层34c的n型半导体层和p型半导体层的杂质浓度来把杂质浓度设置为0时，即，当中间层34c是i型半导体层时，模拟结果如图21所示。当中间层34c是杂质浓度为2.0×10¹³/cm³的p型半导体层时，模拟结果如图22所示。当中间层34c是杂质浓度为2.0×10¹³/cm³的n型半导体层时，模拟结果如图23所示。

如图21至23所示，可见：在中间层34c为杂质浓度为2.0×10¹³/cm³的n型半导体层，中间层34c为杂质浓度为2.0×10¹³/cm³的p型半导体层，以及在中间层34c为杂质浓度为0的i型半导体层的任一情况下，获得了几乎相同形式的电位分布。换言之，在中间层34c为n型或p型的情况下，即使中间层34的杂质浓度小于2.0×10¹³/cm³，也不会改变电位分布。因此，发现：即使通过把中间层34c设置为大于2.0×10¹³/cm³和小于1.0×10¹⁴/cm³的n型或p型半导体层或i型半导体层使光电转换区变厚，也可改善图19的电位。

当以模拟1至3的模型来构成图1所示的背面照明成像设备100的p基片30时，即使光电转换区变厚，也必定可实现不同光电转换区之间的信号电荷分离，并且可实现具有更高敏感度的背面照明成像设备100。

<第四方案>

与图1的背面照明成像器件100相同的结构可被用作第四方案的结构。

以下将描述制造包括如图1所示的背面照明成像器件100的p基片30和绝缘层3的硅绝缘体(SOI)基片的方法。

图24是示出制造使用背面照明成像器件的SOI基片的过程。在图24中，与图1中的部分相同的部分被给予相同的标号。

首先，通过外延生长法在硅基片22等上形成p层1(图24(a))。在图24(a)中，p层1的暴露表面变成p基片30的背面表面。接下来，通过从p层1的上表面进行离子注入来形成p⁺⁺层2(图24(b))。因此，形成p基片30。

接下来，通过CVD或热氧化等方法在p⁺⁺层2上形成包含氧化硅的绝缘层3(图24(c))。其后，硅基片23等连接在绝缘层3上(图24(d))。将基片23旋转到下方，使得基片22变成上方，并且从基片22的上侧在基片22和p层1的界面附近注入氢离子(图24(e))。由于通过该离子注入来分开基片22和p层1，所以在接下来的处理中基片22被从p层1剥离(图24(f))。

从图24(f)中可见，围绕p基片30定位的元件被形成。形成之后，使用绝缘层3作为阻挡物来蚀刻和移走基片23。通过形成滤色器18、微型透镜19等来完成制造背面照明成像器件100的处理。

在移走图24(f)中的基片23的方法中，考虑通过光激励方法来在基片23上形成多个狭缝并且使用作为阻挡物的绝缘层3和KOH蚀刻剂来进行蚀刻的方法。除了氧化硅，绝缘层3也可使用氮化硅。在此情况下，可以以氮化硅作为阻挡物来进行蚀刻。

可采用第一方案中的方法作为形成n⁺层6和电极7和8的方法。

以下将参照图25至28来描述与根据该方案的背面照明成像器件的制造处理相关的更具体的实施例。

图25是示出制造背面照明成像器件的处理的示意性流程图，图26是示出背面照明成像器件的结构的纵向剖视图，并且图27和28是示出在处理中的(a)、(b)、和(c)中的背面照明成像器件的结构的纵向剖视图。

即，该实施例考虑制造图26所示的背面照明成像器件的情况。图26所示的背面照明成像器件的基本结构与图1所示的结构类似。例如，图1的n⁺层(或溢漏)6与图26的n⁺层65相对应。应该注意，图26所示的背面照明成像器件相对于图1的背面照明成像器件被反转顶部和底部放置。

首先将描述表示完成状态的图26的背面照明成像器件。在图26所示的背面照明成像器件中，在箭头Z的方向上从下部依次成直线形成第二半导体支持基片80、绝缘层71、和电极(铝)70。在绝缘层68中，形成电极(钨)69和n⁺多晶硅区67。在p⁺层64中，形成与n⁺多晶硅区67和连接到电极69的n⁺区65相对应的电荷转移区(或n^-区)66。从p层62到p⁺层64形成光电转换区(或n型半导体区)63，并且p⁺层61、绝缘层52、平坦化层(或抗蚀剂)91、滤色器92、和微型透镜93形成在其上。电极69和70可适当地使用上述材料以外的铝、W或Mo等高熔点金属、或多晶硅等。

在作为根据上述结构的最终形状的半导体基片的半导体层51(见图27(a))中，形成了包括光接收部分的光电转换区63和用于转移光电转换区63中产生的信号电荷的转移部分。绝缘层52形成在用作入射光侧的背面的表面层，即，p⁺层61上。因此，从p⁺层61与绝缘薄膜52的界面的较深位置或界面形成通过离子注入形成的用于吸杂的杂质层61a。

图26的上部用作背面照明成像器件的背面。光入射到从上部到上表面形成的微型透镜93。入射光透射到微型透镜93、滤光器92、平坦化层91、绝缘层52、p⁺层61、和p层62，并且到达形成了光电二极管的光电转换区(或n型半导体区)63。因此，由于入射到光电二极管的光被电极70或电极69所屏蔽，所以即使图像拾取单元(或一个像素的图像拾取部分)的尺寸很小，也能够获得很大的开口区域。

图25示出了制造背面照明成像器件时的示意性制造处理。随后将参照图27和28来描述该处理。

首先，图27(a)所示的半导体基片50被制备为晶片。在此示例中，把由第一半导体层(或硅绝缘体(SOI)层)51、绝缘层52、和第一半导体支持基片53构成的SOI基片用作半导体基片50。

第一半导体支持基片53是硅(Si)支持基片，绝缘层52是具有压缩应力的SiO₂层(或BOX层)，并且第一半导体层(或SOI层)51是无缺陷(defect-free)硅外延层(Si-Epi)。当制造用来在可见光波长范围内进行拍摄的背面照明成像器件时，根据可见光的吸收特性，半导体层(或SOI层)51的厚度需要为大约3-20μm。如果在传统的LSI制造中可保证质量，则在绝缘层52方面不存在特殊限制。

在如图25所示的步骤S11的处理中，在图27(a)所示的半导体基片50的导电型半导体基片(或SOI层)51的一部分中形成一个装置的各种元件。换言之，在SOI层51中形成包括光接收部分的光电转换区和用于把光电转换区中产生的信号电荷转移到信号输出部分的电荷转移部分。图27(b)示出了所得到的状态。在图27(b)所示的示例中，形成了与背面照明成像器件的一个单元相对应的重要元件。具体地讲，从一个单元的下部开始按顺序成直线形成p⁺层61、p层62、光电转换区(或n型半导体区)63、p⁺层64、n⁺层65、电荷转移区(n^-区)66、n⁺多晶硅区67、绝缘层68、电极(钨)69、电极(铝)70、和绝缘层71。

光电转换区(或n型半导体区)63形成了用来基于入射光产生信号电荷的光电二极管，并且电荷转移区(n^-区)66形成了用来把信号电荷转移到所期望的位置的垂直转移CCD。电极69和70被用来把用于读出或转移信号电荷的电压施加到每一部分。当然，MOS结构可被用来替代CCD结构。

在图25所示的下一步骤S12中，预先制备第二半导体支持基片(或硅支持基片)80。在箭头Z的方向上反转图27(b)所示的结构的顶部和底部，并且用作下部的绝缘层的下表面被稳固地附到第二半导体支持基片80的上表面上，从而它们被附接和固定。换言之，半导体基片(或SOI基片)50的顶部和底部被反转，并且与半导体基片50的第一半导体支持基片53相对的表面被固定到第二半导体支持基片80。图27(c)示出了所得到的结果。在该实施例中，顶部和底部被反转，但是该实施例不限于此。当然，在不反转的自然状态下，与第二半导体支持基片80连接也是可能的。

在图25所示的下一步骤S13中，执行用于吸杂的离子注入。移除图27(c)所示的结构中的上部，即，第一半导体支持基片53。具体地讲，在执行了机械抛光(MP)或化学机械剖光(CMP)等处理之后，通过执行氟处理等来移除第一半导体支持基片53。因此，用作边界表面82的绝缘层52的表面暴露在图28(a)所示的图的上部。当移除了第一半导体支持基片53时，绝缘层52用作阻挡物。

在图25所示的下一步骤S14中，执行用于吸杂的离子注入。即，由于确定将被重金属污染的绝缘层52(或绝缘层52和p⁺层61的界面)如图28(b)所示那样暴露，所以使用预定的离子注入器来把用于吸杂的离子注入到绝缘层52的暴露的表面。因此，通过绝缘层52把离子注入到p⁺层61的表面来形成杂质层61a。

通过离子注入，该离子注入处理有意地形成了缺陷。该缺陷用作吸杂侧(其区域保护重金属)。此时，在防止出现另一侧对硅衬底或界面的影响的同时进行离子注入。

根据要再该处理中注入的离子的类型，可选择碳、氧、氟、硅、氢、和氮中的任一种或它们的组合。从文献“T.Kuroi，et al.：SSDM’91，p56(1991)”中所述的内容可见，通过碳、氧、氟、和硅可获得吸杂效果。从文献“Ohyu：Research on Highly Reliable Technique for FineP-N Junction，Dr’s Archives Realize p.97(1999)”中所述的内容中，可以理解，由于氢和氮是用于(Si/SiO₂)界面的适当的离子类型，所以不会出现副作用。

期望的是，离子注入处理中的注入投射范围Rp尽可能地浅。可选地，期望的是，注入投射范围Rp在直通的氧化物薄膜(或直通的绝缘薄膜)和硅的界面附近，或者，例如在较浅的深度以获得均匀的剂量(或均匀的吸杂能力)。具体地讲，例如，当直通的氧化物薄膜(或绝缘层52)的50nm厚度处注入氮离子时，期望的是，加速度能量范围大约是10-30keV。

由于当离子注入处理中的注入量不足时吸杂效果很小，并且当注入量太大时的副作用导致出现不利影响，所以应该通过考虑实际装置制造处理的不同或所需特性来确定注入量。因此，例如，期望的是剂量大约为1×10¹²/cm³至1×10¹⁶/cm³。

在如图25所示的下一步骤S15中，对上述离子注入处理已经完成的结构进行低温退火处理以使绝缘薄膜的特性稳定化。在特定例子中，在最大400℃的环境温度下，在氮气氛或在氮气中充分稀释的氢气氛中加热一小时。由于低温退火处理是金属布线之后的热处理，所以最大温度要被限制为400至500℃。当进行该低温退火处理时，离子注入区的杂质被稀释，并且使吸杂特性稳定。可选地，可以省略上述低温退火处理。

在如图25所示的下一步骤S16中，在已经完成上述处理的结构中形成剩余元件。即，如图28(c)所示，在绝缘层52上形成平坦化层(或抗蚀剂)91，滤色器92形成在平坦化层91上，并且微型透镜93形成在滤色器92上。

在上述制造处理中，例如，还可考虑以下调整的示例。即，在图25的步骤S13和步骤S14的处理中，在通过进行氟-硝酸处理把出现在上表面上的绝缘层(或BOX层)52减至期望的厚度或者通过进行氟-硝酸处理移除绝缘层52之后，进行离子注入。在此情况下，由于彻底移除了重金属污染的层，所以必定可防止暗电流的出现。

在移除绝缘层52之后，通过低温化学汽相淀积(CVD)或低温氧化等处理来重新设置期望厚度的绝缘层(或保护薄膜)，从而可通过该保护层把离子注入到p⁺层61。在此情况下，保护薄膜保护暴露在该表面上的p⁺层61，从而可防止不必要的损伤。然而，由于在进行金属布线之后处理形成了保护薄膜，所以最大温度被限制到400-500℃。

仅通过在制造处理期间加入离子注入处理并且不需要特殊准备就可以完成基于上述离子注入形成吸杂层的方法。另外，可考虑诸如在界面中产生变形的方法(例如，通过将薄多晶硅沉积在半导体基片的表面上)之类的形成各种吸杂层的方法。然而，与这些方法相比较，根据本发明的制造方法的优点在于不仅可简化制造处理，而且不需要形成额外的层。由于可任意设置离子注入深度，所以可在半导体基片内的所需深度位置有选择地形成，从而必定可实现吸杂效果。

接下来将描述具有根据该实施例的背面照明成像器件的成像设备。

图29是示出具有根据本发明的内置背面照明成像器件的数码相机的框图。

图29所示的数码相机包括成像透镜141、上述背面照明成像器件100、在它们之间提供的光圈142、红外截止滤光片145、和光学低通滤波器147。

中央处理器(CPU)149通过图像拾取驱动部分159来驱动背面照明成像器件100，并且以彩色信号输出通过成像透镜141拍摄的对象的图像。通过操作部分161把来自用户的指令信号输入到CPU149。CPU 149响应于指令执行每一控制操作。

数码相机的电子控制系统包括连接到背面照明成像器件100的输出的模拟信号处理部分167、用于把从模拟信号处理部分167输出的RGB彩色信号转换为数字信号的模-数(A/D)转换部分169。CPU 149控制这些部件。

而且，数码相机的电子控制系统包括连接到主存储器(或帧存储器)171的存储器控制部分173，用于执行诸如伽马修正算术运算、RGB/YC转换处理、图像合成处理之类的图像处理的数字信号处理部分175，用于把拾取图像压缩为联合图像专家组(JPEG)图像或对压缩图像解压缩的压缩/解压缩处理部分177，用于对测光数据和计算要由数字信号处理部分175执行的白平衡修正的增益进行积分的积分部分179，和连接可移动记录介质181的外部存储器控制部分183，和连接安装在相机背面的液晶显示部分185的显示控制部分187。这些部件通过控制总线189和数据总线191彼此连接，并且响应于来自CPU 149的指令而被控制。该电子控制系统被构造为包括图像信号产生装置。

根据上述结构的数码相机，从背面照明成像器件100读出基于接收到的每一像素的光量的信号电荷，并且从数字信号处理部分175等产生对象图像数据。由于在成像设备中使用背面照明成像器件，所以所获得的对象图像数据可以是由于暗电流导致的图像质量下降很小的图像，并且可以是恒定稳定并且高质量的图像数据。由于该成像设备由背面照明成像器件构成，所以使固态成像器件易于小型化，从而可以以相同的装置尺寸来获得高分辨率图像。

上述数码相机可被由于静止图像拍摄和运动图像拍摄的任一种。因此，根据本发明的成像设备可被应用于各种图像拾取装置，诸如数码相机和摄像机等。

如上所述，制造背面照明成像器件和具有根据本发明的背面照明成像器件的成像设备的方法可被应用于例如可见光图像传感器等，即使在背面照明类型的成像设备中每一单元的区域都很小，也可防止敏感度下降，并且由于可获得高吸杂能力所以可抑制暗电流的提高。

<第五方案>

与图1的背面照明成像器件100相同的结构可被用作第五方案的结构。

以下将参照图30至36来描述与根据第五方案的背面照明成像器件的制造处理相关的更详细的实施例。

图30是示意性地示出背面照明成像器件的重要制造处理的过程的流程图，并且图31至35是示出背面照明成像器件、和在制造该背面照明成像器件的过程中的每一处理中在装置厚度方向上的结构的剖视图。

即，该实施例考虑制造图31所示的背面照明成像器件的情况。图31所示的背面照明成像器件的基本结构与图1所示的结构类似。例如，图1的n⁺层(或溢漏)6与图31的n⁺层65相对应。应该注意，图31所示的背面照明成像器件相对于图1的背面照明成像器件被反转顶部和底部放置。

首先将描述表示完成状态的图31的背面照明成像器件。在图31所示的背面照明成像器件中，在箭头Z的方向上从下部依次成直线形成第二半导体支持基片80、绝缘层71、和电极(铝)70。在绝缘层68中，形成电极(钨)69和n⁺多晶硅区67。在p⁺层64中，形成与n⁺多晶硅区67和连接到电极69的n⁺区65相对应的电荷转移区(或n^-区)66。从p层62到p⁺层64形成光电转换区(或n型半导体区)63，并且p⁺层61、绝缘层52、平坦化层(或抗蚀剂)91、滤色器92、和微型透镜93形成在其上。电极69和70可适当地使用上述材料以外的铝、W或Mo等高熔点金属、或多晶硅等。

在作为根据上述结构的最终形状的半导体基片的半导体层51中，形成了包括光接收部分的光电转换区63和用于转移光电转换区63中产生的信号电荷的转移部分。在作为光入射侧的背面的表面，即p⁺层61的表面上按该次序形成氧化薄膜外侧上的低温氧化薄膜76和CVD薄膜77。CVD薄膜77用作到半导体基片的入射光侧表面，并且彩色滤光器92和微型透镜93通过平坦化层91形成在CVD薄膜77的外侧上。

图31的上部用作背面照明成像器件的背面。光入射到从上部到上表面形成的微型透镜93。入射光透射到微型透镜93、彩色滤光器92、平坦化层91、绝缘层52、p⁺层61、和p层62，并且到达形成了光电二极管的光电转换区(或n型半导体区)63。其后，在光电转换区63中产生的信号电荷被转移到转移部分。因此，由于入射到光电二极管的光被电极(铝)70或电极69所屏蔽，所以即使图像拾取单元(或一个像素的图像拾取部分)的尺寸很小，也能够获得很大的开口区域。

图30示出了制造背面照明成像器件时的示意性制造处理。随后将参照图31至35来描述该处理。

首先，图32(a)所示的半导体基片50被制备为晶片。在此示例中，把由第一半导体层(或硅绝缘体(SOI)层)51、绝缘层52、和第一半导体支持基片53构成的SOI基片用作半导体基片50。

第一半导体支持基片53是硅(Si)支持基片，绝缘层52是具有压缩应力的SiO₂层(或BOX层)，并且第一半导体层(或SOI层)51是无缺陷硅外延层(Si-Epi)。当制造用来在可见光波长范围内进行拍摄的背面照明成像器件时，根据可见光的吸收特性，半导体层(或SOI层)51的厚度需要为大约3-20μm。如果在传统的LSI制造中可保证质量，则在绝缘层52方面不存在特殊限制。

在如图30所示的步骤S11的处理中，在图32(a)所示的半导体基片50的导电型半导体基片(或SOI层)51的一部分中形成一个装置的各种元件。换言之，在SOI层51中形成包括光接收部分的光电转换区和用于把光电转换区中产生的信号电荷转移到信号输出部分的电荷转移部分(第一步)。图32(b)示出了所得到的状态。在该示例中，形成了与背面照明成像器件的一个单元相对应的重要元件。具体地讲，如图31所示的从p⁺层61到绝缘层71的结构的顶部和底部被反转。

在图30所示的下一步骤S12中，预先制备第二半导体支持基片(或硅支持基片)80。在箭头Z的方向上反转图32(b)所示的结构的顶部和底部，并且用作下部的绝缘层的下表面被稳固地附到第二半导体支持基片80的上表面上，从而它们被附接和固定(第二步)。换言之，半导体基片(或SOI基片)50的顶部和底部被反转，并且与半导体基片50的第一半导体支持基片53相对的表面被固定到第二半导体支持基片80。图33(a)示出了所得到的结果。在该实施例中，顶部和底部被反转，但是该实施例不限于此。当然，在不反转的自然状态下，与第二半导体支持基片80连接也是可能的。

在图30所示的下一步骤S13中，移除图33(a)所示状态的结构的图像的上部，即，第一半导体支持基片53(第三步(1))。具体地讲，在执行了机械抛光(MP)或化学机械剖光(CMP)等处理之后，通过执行氟处理等来移除第一半导体支持基片53。因此，用作边界表面82的绝缘层52的表面暴露在图33(b)所示的图的上部。

在此，由于考虑到通过预先的制造处理p⁺层61和绝缘层(或氧化物薄膜)52的界面被重金属污染，可执行由于吸杂的离子注入，并且通过绝缘层52把离子注入到p⁺层61的表面来形成杂质层(未示出)。

在图30所示的下一步骤S14中，通过执行例如氟-硝酸处理等来剥离暴露在该表面上的绝缘层(或氧化物薄膜)52，即，整个BOX层(第三步(2))。图34(a)示出了所得到的状态。

在此，即使不进行上述离子注入，暴露在表面上的部分，即，用作p⁺层61和绝缘层52的界面的部分(以下，称作吸杂侧)也具有强力吸杂能力(或吸杂重金属等的能力)。该吸杂侧具有用于防止由于所获得的重金属而导致的不利影响的功能。然而，由于在背面照明成像器件的情况下吸杂侧靠近装置操作区(或耗尽区)，所以吸杂侧自身很有可能成为产生暗电流的源。

在如图30所示的下一步骤S15中，在如图34(a)所示的状态的SOI基片的表面附近执行低温退火处理，以抑制由于吸杂侧而导致暗电流的出现(第四步)。因此，由于形成了如图34(b)所示的压缩结构的低温氧化物薄膜75，所以吸杂侧被引入到低温氧化物薄膜75中。即，通过低温氧化物薄膜75使吸杂侧与其它区域电气分离，从而抑制暗电流的产生。

由于步骤S15中的低温氧化处理是金属布线之后的热处理，所以需要考虑避免布线带来的不利影响。因此，热处理的最大温度要被限制为大约400至500℃。要被形成氧化物薄膜的厚度应该为大约5至10nm。

以下将描述与步骤S15的低温氧化处理相关的特殊示例。

特殊示例1

温度：300至500℃

压力：100至200Pa

使用气体：Ar/O₂/H₂(100/1/1的混合比)

在上述条件下，用微波使氧气等离子化。因此，氧气变为高活性氧，并且在SOI基片暴露于其上的表面附近进行牺牲氧化。实际上，通过照射150秒的微波来产生具有10nm的薄膜厚度的高质量氧化物薄膜。氩气(Ar)是惰性载气，并且氢气被用于促进氧化。

由于还对高活性氧自由基仅载反应速度控制区中进行氧化，所以直到10nm的薄膜厚度的范围是低温氧化处理的进行区域。当形成超过10nm的薄膜厚度的氧化物薄膜时，由于需要长时间的连续反应，所以生产率下降。

特殊示例2

温度：400℃

压力：100至200Pa

使用气体：高浓度臭氧

在上述条件下，进行低温氧化处理。还是在此情况下，要被形成的薄膜的实际厚度范围为大约10nm。

在如图30所示的下一步骤S16中，移除在步骤S15中形成的表面的低温氧化物薄膜75(图34(b))(第五步)。例如，可通过进行氟-硝酸处理等来移除低温氧化物薄膜。即，由于低温氧化物薄膜75包含了被重金属污染了的吸杂层，所以可通过剥离整个低温氧化物薄膜75来彻底移除被污染的层。图35(a)示出了所得到的结果。

在如图30所示的下一步骤S17中，在暴露有SOI基片的表面的附近进行另一低温氧化处理。在已经移除了低温氧化物薄膜75的表面上重新形成未被污染的低温氧化物薄膜76(5至10nm厚)(见图35(b))(第六步)。这另一个低温氧化处理可以与步骤S15的处理相同。所形成的低温氧化物薄膜不包含上述重金属。

步骤S17中形成的低温氧化物薄膜76的薄膜厚度相对于该装置所需的绝缘层厚度不足。为了形成所期望的厚度的绝缘层，在下一步骤S18中，化学汽相淀积(CVD)薄膜77沉积在低温氧化物薄膜76上，从而获得了所期望的厚度(第七步)。CVD薄膜77的薄膜厚度被设置为例如50nm。因此，形成了图35(b)所示的装置。

当在S18中形成了CVD薄膜77时，例如，可进行一般压力等离子体的低温(400℃)CVD。即，以高频将包含原料的气体等离子化，从而原料在自由基状态下高度反应，并且在基片上被吸收和沉积。

在如图30所示的下一步骤S19中，在已经完成了上述处理的结构(图35(b))中形成剩余部分。即，如图31所示，在绝缘层52上形成平坦化的层(或抗蚀剂)91，在平坦化的层91上形成了彩色滤光器92，并且在彩色滤光器92上形成了微型透镜93。

根据如上所述的该实施例，由于形成了半导体基片的SOI层和BOX层的界面自身靠近装置操作区(或耗尽区)，所以吸杂侧很可能变成暗电流源，即，噪声源。然而，可通过低温氧化将吸杂侧引入氧化物薄膜，从而抑制暗电流的产生。

接下来将描述第五方案的改进实施例。

图36是示出根据第五方案的背面照明成像器件的重要制造处理的过程的改进示例的流程图。

考虑如图36那样改变图30所示的上述制造处理。例如，可省略步骤S16和S17。

在该实施例中，当在步骤S15形成了低温氧化物薄膜75并且吸杂层被引入低温氧化物薄膜75之后，CVD薄膜17被沉积在步骤S18中所得到的表面上，而不用移除低温氧化物薄膜75。在该改进实施例中，包含被重金属等污染的吸杂层的区域原样残留在该装置上。由于吸杂层被引入低温薄膜75，所以通过低温氧化物薄膜把被污染的区域和其它区域电气分离，从而抑制了暗电流的产生。由于省略了如图30所示的步骤S16和S17，可进一步简化制造。

在另一改进示例中，在步骤S15形成了低温氧化物薄膜75并且在步骤S16中移除了低温氧化物薄膜75之后，可不通过低温氧化处理如图37所示直接形成CVD薄膜77。而在此情况下，由于移除了被重金属等污染的吸杂层，所以抑制了暗电流的产生。

可采用与第四方案的结构相同的结构作为包括上述背面照明成像器件的成像设备。

在参照示例性实施例描述本发明时，本发明的技术范围不限于所述示例性实施例的描述。本领域技术人员都清楚可进行各种改变或改进。从权利要求明显可见，改变或改进也可被包括在本发明的技术范围内。

Claims

1.一种背面照明成像器件，其通过从半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

半导体基片中的第一半导体层，所述第一半导体层具有第一电导率并且累积电荷；

2.如权利要求1所述的背面照明成像器件，其中第三半导体层是n型或p型，并且具有大于2.0×10¹³/cm³且小于1.0×10¹⁴/cm³的杂质浓度。

3.一种背面照明成像器件，其通过从半导体基片的背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

4.如权利要求3所述的背面照明成像器件，还包括处在第三和第四半导体层之间的第五半导体层，该第五半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

5.一种用在半导体器件中的半导体基片，包括：

6.如权利要求5所述的半导体基片，其中第二半导体层是n型或p型，并且具有大于2.0×10¹³/cm³且小于1.0×10¹⁴/cm³的杂质浓度。

7.一种用在半导体器件中的半导体基片，包括：

第二半导体层上的第三半导体层，该第三半导体层具有与第二半导体层电导率类型相反的电导率，并且具有2.0×10¹⁴/cm³或更低的杂质浓度。

8.如权利要求7所述的半导体基片，还包括位于第二和第三半导体层之间的第四半导体层，该第四半导体层具有1.0×10¹⁴/cm³或更低的杂质浓度。

9.如权利要求1所述的背面照明成像器件，其中半导体基片从正面表面到背面表面的厚度是5μm或更多。

10.如权利要求9所述的背面照明成像器件，其中所述厚度是8μm或更多。

11.如权利要求8所述的背面照明成像器件，其中半导体基片从正面表面到背面表面的厚度是5μm或更多。

12.如权利要求11所述的背面照明成像器件，其中所述厚度是8μm或更多。

13.一种制造背面照明成像器件的方法，其中所述背面照明成像器件通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述方法包括步骤：

在包含按顺序的第一半导体支持基片、绝缘层、和导电半导体层的SOI基片的导电半导体层中形成光电转换区域和电荷转移部分，所述光电转换区域包含光接收部分，所述电荷转移部分将产生于光电转换区域中的信号电荷转移到信号输出部分；

将与第一半导体支持基片相对的SOI基片的表面固定至第二半导体支持基片；

从SOI基片移除第一半导体支持基片；以及

执行离子注入以进入SOI基片的导电半导体层吸杂。

14.如权利要求13所述的方法，还包括，在离子注入之前移除形成在导电半导体层上的绝缘层。

15.如权利要求14所述的方法，还包括在已经移除了绝缘层的导电半导体层上形成保护薄膜，其中离子注入是通过保护薄膜把离子注入导电半导体层的处理。

16.如权利要求13所述的方法，其中离子注入是以从碳、氧、氟、硅、氢、和氮组成的组中选出的一种来进行的。

17.如权利要求13所述的方法，还包括在进行离子注入之后在500℃或更低温度的环境中进行低温退火处理。

18.一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述器件包括：

19.一种成像设备，包括：

如权利要求18所述的背面照明成像器件；和

20.一种制造背面照明成像器件的方法，其中所述背面照明成像器件通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，所述方法包括步骤：

从SOI基片移除第一半导体支持基片；以及

将吸杂区域暴露在导电半导体层的一个表面上并且形成低温氧化物薄膜。

21.如权利要求20所述的方法，其中通过在500℃或更低温度的环境中进行低温退火处理来形成低温氧化物薄膜。

22.如权利要求20所述的方法，还包括步骤：

移除低温氧化物薄膜和吸杂区；

对SOI基片的暴露表面执行后续氧化处理；以及

通过CVD处理对SOI基片的暴露表面沉淀薄膜以提供透射光侧表面。

23.如权利要求20所述的方法，还包括通过对SOI基片上的低温氧化物薄膜表面进行CVD处理来沉淀薄膜、以提供透射光侧表面。

24.如权利要求20所述的方法，还包括步骤：

移除形成在SOI基片暴露表面上的低温氧化物薄膜和吸杂区；以及

通过CVD处理在SOI基片上沉淀薄膜以提供透射光侧表面。

25.如权利要求20所述的方法，其中通过以氧自由基或高浓度臭氧氧化导电半导体层来形成低温氧化物薄膜。

26.一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，该背面照明成像器件按照权利要求20所述的制造背面照明成像器件的方法进行制造，所述器件包括：

半导体基片背面表面上的按顺序的氧化物薄膜和氧化物薄膜外面的CVD薄膜。

27.一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，该背面照明成像器件按照权利要求20所述的制造背面照明成像器件的方法进行制造，所述器件包括：

半导体基片背面表面上的按顺序的包含重金属的氧化物薄膜和氧化物薄膜外面的CVD薄膜。

28.一种背面照明成像器件，其通过从与具有电极的半导体基片的正面相对的半导体基片背面照射光以基于光而在半导体基片中产生电荷、并且从所述半导体基片的正面读取电荷来进行成像，该背面照明成像器件按照权利要求20所述的制造背面照明成像器件的方法进行制造，所述器件包括：

半导体基片背面上的CVD薄膜。

29.一种成像设备，包括：

如权利要求26所述的背面照明成像器件；和