JP2012199560A - Ｃｍｏｓイメージ・センサー及びその製造方法 - Google Patents
Ｃｍｏｓイメージ・センサー及びその製造方法 Download PDFInfo
- Publication number
- JP2012199560A JP2012199560A JP2012106951A JP2012106951A JP2012199560A JP 2012199560 A JP2012199560 A JP 2012199560A JP 2012106951 A JP2012106951 A JP 2012106951A JP 2012106951 A JP2012106951 A JP 2012106951A JP 2012199560 A JP2012199560 A JP 2012199560A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- photodiode
- type ion
- implantation region
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ｎ型イオン注入領域を二重に形成することにより、素子の均一度の低下なく、良好な電荷移送効率を確保できるＣＭＯＳイメージ・センサー及びその製造方法を提供する。
【解決手段】素子分離膜２２が形成された半導体基板２１上にトランスファー・ゲート２３を形成し、トランスファー・ゲート２３に整列するフォトダイオード用第１のｎ型イオン注入領域２４を形成し、フォトダイオード用第１のｎ型イオン注入領域２４を含むフォトダイオード用第２のｎ型イオン注入領域２４を形成し、フォトダイオード用第１のｎ型イオン注入領域２４と一部が重なるフォトダイオード用ｐ型イオン注入領域２６を、半導体基板２１の表面とフォトダイオード用第１のｎ型イオン注入領域２４との間に形成し、トランスファー・ゲート２３の両側壁にスペーサ２７を形成し、トランスファー・ゲート２３の他側にフローティング拡散領域２８を形成する。
【選択図】図３Ｄ
【解決手段】素子分離膜２２が形成された半導体基板２１上にトランスファー・ゲート２３を形成し、トランスファー・ゲート２３に整列するフォトダイオード用第１のｎ型イオン注入領域２４を形成し、フォトダイオード用第１のｎ型イオン注入領域２４を含むフォトダイオード用第２のｎ型イオン注入領域２４を形成し、フォトダイオード用第１のｎ型イオン注入領域２４と一部が重なるフォトダイオード用ｐ型イオン注入領域２６を、半導体基板２１の表面とフォトダイオード用第１のｎ型イオン注入領域２４との間に形成し、トランスファー・ゲート２３の両側壁にスペーサ２７を形成し、トランスファー・ゲート２３の他側にフローティング拡散領域２８を形成する。
【選択図】図３Ｄ
Description
本発明は、ＣＭＯＳイメージ・センサー及びその製造方法に関し、特に、フォトダイオ
ードの製造に使われてきた第２のｐ型イオン注入工程（２ｎｄ ｐ０工程）を省略し、そ
の代りに、フォトダイオード用ｎ型イオン注入領域を二重に形成することによって、第２
のｐ型イオン注入領域（２ｎｄ ｐ０領域）の不均一性による素子特性の劣化を防止する
と共に、電荷移送効率を確保することができるＣＭＯＳイメージ・センサー及びその製造
方法に関する。
ードの製造に使われてきた第２のｐ型イオン注入工程（２ｎｄ ｐ０工程）を省略し、そ
の代りに、フォトダイオード用ｎ型イオン注入領域を二重に形成することによって、第２
のｐ型イオン注入領域（２ｎｄ ｐ０領域）の不均一性による素子特性の劣化を防止する
と共に、電荷移送効率を確保することができるＣＭＯＳイメージ・センサー及びその製造
方法に関する。
一般に、イメージ・センサーは、光学像を電気的信号に変換する半導体装置であって、
代表的なイメージ・センサー素子には電荷結合素子（ＣＣＤ）と、ＣＭＯＳイメージ・セ
ンサーとが挙げられる。
代表的なイメージ・センサー素子には電荷結合素子（ＣＣＤ）と、ＣＭＯＳイメージ・セ
ンサーとが挙げられる。
そのうち、電荷結合素子は個々のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）
キャパシタが極めて相隣した位置に配置されており、電荷キャリアがキャパシタに保存さ
れて移送される素子である。ＣＭＯＳイメージ・センサーは、制御回路及び信号処理回路
を周辺回路として使用するＣＭＯＳ技術を用いて、画素数に応じた数のＭＯＳトランジス
タを作り、これを用いて順次的に出力を検出する切換え方式を採用する素子である。
キャパシタが極めて相隣した位置に配置されており、電荷キャリアがキャパシタに保存さ
れて移送される素子である。ＣＭＯＳイメージ・センサーは、制御回路及び信号処理回路
を周辺回路として使用するＣＭＯＳ技術を用いて、画素数に応じた数のＭＯＳトランジス
タを作り、これを用いて順次的に出力を検出する切換え方式を採用する素子である。
図１は、通常のＣＭＯＳイメージ・センサーにおいて１つのフォトダイオード（ＰＤ）
と４つのＭＯＳトランジスタとから構成される単位画素を示す回路図である。ＣＭＯＳイ
メージ・センサーは、光を受けて光電荷を生成するフォトダイオード１００と、フォトダ
イオード１００で集められた光電荷をフローティング拡散領域１０２へ移送するためのト
ランスファー・トランジスタ１０１と、フローティング拡散領域の電位を所望の値にセッ
トして電荷を排出してフローティング拡散領域１０２をリセットさせるリセット・トラン
ジスタ１０３と、フローティング拡散領域の電圧がゲートに加えられて、ソース・フォロ
ア・バッファ増幅器の機能を果たすドライブ・トランジスタ１０４と、切換え手段であり
アドレッシングの役割を果たすセレクト・トランジスタ１０５とから構成される。単位画
素の外部には、出力信号を読取ることが出来るようにロード・トランジスタ１０６が設け
られている。
と４つのＭＯＳトランジスタとから構成される単位画素を示す回路図である。ＣＭＯＳイ
メージ・センサーは、光を受けて光電荷を生成するフォトダイオード１００と、フォトダ
イオード１００で集められた光電荷をフローティング拡散領域１０２へ移送するためのト
ランスファー・トランジスタ１０１と、フローティング拡散領域の電位を所望の値にセッ
トして電荷を排出してフローティング拡散領域１０２をリセットさせるリセット・トラン
ジスタ１０３と、フローティング拡散領域の電圧がゲートに加えられて、ソース・フォロ
ア・バッファ増幅器の機能を果たすドライブ・トランジスタ１０４と、切換え手段であり
アドレッシングの役割を果たすセレクト・トランジスタ１０５とから構成される。単位画
素の外部には、出力信号を読取ることが出来るようにロード・トランジスタ１０６が設け
られている。
このようなＣＭＯＳイメージ・センサーの製造工程において、光特性の具現に最も重要
な工程はフォトダイオード具現工程であり、フォトダイオードの場合、低照度での特性向
上のためにフォトダイオードの最上層には、２回のｐ型イオン注入工程によって形成され
たｐ型イオン注入領域を備えている。
な工程はフォトダイオード具現工程であり、フォトダイオードの場合、低照度での特性向
上のためにフォトダイオードの最上層には、２回のｐ型イオン注入工程によって形成され
たｐ型イオン注入領域を備えている。
図２Ａ及び図２Ｂは、従来技術に係るＣＭＯＳイメージ・センサーの製造工程を示す断
面図であり、これを参照して従来技術を説明する。
面図であり、これを参照して従来技術を説明する。
まず、ｐ型半導体基板１１の上にアクチィブ領域及びフィールド領域を画定する素子分
離膜１２を形成する。ここで、ｐ型半導体基板１１は、高濃度のｐ型基板と低濃度のｐ型
エピタキシャル層とが積層されて形成された構造であってもよい。
離膜１２を形成する。ここで、ｐ型半導体基板１１は、高濃度のｐ型基板と低濃度のｐ型
エピタキシャル層とが積層されて形成された構造であってもよい。
次に、トランスファー・トランジスタのゲート電極１３を始めとする各種ゲート電極を
パターンニングする。以下では、トランスファー・トランジスタのゲート電極をトランス
ファー・ゲートと称する。
パターンニングする。以下では、トランスファー・トランジスタのゲート電極をトランス
ファー・ゲートと称する。
続いて、トランスファー・ゲート１３の一側に整列され、半導体基板１１の深部にフォ
トダイオード用ｎ型イオン注入領域（または、Ｄｅｅｐ Ｎ領域）１４が形成され、その
後にフォトダイオード用ｐ型イオン注入領域（または、Ｐ０領域）を形成するためのイオ
ン注入工程が行われる。
トダイオード用ｎ型イオン注入領域（または、Ｄｅｅｐ Ｎ領域）１４が形成され、その
後にフォトダイオード用ｐ型イオン注入領域（または、Ｐ０領域）を形成するためのイオ
ン注入工程が行われる。
詳述すると、フォトダイオード用ｎ型イオン注入領域（または、Ｄｅｅｐ Ｎ領域）１
４を形成するための工程が行われる。その後、同じマスクを連続的に使用して、ｐ型イオ
ン注入を施してフォトダイオード用ｎ型イオン注入領域１４の上に第１のｐ型イオン注入
領域１５を形成する。
４を形成するための工程が行われる。その後、同じマスクを連続的に使用して、ｐ型イオ
ン注入を施してフォトダイオード用ｎ型イオン注入領域１４の上に第１のｐ型イオン注入
領域１５を形成する。
次に、図２Ｂに示すように、ゲート電極１３の両側壁にスペーサ１６を形成する。詳述
すると、トランスファー・ゲートを含む半導体基板１１の上にスペーサ絶縁膜を一定の厚
さで蒸着した後、全面エッチング工程を行ない、ゲート電極１３の両側壁にスペーサ１６
が形成される。
すると、トランスファー・ゲートを含む半導体基板１１の上にスペーサ絶縁膜を一定の厚
さで蒸着した後、全面エッチング工程を行ない、ゲート電極１３の両側壁にスペーサ１６
が形成される。
このようなスペーサ形成工程を終了した後、フォトダイオードの表面に薄厚の残留酸化
膜１７が残存し、残留酸化膜１７が残存した状態でマスク無しで行われるブランケット第
２のｐ型イオン注入工程（２nｄ ｐ０工程）が行われて、図２Ｂに示すような第２のｐ
型イオン注入領域１８が形成される。
膜１７が残存し、残留酸化膜１７が残存した状態でマスク無しで行われるブランケット第
２のｐ型イオン注入工程（２nｄ ｐ０工程）が行われて、図２Ｂに示すような第２のｐ
型イオン注入領域１８が形成される。
ここで、第２のｐ型イオン注入領域１８は、フォトダイオード用ｎ型イオン注入領域１
４の上に形成され、ゲート・スペーサ１６に整列されて第１のｐ型イオン注入領域１５と
接している。
４の上に形成され、ゲート・スペーサ１６に整列されて第１のｐ型イオン注入領域１５と
接している。
このように第１のｐ型イオン注入領域１８及び第２のｐ型イオン注入領域１５のドーピ
ング・プロフィールが図２Ｂに示すような場合には、電荷移送を助けるフリンジング・フ
ィールド（ｆｒｉｎｇｉｎｇ ｆｉｅｌｄ）が生じ、電荷移送効率にとって有利となる長
所がある。
ング・プロフィールが図２Ｂに示すような場合には、電荷移送を助けるフリンジング・フ
ィールド（ｆｒｉｎｇｉｎｇ ｆｉｅｌｄ）が生じ、電荷移送効率にとって有利となる長
所がある。
しかしながら、前述した第２のｐ型イオン注入工程を行う前に、残留した酸化膜１７の
厚さはチップによって一様でなく、そのバラツキも非常に大きく、それを一様に調節する
のが難しい。
厚さはチップによって一様でなく、そのバラツキも非常に大きく、それを一様に調節する
のが難しい。
その結果として、イオン注入時バッファ層の働きを果たす残留酸化膜１７の厚さが一様
でないため、第２のｐ型イオン注入領域のイオン注入の深さも一様でなく、その結果、チ
ップ間の特性に直接的な影響を及ぼすようになって、工程の安定化、歩留まりなどにとっ
て大きな問題をとなる。
でないため、第２のｐ型イオン注入領域のイオン注入の深さも一様でなく、その結果、チ
ップ間の特性に直接的な影響を及ぼすようになって、工程の安定化、歩留まりなどにとっ
て大きな問題をとなる。
本発明はこのような点に鑑みて成されたものであって、第２のｐ型イオン注入工程を省
略する代わりに、ｎ型イオン注入領域を二重に設けることによって、素子の均一度を低下
させること無く、良好な電荷移送効率を確保することができるＣＭＯＳイメージ・センサ
ー及びその製造方法を提供することを目的とする。
略する代わりに、ｎ型イオン注入領域を二重に設けることによって、素子の均一度を低下
させること無く、良好な電荷移送効率を確保することができるＣＭＯＳイメージ・センサ
ー及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明によれば、素子分離膜が形成された半導体基板の
上にトランスファー・ゲートを形成する第１ステップと、前記トランスファー・ゲートの
一側面に整列し、第１の幅を有し、第１のイオン注入深さを有するフォトダイオード用第
１のｎ型イオン注入領域を、前記半導体基板の表面下に形成する第２ステップと、前記ト
ランスファー・ゲートの一側面に整列し、前記フォトダイオード用第１のｎ型イオン注入
領域を含み、前記第１の幅よりも広い第２の幅を有し、前記第１のイオン注入深さよりも
深い第２のイオン注入深さを有するフォトダイオード用第２のｎ型イオン注入領域を形成
する第３ステップと、前記トランスファー・ゲートの一側面に整列し、前記フォトダイオ
ード用第１のｎ型イオン注入領域と一部が重なるフォトダイオード用ｐ型イオン注入領域
を、前記半導体基板の表面と前記フォトダイオード用第１のｎ型イオン注入領域との間に
形成する第４ステップと、前記トランスファー・ゲートの両側壁にスペーサを形成する第
５ステップと、前記トランスファー・ゲートの他側にフローティング拡散領域を形成する
第６ステップとを含むＣＭＯＳイメージ・センサーの製造方法を提供することができる。
上にトランスファー・ゲートを形成する第１ステップと、前記トランスファー・ゲートの
一側面に整列し、第１の幅を有し、第１のイオン注入深さを有するフォトダイオード用第
１のｎ型イオン注入領域を、前記半導体基板の表面下に形成する第２ステップと、前記ト
ランスファー・ゲートの一側面に整列し、前記フォトダイオード用第１のｎ型イオン注入
領域を含み、前記第１の幅よりも広い第２の幅を有し、前記第１のイオン注入深さよりも
深い第２のイオン注入深さを有するフォトダイオード用第２のｎ型イオン注入領域を形成
する第３ステップと、前記トランスファー・ゲートの一側面に整列し、前記フォトダイオ
ード用第１のｎ型イオン注入領域と一部が重なるフォトダイオード用ｐ型イオン注入領域
を、前記半導体基板の表面と前記フォトダイオード用第１のｎ型イオン注入領域との間に
形成する第４ステップと、前記トランスファー・ゲートの両側壁にスペーサを形成する第
５ステップと、前記トランスファー・ゲートの他側にフローティング拡散領域を形成する
第６ステップとを含むＣＭＯＳイメージ・センサーの製造方法を提供することができる。
また、本発明によれば、素子分離膜が形成された半導体基板の上に形成されたトランス
ファー・ゲートと、第１の幅及び第１のイオン注入深さを有し、前記トランスファー・ゲ
ートの一側面に整列し、前記半導体基板の表面下部に形成されたフォトダイオード用第１
のｎ型イオン注入領域と、前記第１の幅よりも広い第２の幅及び前記第１のイオン注入深
さよりも深い第２のイオン注入深さを有し、前記トランスファー・ゲートの一側面に整列
し、前記フォトダイオード用第１のｎ型イオン注入領域を含んでいるフォトダイオード用
第２のｎ型イオン注入領域と、前記トランスファー・ゲートの一側面に整列し、前記フォ
トダイオード用第１のｎ型イオン注入領域と一部が重なり、前記半導体基板の表面と前記
フォトダイオード用第１のｎ型イオン注入領域との間に形成されたフォトダイオード用ｐ
型イオン注入領域と、前記トランスファー・ゲートの両側壁に形成されたスペーサと、前
記トランスファー・ゲートの他側に形成されたフローティング拡散領域とを備えるＣＭＯ
Ｓイメージ・センサーを提供することができる。
ファー・ゲートと、第１の幅及び第１のイオン注入深さを有し、前記トランスファー・ゲ
ートの一側面に整列し、前記半導体基板の表面下部に形成されたフォトダイオード用第１
のｎ型イオン注入領域と、前記第１の幅よりも広い第２の幅及び前記第１のイオン注入深
さよりも深い第２のイオン注入深さを有し、前記トランスファー・ゲートの一側面に整列
し、前記フォトダイオード用第１のｎ型イオン注入領域を含んでいるフォトダイオード用
第２のｎ型イオン注入領域と、前記トランスファー・ゲートの一側面に整列し、前記フォ
トダイオード用第１のｎ型イオン注入領域と一部が重なり、前記半導体基板の表面と前記
フォトダイオード用第１のｎ型イオン注入領域との間に形成されたフォトダイオード用ｐ
型イオン注入領域と、前記トランスファー・ゲートの両側壁に形成されたスペーサと、前
記トランスファー・ゲートの他側に形成されたフローティング拡散領域とを備えるＣＭＯ
Ｓイメージ・センサーを提供することができる。
本発明ではフォトダイオード製造時に使用されてきた第２のｐ型イオン注入工程（２n
ｄ ｐ０工程）を省略する代りに、フォトダイオード用ｎ型イオン注入領域を二重に形成
することによって、素子の均一度を低下させること無く、電荷移送効率、Ｄａｒｋ Ｂａ
ｄ Ｐｉｘｅｌ特性などの素子特性を向上させることができる。
ｄ ｐ０工程）を省略する代りに、フォトダイオード用ｎ型イオン注入領域を二重に形成
することによって、素子の均一度を低下させること無く、電荷移送効率、Ｄａｒｋ Ｂａ
ｄ Ｐｉｘｅｌ特性などの素子特性を向上させることができる。
このため、本発明では、フォトダイオードに使用されるトランスファー・ゲートのスペ
ーサの下部に形成されるｎ型イオン注入領域のドーピング・プロフィール、ドーズ量を他
の部分と異ならせ、チューニングした。
ーサの下部に形成されるｎ型イオン注入領域のドーピング・プロフィール、ドーズ量を他
の部分と異ならせ、チューニングした。
本発明によれば、従来問題となっていた、スペーサのエッチング後に残存する残留酸化
膜の厚さの不均一性に起因するチップ間の工程マージン不足、歩留まりの変化、及びチッ
プ間の光特性のバラツキの発生と関連する問題を解決すると共に、電荷移送効率を確保す
ることができ、イメージ・センサーの製品競争力の確保及び特性安定化に供することがで
きる効果を奏する。
膜の厚さの不均一性に起因するチップ間の工程マージン不足、歩留まりの変化、及びチッ
プ間の光特性のバラツキの発生と関連する問題を解決すると共に、電荷移送効率を確保す
ることができ、イメージ・センサーの製品競争力の確保及び特性安定化に供することがで
きる効果を奏する。
以下、本発明の好適な実施の形態について、添付図面を参照しながらより詳しく説明す
る。
る。
図３Ａ〜図３Ｄは、本発明の実施の形態に係るＣＭＯＳイメージ・センサーの製造工程
を示す断面図であり、これらを参照して本発明の実施の形態を説明する。
を示す断面図であり、これらを参照して本発明の実施の形態を説明する。
まず、図３Ａの上段に示すように、半導体基板２１の上にアクティブ領域及びフィール
ド領域を画定する素子分離膜２２を形成する。ここで、半導体基板２１としては、高濃度
の半導体基板及び低濃度のエピタキシャル層が積層された構造の基板を使用してもよい。
ド領域を画定する素子分離膜２２を形成する。ここで、半導体基板２１としては、高濃度
の半導体基板及び低濃度のエピタキシャル層が積層された構造の基板を使用してもよい。
このように高濃度の基板の上に低濃度のエピタキシャル層が積層した構造を使用すると
、エピタキシャル層に形成されるフォトダイオードの空乏層の深さを増加させてフォトダ
イオードの電荷保存能力を拡張させると共に、高濃度の基板が隣接した単位画素間で生じ
るクロストークを防止する働きをすることができる。
、エピタキシャル層に形成されるフォトダイオードの空乏層の深さを増加させてフォトダ
イオードの電荷保存能力を拡張させると共に、高濃度の基板が隣接した単位画素間で生じ
るクロストークを防止する働きをすることができる。
そして素子分離膜２２には、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓ
ｉｌｉｃｏｎ）技術を用いて形成された素子分離膜が使用されてもよく、またはトレンチ
を利用した浅いトレンチ素子分離膜（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏ
ｎ：ＳＴＩ）が使用されてもよい。
ｉｌｉｃｏｎ）技術を用いて形成された素子分離膜が使用されてもよく、またはトレンチ
を利用した浅いトレンチ素子分離膜（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏ
ｎ：ＳＴＩ）が使用されてもよい。
次に、半導体基板２１の上に、ゲート絶縁膜（図示せず）及びゲート導電材料を順に積
層して形成し、適切なマスクを利用したパターンニング工程を行ってトランジスタのゲー
ト電極を形成する。
層して形成し、適切なマスクを利用したパターンニング工程を行ってトランジスタのゲー
ト電極を形成する。
図３Ａには、フォトダイオードと接しているトランスファー・トランジスタのゲート電
極２３のみが示されており、単位画素を構成する残りのトランジスタ（リセット・トラン
ジスタ、ドライブ・トランジスタなど）は省略している。以下では、トランスファー・ト
ランジスタのゲート電極２３をトランスファー・ゲート２３と称する。
極２３のみが示されており、単位画素を構成する残りのトランジスタ（リセット・トラン
ジスタ、ドライブ・トランジスタなど）は省略している。以下では、トランスファー・ト
ランジスタのゲート電極２３をトランスファー・ゲート２３と称する。
このように、トランスファー・ゲート２３を形成した後、トランスファー・ゲート２３
の一側面に整列するフォトダイオード用第１のｎ型イオン注入領域２４を形成する。
の一側面に整列するフォトダイオード用第１のｎ型イオン注入領域２４を形成する。
ここで、フォトダイオード用第１のｎ型イオン注入領域２４は、その幅が約０．５ｍｍ
であることが望ましく、その長さはトランスファー・ゲートの長さと同じにする。
であることが望ましく、その長さはトランスファー・ゲートの長さと同じにする。
また、フォトダイオード用第１のｎ型イオン注入領域２４を形成する工程は、後続する
第２のｎ型イオン注入工程よりもドーズ量及びイオン注入エネルギーの両方が共に減少し
た条件で行われる。
第２のｎ型イオン注入工程よりもドーズ量及びイオン注入エネルギーの両方が共に減少し
た条件で行われる。
詳述すると、フォトダイオード用第１のｎ型イオン注入領域２４を形成する工程では、
後続する第２のｎ型イオン注入工程よりも０．２×1０1２程度減少したドーズ量を使用し
、６０ｋｅＶ程度のイオン注入エネルギーを使用した。そして、フォトダイオード用第１
のｎ型イオン注入領域２４のイオン注入された深さも、従来のｎ型イオン注入領域に比べ
て浅い。
後続する第２のｎ型イオン注入工程よりも０．２×1０1２程度減少したドーズ量を使用し
、６０ｋｅＶ程度のイオン注入エネルギーを使用した。そして、フォトダイオード用第１
のｎ型イオン注入領域２４のイオン注入された深さも、従来のｎ型イオン注入領域に比べ
て浅い。
図３Ａの下段に示す図は、フォトダイオード用第１のｎ型イオン注入領域２４を形成す
るためのマスクを示す平面図であって、正方形のフォトダイオード、トランスファー・ゲ
ート、及びトランスファー・ゲートのエッジに整列し、フォトダイオード用第１のｎ型イ
オン注入領域を形成するための、幅が約０．５μｍのマスクが示されている。
るためのマスクを示す平面図であって、正方形のフォトダイオード、トランスファー・ゲ
ート、及びトランスファー・ゲートのエッジに整列し、フォトダイオード用第１のｎ型イ
オン注入領域を形成するための、幅が約０．５μｍのマスクが示されている。
また、このようなマスクの露出される部分の長さは、トランスファー・トランジスタの
長さと実質的に同じである。本発明の実施の形態では、図３Ａの下段に示したマスクを使
用する場合、フォトダイオード用第１のｎ型イオン注入領域２４の長さはトランスファー
・ゲートと同じであるが、これに限定されず、フォトダイオード用第１のｎ型イオン注入
領域２４の長さは、トランスファー・ゲートよりも長くてもよい。
長さと実質的に同じである。本発明の実施の形態では、図３Ａの下段に示したマスクを使
用する場合、フォトダイオード用第１のｎ型イオン注入領域２４の長さはトランスファー
・ゲートと同じであるが、これに限定されず、フォトダイオード用第１のｎ型イオン注入
領域２４の長さは、トランスファー・ゲートよりも長くてもよい。
このように、フォトダイオード用第１のｎ型イオン注入領域２４を形成した後、図３Ｂ
に示すようにフォトダイオード用第２のｎ型イオン注入領域２５を形成する。
に示すようにフォトダイオード用第２のｎ型イオン注入領域２５を形成する。
詳述すると、適切なマスク（図示せず）を用いてトランスファー・ゲート２３の一側エ
ッジに整列し、基板深くに位置するフォトダイオード用第２のｎ型イオン注入領域を形成
する。
ッジに整列し、基板深くに位置するフォトダイオード用第２のｎ型イオン注入領域を形成
する。
フォトダイオード用第２のｎ型イオン注入領域２５を形成するためのイオン注入工程は
、従来技術において通常使用される工程であり、結果的に図３Ｂに示したようなイオン注
入領域２４及び２５を得ることができる。
、従来技術において通常使用される工程であり、結果的に図３Ｂに示したようなイオン注
入領域２４及び２５を得ることができる。
次に、同じマスクを使用するｐ型イオン注入工程を行って、フォトダイオード用第２の
ｎ型イオン注入領域２５の上に、フォトダイオード用第１のｎ型イオン注入領域２４と一
部重なるフォトダイオード用ｐ型イオン注入領域２６を形成する。
ｎ型イオン注入領域２５の上に、フォトダイオード用第１のｎ型イオン注入領域２４と一
部重なるフォトダイオード用ｐ型イオン注入領域２６を形成する。
続いて、図３Ｄに示すようにトランスファー・ゲート２３の両側壁にスペーサ２７を形
成した後、トランスファー・ゲート２３の他側、即ち、フォトダイオード用第１のｎ型イ
オン注入領域２４を形成した側と反対の側にフローティング拡散領域２８を形成する。
成した後、トランスファー・ゲート２３の他側、即ち、フォトダイオード用第１のｎ型イ
オン注入領域２４を形成した側と反対の側にフローティング拡散領域２８を形成する。
図３Ｄの下段には、トランスファー・ゲート２３がオンした場合に、フォトダイオード
領域、トランスファー・ゲート（Ｔｘ）２３及びフローティング拡散領域（ＦＤ）の電位
分布が示されている。
領域、トランスファー・ゲート（Ｔｘ）２３及びフローティング拡散領域（ＦＤ）の電位
分布が示されている。
同図から分かるように、本発明においては、２nｄ ｐ０イオン注入工程を省略したに
もかかわらず、図３Ｄに示したようにフォトダイオード用ｎ型イオン注入領域２４、２５
を二重に設けたため、電荷移送に有利なフリンジング・フィールドを得ることができる。
もかかわらず、図３Ｄに示したようにフォトダイオード用ｎ型イオン注入領域２４、２５
を二重に設けたため、電荷移送に有利なフリンジング・フィールドを得ることができる。
また、本発明においては、スペーサ形成後に、厚さが一様でない残留酸化膜が残ってい
る状態にて行わなければならなかった２nｄ ｐ０イオン注入工程を省略することによっ
て、チップごとに２nｄ ｐ０イオン注入の厚さが異なるため生じていた素子特性の不均
一性をなくすことができ、歩留まりを改善する効果を奏する。
る状態にて行わなければならなかった２nｄ ｐ０イオン注入工程を省略することによっ
て、チップごとに２nｄ ｐ０イオン注入の厚さが異なるため生じていた素子特性の不均
一性をなくすことができ、歩留まりを改善する効果を奏する。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明
はかかる実施の形態に限定されない。当業者であれば種々の改変をなし得るであろう。
はかかる実施の形態に限定されない。当業者であれば種々の改変をなし得るであろう。
２１ 基板
２２ 素子分離膜
２３ トランスファー・ゲート
２４ フォトダイオード用第１のｎ型イオン注入領域
２５ フォトダイオード用第２のｎ型イオン注入領域
２６ フォトダイオード用ｐ型イオン注入領域
２７ スペーサ
２８ フローティング拡散領域
２２ 素子分離膜
２３ トランスファー・ゲート
２４ フォトダイオード用第１のｎ型イオン注入領域
２５ フォトダイオード用第２のｎ型イオン注入領域
２６ フォトダイオード用ｐ型イオン注入領域
２７ スペーサ
２８ フローティング拡散領域
Claims (8)
- 素子分離膜が形成された半導体基板の上にトランスファー・ゲートを形成する第１ステ
ップと、
前記トランスファー・ゲートの一側面に整列し、第１の幅を有し、第１のイオン注入深
さを有するフォトダイオード用第１のｎ型イオン注入領域を、前記半導体基板の表面下に
形成する第２ステップと、
前記トランスファー・ゲートの一側面に整列し、前記フォトダイオード用第１のｎ型イ
オン注入領域を含み、前記第１の幅よりも広い第２の幅を有し、前記第１のイオン注入深
さよりも深い第２のイオン注入深さを有するフォトダイオード用第２のｎ型イオン注入領
域を形成する第３ステップと、
前記トランスファー・ゲートの一側面に整列し、前記フォトダイオード用第１のｎ型イ
オン注入領域と一部が重なるフォトダイオード用ｐ型イオン注入領域を、前記半導体基板
の表面と前記フォトダイオード用第１のｎ型イオン注入領域との間に形成する第４ステッ
プと、
前記トランスファー・ゲートの両側壁にスペーサを形成する第５ステップと、
前記トランスファー・ゲートの他側にフローティング拡散領域を形成する第６ステップ
と
を含むことを特徴とするＣＭＯＳイメージ・センサーの製造方法。 - 前記第１の幅が、０．５μｍであることを特徴とする請求項１に記載のＣＭＯＳイメー
ジ・センサーの製造方法。 - 前記フォトダイオード用第１のｎ型イオン注入領域が、前記トランスファー・ゲートと
同じ長さを有することを特徴とする請求項１に記載のＣＭＯＳイメージ・センサーの製造
方法。 - 前記フォトダイオード用第１のｎ型イオン注入領域を形成する第２ステップが、６０ｋ
ｅＶのイオン注入エネルギーを使用して行われることを特徴とする請求項１に記載のＣＭ
ＯＳイメージ・センサーの製造方法。 - 前記フォトダイオード用第１のｎ型イオン注入領域を形成する第２ステップが、前記フ
ォトダイオード用第２のｎ型イオン注入領域を形成する第３ステップにて使用するドーズ
量よりも０．２×1０1２減少したドーズを使用して行われることを特徴とする請求項１に
記載のＣＭＯＳイメージ・センサーの製造方法。 - 素子分離膜が形成された半導体基板の上に形成されたトランスファー・ゲートと、
第１の幅及び第１のイオン注入深さを有し、前記トランスファー・ゲートの一側面に整
列し、前記半導体基板の表面下に設けられたフォトダイオード用第１のｎ型イオン注入領
域と、
前記第１の幅よりも広い第２の幅及び前記第１のイオン注入深さよりも深い第２のイオ
ン注入深さを有し、前記トランスファー・ゲートの一側面に整列し、前記フォトダイオー
ド用第１のｎ型イオン注入領域を含むフォトダイオード用第２のｎ型イオン注入領域と、
前記トランスファー・ゲートの一側面に整列し、前記フォトダイオード用第１のｎ型イ
オン注入領域と一部が重なり、前記半導体基板の表面と前記フォトダイオード用第１のｎ
型イオン注入領域との間に形成されたフォトダイオード用ｐ型イオン注入領域と、
前記トランスファー・ゲートの両側壁に形成されたスペーサと、
前記トランスファー・ゲートの他側に形成されたフローティング拡散領域と
備えることを特徴とするＣＭＯＳイメージ・センサー。 - 前記第１の幅が、０．５μｍであることを特徴とする請求項６に記載のＣＭＯＳイメー
ジ・センサー。 - 前記フォトダイオード用第１のｎ型イオン注入領域が、前記トランスファー・ゲートと
同じ長さを有することを特徴とする請求項６に記載のＣＭＯＳイメージ・センサー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0032001 | 2004-05-06 | ||
| KR1020040032001A KR101026616B1 (ko) | 2004-05-06 | 2004-05-06 | 시모스 이미지센서 및 그 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005135456A Division JP5172078B2 (ja) | 2004-05-06 | 2005-05-06 | Ｃｍｏｓイメージ・センサーの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012199560A true JP2012199560A (ja) | 2012-10-18 |
| JP5713956B2 JP5713956B2 (ja) | 2015-05-07 |
Family
ID=35425889
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005135456A Active JP5172078B2 (ja) | 2004-05-06 | 2005-05-06 | Ｃｍｏｓイメージ・センサーの製造方法 |
| JP2012106951A Active JP5713956B2 (ja) | 2004-05-06 | 2012-05-08 | Ｃｍｏｓイメージ・センサー及びその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005135456A Active JP5172078B2 (ja) | 2004-05-06 | 2005-05-06 | Ｃｍｏｓイメージ・センサーの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7402479B2 (ja) |
| JP (2) | JP5172078B2 (ja) |
| KR (1) | KR101026616B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718776B1 (ko) * | 2005-11-24 | 2007-05-16 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 제조 방법 |
| US7692134B2 (en) * | 2008-03-24 | 2010-04-06 | Omnivision Technologies, Inc. | Variable transfer gate oxide thickness for image sensor |
| JP5493430B2 (ja) * | 2009-03-31 | 2014-05-14 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP2012164768A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 固体撮像装置 |
| JP6609948B2 (ja) * | 2015-03-19 | 2019-11-27 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
| JP6668600B2 (ja) * | 2015-03-19 | 2020-03-18 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
| US9930281B2 (en) | 2016-01-20 | 2018-03-27 | Semiconductor Components Industries, Llc | Image sensors having photodiode regions implanted from multiple sides of a substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284166A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 固体撮像装置 |
| JP2002373978A (ja) * | 2001-05-22 | 2002-12-26 | Hynix Semiconductor Inc | パンチ電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法 |
| JP2003282858A (ja) * | 2002-02-09 | 2003-10-03 | Samsung Electronics Co Ltd | フォトダイオードを有するイメージセンサ及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355964A (ja) * | 1990-12-21 | 1992-12-09 | Mitsubishi Electric Corp | 固体撮像装置及びその製造方法 |
| JP2000091551A (ja) * | 1998-09-11 | 2000-03-31 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| FR2820883B1 (fr) * | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodiode a grande capacite |
| KR20020096336A (ko) * | 2001-06-19 | 2002-12-31 | 삼성전자 주식회사 | 씨모스형 촬상 장치 |
| JP2003101004A (ja) * | 2001-09-25 | 2003-04-04 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| KR100436067B1 (ko) | 2001-11-16 | 2004-06-12 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
| JP2003264279A (ja) | 2002-03-12 | 2003-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6730899B1 (en) * | 2003-01-10 | 2004-05-04 | Eastman Kodak Company | Reduced dark current for CMOS image sensors |
| KR200340859Y1 (ko) | 2003-11-21 | 2004-02-05 | 심원보 | 전화번호 와 차량번호가 삽입 된 열쇠 |
-
2004
- 2004-05-06 KR KR1020040032001A patent/KR101026616B1/ko active IP Right Grant
-
2005
- 2005-05-06 US US11/123,298 patent/US7402479B2/en active Active
- 2005-05-06 JP JP2005135456A patent/JP5172078B2/ja active Active
-
2008
- 2008-06-11 US US12/157,546 patent/US8044444B2/en active Active
-
2011
- 2011-09-22 US US13/240,400 patent/US8679890B2/en active Active
-
2012
- 2012-05-08 JP JP2012106951A patent/JP5713956B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284166A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 固体撮像装置 |
| JP2002373978A (ja) * | 2001-05-22 | 2002-12-26 | Hynix Semiconductor Inc | パンチ電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法 |
| JP2003282858A (ja) * | 2002-02-09 | 2003-10-03 | Samsung Electronics Co Ltd | フォトダイオードを有するイメージセンサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005322932A (ja) | 2005-11-17 |
| KR20050106931A (ko) | 2005-11-11 |
| KR101026616B1 (ko) | 2011-04-04 |
| US20120094419A1 (en) | 2012-04-19 |
| US20050266625A1 (en) | 2005-12-01 |
| JP5172078B2 (ja) | 2013-03-27 |
| US8679890B2 (en) | 2014-03-25 |
| US20080251820A1 (en) | 2008-10-16 |
| US8044444B2 (en) | 2011-10-25 |
| JP5713956B2 (ja) | 2015-05-07 |
| US7402479B2 (en) | 2008-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494030B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100461975B1 (ko) | 이미지센서의 트렌치 소자분리막 형성방법 | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| JP5713956B2 (ja) | Ｃｍｏｓイメージ・センサー及びその製造方法 | |
| US8541825B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
| KR100809322B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| KR100810423B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| WO2014002365A1 (ja) | 固体撮像装置及びその製造方法 | |
| KR20050039167A (ko) | 시모스 이미지센서 및 그 제조 방법 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100922930B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100790213B1 (ko) | 이미지센서의 제조 방법 | |
| KR20030057613A (ko) | 이미지센서의 제조 방법 | |
| KR20040003941A (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR20040059429A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20050106934A (ko) | 시모스 이미지센서의 포토다이오드 제조방법 | |
| KR20030057707A (ko) | 이미지센서의 제조 방법 | |
| KR20060000879A (ko) | 누화현상을 감소시킨 시모스 이미지센서 제조방법 | |
| KR20030001797A (ko) | 이미지센서 제조 방법 | |
| KR20050105584A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20080062061A (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5713956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |