KR20060000879A - 누화현상을 감소시킨 시모스 이미지센서 제조방법 - Google Patents
누화현상을 감소시킨 시모스 이미지센서 제조방법 Download PDFInfo
- Publication number
- KR20060000879A KR20060000879A KR1020040049864A KR20040049864A KR20060000879A KR 20060000879 A KR20060000879 A KR 20060000879A KR 1020040049864 A KR1020040049864 A KR 1020040049864A KR 20040049864 A KR20040049864 A KR 20040049864A KR 20060000879 A KR20060000879 A KR 20060000879A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- region
- photodiode
- image sensor
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 230000000873 masking effect Effects 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 인접화소간의 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법에 관한 것으로, 특히 포토다이오드 영역을 제외한 기판 하부에 고농도의 p형 이온주입영역을 형성함으로써 인접 화소간의 누화현상을 방지한 발명이다. 이를 위한 본 발명은, 포토다이오드와 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서, 제 1 도전형의 반도체 기판 상에 소자분리막을 형성하는 단계; 상기 포토다이오드가 형성될 영역만을 마스킹한 후, 고에너지 이온주입공정을 진행하여 상기 포토다이오드가 형성될 영역을 제외한 상기 반도체 기판 하부에 제 1 도전형을 갖는 누화방지용 이온주입영역을 형성하는 단계; 상기 반도체 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계; 및 상기 트랜스퍼 트랜지스터의 일측에는 포토다이오드를 형성하며, 상기 트랜스퍼 트랜지스터의 타측에는 제 2 도전형을 갖는 플로팅 확산영역을 형성하는 단계를 포함하여 이루어 진다.
이미지센서, 누화, 크로스 토크, 포토다이오드
Description
도1은 통상적인 CMOS 이미지센서의 단위화소의 구성을 도시한 회로도,
도2a 내지 도2f는 종래기술에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도,
도3a 내지 도3g는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : 소자분리막
33 : 제 1 이온주입 마스크 34 : 제 2 이온주입 마스크
35 : 누화방지용 이온주입영역
36 : 게이트 절연막 37 : 게이트 폴리실리콘
38 : 제 3 이온주입 마스크 39 : 포토다이오드용 n형 이온주입영역
40 : 스페이서 41 : 제 4 이온주입 마스크
42 : 플로팅 확산영역 43 : 제 5 이온주입 마스크
44 : 포토다이오드용 p형 이온주입영역
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로, 특히 인접한 화소간의 누화현상을 방지함으로써 보다 선명한 이미지 재현을 가능케한 시모스 이미지센서 및 그 제조방법에 관한 발명이다.
일반적으로, 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
도1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로 팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
도2a 내지 도2f는 이러한 시모스 이미지센서의 제조공정을, 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 도시한 공정단면도로써, 이를 참조하여 종래기술을 설명하면 다음과 같다
먼저, 도2a에 도시된 바와같이 p형 반도체 기판(11) 상에 활성영역과 필드영역을 정의하는 소자분리막(12)을 형성한다. 이때, 반도체 기판(11)으로는 고농도의 p형 기판(substrate)과 저농도의 p형 에피층(epitaxial layer)이 적층된 구조를 사용할 수도 있다.
그리고, 소자분리막으로는 열산화막을 이용한 LOCOS 기법의 소자분리막이 적용되거나 또는 트렌치(trench)를 이용한 얕은 트렌치 소자분리막(Shallow Trench Isolation : STI)이 사용될 수도 있다.
이어서, 웰(Well) 형성공정 및 트랜지스터의 문턱전압 조절용 이온주입공정이 진행된다.
다음으로 도2b에 도시된 바와같이 트랜스퍼 트랜지스터의 게이트 전극(13)을 비롯한 각종 게이트 전극을 패터닝한다. 즉, 반도체 기판(11) 상에 게이트 절연막(14)과 게이트 전도물질(15)을 차례로 적층한 후, 이를 적절히 패터닝하여 게이트 전극을 형성한다. 이하에서는, 트랜스퍼 트랜지스터의 게이트 전극을 트랜스퍼 게이트라 칭하기로 한다.
이어서, 도2c에 도시된 바와같이, 적절한 이온주입 마스크(16)를 이용하여 트랜스퍼 게이트의 일측에 정렬되는 포토다이오드용 n형 이온주입영역(17)을 반도체 기판 내부에 형성한다.
다음으로 도2d에 도시된 바와같이 트랜스퍼 게이트를 비롯한 게이트 전극의 양 측벽에 스페이서(18)를 형성한 후, 소스/드레인 영역을 형성하기 위한 n형 이온주입 공정이 진행된다.
즉, 이온주입 마스크(19)를 이용한 n형 이온주입 공정을 통해 트랜스퍼 게이트의 타 측면에는 n형 이온주입영역으로 이루어진 플로팅 확산영역(20)이 형성된다.
다음으로 도2e에서 처럼, 포토다이오드 영역을 노출시키는 마스크(21)를 형성한 후에, 저농도의 p형 이온주입 공정을 진행하여 포토다이오드용 n형 이온주입영역(17)과 반도체 기판 표면 하부 사이에 포토다이오드용 p형 이온주입영역(22)을 형성한다. 여기서, 포토다이오드용 p형 이온주입영역(22)은 반도체 기판 표면의 결함(defect)으로부터 포토다이오드의 성능을 개선시키는 역할을 한다.
이어서, 마스크(21)를 제거하면 도2f에 도시된 형태가 얻어진다. 즉, 트랜스퍼 게이트의 일측에는 p/n/p 구조[포토다이오드용 p형 영역(22)/포토다이오드용 n 형 영역(17)/p형 기판(11)]를 갖는 포토다이오드가 형성되며, 트랜스퍼 게이트의 타측에는 플로팅 확산영역(20)이 형성된다.
이때, 포토다이오드에서는 입사된 빛의 조사에 의해 광전하를 생성하며, 이와같이 생성된 광전하는 트랜스퍼 게이트의 온/오프에 의해 플로팅 확산영역으로 이송되어 이미지 재현에 사용된다.
시모스 이미지센서에서는 이와같은 단위화소가 수십 내지 수백만개가 모여서 구성되는 바, 소자의 크기가 점점 작아지는 관계로, 인접한 단위화소간의 거리도 점차로 짧아지고 있다.
때문에, 특정한 포토다이오드에서 생성된 광전하가 인접한 단위화소로 넘어가는 현상(cross talk)이 심화되는 문제가 생겼다.
즉, 각각의 단위화소가 나타내는 색상은 선명하여야 하지만, 전술한 크로스 토크 때문에 색상들이 혼합되어 이미지가 흐려지는 심각한 문제를 야기하고 있어, 이에 대한 해결책이 시급한 실정이다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 크로스 토크 현상을 감소시킨 시모스 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명은, 포토다이오드와 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서, 제 1 도전형의 반도체 기판 상에 소자분리막을 형성하는 단계; 상기 포토다이오드가 형성될 영역만을 마스킹한 후, 고에너지 이온주입공정을 진행하여 상기 포토다이오드가 형성될 영역을 제외한 상기 반도체 기판 하부에 제 1 도전형을 갖는 누화방지용 이온주입영역을 형성하는 단계; 상기 반도체 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계; 및 상기 트랜스퍼 트랜지스터의 일측에는 포토다이오드를 형성하며, 상기 트랜스퍼 트랜지스터의 타측에는 제 2 도전형을 갖는 플로팅 확산영역을 형성하는 단계를 포함하여 이루어진다.
또한, 본 발명은, 포토다이오드와 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서에 있어서, 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 형성된 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터의 일측에 형성된 포토다이오드; 상기 트랜스퍼 트랜지스터의 타측에 형성된 제 2 도전형의 플로팅 확산영역; 및 상기 반도체 기판 하부에 형성되되, 상기 포토다이오드에 대응되는 영역을 제외한 영역에 형성되며, 상기 반도체 기판 보다 고농도를 갖는 제 1 도전형의 누화방지용 이온주입영역을 포함하여 이루어진다.
본 발명에서는 포토다이오드를 제외한 영역의 기판 하부에 고농도의 p형 이온주입영역을 형성하여 줌으로서 인접한 단위화소간의 누화현상(croos talk)을 억제할 수 있었다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도3a 내지 도3g는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도로써 이를 참조하여 본 발명의 일실시예를 설명한다.
본 발명의 일실시예에서는 플로팅 확산영역으로 고농도의 n형 이온주입영역을 사용하였으나, 이외에도 고농도의 p형 이온주입영역이 플로팅 확산영역으로 적용될 수도 있다.
이하에서는, p형의 기판을 사용하고, 플로팅 확산영역으로는 고농도의 n형 이온주입영역이 사용되는 경우를 상정하여 설명하기로 한다.
먼저, 도3a에 도시된 바와같이 p형 반도체 기판(31) 상에 활성영역과 필드영역을 정의하는 소자분리막(32)을 형성한다. 이때, 반도체 기판(31)으로는 고농도의 p형 기판(substrate)과 저농도의 p형 에피층(epitaxial layer)이 적층된 구조를 사용할 수도 있다.
이와같이 고농도의 p형 기판 상에 저농도의 p형 에피층의 적층된 구조를 사용하는 이유는 다음과 같다. 저농도의 p형 에피층에 포토다이오드를 형성하게 되면, 포토다이오드의 공핍영역을 확장시켜 포토다이오드의 용량을 확대시킬 수 있는 장점이 있기 때문이며, 또한 고농도의 p형 기판은 인접한 단위화소에서 발생하는 크로스 토크(cross talk) 현상을 억제하는 기능을 하기 때문이다.
그리고, 소자분리막으로는 열산화막을 이용한 LOCOS 기법의 소자분리막이 적용되거나 또는 트렌치(trench)를 이용한 얕은 트렌치 소자분리막(Shallow Trench Isolation : STI)이 사용될 수도 있다.
다음으로 도3a에 도시된 바와같이 제 1 마스크(33)를 이용한 웰 형성공정이 진행된다. 본 발명의 일실시예에서는 트랜스퍼 트랜지스터로 엔모스(NMOS) 소자를 이용하였으며 따라서, 이를 위한 P 웰 형성공정이 진행된다. 다음으로는 트랜스퍼 트랜지스터의 문턱전압을 조절하기 위한 이온주입공정이 진행된다.
트랜스퍼 트랜지스터는 포토다이오드에서 생성된 전하를 손실없이 플로팅 확산영역으로 이송하여야 하므로, 거의 0 volt에 가까운 문턱전압을 갖게 설정한다.
다음으로 도3b에 도시된 공정이 진행된다. 도3b에 도시된 공정은 본 발명의 핵심적 기술사상을 표현한 도면으로, 포토다이오드 영역을 제외한 반도체 기판 하부에 고농도의 p형 이온주입영역(35)을 형성하는 공정이다.
즉, 본 발명의 일실시예에 따른 고농도의 p형 이온주입영역(35)은 바로 누화방지용 이온주입영역(35)으로, 이의 존재로 인해 인접한 단위화소로 흘러들어가던 전자를 차단할 수 있게 된다.
이를 도3b를 참조하여 상술하면, 먼저 포토다이오드 영역에 상응하는 제 2 마스크(34)를 준비한다. 제 2 마스크(34)는 포토다이오드 영역만을 덮고 있으며 그 외 나머지 영역은 노출시키는 마스크이다.
다음으로 고에너지를 이용한 p형 이온주입공정을 진행하여 반도체 기판의 하부에 누화방지용 이온주입영역(35)을 형성한다. 이때, 누화방지용 이온주입영역 (35)의 도핑 프로파일(profile)은 소자분리막(32)의 존재로 인해, 도3b에 도시된 바와같은 형태를 갖게 된다.
본 발명의 일실시예에서는 누화방지용 이온주입영역(35)을 형성하기 위한 p형 이온주입공정시, 이온주입 소스로는 보론(boron)을 사용하였으며, 이온주입에너지로는 200 ∼ 1000 Kev 의 고에너지를 사용하였다. 이는 소자분리막을 통과하여 기판 하부의 깊숙한 영역에 누화방지용 이온주입영역을 형성하기 위함이다.
그리고, 이온주입시 사용된 도즈(dose)는 1.0 ×1012 ∼ 5.0 ×1013 atom/㎠ 을 사용하였다. 또한, 이온주입시에는 경사각(tilt)도 적용될 수 있으며, 경사각을 적용하는 경우에는 0 ∼ 60°의 경사각을 적용하였다.
이와같은 이온주입조건을 이온을 주입한 후, 주입된 이온의 안정화 및 활성화를 위해 열처리 공정이 진행되는 바, 본 발명의 일실시예에서는 급속열처리(RTP)는 퍼니스(Furnace) 열처리를 수행하였다.
먼저, 급속열처리의 경우, 열처리 온도는 800 ∼ 1000℃ 정도로 하며, 열처리 시간은 10 ∼ 30 초 정도를 적용하였다. 또한, 급속열처리시의 승온속도는 30 ∼ 50 ℃/sec 로 설정하였다.
다음으로 퍼니스 열처리를 적용할 경우에는, 열처리 온도는 750 ∼ 850℃ 정도로 하며, 열처리 시간은 10 ∼ 30 분 정도를 적용하였다.
그리고, 전술한 급속열처리나 퍼니스 열처리시에 챔버(chamber)의 분위기는 100％ N2 분위기를 유지하였다.
이와같은 공정을 통해 반도체 기판의 하부에 누화방지용 이온주입영역(35)을 형성하게 되면, 전하-정공 재결합(electron-hole recombination) 현상 및 포텐셜 배리어(potential barrier)를 통해, 포토다이오드에서 생성된 전자가 인접한 단위화소로 이동하는 것을 억제할 수 있어, 누화현상을 억제할 수 있다.
다음으로 도3c에 도시된 바와같이 트랜스퍼 트랜지스터의 게이트 전극을 비롯한 각종 게이트 전극을 패터닝하는 공정이 진행된다. 즉, 반도체 기판(31) 상에 게이트 절연막(36)과 게이트 전도물질(37)을 차례로 적층한 후, 이를 적절히 패터닝하여 게이트 전극을 형성한다. 게이트 전도물질로는 폴리실리콘이 주로 사용되며, 또는 전이금속과 폴리실리콘이 결합된 폴리사이드(polycide)가 사용될 수도 있으며, 또는 텅스텐 실리사이드(WSi)가 사용될 수도 있다. 이하에서는, 트랜스퍼 트랜지스터의 게이트 전극을 트랜스퍼 게이트라 칭하기로 한다.
이어서, 도3d에 도시된 바와같이, 제 3 이온주입 마스크(38)를 이용하여 트랜스퍼 게이트의 일측에 정렬되는 포토다이오드용 n형 이온주입영역(39)을 반도체 기판 내부에 형성한다. 참고로, 제 3 이온주입 마스크(38)는 트랜스퍼 게이트의 중앙과 소자분리막의 내측에 정렬된다.
포토다이오드용 n형 이온주입영역(39)은 포토다이오드의 용량을 결정하게 되므로, 비교적 높은 이온주입에너지를 이용하여 형성되며, 빛에 의한 광전하가 용이하게 생성될 수 있도록 저농도를 갖게 설정된다.
그리고, 포토다이오드용 n형 이온주입영역(39)은 푸른색(blue) 계통의 빛에 대한 수광효율을 증대시키기 위하여 약 1㎛ 정도의 깊이를 갖게 형성된다.
도3d를 참조하면, 포토다이오드용 n형 이온주입영역(39)의 하부에는 p형 기판이 존재하는데, p형 기판과 포토다이오드용 n형 이온주입영역(39)의 도판트가 적절한 농도로 설정되었을 때 공핍영역이 생성되며, 공핍영역이 빛에 의한 광전하가 집적되는 장소이다.
본 발명의 일실시예에서는 포토다이오드용 n형 이온주입영역(39)의 하부에 존재하는 p형 기판의 깊이를 0.5㎛ ∼ 수 ㎛ 정도로 설정하였다. 이는 붉은색 계통의 빛에 대한 수광효율을 증대시키기 위해서이다.
다음으로 도3e에 도시된 바와같이 트랜스퍼 게이트를 비롯한 게이트 전극의 양 측벽에 스페이서(40)가 형성되며, 이후 제 4 마스크(41)를 이용한 이온주입 공정이 진행된다.
이러한 이온주입공정을 통해, 각종 게이트의 양 측면에는 소스/드레인 영역이 형성되며, 트랜스퍼 게이트의 일 측면에는 n형 이온주입영역으로 구성된 플로팅 확산영역이 형성된다.
또한, 본 발명의 일실시예에서는 게이트 전도물질로 폴리실리콘을 사용하였는 바, 게이트 폴리실리콘(37)에 대한 도핑공정도 제 4 마스크(41)를 이용하여 수행된다.
다음으로 도3f에서처럼, 포토다이오드 영역을 노출시키는 제 5 마스크(43)를 형성한 후에, 저농도의 p형 이온주입 공정을 진행하여 포토다이오드용 n형 이온주입영역(39)과 반도체 기판(31) 표면 하부 사이에 포토다이오드용 p형 이온주입영역(44)을 형성한다. 여기서, 포토다이오드용 p형 이온주입영역(44)은 반도체 기판 표 면의 결함(defect)으로부터 포토다이오드를 격리시켜 암전류(dark current) 특성 등을 개선시키는 역할을 한다.
이어서, 제 5 마스크(43)를 제거하면 도3g에 도시된 형태가 얻어진다. 즉, 트랜스퍼 게이트의 일측에는 p/n/p 구조[포토다이오드용 p형 영역(44)/포토다이오드용 n형 영역(39)/p형 기판(31)]를 갖는 포토다이오드가 형성되며, 트랜스퍼 게이트의 타측에는 플로팅 확산영역(42)이 형성된다.
그리고, 포토다이오드 영역을 제외한 기판 하부에는 고농도의 p형 이온주입영역으로 구성된 누화방지용 이온주입영역(35)이 형성되어, 인접한 단위화소로 전자가 흘러들어가는 것을 방지하는 역할을 한다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명을 적용할 경우, 소자의 집적도가 커짐에 따라 문제가 되어왔던 누화현상을 억제할 수 있기 때문에, 보다 선명한 색상을 유지할 수 있게 되고 이에 따라 선명한 이미지를 얻을 수 있을 수 있어 제품의 품질경쟁력이 향상되는 효과가 있다.
Claims (12)
- 포토다이오드와 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서에 있어서,제 1 도전형의 반도체 기판;상기 반도체 기판 상에 형성된 트랜스퍼 트랜지스터;상기 트랜스퍼 트랜지스터의 일측에 형성된 포토다이오드;상기 트랜스퍼 트랜지스터의 타측에 형성된 제 2 도전형의 플로팅 확산영역; 및상기 반도체 기판 하부에 형성되되, 상기 포토다이오드에 대응되는 영역을 제외한 영역에 형성되며, 상기 반도체 기판 보다 고농도를 갖는 제 1 도전형의 누화방지용 이온주입영역을 포함하는 이루어지는 시모스 이미지센서.
- 제 1 항에 있어서,상기 제 1 도전형 및 제 2 도전형은 상보적인 n형 및 p형 인 것을 특징으로 하는 시모스 이미지센서.
- 제 2 항에 있어서,상기 누화방지용 이온주입영역은,보론을 이온주입 소스로 하여 형성된 것을 특징으로 하는 시모스 이미지센서.
- 제 3 항에 있어서,상기 포토다이오드는,상기 제 1 도전형의 반도체 기판 내부에 형성된 제 2 도전형의 이온주입영역; 및상기 제 2 도전형의 이온주입영역과 상기 반도체 기판의 표면하부에 형성된 제 1 도전형의 이온주입영역을 포함하여 이루어진 것을 특징으로 하는 시모스 이미지센서.
- 제 1 항에 있어서,상기 제 1 도전형의 반도체 기판은,제 1 도전형의 기판과 상기 기판 상에 형성되며, 상기 기판보다 저농도인 제 1 도전형의 에피층으로 이루어진 것을 특징으로 하는 시모스 이미지센서.
- 포토다이오드와 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서,제 1 도전형의 반도체 기판 상에 소자분리막을 형성하는 단계;상기 포토다이오드가 형성될 영역만을 마스킹한 후, 고에너지 이온주입공정을 진행하여 상기 포토다이오드가 형성될 영역을 제외한 상기 반도체 기판 하부에 제 1 도전형을 갖는 누화방지용 이온주입영역을 형성하는 단계;상기 반도체 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계; 및상기 트랜스퍼 트랜지스터의 일측에는 포토다이오드를 형성하며, 상기 트랜스퍼 트랜지스터의 타측에는 제 2 도전형을 갖는 플로팅 확산영역을 형성하는 단계을 포함하는 이루어지는 시모스 이미지센서의 제조방법.
- 제 6 항에 있어서,상기 누화방지용 이온주입영역을 형성하는 단계는,보론을 이온주입 소스로 하여 진행되며, 200 ∼ 1000 Kev 의 이온주입에너지를 이용하여 진행되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 6 항에 있어서,상기 누화방지용 이온주입영역을 형성하는 단계는,도즈(dose)는 1.0 ×1012 ∼ 5.0 ×1013 atom/㎠ 의 도즈를 사용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 7 항 또는 제 8 항에 있어서,상기 누화방지용 이온주입영역을 형성하는 단계는,0 ∼ 60°의 경사각을 적용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 상기 누화방지용 이온주입영역을 형성하는 단계는,800 ∼ 1000℃ 의 열처리 온도, 10 ∼ 30초 정도의 시간 및 30 ∼ 50 ℃/sec 의 승온속도를 갖는 급속열처리가 적용되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 상기 누화방지용 이온주입영역을 형성하는 단계는,750 ∼ 850℃ 의 온도, 10 ∼ 30분의 시간을 갖는 퍼니스 열처리가 적용되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 10 항 또는 제 11 항에 있어서,상기 열처리가 진행되는 챔버는 N2 분위기인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049864A KR20060000879A (ko) | 2004-06-30 | 2004-06-30 | 누화현상을 감소시킨 시모스 이미지센서 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049864A KR20060000879A (ko) | 2004-06-30 | 2004-06-30 | 누화현상을 감소시킨 시모스 이미지센서 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060000879A true KR20060000879A (ko) | 2006-01-06 |
Family
ID=37104103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040049864A KR20060000879A (ko) | 2004-06-30 | 2004-06-30 | 누화현상을 감소시킨 시모스 이미지센서 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060000879A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100976886B1 (ko) * | 2006-12-22 | 2010-08-18 | 크로스텍 캐피탈, 엘엘씨 | 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서 |
-
2004
- 2004-06-30 KR KR1020040049864A patent/KR20060000879A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100976886B1 (ko) * | 2006-12-22 | 2010-08-18 | 크로스텍 캐피탈, 엘엘씨 | 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494030B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR20070007666A (ko) | 이미지 센서 및 그 제조방법들 | |
| KR20100116048A (ko) | 게터링 영역들을 갖는 이미지 센서의 제조 방법 | |
| KR100809322B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| JP5713956B2 (ja) | Ｃｍｏｓイメージ・センサー及びその製造方法 | |
| KR100293718B1 (ko) | 개선된 이미지센서 제조방법 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| JP5294534B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR20060000879A (ko) | 누화현상을 감소시킨 시모스 이미지센서 제조방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR100677044B1 (ko) | 이미지센서 제조 방법 | |
| KR20040058754A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100705214B1 (ko) | 이미지센서의 핀드 포토다이오드 제조방법 | |
| KR20040058753A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20060114399A (ko) | Ｃｍｏｓ 이미지센서의 드라이브 트랜지스터 형성 방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100700266B1 (ko) | 이미지센서 제조 방법 | |
| KR101266249B1 (ko) | 시모스 이미지센서 픽셀구조 및 그 제조방법 | |
| JP2005123517A (ja) | 固体撮像装置およびその製造方法、ラインセンサ、および固体撮像ユニット | |
| KR20030057613A (ko) | 이미지센서의 제조 방법 | |
| KR20030001139A (ko) | 포토다이오드 형성 방법 | |
| KR20040003961A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |