JP2011155152A - 固体撮像装置とその製造方法、並びに電子機器 - Google Patents

Abstract

【課題】横型オ−バーフロー構造を有するＣＭＯＳ固体撮像装置において、オ−バーフローバリアのばらつきを抑制し、画素特性を向上させる。
【解決手段】半導体基板に形成された光電変換部ＰＤと画素トランジスタからなる複数の画素と、画素内のフローティングディフージョン部ＦＤを有する。また、画素における光電変換部ＰＤ側の表面と、画素トランジスタのうちの転送トランジスタの転送ゲート電極２８下の半導体基板表面との全面にわたって形成された表面ピニング用の第１導電型半導体領域３１を有する。さらに、第１導電型半導体領域３１の全域下に形成され、フローティングディフージョン部へのオ−バーフローパスとなるオ−バーフローパス形成用の第２導電型半導体領域３２を有する。転送ゲート電極下の第２導電型半導体領域によりオ−バーフローパスを形成するオ−バーフローバリアが形成され、光電変換部の第２導電型半導体領域とオ−バーフローパス形成用の第２導電型半導体領域との重なる領域により電荷蓄積領域が形成される。
【選択図】図３

Description

本発明は、固体撮像装置とその製造方法、並びにこの固体撮像装置を備えた例えばカメラ等に適用される電子機器に関する。

固体撮像装置として、ＣＭＯＳ固体撮像装置が知られている。ＣＭＯＳ固体撮像装置は、電源電圧が低く、低消費電力のため、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、プリンター等に使用されている。

ＣＭＯＳ固体撮像装置は、光電変換部であるフォトダイオードと複数の画素トランジスタからなる画素が複数、規則性をもって２次元配列された画素領域と、画素領域の周辺に配置された周辺回路部とを有して構成される。周辺回路部としては、列方向に信号を伝播する列回路（垂直駆動部）、列回路によって伝播された各列の信号を順次出力回路に伝送する水平回路（水平転送部）等を有している。複数の画素トランジスタとしては、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３トランジスタによる構成、あるいは選択トランジスタを追加した４トランジスタによる構成等が知られている。

ＣＭＯＳ固体撮像装置では、フォトダイオードで光電変換される電荷が溢れるほどの光量がフォトダイオードに照射された際、溢れた電荷をオ−バーフロードレインに排出する必要がある。オ−バーフロー機構には、半導体基板の裏面に電源電位を設定して基板裏面をオ−バーフロードレインとして、溢れた電荷を基板裏面側に排出する縦型オ−バーフロー構造が知られている。また、オ−バーフロー機構には、フローティングディフージョン部や他の電源電位をオ−バーフロードレインとして、フォトダイオードからの溢れた電荷を横方向に排出するようにした横型オ−バーフロー構造が知られている。

図１２に、縦型オ−バーフロー構造を有するＣＭＯＳ固体撮像装置の要部を模式的に示す。このＣＭＯＳ固体撮像装置１１１は、ｎ型半導体基板（図示せず）に形成したｐ型半導体ウェル領域１１３に、素子分離領域１１４で区画されたフォトダイオードＰＤ及び転送トランジスタＴｒ１を含む複数の画素トランジスタからなる画素１１５が形成される。フォトダイオードＰＤは、低濃度のｎ型半導体領域１１６と、その表面側の高濃度のｎ型電荷蓄積領域１１７と、ｎ型電荷蓄積領域１１７の表面のｐ型半導体領域１１８を有して構成される。ｐ型半導体領域１１８は、比較的高濃度を有し、暗電流の抑制を兼ねる。このフォトダイオードＰＤとｎ型のフローティングディフージョン部ＦＤとの間に、ゲート絶縁膜１１９を介して転送ゲート電極１２１を形成して転送トランジスタＴｒ１が構成される。１２２は転送ゲート電極１２１の側面に形成されたサイドウォールを示す。

このＣＭＯＳ固体撮像装置１１１では、半導体基板の裏面に基板電位（電源電位）が与えられ、基盤裏面がオ−バーフロードレイン、フォトダイオードＰＤ下に設けたｐ型半導体領域がオ−バーフローバリアとして作用する。溢れた電荷は、矢印１２３で示すように、縦方向に基板裏面側に排出される。

図１３に、横型オ−バーフロー構造を有するＣＭＯＳ固体撮像装置の要部を模式的に示す。このＣＭＯＳ固体撮像装置１３１は、ｐ型半導体ウェル領域１１３に、上述と同様に、素子分離領域１１４で区画されたフォトダイオードＰＤ及び転送トランジスタＴｒ１を含む複数の画素トランジスタからなる画素１１５が形成される。図１４と対応する部分は同一符号を付して重複説明を省略する。

このＣＭＯＳ固体撮像装置１３１では、フローティングディフージョン部ＦＤがオ−バーフロードレインとなり、転送ゲート電極１２１下のチャネルポテンシャルがオ−バーフローバリアとして作用するように形成される。溢れた電荷は、矢印１３３で示すように、横方向に向かってフローティングディフージョン部側に排出される。

ｎ型半導体基板を使用している表面照射型のＣＭＯＳ固体撮像装置の場合は、縦型オ−バーフロー構造を採用することができる。縦型オ−バーフロー構造では、フォトダイオードＰＤの底部にあたる基板の深い位置に画素領域全域にわたってｐ型不純物をイオン注入して、オ−バーフローバリアを形成している。このオ−バーフローバリアは、注入するｐ型不純物のドーズ量で決まり、製造ばらつきの影響が少ない。

これに対して、裏面照射型のＣＭＯＳ固体撮像装置、もしくはｐ型半導体基板を採用している表面照射型のＣＭＯＳ固体撮像装置の場合は、基板裏面に電源電位を設定するためには工夫が必要となる。このため、通常横型オ−バーフロー構造を形成する。横型オ−バーフロー構造を形成する際、転送ゲート電極下のポテンシャルバリアを低くし、フォトダイオードＰＤから漏れた電荷が転送ゲート電極下を通ってフローティングディフージョン部ＦＤへ流れ込むオ−バーフローパスを形成する。同時に、フローティングディフージョン部ＦＤをオ−バーフロードレインとするのが一般的である。

特許文献１〜７に、ＣＭＯＳ固体撮像装置の先行技術が開示されている。
特許文献１には、フォトダイオードをフローティングディフージョン部の下まで延長する構成が開示されている。
特許文献２には、裏面照射型のＣＭＯＳ固体撮像装置が開示されている。
特許文献３、４には、ＣＭＯＳ固体撮像装置の画素トランジスタにおいて、ゲート電極側面にサイドウォールを形成した構成が開示されている。
特許文献５には、ＣＭＯＳ固体撮像装置におけるフローティングディフージョン部の周りに素子分離領域が形成された構成が開示されている。
特許文献６には、ＣＭＯＳ固体撮像装置の画素トランジスタが拡散層またはＳＴＩ構造の素子分離領域で分離された構成が開示されている。
特許文献７には、ＣＭＯＳ固体撮像装置における転送トランジスタのゲート電極のフォトダイオード側にｎ型半導体領域が形成された構成が開示されている。

特開２００６−４９３３８号公報 特開２００３−３１７８５号公報 特開２００７−１５８０３１号公報 特開２００８−１６６６０７号公報 特開２００８−２０５０２２号公報 特開２００９−０１６８１０号公報 特開２０００−２８６４０５号公報

横型オ−バーフロー構造を形成する際、転送ゲート電極下のオ−バーフローバリアを低くするために、図１４に示すようなＣＭＯＳ固体撮像装置１４１が構成される。このＣＭＯＳ固体撮像装置１４１では、転送ゲート電極１２１の周りをマスク（図示せず）で覆って、転送ゲート電極１２１下にｎ型不純物によるイオン注入領域（低濃度のｎ型半導体領域）１４２を形成する構成が採られている。図１４において、その他の構成は図１３と同様であるので、対応する部分に同一符号を付して重複説明を省略する。転送ゲート電極１２１下のオ−バーフローパスを形成するためには、フォトダイオードＰＤから溢れた電荷がフローティングディフージョン部ＦＤへ流れ込むように、上述したように、転送ゲート電極１２１下のポテンシャルバリアを低くする必要がある。

そのためには、図１４に示すイオン注入領域１４２のドーズ量をある程度大きくする必要があるが、マスクを介してｎ型不純物をイオン注入する際、転送ゲート電極１２１下のオ−バーフローバリアの形成にばらつきが生じる。この製造ばらつきの要因として考えられるのは、マスク合わせずれの影響である。転送ゲート電極下にイオン注入されるｎ型不純物は、ドーズ量が比較的大きく局所的な分布になるため、マスク合わせずれの影響が大きくなり、制御も困難になることが分かっている。

オ−バーフローバリアがばらつくことは、画素特性に大きな影響を与える。オ−バーフローバリアは、フォトダイオードＰＤに蓄積される電荷量を決めており、オ−バーフローバリアのばらつきが飽和電荷量のばらつきとなる。

本発明は、上述の点に鑑み、横型オ−バーフロー構造を有するＣＭＯＳ固体撮像装置において、オ−バーフローバリアのばらつきを抑制し、画素特性を向上させた固体撮像装置とその製造方法を提供するものである。
本発明は、この固体撮像装置を備えた電子機器を提供するものである。

本発明に係る固体撮像装置は、半導体基板に形成された光電変換部と画素トランジスタからなる複数の画素と、画素内のフローティングディフージョン部を有する。本発明は、さらに画素における光電変換部の表面と、画素トランジスタのうちの転送トランジスタの転送ゲート電極下の半導体基板表面との全面にわたって形成された表面ピニング用の第１導電型イオン注入領域を有する。本発明は、さらに第１導電型イオン注入領域の全域下に形成されてフローティングディフージョン部へのオ−バーフローパスとなるオ−バーフローパス形成用の第２導電型イオン注入領域を有する。転送ゲート電極下の第２導電型イオン注入領域によりオ−バーフローパスを形成するオ−バーフローバリアが形成され、光電変換部における第２導電型半導体領域とオ−バーフローパス形成用の第２導電型イオン注入領域との重なる領域により電荷蓄積領域が形成される。

本発明の固体撮像装置では、光電変換部の表面と転送ゲート電極下の半導体基板表面の全面に形成した表面ピニング用の第１導電型イオン注入領域の全域下に、第２導電型イオン注入領域によるオ−バーフローパスが形成される。すなわち、第２導電型イオン注入領域の不純物が光電変換部と転送ゲート電極下の全面にわたり一様に分布される。これにより製造時のマスク合わせずれの影響が低減され、転送ゲート電極下に安定的して横型オ−バーフローパスが形成される。また、表面ピニング用の第１導電型イオン注入領域の不純物も光電変換部と転送ゲート電極下の全面にわたり一様に分布される。これにより製造時のマスク合わせずれの影響が低減される。さらに、光電変換部の第２導電型半導体領域とオ−バーフローパスとなる第２導電型イオン注入領域との重なる領域で電荷蓄積領域が形成されるので、光電変換部の第２導電型半導体領域形成時の第２導電型不純物のイオン注入ドーズ量が相対的に低減される。

本発明に係る固体撮像装置の製造方法は、半導体基板の各画素形成領域にイオン注入法で表面ピニング用の第１導電型半導体領域と、第１導電型半導体領域の全域下のオ−バーフローパス形成用の第２導電型イオン注入領域を形成する工程を有する。表面ピニング用の第１導電型イオン注入領域とオ−バーフローパス形成用の第２導電型イオン注入領域は、次の領域の全面にわたって形成する。すなわち、各画素において、光電変換部の第２導電型半導体領域の表面と、形成すべき転送トランジスタの転送ゲート電極下に対応する半導体基板表面と、フローティングディフージョン部に対応する半導体基板表面との全面にわたって形成する。
さらに、本発明は、半導体基板上にゲート絶縁膜を介して転送トランジスタを含む画素トランジスタのゲート電極を形成する工程と、半導体基板に第２導電型不純物をイオン注入してフローティングディフージョン部を形成する工程を有する。
そして、転送ゲート電極下の第２導電型イオン注入領域によりオ−バーフローパスを形成するオ−バーフローバリアを形成し、光電変換部に形成した第２導電型半導体領域と第２導電型イオン注入領域との重なる領域により電荷蓄積領域を形成する。

本発明の固体撮像装置の製造方法では、表面ピニング用の第１導電型イオン注入領域及びオ−バーフローパスとなる第２導電型イオン注入領域が、イオン注入により光電変換部からフローティングディフージョン部に至る全域に対応した領域に形成される。これにより転送ゲート電極下に対応する領域にマスクの合わせずれの影響を受けることなく、正確にオ−バーフローパスを形成することができる。また表面ピニング用の第１導電型イオン注入領域をマスクの合わせずれの影響を受けることなく、正確に形成することができる。光電変換部の第２導電型半導体領域とオ−バーフローパス形成用の第２導電型イオン注入領域との重なる領域で電荷蓄積領域を形成するので、光電変換部の第２導電型半導体領域のイオン注入ドーズ量を低減することができる。

本発明に係る電子機器は、固体撮像装置と、固体撮像装置のフォトダイオードに入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路を備える。
固体撮像装置は、半導体基板に形成された光電変換部と画素トランジスタからなる複数の画素と、画素内のフローティングディフージョン部を有する。本発明は、さらに画素における光電変換部の表面と、画素トランジスタのうちの転送トランジスタの転送ゲート電極下の半導体基板表面との全面にわたって形成された表面ピニング用の第１導電型イオン注入領域を有する。本発明は、さらに第１導電型イオン注入領域の全域下に形成されてフローティングディフージョン部へのオ−バーフローパスとなるオ−バーフローパス形成用の第２導電型イオン注入領域を有する。そして、転送ゲート電極下の前記第２導電型イオン注入領域によりオ−バーフローパスを形成するオ−バーフローバリアが形成され、光電変換部の第２導電型半導体領域と第２導電型イオン注入領域と重なる領域で電荷蓄積領域が形成される。

本発明に係る固体撮像装置によれば、横型オ−バーフロー構造におけるオ−バーフローバリアのばらつきを抑制し、画素特性を向上させることができる。

本発明に係る固体撮像装置の製造方法によれば、横型オ−バーフロー構造のオ−バーフローバリアが製造ばらつきの影響を受けずに形成することができ、画像特性を向上した固体撮像装置を製造することができる。

本発明に係る電子機器によれば、上記本発明の固体撮像装置を備えるので、高画質で信頼性の高い電子機器を提供できる。

本発明に適用されるＣＭＯＳ固体撮像装置の例を示す概略構成図である。 単位画素の一例を示す等価回路図である。 本発明に係る固体撮像装置の第１実施の形態を示す概略構成図である。 第１実施の形態に係る固体撮像装置の製造方法を示す製造工程図（その１）である。 第１実施の形態に係る固体撮像装置の製造方法を示す製造工程図（その２）である。 第１実施の形態に係る固体撮像装置の製造方法を示す製造工程図（その３）である。 本発明に係る固体撮像装置の第２実施の形態を示す概略構成図である。 第２実施の形態に係る固体撮像装置の製造方法を示す製造工程図（その１）である。 第２実施の形態に係る固体撮像装置の製造方法を示す製造工程図（その２）である。 第２実施の形態に係る固体撮像装置の製造方法を示す製造工程図（その３）である。 本発明の第３実施の形態に係る電子機器の概略構成図である。 ＣＭＯＳ固体撮像装置の縦型オ−バーフロー構造を説明する説明図である。 ＣＭＯＳ固体撮像装置の横型オ−バーフロー構造を説明する説明図である。 横型従来オ−バーフロー構造を有する従来のＣＭＯＳ固体撮像装置の例を示す概略構成図である。

以下、本発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．ＭＯＳ固体撮像装置の概略構成例
２．第１実施の形態（固体撮像装置の構成例及び製造方法例）
３．第２実施の形態（固体撮像装置の構成例及び製造方法例）
４．第３実施の形態（電子機器の構成例）

＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図１に、本発明の各実施の形態に適用されるＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、図１に示すように、半導体基板１１例えばシリコン基板に光電変換部を含む複数の画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２としては、１つの光電変換部と複数の画素トランジスタからなる単位画素を適用することができる。また、画素２としては、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有したいわゆる画素共有の構造を適用することができる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３トランジスタ、あるいは選択トランジスタを追加した４トランジスタで構成することができる。

周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。

制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走する。そして、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。

図２は、単位画素２１の等価回路図である。本例に係る単位画素２１は、光電変換部となるフォトダイオードＰＤと、４つの画素トランジスタとから構成される。４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４から構成される。ここでは、これら画素トランジスタＴｒ１〜Ｔｒ４として、例えばｎチャネルのＭＯＳトランジスタが用いてられる。

フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲートに転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤに転送される。

フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のドレイン及びリセットトランジスタＴｒ２のドレインは、電源ＶＤＤが接続される。ここでは、リセットトランジスタＴｒ２のソース（転送トランジスタＴｒ１のドレイン）がフローティングディフージョン部ＦＤとして構成される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。

増幅トランジスタＴｒ３のソースが、選択トランジスタＴｒ４のドレインに接続され、選択トランジスタのソースが垂直信号線９に接続される。選択トランジスタＴｒ４のゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、画素２が選択される。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。なお、選択トランジスタ１１５については、電源ＶＤＤと増幅トランジスタＴｒ３のドレインとの間に接続した構成を採ることも可能である。このときは、増幅トランジスタＴｒ３のソースが垂直信号線９に接続される。

表面照射型のＣＭＯＳ固体撮像装置は、図示しないが、半導体基板の画素領域に対応した第１導電型、例えばｐ型の半導体ウェル領域に、光電変換部となるフォトダイオードＰＤと、複数の画素トランジスタからなる複数の画素が形成される。各画素は、素子分離領域で区画される。半導体基板の表面側の上方には、フォトダイオードＰＤ上を除き、層間絶縁膜を介して複数層の配線を有する多層配線層が形成され、多層配線層上に平坦化膜を介してカラーフィルタ及びオンチップレンズが積層形成される。光は、オンチップレンズを通して半導体基板の表面側よりフォトダイオードに照射される。

裏面照射型のＣＭＯＳ固体撮像装置は、図示しないが、薄膜化された半導体基板、すなわち第１導電型であるｐ型半導体ウェル領域で形成された半導体基板に、光電変換部となるフォトダイオードＰＤと、複数の画素トランジスタからなる複数の画素が形成される。各画素は素子分離領域で区画される。半導体基板の表面側の上方には、層間絶縁膜を介して複数層の配線を有する多層配線層が形成され、その上に例えば半導体基板による支持基板が接合される。配線は、配置の制限がなく、フォトダイオードＰＤ上にも形成される。半導体基板の裏面側にカラーフィルタ及びオンチップレンズが積層形成される。光は、オンチップレンズを通して半導体基板の裏面側よりフォトダイオードに照射される。

＜２．第１実施の形態＞
［固体撮像装置の構成例］
図３に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第１実施の形態を示す。図３は、表面照射型、裏面照射型を問わず適用できる横型オ−バーフロー構造を有するＣＭＯＳ固体撮像装置であり、フォトダイオードＰＤと転送トランジスタを含む要部の概略構成を示す。

第１実施の形態に係る固体撮像装置２１は、半導体基板を構成する第１導電型、例えばｐ型の半導体ウェル領域２２を有し、このｐ型半導体ウェル領域２２の素子分離領域２３で区画され各画素形成領域内に、フォトダイオードＰＤが形成される。また、フォトダイオードＰＤに隣接するように、第２導電型、例えばｎ型の半導体領域によるフローティングディフージョン部ＦＤが形成される。フォトダイオードＰＤは、ｎ型半導体領域２４と、この上に接して形成されたｎ型半導体領域による電荷蓄積領域２５と、電荷蓄積領域２５に接して半導体基板の最表面に形成されたｐ型半導体領域２６とから構成される。ｎ型半導体領域２４は、比較的に低不純物濃度のｎ−領域で形成される。電荷蓄積領域２５は、ｎ型半導体領域２４よりも高不純物濃度のｎ領域で形成される。ｐ型半導体領域２６は、表面ピニング用の領域となるもので、比較的に高不純物濃度のｐ＋領域で形成される。フォトダイオードＰＤとフローティングディフージョン部ＦＤとの間の基板上にゲート絶縁膜２７を介して転送ゲート電極２８が形成され、ここに転送トランジスタＴｒ１が形成される。転送ゲート電極２２８の側面には、サイドウォール２９が形成される。

そして、本実施の形態では、フォトダイオードＰＤの表面と、転送ゲート電極２８下の半導体基板表面との全面にわたってｐ型不純物をイオン注入してｐ型イオン注入領域３１を形成する。このｐ型イオン注入領域３１は、表面ピニング用のｐ型半導体領域として形成される。また、このｐ型イオン注入領域３１の全域下に、ｎ型不純物をイオン注入してｎ型イオン注入領域３２を形成する。このｎ型イオン注入領域３２は、フォトダイオードＰＤの電荷蓄積領域２５と、転送ゲート電極２８下のオ−バーフローパスを形成するｎ型半導体領域として形成される。

これらのｐ型イオン注入及びｎ型イオン注入は、後述するように、低濃度のｎ型半導体領域２４を形成した後であって、電荷蓄積領域２５及びｐ型半導体領域２６を形成する前に行われる。ｎ型イオン注入領域は、フォトダイオードＰＤの低濃度のｎ型半導体領域２４の表面側に重ねられて形成される。これによって、フォトダイオードＰＤの低濃度のｎ型半導体領域２４の表面側にこれより高濃度のｎ型の電荷蓄積領域２５が形成される。また、ｎ型イオン注入領域３２の転送ゲート電極２８下に対応する部分には、オ−バーフローパスとなる低濃度、例えばフォトダイオードＰＤの低濃度のｎ型半導体領域２４より低濃度のｎ型半導体領域（ｎ−−領域）３３が形成される。

一方、ｐ型イオン注入領域３１は、ｐ型半導体ウェル領域２２の表面にフォトダイオードＰＤから転送ゲート電極２８下にわたって一様な濃度で形成され、転送ゲート電極２８下に対応する領域に表面ピニング用のｐ型半導体領域（ｐ領域）３５が形成される。フォトダイオードＰＤ側では、ｐ型イオン注入領域３１に再びｐ型不純物を選択的にイオン注入することで、転送ゲート電極２８下の表面ピニング用のｐ型半導体領域３５より高濃度の表面ピニング用のｐ型半導体領域２６が形成される。

第１実施の形態の固体撮像装置２１は、上述のように、フローティングディフージョン部ＦＤをオ−バーフロードレインとし、転送ゲート電極２８下のｎ型イオン注入領域３２による領域３３をオ−バーフローパスとする横型オ−バーフロー構造を有して構成される。

［動作説明］
第１実施の形態に係る固体撮像装置２１では、転送ゲート電極２８下にフォトダイオードＰＤからフローティングディフージョン部ＦＤに連接するようにｎ型半導体領域３３によるオ−バーフローパスが形成される。電荷蓄積時、照射した光がフォトダイオードＰＤ内で光電変換され、発生した信号電荷が電荷蓄積領域２５に蓄積される。フォトダイオードＰＤでは、蓄積できる最大電荷量が決まっており、それより強い光が照射すると、電荷がフォトダイオードＰＤから溢れる。フォトダイオードＰＤから溢れた電荷は、転送ゲート電極２８下のオ−バーフローパスとなるｎ型半導体領域３３を通ってフローティングディフージョン部ＦＤへ流れ、排出される。

より詳しくは、電荷がフォトダイオードＰＤに蓄積されるにつれて、フォトダイオードＰＤのポテンシャルが変調を受ける。フォトダイオードＰＤに蓄積される電荷量に従って、フォトダイオードＰＤ内のポテンシャル電位決まる。転送ゲート電極２８下のオ−バーフローパスを形成するオ−バーフローバリアレベルに、フォトダイオードＰＤ内のポテンシャル電位が近づくと、電荷が熱励起によりフォトダイオードＰＤからフローティングディフージョン部ＦＤへ溢れる。これが、フォトダイオードＰＤの電荷がフローティングディフージョン部ＦＤへオ−バーフローするときの動作である。

第１実施の形態に係る固体撮像装置２１によれば、フォトダイオードＰＤから転送ゲート電極２８下を通ってフローティングディフージョン部ＦＤに至る全域に、一様なドーズ量のｎ型不純物をイオン注入してｎ型イオン注入領域３２が形成される。このように、フォトダイオードＰＤの表面及び転送ゲート電極２８下の全域にｎイオン注入領域３２が一様に分布されるので、マスク合わせずれの影響が低減する。これにより、転送ゲート電極２８下に安定してｎ型半導体領域３３による横型オ−バーフローパスを形成することができる。すなわち、オ−バーフローパスを製造ばらつきの影響を受けずに形成することができる。従って、マスク合わせずれによるオ−バーフローバリアのばらつきが無くなり、画素特性を向上することができる。

フォトダイオードＰＤのｎ型電荷蓄積領域２５は、マスクで規制されて形成された低濃度のｎ型半導体領域２４の表面側とｎ型イオン注入領域３２の重なり部分で形成される。電荷蓄積領域２５の不純物濃度は、ｎ型半導体領域２４の不純物濃度とｎ型イオン注入領域３２の不純物濃度の合計となる。従って、マスクを介して低濃度のｎ型半導体領域２４を形成する際の、ｎ型不純物のドーズ量を相対的に減らすことができ、マスク合わせずれの影響を相対的に低減することができる。

第１実施の形態に係る横型オ−バーフロー構造を有する固体撮像装置２１は、裏面照射型のＣＭＯＳ固体撮像装置、あるいは半導体基板にｐ型半導体基板を用いた場合の表面照射型のＣＭＯＳ固体撮像装置に適用できる。

［固体撮像装置の製造方法例］
次に、図４〜図６を用いて第１実施の形態に係る固体撮像装置２１の製造方法例を説明する。まず、図４Ａに示すように、シリコン半導体基板２０の上面に熱酸化により絶縁膜３７を形成する。次に、シリコン半導体基板２０にｐ型半導体ウェル領域２２を形成する。ｐ型半導体ウェル領域２２は、例えば、シリコン半導体基板２０の形成すべきｐ型半導体ウェル領域以外の領域上に、レジストマスクなどのマスクを形成して、ｐ型不純物をイオン注入して形成する。

次に、図４Ｂに示すように、絶縁膜３７上にハードマスク層（図示せず）を形成し、リゾグラフィー技術とエッチング技術によって、ハードマスク層をパターニングしてハードマスクを形成する。さらに、このハードマスクをエッチングマスクとして用い、ドライエッチングにより、画素分離を含む素子分離すべき領域にトレンチ（溝）３８を形成する。

次に、図４Ｃに示すように、化学気相成長（ＣＶＤ）法により、トレンチ３８内に絶縁膜３９を埋め込み、ＳＴＩ（Shallow Trench Isolation）構造の素子分離領域２３を形成する。

次に、図５Ｄに示すように、素子分離領域２３で区画された各画素形成領域のｐ型半導体ウェル領域２２内に、フォトダイオードを構成する低不純物濃度のｎ型半導体領域（ｎ−領域）２４を形成する。このｎ型半導体領域２４は、ｐ型半導体ウェル領域２２上にフォトダイオード形成領域を除いて例えばレジスト膜などのマスクを形成し、ｎ型不純物をイオン注入して形成する。ｎ型半導体領域２４は、ｐ型半導体ウェル領域２２の表面から所要深さを残して、例えば表面ピニング用のｐ型半導体領域の深さｄ＝０．１μｍだけ残して、ｐ型半導体ウェル領域２２内に形成する。

次に、図５Ｅに示すように、形成すべきフォトダイオード、転送ゲート電極及びフローティングディフージョン部に対応する全域にわたるｐ型半導体領域２２の表面に、例えばレジストマスクなどのマスクを介して、ｐ型，ｎ型の不純物のイオン注入を行う。次に、同じマスクを用いて、ｎ型不純物をイオン注入し、ｐ型イオン注入領域３１の全域下にｎ型イオン注入領域３２を形成する。

ｐ型イオン注入領域３１を形成するｐ型不純物のイオン注入深さは、基盤表面を十分にピニングする深さを確保できる幅である基板の最表面から０．１μｍ付近であり、イオン注入のドーズ量は、１×１０^１１〜５×１０^１２ｃｍ^−２が望ましい。１×１０^１１ｃｍ^−２より薄いと基盤表面を十分にピニングすることができず、５×１０^１２ｃｍ^−２より濃いと完全転送することが困難になる。ｎ型イオン注入領域３２を形成するｎ不純物のイオン注入深さは、０．１μｍ〜０．３μｍ付近であり、イオン注入のドーズ量は、１×１０^１１〜５×１０^１２ｃｍ^−２が望ましい。ｐ型イオン注入領域３１より深い領域に形成する必要があるが、０．３μｍより深いと完全転送することが困難になる。

ｐ型イオン注入領域３１により表面ピニング用のｐ型半導体領域が形成される。ｎ型不純物のイオン注入は、低濃度のｎ型半導体領域２４の表面部分に重なるように行われる。このｎ型イオン注入領域３２の転送ゲート電極２８下に対応する部分にオ−バーフローパスとなるｎ型半導体領域（ｎ−−領域）３３が形成される。同時に、ｎ型イオン注入領域３３と低濃度のｎ型半導体領域２４とが重なる表面部分に高濃度のｎ型半導体領域による電荷蓄積領域２５が形成される。

次いで、選択的形成したレジストマスクなどのマスクを介して、ｎ型電荷蓄積領域２５上のｐ型イオン注入領域３１に再度ｐ型不純物をイオン注入し、高濃度のｐ型半導体領域（ｐ＋領域）２６を形成する。ｐ型半導体領域２６はフォトダイオード側の表面ピニング用のｐ型半導体領域となる。一方、ｐ型イオン注入領域３１の転送ゲート電極２８下の部分が、転送ゲート電極２８下の表面ピニング用のｐ型半導体領域となる。低濃度のｎ型半導体領域２４、ｎ型電荷蓄積領域２５及び表面ピニング用のｐ型半導体領域２６によりフォトダイオードＰＤが形成される。

ゲート絶縁膜２７上に画素トランジスタのゲート電極を形成する。図５Ｆでは、転送ゲート電極２８のみを示す。ゲート電極２８は、ドープトポリシリコンもしくは銅、アルミニウムなどのメタルを用いて形成することができる。これらから選らばれた導電膜をリソグラフィー技術とエッチング技術によりドライエッチングすることにより、転送ゲート電極２８が形成される。

次に、図６Ｇに示すように、各ゲート電極、図では転送ゲート電極２８の側面にサイドウォール２９を形成する。すなわち、前工程でのレジストマスクを除去した後、化学気相成長（ＣＶＤ）法とドライエッチング法により、転送ゲート電極２８の側面に、窒化シリコン膜をストッパ膜として酸化シリコンによるサイドウォール２９を形成する。

次に、図６Ｈに示すように、フォトダイオードＰＤ上に形成したレジストマスク、転送ゲート電極２８、サイドウォール２９をマスクとして、ｎ型不純物をイオン注入し、ｎ型半導体領域によるフローティングディフージョン部ＦＤを形成する。ＳＴＩ構造の素子分離領域２３もマスクとして利用される。同時に他の画素トランジスタのｎ型ソース領域及びｎ型ドレイン領域を形成する。ここに、転送トランジスタＴｒ１を含む複数の画素トランジスタを形成する。

その後の工程は、表面照射型のＣＭＯＳ固体撮像装置であれば、半導体基板表面の上方に層間絶縁膜を介して複数層の配線を形成してなる多層配線層を形成し、さらに平坦化膜を介してカラーフィルタ、オンチップレンズを順次形成する。
裏面照射型固体撮像装置であれば、半導体基板表面の上方に層間絶縁膜を介して複数層の配線を形成してなる多層配線層を形成し、多層配線層上に平坦化膜を介してシリコン基板などによる支持基板を接合する。次いで、半導体基板の裏面側から例えば化学機械研磨（ＣＭＰ）法により薄膜化する。次いで、半導体基板の裏面上に、反射防止膜などを介してカラーフィルタ及びオンチップレンズを形成する。このようにして、目的の固体撮像装置２１を得る。

第１実施の形態に係る固体撮像装置の製造方法によれば、フォトダイオードＰＤの低濃度のｎ型半導体領域２４を形成した後、ｐ型イオン注入領域３１、ｎ型イオン注入領域３２が形成される。これらイオン注入領域３１、３２は、フォトダイオードＰＤのｎ型半導体領域２４、形成すべき転送ゲート電極下及びフローティングディフージョン部の全面にわたって一様の不純物イオン注入で形成される。これにより表面ピニング用のｐ型半導体領域、オ−バーフローパスとなるｎ型半導体領域をマスク合わせずれの影響を受けず、正確に形成することができる。転送ゲート電極下のオ−バーフローパスを形成するオ−バーフローバリアのばらつきが低減する。

フォトダイオードＰＤの低濃度のｎ型半導体領域２４の表面側とｎ型イオン注入領域３２との重ねられた領域でｎ型電荷蓄積領域２５が形成されるので、低濃度のｎ型半導体領域２４の不純物ドーズ量を相対的に減らすことができる。これにより、マスク合わせずれの影響を相対的に低減できる。
この結果、オ−バーフローバリアのばらつきを抑制し、画素特性を向上させた横型オ−バーフロー構造のＣＭＯＳ固体撮像装置を精度よく製造することができる。

＜３．第２実施の形態＞
［固体撮像装置の構成例］
図７に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第２実施の形態を示す。図７は、表面照射型、裏面照射型を問わず適用できる横型オ−バーフロー構造を有するＣＭＯＳ固体撮像装置であり、フォトダイオードＰＤと転送トランジスタを含む要部の概略構成を示す。

第２実施の形態に係る固体撮像装置４３は、第１実施の形態のオ−バーフローパスとなる第２導電型イオン注入領域３２の下に、安定的にオ−バーフローパスを形成するための第１導電型イオン注入領域４４を有して構成される。

第２実施の形態に係る固体撮像装置４３は、第１実施の形態と同様に、半導体基板を構成する第１導電型、例えばｐ型の半導体ウェル領域２２を有し、ｐ型半導体ウェル領域２２の素子分離領域２３で区画され画素形成領域内に、フォトダイオードＰＤが形成される。フォトダイオードＰＤに隣接するように、第２導電型、例えばｎ型の半導体領域によるフローティングディフージョン部ＦＤが形成される。フォトダイオードＰＤは、ｎ型半導体領域２４と、この上に接して形成されたｎ型半導体領域による電荷蓄積領域２５と、電荷蓄積領域２５に接して半導体基板の最表面に形成されたｐ型半導体領域２６とから構成される。ｎ型半導体領域２４は、比較的に低不純物濃度のｎ−−領域で形成される。電荷蓄積領域２５は、ｎ型半導体領域２４よりも高不純物濃度のｎ領域で形成される。ｐ型半導体領域２６は、表面ピニング用の領域となるもので、比較的に高不純物濃度のｐ＋領域で形成される。フォトダイオードＰＤとフローティングディフージョン部ＦＤとの間の基板上にゲート絶縁膜２７を介して転送ゲート電極２８が形成され、転送トランジスタＴｒ１が形成される。転送ゲート電極２２８の側面には、サイドウォール２９が形成される。

本実施の形態では、フォトダイオードＰＤの表面と、転送ゲート電極２８下の半導体基板表面との全面にわたってｐ型不純物をイオン注入してｐ型イオン注入領域３１を形成する。このｐ型イオン注入領域３１は、表面ピニング用のｐ型半導体領域として形成される。また、ｐ型イオン注入領域３１の全域下に、ｎ型不純物をイオン注入してｎ型イオン注入領域３２を形成する。このｎ型イオン注入領域３２は、フォトダイオードＰＤの電荷蓄積領域２５と、転送ゲート電極２８下のオ−バーフローパスを形成するｎ型半導体領域として形成される。

ｎ型イオン注入領域は、フォトダイオードＰＤの低濃度のｎ型半導体領域２４の表面側に重ねられて形成され、フォトダイオードＰＤの低濃度のｎ型半導体領域２４の表面側にこれより高濃度のｎ型の電荷蓄積領域２５が形成される。ｎ型イオン注入領域３２の転送ゲート電極２８下に対応する部分には、オ−バーフローパスとなる低濃度、例えばフォトダイオードＰＤの低濃度のｎ型半導体領域２４より低濃度のｎ型半導体領域（ｎ−−領域）３３が形成される。

一方、ｐ型イオン注入領域３１は、ｐ型半導体ウェル領域２２の表面にフォトダイオードＰＤから転送ゲート電極２８下にわたって一様な濃度で形成され、転送ゲート電極２８下に対応する領域に表面ピニング用のｐ型半導体領域（ｐ領域）３５が形成される。フォトダイオードＰＤ側では、ｐ型イオン注入領域３１に再びｐ型不純物を選択的にイオン注入することで、転送ゲート電極２８下の表面ピニング用のｐ型半導体領域３５より高濃度の表面ピニング用のｐ型半導体領域２６が形成される。

さらに、本実施の形態では、オ−バーフローパスとなるｎ型イオン注入領域３２の全域下に、安定的にオ−バーフローパスを形成するための、第１導電型、すなわちｐ型のイオン注入領域４４が形成される。横型オ−バーフローパスとなるｎ型イオン注入領域３２では、基板深さ方向の不純物濃度分布を見ると、基板の深い側で不純物濃度が低くなる裾を引く部分が形成される。この裾を引く部分の不純物濃度は、ばらつきが生じ易く、このためフォトダイオードＰＤからフローティングディフージョン部ＦＤへ溢れる電荷が画素毎にばらつく懸念がある。ｎ型イオン注入領域３２下のｐ型イオン注入領域４４は、ｎ型イオン注入領域３２の不純物分布の裾引き部分を無くし、ｎ型イオン注入領域３２の不純物濃度を安定化させる。

ｐ型イオン注入領域４４により、フォトダイオードＰＤのｎ型電荷蓄積領域２５下にｎ型電荷蓄積領域２５より低濃度であって、低濃度のｎ型半導体領域２４より高濃度のｎ型領域４５が形成される。また、ｐ型イオン注入領域４４により、オ−バーフローパスとなるｎ型半導体領域３３下にｐ型半導体領域４６が形成される。

図７では、フォトダイオードＰＤの低濃度のｎ型半導体領域２４、ｎ型電荷蓄積領域２５の不純物濃度は実質的に図３と同様であるが、ｐ型イオン注入領域４４によるｎ型半導体領域４５の濃度の比較の関係で、ｎ型半導体領域２４をｎ−−と表記する。

第２実施の形態の固体撮像装置４３は、上述のように、フローティングディフージョン部ＦＤをオ−バーフロードレインとし、ｎ型イオン注入領域３２をオ−バーフローパス、その下のｐ型イオン注入領域４４を有した横型オ−バーフロー構造を有して構成される。

［動作説明］
第２実施の形態に係る固体撮像装置４３では、第１実施の形態と同様に、転送ゲート電極２８下にフォトダイオードＰＤからフローティングディフージョン部ＦＤに連接するようにｎ型半導体領域３３によるオ−バーフローパスが形成される。電荷蓄積時、照射した光がフォトダイオードＰＤ内で光電変換され、発生した信号電荷が電荷蓄積領域２５に蓄積される。強い光が照射されて生じた最大電荷量を超える電荷は、転送ゲート電極２８下のオ−バーフローパスとなるｎ型半導体領域３３を通ってフローティングディフージョン部ＦＤへ流れ、排出される。

ｎ型イオン注入領域３２の全域下にｐ型イオン注入領域４４が形成されることにより、ｎ型イオン注入領域３２の不純物濃度が安定化する。これにより、転送ゲート電極２８下のｎ型イオン注入領域３２、従ってオ−バーフローパスとなるｎ型半導体領域３３のオ−バーフローバリアが画素ごとにばらつくことなく安定化する。

第２実施の形態に係る固体撮像装置４３によれば、第１実施の形態と同様に、オ−バーフローパスとなるｎ型半導体領域３３が、フォトダイオードＰＤかフローティングディフージョン部ＦＤに至る全域にわたるｎ型イオン注入領域３２で形成される。フォトダイオードＰＤの表面及び転送ゲート電極２８下の全域にｎ型イオン注入領域３２が一様に分布されるので、マスク合わせずれの影響が低減し、転送ゲート電極２８下に安定してｎ型半導体領域３３による横型オ−バーフローパスを形成することができる。オ−バーフローパスを製造ばらつきの影響を受けずに形成することができ、マスク合わせずれによるオ−バーフローバリアのばらつきが無くなり、画素特性を向上することができる。フォトダイオードＰＤの最表面から転送ゲート電極２８下の全域にわたって、一様に表面ピニング用のｐ型イオン注入領域３１が形成されるので、マスク合わせずれの影響が低減され、画素の特性悪化を低減することができる。電荷蓄積領域２５の不純物濃度は、ｎ型半導体領域２４の不純物濃度とｎ型イオン注入領域３２の不純物濃度の合計となる。従って、マスクを介して低濃度のｎ型半導体領域２４を形成する際の、ｎ型不純物のドーズ量を相対的に減らすことができ、マスク合わせずれの影響を相対的に低減することができる。

さらに、第２実施の形態によれば、ｎ型イオン注入領域３２下にｐ型イオン注入領域４４を有するので、オ−バーフローパスを形成するオ−バーフローバリアレベルが安定化する。これにより、フォトダイオードＰＤの飽和電荷量が画素毎にばらつくことがなく、より画素特性のばらつきを低減することができる。

第２実施の形態に係る横型オ−バーフロー構造を有する固体撮像装置４３は、裏面照射型のＣＭＯＳ固体撮像装置、あるいは半導体基板をｐ型半導体基板を用いた場合の表面照射型のＣＭＯＳ固体撮像装置に適用できる。

［固体撮像装置の製造方法例］
次に、図８〜図１０を用いて第２実施の形態に係る固体撮像装置４３の製造方法例を説明する。まず、図８Ａに示すように、シリコン半導体基板２０の上面に熱酸化により絶縁膜３７を形成する。次に、シリコン半導体基板２０にｐ型半導体ウェル領域２２を形成する。ｐ型半導体ウェル領域２２は、例えば、シリコン半導体基板２０の形成すべきｐ型半導体ウェル領域以外の領域上に、レジストマスクなどのマスクを形成して、ｐ型不純物をイオン注入して形成する。

次に、図８Ｂに示すように、絶縁膜３７上にハードマスク層（図示せず）を形成し、リゾグラフィー技術とエッチング技術によって、ハードマスク層をパターニングしてハードマスクを形成する。さらに、このハードマスクをエッチングマスクとして用い、ドライエッチングにより、画素分離を含む素子分離すべき領域にトレンチ（溝）３８を形成する。

次に、図８Ｃに示すように、化学気相成長（ＣＶＤ）法により、トレンチ３８内に絶縁膜３９を埋め込み、ＳＴＩ構造の素子分離領域２３を形成する。

次に、図９Ｄに示すように、素子分離領域２３で区画された各画素形成領域のｐ型半導体ウェル領域２２内に、フォトダイオードを構成する低不純物濃度のｎ型半導体領域（ｎ−領域）２４を形成する。このｎ型半導体領域２４は、ｐ型半導体ウェル領域２２上にフォトダイオード形成領域を除いて例えばレジスト膜などのマスクを形成し、ｎ型不純物をイオン注入して形成する。ｎ型半導体領域２４は、ｐ型半導体ウェル領域２２の表面から所要深さを残して、例えば表面ピニング用のｐ型半導体領域の深さｄ＝０．１μｍだけ残して、ｐ型半導体ウェル領域２２内に形成する。

次に、図９Ｅに示すように、形成すべきフォトダイオード、転送ゲート電極及びフローティングディフージョン部に対応する全域にわたるｐ型半導体領域２２の表面に、例えばレジストマスクなどのマスクを介して、ｐ型，ｎ型、ｐ型の不純物のイオン注入を行う。

ｐ型イオン注入領域３１を形成するｐ型不純物のイオン注入深さは、基板表面を十分にピニングする深さを確保できる幅である基板の最表面から０．１μｍ付近であり、イオン注入のドーズ量は、１×１０^１１〜５×１０^１２ｃｍ^−２が望ましい。１×１０^１１ｃｍ^−２より薄いと基板表面を十分にピニングすることができず、５×１０^１２ｃｍ^−２より濃いと完全転送することが困難になる。ｎ型イオン注入領域３２を形成するｎ不純物のイオン注入深さは、０．１μｍ〜０．３μｍ付近であり、イオン注入のドーズ量は、１×１０^１１〜５×１０^１２ｃｍ^−２が望ましい。ｐ型イオン注入領域３１より深い領域に形成する必要があるが、０．３μｍより深いと完全転送することが困難になる。ｐ型イオン注入領域４４を形成するｐ型不純物のイオン注入深さは、ｎ型イオン注入領域３２の裾引き部分を無くすために、ｎ型イオン注入領域３２より深くかつそこから離れない位置である０．３μｍ〜０．５μｍ付近であり、イオン注入のドーズ量は、１×１０^１１〜５×１０^１２ｃｍ^−２が望ましい。１×１０^１１ｃｍ^−２より薄いとｎ型イオン注入領域３２の裾引き部分を打ち消すことはできず、５×１０^１２ｃｍ^−２より濃いとｎ型半導体領域４５の濃度がｐになる恐れがある。オーバーフローバリアを安定化させる半導体領域は、フォトダイオードＰＤに対応する部分をｎ型とし、転送ゲート電極２８下に対応する部分をｐ型とすることができる。

ｐ型イオン注入領域３１により表面ピニング用のｐ型半導体領域が形成される。ｎ型不純物のイオン注入は、低濃度のｎ型半導体領域２４の表面部分に重なるように行われる。このｎ型イオン注入領域３２の転送ゲート電極２８下に対応する部分にオ−バーフローパスとなるｎ型半導体領域（ｎ−−領域）３３が形成される。同時に、ｎ型イオン注入領域３３と低濃度のｎ型半導体領域２４とが重なる表面部分に高濃度のｎ型半導体領域による電荷蓄積領域２５が形成される。

次いで、選択的形成したレジストマスクなどのマスクを介して、ｎ型電荷蓄積領域２５上のｐ型イオン注入領域３１に再度ｐ型不純物をイオン注入し、高濃度のｐ型半導体領域（ｐ＋領域）２６を形成する。ｐ型半導体領域２６はフォトダイオード側の表面ピニング用のｐ型半導体領域となる。一方、ｐ型イオン注入領域３１の転送ゲート電極２８下の部分が、転送ゲート電極２８下の表面ピニング用のｐ型半導体領域３５となる。低濃度のｎ型半導体領域２４、ｎ型電荷蓄積領域２５及び表面ピニング用のｐ型半導体領域２６によりフォトダイオードＰＤが形成される。

ゲート絶縁膜２７上に画素トランジスタのゲート電極を形成する。図９Ｆでは、転送ゲート電極２８のみを示す。ゲート電極２８は、ドープトポリシリコンもしくは銅、アルミニウムなどのメタルを用いて形成することができる。これらから選らばれた導電膜をリソグラフィー技術とエッチング技術によりドライエッチングすることにより、転送ゲート電極２８が形成される。

次に、図１０Ｇに示すように、各ゲート電極、図では転送ゲート電極２８の側面にサイドウォール２９を形成する。すなわち、前工程でのレジストマスクを除去した後、化学気相成長（ＣＶＤ）法とドライエッチング法により、転送ゲート電極２８の側面に、窒化シリコン膜をストッパ膜として酸化シリコンによるサイドウォール２９を形成する。

次に、図１０Ｈに示すように、フォトダイオードＰＤ上に形成したレジストマスク、転送ゲート電極２８、サイドウォール２９をマスクとして、ｎ型不純物をイオン注入し、ｎ型半導体領域によるフローティングディフージョン部ＦＤを形成する。フローティングディフージョン部ＦＤはセルフアラインで形成される。ＳＴＩ構造の素子分離領域２３もマスクとして利用される。同時に他の画素トランジスタのｎ型ソース領域及びｎ型ドレイン領域を形成する。ここに、転送トランジスタＴｒ１を含む複数の画素トランジスタを形成する。

その後の工程は、表面照射型のＣＭＯＳ固体撮像装置であれば、半導体基板表面の上方に層間絶縁膜を介して複数層の配線を形成してなる多層配線層を形成し、さらに平坦化膜を介してカラーフィルタ、オンチップレンズを順次形成する。
裏面照射型固体撮像装置であれば、半導体基板表面の上方に層間絶縁膜を介して複数層の配線を形成してなる多層配線層を形成し、多層配線層上に平坦化膜を介してシリコン基板などによる支持基板を接合する。次いで、半導体基板の裏面側から例えば化学機械研磨（ＣＭＰ）法により薄膜化する。次いで、半導体基板の裏面上に、反射防止膜などを介してカラーフィルタ及びオンチップレンズを形成する。このようにして、目的の固体撮像装置４３を得る。

第２実施の形態の固体撮像装置の製造方法によれば、フォトダイオードＰＤの低濃度のｎ型半導体領域２４を形成した後、ｐ型イオン注入領域３１、ｎ型イオン注入領域３２及びｐ型イオン注入領域４４が形成される。これらイオン注入領域３１、３２及び４４は、フォトダイオードＰＤのｎ型半導体領域２４、形成すべき転送ゲート電極下及びフローティングディフージョン部の全面にわたって一様の不純物イオン注入で形成される。これにより表面ピニング用のｐ型半導体領域、オ−バーフローパスとなるｎ型半導体領域及び安定的にオ−バーフローパスを形成する領域をマスク合わせずれの影響を受けず、正確に形成することができる。ｐ型イオン注入領域４４によりオ−バーフローパスが安定して形成され、またｎ型イオン注入領域３２により転送ゲート電極下のオ−バーフローバリアのばらつきが低減する。

フォトダイオードＰＤの低濃度のｎ型半導体領域２４の表面側とｎ型イオン注入領域３２との重ねられた領域にｎ型電荷蓄積領域２５が形成されるので、低濃度のｎ型半導体領域２４の不純物ドーズ量を相対的に減らすことができる。これにより、マスク合わせずれの影響を相対的に低減できる。
この結果、さらにオ−バーフローバリアのばらつきを抑制し、画素特性を向上させた横型オ−バーフロー構造のＣＭＯＳ固体撮像装置を精度よく製造することができる。

上述の実施の形態に係るＣＭＯＳ固体撮像装置の画素は、１つのフォトダイオードと複数の画素トランジスタからなる単位画素（非共有タイプ）、あるいは複数のフォトダイオードに１つの画素トランジスタ部を共有させた共有画素（共有タイプ）を適用できる。

なお、上述の実施の形態に係る固体撮像装置では、信号電荷を電子とし、第１導電型をｎ型、第２導電型をｐ型として構成したが、信号電荷を正孔とする固体撮像装置にも適用できる。この場合、各半導体基板、半導体ウェル領域あるいは半導体領域の導電型を逆にし、ｐ型が第１導電型，ｎ型が第２導電型となる。

＜４．第３実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えば、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、プリンター等の電子機器に適用することができる。

図１１に、本発明に係る電子機器の一例としてカメラに適用した第３実施の形態を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施も形態のカメラ５１は、固体撮像装置５２と、固体撮像装置５２の受光センサ部に入射光を導く光学系５３と、シャッタ装置５４を有する。さらに、カメラ５１は、固体撮像装置５２を駆動する駆動回路５５と、固体撮像装置５２の出力信号を処理する信号処理回路５６とを有する。

固体撮像装置５２は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）５３は、被写体からの像光（入射光）を固体撮像装置５２の撮像面上に結像させる。これにより、固体撮像装置５２内に、一定期間信号電荷が蓄積される。光学系５３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置５４は、固体撮像装置５２への光照射期間及び遮光期間を制御する。駆動回路５５は、固体撮像装置５２の転送動作及びシャッタ装置５４のシャッタ動作を制御する駆動信号を供給する。駆動回路５５から供給される駆動信号（タイミング信号）により、固体撮像装置５２の信号転送を行う。信号処理回路５６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。

第３実施の形態に係るカメラなどの電子機器によれば、横型オ−バーフロー構造の固体撮像装置５２において、画素間のオ−バーフローバリアのばらつきを抑制し、画素特性を向上し、その他、上記固体撮像装置の実施の形態で説明した効果を奏する。従って、高画質化が図られ、信頼性の高い電子機器を提供することができる。

２１、４１、４３、４８・・ＣＭＯＳ固体撮像装置、２２・・ｐ型半導体領域、２３・・素子分離領域、ＰＤ・・フォトダイオード、ＦＤ・・フローティングディフージョン部、２４・・低濃度のｎ型半導体領域、２５・・ｎ型電荷蓄積領域、２７・・ゲート絶縁膜、２８・・転送ゲート電極、２９・・サイドウォール、３１・・ｐ型イオン注入領域、３２・・ｎ型イオン注入領域、４４・・ｐ型イオン注入領域、

Claims (12)

1. 半導体基板に形成された光電変換部と画素トランジスタからなる複数の画素と、
   前記画素内のフローティングディフージョン部と、
   前記画素における光電変換部側の表面と、画素トランジスタのうちの転送トランジスタの転送ゲート電極下の半導体基板表面との全面にわたって形成された表面ピニング用の第１導電型イオン注入領域と、
   前記第１導電型イオン注入領域の全域下に形成され、前記フローティングディフージョン部へのオ−バーフローパスとなるオ−バーフローパス形成用の第２導電型イオン注入領域とを有し、
   前記転送ゲート電極下の前記第２導電型イオン注入領域によりオ−バーフローパスを形成するオ−バーフローバリアが形成され、
   前記光電変換部における第２導電型半導体領域と前記オ−バーフローパス形成用の第２導電型イオン注入領域との重なる領域により電荷蓄積領域が形成される
   固体撮像装置。
2. 前記オ−バーフローパス形成用の第２導電型イオン注入領域の全域下に前記オ−バーフローバリアを安定させる第１導電型イオン注入領域を有する
   請求項１記載の固体撮像装置。
3. 前記表面ピニング用の第１の第１導電型イオン注入領域の前記光電変換部に対応する部分の不純物濃度が、該第１の第１導電型イオン注入領域の前記転送ゲート電極下の部分より高濃度である
   請求項１または２記載の固体撮像装置。
4. 前記表面ピニング用の第１導電型イオン注入領域の前記光電変換部に対応する部分の不純物濃度が、該表面ピニング用の第１導電型イオン注入領域の前記転送ゲート電極下の部分より高濃度であり、
   前記オ−バーフローバリアを安定させる第１導電型イオン注入領域は、前記光電変換部に対応する部分が第２導電型半導体領域であって、前記転送ゲート電極下に対応した部分が第１導電型半導体領域である
   請求項２記載の固体撮像装置。
5. 半導体基板の各画素形成領域に形成すべき光電変換部の側の表面と、画素トランジスタのうちの転送トランジスタの転送ゲート電極下に対応する半導体基板表面と、フローティングディフージョン部に対応する半導体基板表面との全面にわたって、イオン注入法により表面ピニング用の第１導電型イオン注入領域と、該第１導電型イオン注入領域の全域下のオ−バーフローパス形成用の第２導電型イオン注入領域を形成する工程と、
   前記半導体基板上にゲート絶縁膜を介して転送トランジスタを含む前記画素トランジスタのゲート電極を形成する工程と、
   前記半導体基板に第２導電型不純物をイオン注入してフローティングディフージョン部を形成する工程と、
   を有し、
   前記転送ゲート電極下の前記第２導電型イオン注領域によりオ−バーフローパスを形成するオ−バーフローバリアを形成し、
   前記光電変換部に形成した第２導電型半導体領域と前記オ−バーフローパス形成用の第２導電型イオン注入領域とが重なる領域により電荷蓄積領域を形成する
   固体撮像装置の製造方法。
6. 前記画素トランジスタのゲート電極を形成する前に、前記オ−バーフローパス形成用の第２導電型イオン注入領域の全域下に第１導電型不純物をイオン注入して前記オ−バーフローバリアを安定させる第１導電型イオン注入領域を形成する工程を有する
   請求項５記載の固体撮像装置の製造方法。
7. 前記表面ピニング用の第１導電型不純物のイオン注入により、前記光電変換部に対応する部分に、前記転送ゲート電極下の表面ピニング用の第１導電型イオン注入領域より高不純物濃度の表面ピニング用の第１導電型イオン注入領域を形成する
   請求項５または請求項６記載の固体撮像装置の製造方法。
8. 前記表面ピニング用の第１導電型不純物のイオン注入により、前記光電変換部に対応する部分に、前記転送ゲート電極下の表面ピニング用の第１導電型イオン注入領域より高不純物濃度の表面ピニング用の第１導電型イオン注入領域を形成し、
   前記オ−バーフローバリアを安定化させる半導体領域は、前記光電変換に対応する部分を第２導電型とし、前記転送ゲート電極下に対応する部分を第１導電型とする
   請求項６記載の固体撮像素子の製造方法。
9. 固体撮像装置と、
   前記固体撮像装置のフォトダイオードに入射光を導く光学系と、
   前記固体撮像装置の出力信号を処理する信号処理回路を備え、
   前記固体撮像装置は、
   半導体基板に形成された光電変換部と画素トランジスタからなる複数の画素と、
   前記画素内のフローティングディフージョン部と、
   前記画素における光電変換部の第２導電型半導体領域の表面と、画素トランジスタのうちの転送トランジスタの転送ゲート電極下の半導体基板表面との全面にわたって形成された表面ピニング用の第１導電型イオン注入領域と、
   前記第１導電型イオン注入領域の全域下に形成され、前記フローティングディフージョン部へのオ−バーフローパスとなるオ−バーフローパス形成用の第２導電型イオン注入領域とを有し、
   前記転送ゲート電極下の前記第２導電型イオン注領域によりオ−バーフローパスを形成するオ−バーフローバリアが形成され、
   前記光電変換部の第２導電型半導体領域と前記オ−バーフローパス形成用の第２導電型イオン注入領域との重なる領域により電荷蓄積領域が形成される
   電子機器。
10. 前記固体撮像装置において、
    前記オ−バーフローパス形成用の第２導電型イオン注入領域の全域下に前記オ−バーフローバリアを安定させる第１導電型イオン注入領域を有する
    請求項９記載の電子機器。
11. 前記固体撮像装置において、
    前記表面ピニング用の第１導電型イオン注入領域の前記光電変換部に対応する部分の不純物濃度が、該第１導電型イオン注入領域の前記転送ゲート電極下の部分より高濃度である
    請求項９または１０記載の電子機器。
12. 前記固体撮像装置において、
    前記表面ピニング用の第１導電型イオン注入領域の前記光電変換部に対応する部分の不純物濃度が、該第１導電型イオン注入領域の前記転送ゲート電極下の部分より高濃度であり、
    前記オ−バーフローバリアを安定させる第１導電型イオン注入領域は、前記光電変換部に対応する部分が第２導電型半導体領域であって、前記転送ゲート電極下に対応した部分が第１導電型半導体領域である
    請求項１０記載の電子機器。

Images