JP2007173258A - 固体撮像装置およびその製造方法、並びにカメラ - Google Patents

Abstract

【課題】導波路の開口部への透明膜の埋め込み性を改善し、集光性を向上させた固体撮像装置およびその製造方法、並びにカメラを実現することができる。
【解決手段】本実施形態に係る固体撮像装置は、半導体基板２０に形成された受光部２２と、半導体基板２０の上層に形成された導電層Ｍ１，Ｍ２と、導電層Ｍ１，Ｍ２および半導体基板２０を被覆し、受光部２２上に導波路の開口部５０を有する層間絶縁膜３１〜３３と、層間絶縁膜３１〜３３の開口部５０に埋め込まれて形成された透明膜５１とを有し、少なくとも受光部２２の周囲の導電層Ｍ１の表面の一部にエッチングストッパ膜４０が形成されている。
【選択図】図４

Description

本発明は、固体撮像装置およびその製造方法、並びにカメラに関し、特に、光導波路を有する固体撮像装置およびその製造方法、並びにカメラに関する。

固体撮像素子において、集光効率を上げる手段として導波路構造が知られている（例えば、特許文献１、２参照）。導波路は、オンチップレンズと受光部（フォトダイオード部）を光学的に接続するものである。導波路内部のコア材となる透明膜がクラッド部となる周囲の絶縁膜に比して屈折率が高いことを利用し、透明膜と絶縁膜の界面にて臨界角より大きい入射角をもつ入射光を全反射させ、受光部への集光効率を高めるものである。

導波路の形成では、層間絶縁膜に導波路の開口部を形成した後に、当該開口部内が透明膜で埋め込まれる。ＭＯＳ型の固体撮像装置の場合には、全ての配線層を形成した後に、層間絶縁膜内に導波路の開口部が形成される。
特開平１１−１２１７２５号公報 特開平１０−３２６８８５号公報

しかしながら、撮像素子の多画素化に向けて画素面積が小さくなり、それに伴い導波路の開口面積が縮小される。特に、多層配線構造を有するＣＭＯＳセンサにおいては、微細化にともない配線密度が高くなるため、配線との接触を防止するためにはマージンを設ける必要がある。この結果、開口径縮小が必要となり、集光感度が低下してしまう問題があった。

さらに、例えば、多層配線構造を有する固体撮像装置においては、形成すべき導波路の開口部が深くなる。この結果、開口部のアスペクト比が高くなり、導波路開口部へのコア材料となる透明膜の埋込み性が悪くなる。これによる集光性の悪化、ばらつきが懸念される。

本発明は上記の事情に鑑みてなされたものであり、その目的は、集光性を改善した固体撮像装置およびカメラを提供することにある。
本発明の他の目的は、導波路の開口部への透明膜の埋め込み性を改善することができる固体撮像装置の製造方法を提供することにある。

上記の目的を達成するため、本発明の固体撮像装置は、基板に形成された受光部と、前記基板の上層に形成された導電層と、前記導電層および前記基板を被覆し、前記受光部上に導波路の開口部を有する層間絶縁膜と、前記層間絶縁膜の前記開口部に埋め込まれて形成された透明膜とを有し、少なくとも前記受光部の周囲の前記導電層の表面の一部にエッチングストッパ膜が形成されている。

上記の目的を達成するため、本発明の固体撮像装置の製造方法は、基板に受光部を形成する工程と、前記基板上に層間絶縁膜および導電層を形成する工程と、前記受光部上の前記層間絶縁膜を除去して、導波路の開口部を形成する工程と、前記開口部内に透明膜を埋め込む工程とを有し、前記層間絶縁膜および前記導電層を形成する工程において、少なくとも前記受光部の周囲の前記導電層の表面の一部にエッチングストッパ膜を形成する。

上記の目的を達成するため、本発明のカメラは、固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、前記固体撮像装置は、基板に形成された受光部と、前記基板の上層に形成された導電層と、前記導電層および前記基板を被覆し、前記受光部上に導波路の開口部を有する層間絶縁膜と、前記層間絶縁膜の前記開口部に埋め込まれて形成された透明膜とを有し、少なくとも前記受光部の周囲の前記導電層の表面の一部にエッチングストッパ膜が形成されている。

上記の本発明では、受光部の周囲の導電層の表面の一部にエッチングストッパ膜が形成されている。これにより、導波路の開口部の形成の際に導電層が露出することが防止される。この結果、周囲の導電層と、導波路の開口部との間にスペースを設けなくてもよいため、開口部の径を大きくすることができる。

本発明によれば、集光性を改善した固体撮像装置およびカメラを実現することができる。
本発明の固体撮像装置の製造方法によれば、導波路の開口部への透明膜の埋め込み性を改善することができる。

以下に、本発明の実施の形態について、図面を参照して説明する。

（第１実施形態）
図１は、本実施形態に係る増幅型固体撮像装置の構成の一例を示すブロック図である。本実施形態では、例えばＭＯＳ型イメージセンサを例に説明する。

固体撮像装置１０は、光電変換素子である例えばフォトダイオードを含む単位画素１１と、当該画素１１が行列状に２次元配列されてなる画素アレイ部（撮像部）１２と、垂直選択回路１３と、信号処理回路であるカラム回路１４と、水平選択回路１５と、水平信号線１６と、出力回路１７と、タイミングジェネレータ（ＴＧ）１８とを有する。

画素アレイ部１２には、行列状の画素配列に対して列ごとに垂直信号線１２１が配置されている。単位画素１１の具体的な回路構成については後述する。

垂直選択回路１３は、シフトレジスタなどによって構成される。垂直選択回路１３は、画素１１の転送トランジスタを駆動する転送信号や、リセットトランジスタを駆動するリセット信号などの制御信号を行単位で順次出力することによって画素アレイ部１２の各画素１１を行単位で選択駆動する。

カラム回路１４は、画素アレイ部１２の列方向の画素ごと、即ち垂直信号線１２１ごとに配される信号処理回路である。カラム回路１４は、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路などによって構成される。

水平選択回路１５は、シフトレジスタなどによって構成され、カラム回路１４を通して出力される各画素１１の信号を順次選択して水平信号線１６に出力させる。なお、図１では、図面の簡略化のため、水平選択スイッチについては図示を省略している。この水平選択スイッチは、水平選択回路１５によって列単位で順次オン／オフ駆動される。

水平選択回路１５による選択駆動により、カラム回路１４から列ごとに順次出力される単位画素１１の信号は、水平信号線１６を通して出力回路１７に供給され、当該出力回路１７で増幅などの信号処理が施された後、デバイス外部へ出力される。

タイミングジェネレータ１８は、各種のタイミング信号を生成し、これら各種のタイミング信号を基に垂直選択回路１３、カラム回路１４および水平選択回路１５などの駆動制御を行う。

（画素回路）
図２は、単位画素１１の回路構成の一例として、単位画素１１Ａの回路図を示すものである。

単位画素１１Ａは、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３および増幅トランジスタ１１４の３つのトランジスタ（能動素子）を有する。ここでは、トランジスタ１１２〜１１４として、例えばｎチャネルのＭＯＳトランジスタを用いている。

転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続されている。転送トランジスタ１１２のゲートに転送パルスφＴＲＧが与えられることによって、フォトダイオード１１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）がＦＤ部１１６に転送される。

リセットトランジスタ１１３は、選択電源ＳＥＬＶＤＤにドレインが、ＦＤ部１１６にソースがそれぞれ接続されている。フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、ゲートにリセットパルスφＲＳＴが与えられることによってＦＤ部１１６の電位がリセットされる。選択電源ＳＥＬＶＤＤは、電源電圧としてＶＤＤレベルとＧＮＤレベルとを選択的にとる電源である。

増幅トランジスタ１１４は、ＦＤ部１１６にゲートが、選択電源ＳＥＬＶＤＤにドレインが、垂直信号線１２１にソースがそれぞれ接続されたソースフォロア回路を構成している。増幅トランジスタ１１４は、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして垂直信号線１２１に出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして垂直信号線１２１に出力する。

図３は、単位画素１１の回路構成の他の例として、単位画素１１Ｂの回路図を示すものである。

単位画素１１Ｂは、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５の４つのトランジスタを有する画素回路となっている。ここでは、トランジスタ１１２〜１１５として、例えばｎチャネルのＭＯＳトランジスタを用いている。

転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続されている。転送トランジスタ１１２のゲートに転送パルスφＴＲＧが与えられることによって、フォトダイオード１１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）がＦＤ部１１６に転送される。

リセットトランジスタ１１３は、電源ＶＤＤにドレインが、ＦＤ部１１６にソースがそれぞれ接続されている。フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、リセットトランジスタ１１３のゲートにリセットパルスφＲＳＴが与えられることによってＦＤ部１１６の電位がリセットされる。

選択トランジスタ１１５は、例えば、電源ＶＤＤにドレインが、増幅トランジスタ１１４のドレインにソースがそれぞれ接続されている。選択トランジスタ１１５は、そのゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、増幅トランジスタ１１４に対して電源ＶＤＤを供給することによって画素１１Ｂの選択をする。なお、この選択トランジスタ１１５については、増幅トランジスタ１１４のソースと垂直信号線１２１との間に接続した構成を採ることも可能である。

増幅トランジスタ１１４は、ＦＤ部１１６にゲートが、選択トランジスタ１１５のソースにドレインが、垂直信号線１２１にソースがそれぞれ接続されたソースフォロア回路を構成している。増幅トランジスタ１１４は、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして垂直信号線１２１に出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして垂直信号線１２１に出力する。

上述した３トランジスタ構成の単位画素１１Ａや、４トランジスタ構成の単位画素１１Ｂでは、フォトダイオード１１１で光電変換して得られる信号電荷を転送トランジスタ１１２によってＦＤ部１１６に転送し、当該ＦＤ部１１６の信号電荷に応じた電位を増幅トランジスタ１１４によって増幅して垂直信号線１２１に出力するアナログ的な動作が行われる。

図４は、上記の本実施形態に係る固体撮像装置の断面図である。

シリコンからなる半導体基板２０には、活性領域を区画する素子分離絶縁膜２１が形成されている。半導体基板２０の活性領域にはｐ型ウェルが形成されており、ｐ型ウェル内に、主としてｎ型領域からなる受光部２２が形成されている。受光部２２は、図２および図３のフォトダイオード１１１に相当する。受光部２２の表層には図示しないｐ型領域が形成されている。図示はしないが、半導体基板２０内には、各種のトランジスタ１１２〜１１５のソース領域およびドレイン領域が形成されている。

半導体基板２０上には、例えば酸化シリコンからなるゲート絶縁膜２３を介してゲート電極２４が形成されている。ゲート電極２４は、転送トランジスタ１１２のゲートである。なお、図示しない領域において、他のトランジスタ１１３，１１４，１１５（図２および図３参照）のゲート電極が形成されている。ゲート電極は、例えばポリシリコンからなる。

ゲート電極２４およびゲート絶縁膜２３上には、例えば酸化シリコンからなる絶縁膜２５が形成されている。受光部２２における絶縁膜２５上には、例えば窒化シリコンからなるエッチングストッパ膜２６が形成されている。エッチングストッパ膜２６および各種のトランジスタを被覆して第１層間絶縁膜３１が形成されている。第１層間絶縁膜３１は、例えば酸化シリコンからなる。

第１層間絶縁膜３１内には、トランジスタのソース領域あるいはドレイン領域に接続する第１プラグＰ１が形成されている。第１プラグＰ１は、例えばタングステンからなる。第１層間絶縁膜３１上には、第１プラグＰ１に接続する第１配線層Ｍ１が形成されている。第１配線層Ｍ１は、例えばアルミニウム配線である。第１配線層Ｍ１の表面には、例えば窒化シリコンからなるエッチングストッパ膜４０が形成されている。

第１配線層Ｍ１上には、例えば酸化シリコンからなる第２層間絶縁膜３２が形成されている。第２層間絶縁膜３２内には、第１配線層Ｍ１に接続する第２プラグＰ２が形成されている。

第２層間絶縁膜３２上には、第２配線層Ｍ２が形成されている。第２配線層Ｍ２は、例えばアルミニウム配線である。第２配線層Ｍ２上には、例えば酸化シリコンからなる第３層間絶縁膜３３が形成されている。

受光部２２上に位置する層間絶縁膜３１〜３３が除去されることにより、導波路の開口部５０が形成されている。開口部５０内のエッチングストッパ膜２６は除去されている。開口部５０内には、透明膜５１が埋め込まれている。透明膜５１は、周囲の層間絶縁膜（酸化シリコンの場合、屈折率ｎ＝１．４３）３１〜３３よりも高屈折率材料からなる。透明膜５１は、窒化シリコン（プラズマＣＶＤ法により形成した窒化シリコン膜の場合、屈折率ｎ＝２．０）あるいはポリイミド樹脂（屈折率ｎ＝１．７）からなる。なお、透明膜５１は単一材料である必要はなく、例えば窒化シリコン膜とポリイミド樹脂の積層膜であってもよい。

第３層間絶縁膜３３上には、例えば窒化シリコンからなるパッシベーション膜６１と、平坦化膜６２と、カラーフィルタ６３と、オンチップレンズ６４が順に形成されている。上記した例では、２層配線の例を説明したが、３層以上の配線であってもよい。

上記の本実施形態に係る固体撮像装置では、いずれかの配線層の表面、特に配線層の側面および上面にエッチングストッパ膜４０が形成されている。例えば、図５の平面図に示すように、受光部２２に最も近接している配線層が第１配線層Ｍ１である場合には、第１配線層Ｍ１の側面および上面にエッチングストッパ膜４０が形成される。図４では、第１配線層Ｍ１の表面のみにエッチングストッパ膜４０が形成されている例を示す。あるいは、図６の平面図に示すように、第１配線層Ｍ１および第２配線層Ｍ２の双方が受光部２２に近接している場合には、第１配線層Ｍ１および第２配線層Ｍ２の表面にエッチングストッパ膜４０が形成される。

次に、上記の本実施形態に係る固体撮像装置の製造方法について、図７〜図１２を参照して説明する。本実施形態では、第１配線層Ｍ１が最も配線密度が高く、受光部２２に近接して配置される例について説明する。

図７（ａ）に示すように、半導体基板２０に例えばＳＴＩ技術により素子分離絶縁膜２１を形成した後、半導体基板２０にｎ型不純物をイオン注入して受光部２２を形成する。続いて、熱酸化法により半導体基板２０上に酸化シリコンからなるゲート絶縁膜２３を形成する。続いて、ゲート絶縁膜２３上にＣＶＤ法によりポリシリコンを堆積し、レジストマスクを用いてポリシリコン膜をエッチングしてゲート電極２４を形成する。

次に、図７（ｂ）に示すように、半導体基板２０の全面にＣＶＤ法により酸化シリコンを堆積させて、絶縁膜２５を形成する。続いて、絶縁膜２５上にＣＶＤ法により窒化シリコン膜を堆積させて、当該窒化シリコン膜をパターニングして、受光部２２上にのみエッチングストッパ膜２６を形成する。エッチングストッパ膜２６の膜厚は、例えば２０ｎｍである。

次に、図８（ａ）に示すように、半導体基板２０の全面に例えば酸化シリコンからなる第１層間絶縁膜３１を形成する。

次に、図８（ｂ）に示すように、レジストマスクを用いたエッチングにより第１層間絶縁膜３１にコンタクトホールを形成し、当該コンタクトホール内に導電性材料を埋め込むことにより第１プラグＰ１を形成する。導電性材料は、例えばタングステンである。

次に、図９（ａ）に示すように、第１層間絶縁膜３１上にスパッタリング法によりアルミニウム膜を堆積し、当該アルミニウム膜をパターニングすることにより、第１配線層Ｍ１を形成する。

次に、図９（ｂ）に示すように、第１配線層Ｍ１および第１層間絶縁膜３１上に、プラズマＣＶＤ法により窒化シリコン膜を堆積し、当該窒化シリコン膜をパターニングして、エッチングストッパ膜４０を形成する。このパターニングにより、受光部２２上であって、第１配線層Ｍ１の表面以外の窒化シリコン膜が除去される。エッチングストッパ膜４０の膜厚は、例えば５０ｎｍである。

次に、図１０（ａ）に示すように、第１配線層Ｍ１および第１層間絶縁膜３１上に例えば酸化シリコンからなる第２層間絶縁膜３２を形成する。

次に、図１０（ｂ）に示すように、レジストマスクを用いたエッチングにより第２層間絶縁膜３２にコンタクトホールを形成し、当該コンタクトホール内に導電性材料を埋め込むことにより第２プラグＰ２を形成する。導電性材料は、例えばタングステンである。

次に、図１１（ａ）に示すように、第２配線層Ｍ２および第２層間絶縁膜３２上に、例えば酸化シリコンからなる第３層間絶縁膜３３を形成する。

次に、図１１（ｂ）に示すように、リソグラフィ技術により、導波路の開口部のパターンをもつレジストマスク７０を第３層間絶縁膜３３上に形成する。続いて、レジストマスク７０を用いて層間絶縁膜３１〜３３をエッチングして、導波路の開口部５０を形成する。このとき、受光部２２に最も近接する第１配線層Ｍ１は、エッチングストッパ膜４０により保護されているため、第１配線層Ｍ１が露出あるいはエッチングされることが防止される。エッチングは、受光部２２上のエッチングストッパ膜２６でストップさせる。

次に、図１２（ａ）に示すように、開口部５０内に露出したエッチングストッパ膜２６を除去する。エッチングストッパ膜２６よりもエッチングストッパ膜４０の膜厚を厚くしているため、第１配線層Ｍ１が露出することはない。なお、このエッチングストッパ膜２６は残しておいても良い。その後、レジストマスク７０を除去する。

次に、図１２（ｂ）に示すように、開口部５０内および第３層間絶縁膜３３上に透明膜５１を堆積して、ＣＭＰ法やエッチバック法により第３層間絶縁膜３３上の不要な透明膜を除去する。透明膜５１としては、層間絶縁膜３１〜３３よりも高屈折率材料を用いる。透明膜５１の堆積では、例えばポリイミド樹脂を堆積させる、あるいはプラズマＣＶＤ法により窒化シリコン膜を堆積させる。あるいは、プラズマＣＶＤ法により開口部５０の内壁を被覆する窒化シリコン膜を堆積させた後に、ポリイミド樹脂を埋め込んでもよい。

以降の工程としては、第３層間絶縁膜３３および透明膜５１上に、パッシベーション膜６１、平坦化膜６２、カラーフィルタ６３およびオンチップレンズ６４を形成することにより、固体撮像装置が完成する。

本実施形態に係る固体撮像装置およびその製造方法の効果について説明する。

本実施形態では、受光部２２に最も近接する配線層の表面にエッチングストッパ膜４０を形成している。これにより、導波路の開口部５０の形成の際に配線層が露出することを防止することができる。従来、開口部５０の形成のためのレジストマスク７０のリソグラフィ精度、配線の寸法ばらつきを考慮して、最近接する配線に対して所定量のマージンを確保する必要があった。この結果、開口部５０の径を縮小する必要があった。これに対して、本実施形態では、配線層はエッチングストッパ膜４０で保護されているため、マージンを無くすあるいは小さくすることができる。また、図４に示すように、配線層とオーバーラップさせた開口部５０を形成した場合には、開口部５０の径を従来よりも大きくすることができる。

開口部５０の径を大きくする、すなわち透明膜５１により構成される導波路の径を大きくできるため、集光感度を向上させることができる。また、開口部５０の径を大きくできるため、開口部５０のアスペクト比を低くすることができ、開口部５０への透明膜５１の埋め込み性を向上させることができる。

図１３は、上記の固体撮像装置が用いられるカメラの概略構成図である。

カメラ１００は、上記した固体撮像装置１０と、光学系１０１と、信号処理回路１０２とを有する。本発明のカメラは、固体撮像装置１０、光学系１０１および信号処理回路１０２がモジュール化したカメラモジュールの形態を含む。

光学系１０１は、被写体からの像光（入射光）を固体撮像装置１０の撮像面上に結像させる。これにより、固体撮像装置１０の受光部２２において、入射光は入射光量に応じた信号電荷に変換され、受光部２２において、一定期間当該信号電荷が蓄積される。

信号処理回路１０２は、固体撮像装置１０の出力信号に対して種々の信号処理を施して映像信号として出力する。

上記の本実施形態に係る固体撮像装置を備えたカメラによれば、感度を向上させたカメラを実現することができる。

（第２実施形態）
図１４は、第２実施形態に係る固体撮像装置の断面図である。本実施形態では、ダマシンプロセスにより配線層が形成されている例について説明する。

半導体基板２０から第１層間絶縁膜３１までの構造については、第１実施形態と同様である。第１層間絶縁膜３１上には、例えば酸化シリコンからなる第２層間絶縁膜３２が形成されている。第２層間絶縁膜３２に形成された配線溝内に導電性材料が埋め込まれることにより、第１プラグＰ１に接続する第１配線層Ｍ１が形成されている。第１配線層Ｍ１は、例えば銅配線である。第１配線層Ｍ１の表面には、例えば窒化シリコンからなるエッチングストッパ膜４０が形成されている。

第１配線層Ｍ１および第２層間絶縁膜３２上には、第３層間絶縁膜３３が形成されている。第３層間絶縁膜３３内には、第１配線層Ｍ１に接続する第２プラグＰ２が形成されている。

第３層間絶縁膜３３上には、第４層間絶縁膜３４が形成されている。第４層間絶縁膜３４に形成された配線溝内に導電性材料が埋め込まれることにより、第２プラグＰ２に接続する第２配線層Ｍ２が形成されている。第２配線層Ｍ２は例えば銅配線である。なお、本実施形態では、第２プラグＰ２と第２配線層Ｍ２が同時に形成されるデュアルダマシン構造の例を示す。

受光部２２上に位置する層間絶縁膜３１〜３４が除去されることにより、導波路の開口部５０が形成されている。開口部５０内のエッチングストッパ膜２６は除去されている。開口部５０内には、透明膜５１が埋め込まれている。透明膜５１は、周囲の層間絶縁膜（酸化シリコンの場合、屈折率ｎ＝１．４３）３１〜３４よりも高屈折率材料からなる。透明膜５１は、窒化シリコン（プラズマＣＶＤ法により形成した窒化シリコン膜の場合、屈折率ｎ＝２．０）あるいはポリイミド樹脂（屈折率ｎ＝１．７）からなる。なお、透明膜５１は単一材料である必要はなく、例えば窒化シリコン膜とポリイミド樹脂の積層膜であってもよい。

第４層間絶縁膜３４上には、例えば窒化シリコンからなるパッシベーション膜６１と、平坦化膜６２と、カラーフィルタ６３と、オンチップレンズ６４が順に形成されている。上記した例では、２層配線の例を説明したが、３層以上の配線であってもよい。

上記の本実施形態に係る固体撮像装置では、いずれかの配線層の表面にエッチングストッパ膜４０が形成されている。本実施形態では、ダマシンプロセスにより配線層が形成されるため、配線層を保護するエッチングストッパ膜４０は配線層の全表面を覆っている。なお、第１実施形態で説明したように、第２配線層Ｍ２の表面にエッチングストッパ膜４０が形成されていてもよい。

次に、上記の固体撮像装置の製造方法について、図１５〜図１８を参照して説明する。

第１実施形態と同様に、図７〜図８に示す工程を経ることにより、図１５（ａ）に示す構造に至る。

次に、図１５（ｂ）に示すように、第１層間絶縁膜３１上に、例えば酸化シリコンからなる第２層間絶縁膜３２を形成する。

次に、図１６（ａ）に示すように、第２層間絶縁膜３２上にレジストマスクを形成し、第２層間絶縁膜３２をエッチングして、第２層間絶縁膜３２に配線溝３２ａを形成する。その後、レジストマスクを除去する。

次に、図１６（ｂ）に示すように、配線溝３２ａの内壁に第１エッチングストッパ膜４０ａを形成し、配線溝３２ａに第１配線層Ｍ１を埋め込む。例えば、全面にプラズマＣＶＤ法により窒化シリコン膜を形成し、窒化シリコン膜をパターニングした後に、メッキ法により銅膜を形成し、ＣＭＰ法により第２層間絶縁膜３２上の余分な銅膜を除去する。窒化シリコン膜のパターニングでは、第１プラグＰ１の箇所および第２層間絶縁膜３２上の窒化シリコン膜を除去する。なお、第１エッチングストッパ膜４０ａは第１配線層Ｍ１の少なくとも側壁に形成されればよい。このため、例えば窒化シリコン膜を堆積した後に、全面エッチバックして、配線溝３２ａの側壁のみに第１エッチングストッパ膜４０ａを形成してもよい。

次に、図１７（ａ）に示すように、プラズマＣＶＤ法により全面に窒化シリコン膜を堆積し、当該窒化シリコン膜をパターニングして、第１配線層Ｍ１上に第２エッチングストッパ膜４０ｂを形成する。これにより、第１配線層Ｍ１の表面に第１エッチングストッパ膜４０ａおよび第２エッチングストッパ膜４０ｂからなるエッチングストッパ膜４０が形成される。

次に、図１７（ｂ）に示すように、第１配線層Ｍ１および第２層間絶縁膜３２上に、第３層間絶縁膜３３を形成および第４層間絶縁膜３４を形成する。なお、第３層間絶縁膜３３および第４層間絶縁膜３４は単一の酸化シリコン膜により形成してもよい。あるいは第３層間絶縁膜３３および第４層間絶縁膜３４とで材料を変えても良い。

次に、図１８（ａ）に示すように、リソグラフィ技術およびエッチング技術を用いて、第４層間絶縁膜３４に配線溝３４ａを形成し、第３層間絶縁膜３３に接続孔３３ａを形成する。接続孔３３ａは、第１配線層Ｍ１を露出するように形成される。

次に、図１８（ｂ）に示すように、全面に銅等の導電性材料を堆積し、ＣＭＰ法により第４層間絶縁膜３４上の不要な導電性材料を除去する。これにより、接続孔３３ａ内に第２プラグＰ２が形成され、配線溝３４ａ内に第２配線層Ｍ２が形成される。

以降の工程としては、第１実施形態と同様に、層間絶縁膜３１〜３４をエッチングして、導波路の開口部５０を形成し、開口部５０内に露出したエッチングストッパ膜２６を除去する。続いて、開口部５０内を透明膜５１で埋め込み、パッシベーション膜６１、平坦化膜６２、カラーフィルタ６３およびオンチップレンズ６４を形成することにより、固体撮像装置が完成する。

第２実施形態では、ダマシンプロセスにより形成される配線層のうち、受光部２２に最も近接する配線層の表面にエッチングストッパ膜４０を形成している。これにより、導波路の開口部５０の形成の際に配線層が露出することを防止することができる。この結果、第１実施形態と同様の理由により、透明膜５１により構成される導波路の径を大きくできるため、集光感度を向上させることができる。また、開口部５０の径を大きくできるため、開口部５０のアスペクト比を低くすることができ、開口部５０への透明膜５１の埋め込み性を向上させることができる。

本発明は、上記の実施形態の説明に限定されない。
例えば、同一のレイヤの配線層のうち、受光部２２の周囲の配線にのみエッチングストッパ膜を形成してもよい。複数のレイヤの配線層にエッチングストッパ膜を形成してもよい。また、エッチングストッパ膜４０は、エッチングストッパ膜２６と異なる材料であってもよい。また、本実施形態では、ＭＯＳ型の固体撮像装置を例に説明したが、本発明は、ＣＣＤ（Charge Coupled Device）型の固体撮像装置であってもよい。この場合には、本発明の導電層は、ＣＣＤ固体撮像装置の遮光膜に相当する。このＣＣＤ固体撮像装置の遮光膜の表面にエッチングストッパ膜を形成することにより、本発明の効果を奏することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

第１および第２実施形態に係る固体撮像装置の構成の一例を示すブロック図である。 単位画素の回路構成の一例を示す回路図である。 単位画素の回路構成の他の例を示す回路図である。 第１実施形態に係る固体撮像装置の断面図である。 配線層のパターンの一例を示す平面図である。 配線層のパターンの他の例を示す平面図である。 第１実施形態に係る固体撮像装置の製造における工程断面図である。 第１実施形態に係る固体撮像装置の製造における工程断面図である。 第１実施形態に係る固体撮像装置の製造における工程断面図である。 第１実施形態に係る固体撮像装置の製造における工程断面図である。 第１実施形態に係る固体撮像装置の製造における工程断面図である。 第１実施形態に係る固体撮像装置の製造における工程断面図である。 第１および第２実施形態に係る固体撮像装置が適用されるカメラの概略構成を示すブロック図である。 第２実施形態に係る固体撮像装置の断面図である。 第２実施形態に係る固体撮像装置の製造における工程断面図である。 第２実施形態に係る固体撮像装置の製造における工程断面図である。 第２実施形態に係る固体撮像装置の製造における工程断面図である。 第２実施形態に係る固体撮像装置の製造における工程断面図である。

符号の説明

１０…固体撮像装置、１１，１１Ａ，１１Ｂ…単位画素、１２…画素アレイ部、１３…垂直選択回路、１４…カラム回路、１５…水平選択回路、１６…水平信号線、１７…出力回路、１８…タイミングジェネレータ（ＴＧ）、２０…半導体基板、２１…素子分離絶縁膜、２２…受光部、２３…ゲート絶縁膜、２４…ゲート電極、２５…絶縁膜、２６…エッチングストッパ膜、３１…第１層間絶縁膜、３２…第２層間絶縁膜、３２ａ…配線溝、３３…第３層間絶縁膜、３３ａ…接続孔、３４…第４層間絶縁膜、３４ａ…配線溝、４０…エッチングストッパ膜、４０ａ…第１エッチングストッパ膜、４０ｂ…第２エッチングストッパ膜、５０…開口部、５１…透明膜、６１…パッシベーション膜、６２…平坦化膜、６３…カラーフィルタ、６４…オンチップレンズ、７０…レジストマスク、１００…カメラ、１０１…光学系、１０２…信号処理回路、Ｍ１…第１配線層、Ｍ２…第２配線層、Ｍ３…第３配線層、Ｐ１…第１プラグ、Ｐ２…第２プラグ

Claims (7)

1. 基板に形成された受光部と、
   前記基板の上層に形成された導電層と、
   前記導電層および前記基板を被覆し、前記受光部上に導波路の開口部を有する層間絶縁膜と、
   前記層間絶縁膜の前記開口部に埋め込まれて形成された透明膜と
   を有し、
   少なくとも前記受光部の周囲の前記導電層の表面の一部にエッチングストッパ膜が形成されている
   固体撮像装置。
2. 前記導電層は、複数の層からなる配線であり、
   前記受光部の周囲の配線の表面の一部に前記エッチングストッパ膜が形成されている
   請求項１記載の固体撮像装置。
3. 前記透明膜は、前記層間絶縁膜よりも高い屈折率を有する
   請求項１記載の固体撮像装置。
4. 前記導電層の側面および上面に前記エッチングストッパ膜が形成されている
   請求項１記載の固体撮像装置。
5. 前記導波路の開口部は、前記導電層にオーバーラップしている
   請求項１記載の固体撮像装置。
6. 基板に受光部を形成する工程と、
   前記基板上に層間絶縁膜および導電層を形成する工程と、
   前記受光部上の前記層間絶縁膜を除去して、導波路の開口部を形成する工程と、
   前記開口部内に透明膜を埋め込む工程と
   を有し、
   前記層間絶縁膜および前記導電層を形成する工程において、少なくとも前記受光部の周囲の前記導電層の表面の一部にエッチングストッパ膜を形成する
   固体撮像装置の製造方法。
7. 固体撮像装置と、
   前記固体撮像装置の撮像部に入射光を導く光学系と、
   前記固体撮像装置の出力信号を処理する信号処理回路と
   を有し、
   前記固体撮像装置は、
   基板に形成された受光部と、
   前記基板の上層に形成された導電層と、
   前記導電層および前記基板を被覆し、前記受光部上に導波路の開口部を有する層間絶縁膜と、
   前記層間絶縁膜の前記開口部に埋め込まれて形成された透明膜と
   を有し、
   少なくとも前記受光部の周囲の前記導電層の表面の一部にエッチングストッパ膜が形成されている
   カメラ。

Images