JP2011171602A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011171602A
JP2011171602A JP2010035315A JP2010035315A JP2011171602A JP 2011171602 A JP2011171602 A JP 2011171602A JP 2010035315 A JP2010035315 A JP 2010035315A JP 2010035315 A JP2010035315 A JP 2010035315A JP 2011171602 A JP2011171602 A JP 2011171602A
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
trench
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010035315A
Other languages
English (en)
Inventor
Mitoko Tameto
美斗子 為頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2010035315A priority Critical patent/JP2011171602A/ja
Priority to US13/029,837 priority patent/US20110204423A1/en
Publication of JP2011171602A publication Critical patent/JP2011171602A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】素子面積が小さくしかも素子の耐圧の高い半導体装置およびその製造方法を提供する。
【解決手段】基板11と、基板上に設けられた一導電型の第1の半導体層13と、第1の半導体層上に設けられた一導電型で低不純物濃度の第2の半導体層15と、アイソレーション領域50によって分離された素子領域71内に形成されたMOSトランジスタ75と、素子領域内に一主面から第1の半導体層に達して設けられた一導電型で高不純物濃度の領域17と、領域17とMOSトランジスタのドレイン領域35との間に設けられた絶縁領域60であって、一主面10から第1の半導体層13に達し、基板11に達していない絶縁領域60とを備える。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関し、特に、高耐圧MOSトランジスタ装置およびその製造方法に関する。
高耐圧MOSトランジスタ装置には、基板上に設けられた埋め込み層上にエピタキシャル層が設けられ、当該エピタキシャル層に高耐圧MOSトランジスタ素子が設けられ、エピタキシャル層の表面から埋め込み層に電位を供給するための拡散層が設けられた構造のものがある(特許文献1参照)。
従来のこのような構造の高耐圧MOSトランジスタ装置について、図4を参照して説明する。
P型シリコン基板11上にN型埋め込み層13が設けられ、N型埋め込み層13上にN型エピタキシャル層15が設けられている。N型エピタキシャル層15の一主面10にはフィールド酸化膜21、23、25が設けられている。アイソレーショントレンチ50によって素子分離された素子領域71のN型エピタキシャル層15の一主面10に高耐圧MOSトランジスタ75が設けられている。N型埋め込み層13に電位を供給するN型シンカー17が、素子領域71内のフィールド酸化膜23、25間の開口24に露出するN型エピタキシャル層15の一主面10からN型埋め込み層13に達して設けられている。開口24に露出するN型エピタキシャル層15の一主面10にはN型コンタクト領域19が設けられている。高耐圧MOSトランジスタ75のPドレイン領域35にコンタクトをとるためのP型ドレインコンタクト領域37が、フィールド酸化膜21、23間の開口22に露出するPドレイン領域35上に設けられている。
特開2002−190591号公報
このような構造の高耐圧MOSトランジスタでは、ドレインに高電圧が印加されるので、比較的濃度の高いドレイン領域35から広がる空乏層と、比較的濃度の濃いN型シンカー17とが接触すると、濃度の濃い領域同士が接触する箇所に電界が集中して当該箇所から素子破壊が生じてしまい、耐圧の低下につながっていた。
この問題に対して、従来では、電界緩和のため、電位差の大きいドレイン領域35とN型シンカー17との間を離すことで対処したが、当該措置では素子面積が増大し、素子面積縮小傾向の技術背景とは逆行するものとなっていた。このドレイン領域35とN型シンカー17との間の距離はMOSトランジスタの素子性能に影響を与えないため、素子耐圧に影響しない範囲でできるだけ小さくすることが望まれていた。
本発明の主な目的は、素子面積が小さくしかも素子の耐圧の高い半導体装置およびその製造方法を提供することにある。
本発明によれば、
基板と、
前記基板上に設けられた一導電型の第1の半導体層と、
前記第1の半導体層上に設けられた前記一導電型の第2の半導体層であって、前記第1の半導体層よりも低不純物濃度の前記第2の半導体層と、
前記第2の半導体層の一主面であって、前記第1の半導体層とは反対側の前記一主面から前記基板に達するアイソレーション領域と、
前記アイソレーション領域によって分離された素子領域と、
前記素子領域内に形成された素子と、
前記素子の一部を構成する前記一導電型とは導電型が反対の反対導電型の第1の領域であって前記第2の半導体層に設けられた前記第1の領域と、
前記素子領域内に設けられた前記一導電型の第2の領域であって、前記一主面から前記第1の半導体層に達し、前記第2の半導体層よりも高不純物濃度の前記第2の領域と、
前記第1の領域と前記第2の領域との間に設けられた絶縁領域であって、前記第2の半導体層の前記一主面から前記第1の半導体層に達し、前記第1の半導体層の前記基板側の面に達していない前記絶縁領域と、を備える半導体装置が提供される。
好ましくは、前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層内にある。
また、好ましくは、前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層の前記第2の半導体層側の面に接している。
好ましくは、前記基板は、前記反対導電型の半導体基板である。
好ましくは、前記絶縁領域は、前記第2の半導体層の前記一主面から前記第1の半導体層に達する第1のトレンチと、前記第1のトレンチ内に設けられた第1の絶縁体とを有している。
好ましくは、前記アイソレーション領域は、前記第2の半導体層の前記一主面から前記基板に達する第2のトレンチと、前記第2のトレンチ内に設けられた第2の絶縁体とを有している。
好ましくは、前記第2のトレンチの前記一主面側の開口幅は前記第1のトレンチの前記一主面側の開口幅よりも大きい。
好ましくは、前記素子は、絶縁ゲート型トランジスタであり、前記第1の領域は絶縁ゲート型トランジスタのドレインである。
また、本発明によれば、
一導電型の第2の半導体層であって、前記第2の半導体層と基板との間に前記一導電型で前記第2の半導体層よりも高不純物濃度の第1の半導体層が設けられた前記第2の半導体層の前記第1の半導体層とは反対側の一主面から前記第1の半導体層に達する前記一導電型で前記第2の半導体層よりも高不純物濃度の第1の領域を形成する工程と、
前記第2の半導体層の前記一主面から前記基板に達するアイソレーション領域を形成する工程と、
前記アイソレーション領域によって分離された素子領域内の前記第1の領域より内側に、前記第2の半導体層の前記一主面から前記第1の半導体層に達し、前記第1の半導体層の前記基板側の面に達していない絶縁領域を形成する工程と、
前記素子領域内の前記第2の半導体層内に、前記一導電型とは導電型が反対の反対導電型の第2の領域であって、素子の一部を構成する前記第2の領域を形成する工程と、を備える半導体装置の製造方法が提供される。
好ましくは、前記絶縁領域の形成工程は、前記第1の半導体層の前記一主面から前記第1の半導体層に達する第1のトレンチを形成する工程と、前記第1のトレンチ内に第1の絶縁体を形成する工程とを備えている。
好ましくは、前記アイソレーション領域の形成工程は、前記第1の半導体層の前記一主面から前記基板に達する第2のトレンチを形成する工程と、前記第2のトレンチ内に第2の絶縁体を形成する工程とを備えている。
好ましくは、前記第2のトレンチの前記一主面側の開口幅は前記第1のトレンチの前記一主面側の開口幅よりも大きく、前記第1のトレンチと前記第2のトレンチは同一工程で形成される。
好ましくは、前記第1の絶縁体と前記第2の絶縁体は同一工程で形成される。
好ましくは、前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層内にある。
また、好ましくは、前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層の前記第2の半導体層側の面に接している。
好ましくは、前記基板は、前記反対導電型の半導体基板である。
好ましくは、前記素子は、絶縁ゲート型トランジスタであり、前記第2の領域は前記絶縁ゲート型トランジスタドレインである。
本発明によれば、素子面積が小さくしかも素子の耐圧の高い半導体装置およびその製造方法が提供される。
本発明の好ましい実施の形態の半導体装置を説明するための概略縦断面図である。 トレンチ開口とトレンチ深さとの関係を説明するための図である。 トレンチ開口とトレンチ深さとの関係を説明するためのグラフである。 従来の半導体装置を説明するための概略縦断面図である。
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
図1を参照すれば、本発明の好ましい半導体装置100では、P型シリコン基板11上にN型埋め込み層(NBL)13が設けられ、N型埋め込み層13上にN型エピタキシャル層15が設けられている。N型エピタキシャル層15はN型埋め込み層13よりも低不純物濃度である。N型エピタキシャル層15の一主面10にはフィールド酸化膜21、23、25が設けられている。
フィールド酸化膜25の下にアイソレーショントレンチ50が設けられている。アイソレーショントレンチ50はN型エピタキシャル層15の一主面10からP型シリコン基板11内に達して設けられている。P型シリコン基板11内のアイソレーショントレンチ50の底部の周囲にはチャンネルストッパー57が形成されている。アイソレーショントレンチ50は、N型エピタキシャル層15の一主面10からP型シリコン基板11内に達するトレンチ59と、トレンチ59内に設けられた熱酸化膜51、LP−TEOS(Low Pressure TEOS;TEOSはSi(OCの略称))酸化膜53およびLP−TEOS酸化膜55からなる絶縁物とを備えている。フィールド酸化膜25およびアイソレーショントレンチ50によりアイソレーション領域73を形成している。
アイソレーショントレンチ50によって素子分離された素子領域71のN型エピタキシャル層15の一主面10に高耐圧MOSトランジスタ75が設けられている。高耐圧MOSトランジスタ75は、N型エピタキシャル層15の一主面10上にゲート絶縁膜41を介して設けられたゲート電極43と、ゲート電極43の両側に設けられたPソース領域31とPドレイン領域35とを備えている。Pドレイン領域35にコンタクトをとるためのP型ドレインコンタクト領域37が、フィールド酸化膜21、23間の開口22に露出するPドレイン領域35上に設けられている。Pソース領域31にコンタクトをとるためのP型ソースコンタクト領域33が、フィールド酸化膜21間の開口20に露出するPソース領域31上に設けられている。
N型埋め込み層13に電位を供給するN型シンカー(N型ボディー)17が、素子領域71内のフィールド酸化膜23、25間の開口24に露出するN型エピタキシャル層15の一主面10からN型埋め込み層13に達して設けられている。開口24に露出するN型エピタキシャル層15の一主面10にはN型コンタクト領域19が設けられている。N型シンカー17の底部はP型シリコン基板11には達していない。N型シンカー17はN型エピタキシャル層15よりも高不純物濃度である。なお、N型埋め込み層13は、N型エピタキシャル層15をP型シリコン基板11と電気的に遮断するために設けられている。N型シンカー17は、N型埋め込み層13がフローティングになってしまい高耐圧MOSトランジスタ75の電気的特性に影響を与えてしまうのを防止するために設けられている。
高耐圧MOSトランジスタ75のPドレイン領域35とN型シンカー17との間には、絶縁トレンチ60がN型エピタキシャル層15の一主面10からN型埋め込み層13に達して設けられている。絶縁トレンチ60はN型埋め込み層13とP型シリコン基板11との界面には達していない。絶縁トレンチ60はフィールド酸化膜23の下に設けられている。絶縁トレンチ60は、N型エピタキシャル層15の一主面10からN型埋め込み層13に達するトレンチ67と、トレンチ67内に設けられた熱酸化膜61、LP−TEOS酸化膜63およびLP−TEOS酸化膜65からなる絶縁物とを備えている。
本実施の形態においては、高耐圧MOSトランジスタ75のPドレイン領域35と
N型シンカー17との間には、絶縁トレンチ60がN型エピタキシャル層15の一主面10からN型埋め込み層13に達して設けられている。このような構造とすることで、Pドレイン領域35とN型シンカー17との間の電気的絶縁を実現している。またPドレイン領域35から広がる空乏層はN型シンカー17まで延びることはないので、Pドレイン領域35とN型シンカー17との間の距離を稼ぐことで電気的干渉を図っていた従来に比べて素子サイズの増大を抑制することができる。
本実施の形態においては、絶縁トレンチ60は、従来から存在する素子間分離用のトレンチのように隣接する素子同士を電気的に分離するのではなく、同一素子領域71内の電気的干渉を考慮して形成している。絶縁トレンチ60の下端は、N型埋め込み層13層内にあり、かつN型埋め込み層13の下面には達していない。従って、絶縁トレンチ60を形成した場合であっても、N型シンカー17は高耐圧MOSトランジスタ75下部のN型埋め込み層13の電位をとることができる。絶縁トレンチ60の下端はN型埋め込み層13の上面に接していることが好ましい。このようにすれば、N型シンカー17と高耐圧MOSトランジスタ75下部のN型埋め込み層13との電気的経路を最も稼ぐことが可能となる。このように、絶縁トレンチ60の深さはN型埋め込み層13を考慮して決定される。この点が、N型埋め込み層13を超えてP型シリコン基板11まで達する素子間分離用のトレンチとは明確に異なっている。
次に、本実施の形態の半導体装置100の製造方法について説明する。
トレンチを形成するトレンチプロセスは、トレンチ幅を変えることで、マスクや工程の追加無しで異なる深さのトレンチを同時に形成する事が可能である。本実施の形態では、このことを利用し、高耐圧MOSトランジスタ75のPドレイン領域35とN型シンカー17との間にアイソレーショントレンチ50よりも浅いトレンチを形成することで、絶縁トレンチ60を形成する。
図2、図3に示すように、トレンチの深さはトレンチ開口幅に依存する。従って、トレンチの開口幅を変えることで、マスクや工程を追加すること無く、異なる深さのトレンチ構造を同時に作り込むことが可能である。本実施の形態では、これを利用し、例えば図1のような、P型シリコン基板11上に厚さa=2μmのN型埋め込み層13が設けられ、N型埋め込み層13上に厚さb=7μmのN型エピタキシャル層15が設けられた構造のものに、トレンチ開口幅c=1.8μmのトレンチ59と,これより幅の狭いトレンチ開口幅e=0.4μmのトレンチ67を同時に形成する。トレンチ開口幅c=1.8μmのトレンチ59は、P型シリコン基板11まで達する深さd=10.8μmのトレンチとなり、トレンチ開口幅e=0.4μmのトレンチ67は、深さf=7.18μmでトレンチ底面がN型埋め込み層13で繋がった表面を分離するトレンチとなる。この浅いトレンチ67を、高耐圧P型MOSトランジスタ75のPドレイン領域35とN型シンカー17との間に形成し、その後、絶縁体で埋めて絶縁トレンチ60とする。
次に、本実施の形態の半導体装置100の製造方法について、工程順に説明する。
まず、P型シリコン基板11上に1×1018cm−3程度のN型埋め込み層13を形成する。その後N型Si半導体をエピタキシャル成長させて、N型エピタキシャル層15を形成する。その後、N型埋め込み層13の電位を取るため、N型埋め込み層13と一主面10を繋ぐシンカー(DN)17をホトリソグラフィーとイオン注入技術により形成する。その後公知のLOCOS技術により、フィールド酸化膜21、23、25を形成する。
この後、絶縁トレンチ60およびアイソレーショントレンチ50を形成する。形成方法は以下に示す。なお、N型埋め込み層13の厚さaは2.0μm,N型エピタキシャル層15の厚さbは7.0μm厚とする。
まず、素子分離のためのアイソレーション領域73のフィールド酸化膜25とその下のSi部分(N型エピタキシャル層15、N型埋め込み層13、P型シリコン基板11)をエッチングし、素子領域71のフィールド酸化膜23とその下のSi部分(N型エピタキシャル層15、N型埋め込み層13、P型シリコン基板11)をエッチングして、トレンチ59とトレンチ69とを同時に形成する。この時のトレンチ59の開口幅cは1.8μm、深さdは10.8μmであり、トレンチ67の開口幅eは0.4μm、深さfは7.18μmである。
その後、熱酸化によりトレンチ59内壁に熱酸化膜51を形成し、トレンチ67内壁に熱酸化膜61を形成する。
その後、トレンチ59底部にはリーク防止のためボロン3×1013/ccを打ち込み、チャネルストッパー層57を形成する。
その後、トレンチ59、67内部を酸化膜で埋め込むため、LP−TEOS酸化膜53、63を同時に形成後、N雰囲気中で1000℃のアニール処理を行う。
その後、更にLP−TEOS酸化膜55、65を同時に形成し、再度N雰囲気中で1000℃のアニールをする。
その後、BPSGを形成し表面の平坦化を行った後、酸化膜エッチバックを行い絶縁トレンチ60およびアイソレーショントレンチ50を形成する。
その後、この様に形成されたアイソレーショントレンチの内側の素子領域71にトランジスタ等(ここでは、高耐圧P型MOSトランジスタ75)を、形成する。
図4に示すような従来の構造では、ドレイン領域35のP型ドレインコンタクト領域37とシンカー17のN型コンタクト領域19との間の距離jは、例えば6μmであったが、本実施の形態では、高耐圧P型MOSトランジスタ75のPドレイン領域35とN型シンカー17との間に絶縁トレンチ60を設けることで、ドレイン領域35のP型ドレインコンタクト領域37とシンカー17のN型コンタクト領域19との間の距離iは、例えば1.4μm(トレンチ67の開口幅e:0.4μm+フィールド酸化膜23のPドレイン領域35側の幅g:0.5μm+フィールド酸化膜23のN型シンカー17側の幅h:0.5μm=1.4μm)へと削減できる。その結果、工程やマスクの追加無しで素子面積を最大で約40%の削減が可能となる。また、素子間分離用のトレンチ59と、ドレイン領域35とシンカー17との間に形成される絶縁トレンチ60用のトレンチ67とを、両者の開口幅c、eを調整することで同時に形成することができ、別々に形成する場合に比べて製造工程数の削減となる。また、トレンチ59内に形成する絶縁物とトレンチ67内に形成する絶縁物も同時に形成でき、製造工程数の削減となる。
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されず、部材、サイズ等も上記記載のものに限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
10 一主面
11 P型シリコン基板
13 N型埋め込み層(NBL)
15 N型エピタキシャル層
17 シンカー(ボディー)
19 N型コンタクト領域
20、22、24 開口
21、23、25 フィールド酸化膜
31 Pソース領域
33 P型ソースコンタクト領域
35 Pドレイン領域
37 P型ドレインコンタクト領域
41 ゲート絶縁膜
43 ゲート電極
50 アイソレーショントレンチ
51、61 熱酸化膜
53、63、55、65 LP−TEOS酸化膜
57 チャンネルストッパー
59、67 トレンチ
60 絶縁トレンチ
71 素子領域
73 アイソレーション領域
75 MOSトランジスタ
100 半導体装置

Claims (17)

  1. 基板と、
    前記基板上に設けられた一導電型の第1の半導体層と、
    前記第1の半導体層上に設けられた前記一導電型の第2の半導体層であって、前記第1の半導体層よりも低不純物濃度の前記第2の半導体層と、
    前記第2の半導体層の一主面であって、前記第1の半導体層とは反対側の前記一主面から前記基板に達するアイソレーション領域と、
    前記アイソレーション領域によって分離された素子領域と、
    前記素子領域内に形成された素子と、
    前記素子の一部を構成する前記一導電型とは導電型が反対の反対導電型の第1の領域であって前記第2の半導体層に設けられた前記第1の領域と、
    前記素子領域内に設けられた前記一導電型の第2の領域であって、前記一主面から前記第1の半導体層に達し、前記第2の半導体層よりも高不純物濃度の前記第2の領域と、
    前記第1の領域と前記第2の領域との間に設けられた絶縁領域であって、前記第2の半導体層の前記一主面から前記第1の半導体層に達し、前記第1の半導体層の前記基板側の面に達していない前記絶縁領域と、を備える半導体装置。
  2. 前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層内にある請求項1記載の半導体装置。
  3. 前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層の前記第2の半導体層側の面に接している請求項1記載の半導体装置。
  4. 前記基板は、前記反対導電型の半導体基板である請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記絶縁領域は、前記第2の半導体層の前記一主面から前記第1の半導体層に達する第1のトレンチと、前記第1のトレンチ内に設けられた第1の絶縁体とを有している請求項1〜4のいずれか一項に記載の半導体装置。
  6. 前記アイソレーション領域は、前記第2の半導体層の前記一主面から前記基板に達する第2のトレンチと、前記第2のトレンチ内に設けられた第2の絶縁体とを有している請求項5記載の半導体装置。
  7. 前記第2のトレンチの前記一主面側の開口幅は前記第1のトレンチの前記一主面側の開口幅よりも大きい請求項6記載の半導体装置。
  8. 前記素子は、絶縁ゲート型トランジスタであり、前記第1の領域は絶縁ゲート型トランジスタのドレインである請求項1〜7のいずれか一項に記載の半導体装置。
  9. 一導電型の第2の半導体層であって、前記第2の半導体層と基板との間に前記一導電型で前記第2の半導体層よりも高不純物濃度の第1の半導体層が設けられた前記第2の半導体層の前記第1の半導体層とは反対側の一主面から前記第1の半導体層に達する前記一導電型で前記第2の半導体層よりも高不純物濃度の第1の領域を形成する工程と、
    前記第2の半導体層の前記一主面から前記基板に達するアイソレーション領域を形成する工程と、
    前記アイソレーション領域によって分離された素子領域内の前記第1の領域より内側に、前記第2の半導体層の前記一主面から前記第1の半導体層に達し、前記第1の半導体層の前記基板側の面に達していない絶縁領域を形成する工程と、
    前記素子領域内の前記第2の半導体層内に、前記一導電型とは導電型が反対の反対導電型の第2の領域であって、素子の一部を構成する前記第2の領域を形成する工程と、を備える半導体装置の製造方法。
  10. 前記絶縁領域の形成工程は、前記第1の半導体層の前記一主面から前記第1の半導体層に達する第1のトレンチを形成する工程と、前記第1のトレンチ内に第1の絶縁体を形成する工程とを備えている請求項9記載の半導体装置の製造方法。
  11. 前記アイソレーション領域の形成工程は、前記第1の半導体層の前記一主面から前記基板に達する第2のトレンチを形成する工程と、前記第2のトレンチ内に第2の絶縁体を形成する工程とを備えている請求項10記載の半導体装置の製造方法。
  12. 前記第2のトレンチの前記一主面側の開口幅は前記第1のトレンチの前記一主面側の開口幅よりも大きく、前記第1のトレンチと前記第2のトレンチは同一工程で形成される請求項11記載の半導体装置の製造方法。
  13. 前記第1の絶縁体と前記第2の絶縁体は同一工程で形成される請求項12記載の半導体装置の製造方法。
  14. 前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層内にある請求項9〜13のいずれか一項に記載の半導体装置の製造方法。
  15. 前記絶縁領域の前記一主面とは反対側の端部が、前記第1の半導体層の前記第2の半導体層側の面に接している請求項9〜13のいずれか一項に記載の半導体装置の製造方法。
  16. 前記基板は、前記反対導電型の半導体基板である請求項9〜15のいずれか一項に記載の半導体装置の製造方法。
  17. 前記素子は、絶縁ゲート型トランジスタであり、前記第2の領域は前記絶縁ゲート型トランジスタドレインである請求項9〜16のいずれか一項に記載の半導体装置の製造方法。
JP2010035315A 2010-02-19 2010-02-19 半導体装置およびその製造方法 Pending JP2011171602A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010035315A JP2011171602A (ja) 2010-02-19 2010-02-19 半導体装置およびその製造方法
US13/029,837 US20110204423A1 (en) 2010-02-19 2011-02-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010035315A JP2011171602A (ja) 2010-02-19 2010-02-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011171602A true JP2011171602A (ja) 2011-09-01

Family

ID=44475774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010035315A Pending JP2011171602A (ja) 2010-02-19 2010-02-19 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20110204423A1 (ja)
JP (1) JP2011171602A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184491A (ja) * 2016-08-16 2021-12-02 テキサス インスツルメンツ インコーポレイテッド 高電圧隔離のためのデュアルディープトレンチ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293357B2 (en) * 2012-07-02 2016-03-22 Texas Instruments Incorporated Sinker with a reduced width
EP4131422A1 (en) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392149A (en) * 1980-03-03 1983-07-05 International Business Machines Corporation Bipolar transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184491A (ja) * 2016-08-16 2021-12-02 テキサス インスツルメンツ インコーポレイテッド 高電圧隔離のためのデュアルディープトレンチ
JP7293293B2 (ja) 2016-08-16 2023-06-19 テキサス インスツルメンツ インコーポレイテッド 高電圧隔離のためのデュアルディープトレンチ

Also Published As

Publication number Publication date
US20110204423A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
US7981783B2 (en) Semiconductor device and method for fabricating the same
JP5298565B2 (ja) 半導体装置およびその製造方法
JP6078390B2 (ja) 半導体装置
JP2008034649A (ja) 半導体装置
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
JP2004064063A (ja) 高電圧縦型dmosトランジスタ及びその製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP2011187708A (ja) 半導体装置
JP2009088199A (ja) 半導体装置
JP2013545306A (ja) 拡張されたドレインmosトランジスタ
JP2014203851A (ja) 半導体装置及びその製造方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
JP5037103B2 (ja) 炭化珪素半導体装置
JP2011171602A (ja) 半導体装置およびその製造方法
JP5570743B2 (ja) 半導体装置
JP2010239044A (ja) 集積化半導体装置及びその製造方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
JP5390760B2 (ja) 半導体装置の製造方法および半導体装置
CN104425344B (zh) 半导体结构及其形成方法
JP2008198676A (ja) 半導体装置
US20180308964A1 (en) Semiconductor device
JP2009043795A (ja) 半導体装置
JP4381435B2 (ja) 半導体装置および半導体装置の製造方法
JP2006032682A (ja) 横型短チャネルdmos
JP2013222765A (ja) 半導体装置、及び、半導体装置の製造方法