JP7293293B2 - 高電圧隔離のためのデュアルディープトレンチ - Google Patents

高電圧隔離のためのデュアルディープトレンチ Download PDF

Info

Publication number
JP7293293B2
JP7293293B2 JP2021133052A JP2021133052A JP7293293B2 JP 7293293 B2 JP7293293 B2 JP 7293293B2 JP 2021133052 A JP2021133052 A JP 2021133052A JP 2021133052 A JP2021133052 A JP 2021133052A JP 7293293 B2 JP7293293 B2 JP 7293293B2
Authority
JP
Japan
Prior art keywords
trench
buried layer
substrate
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021133052A
Other languages
English (en)
Other versions
JP2021184491A (ja
Inventor
ペンハルカル サミール
フー ビンホワ
サドブニコフ アレクセイ
マトゥール グル
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2021184491A publication Critical patent/JP2021184491A/ja
Application granted granted Critical
Publication of JP7293293B2 publication Critical patent/JP7293293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Description

高電圧能力を備える集積回路には、自動車において用いるための電源管理システムを含め、広汎な産業用応用例がある。これらの集積回路には、高電圧範囲（例えば、８０Ｖ～１２０Ｖ）で動作する高電圧トランジスタ、及び、より一層低い電圧範囲（例えば、１Ｖ～５Ｖ）で動作する低電圧トランジスタが含まれる。低電圧トランジスタを高電圧動作から保護するために、集積回路が、一つ又は複数の隔離方式を採用する場合がある。例えば、方式の一つは、高電圧トランジスタを低電圧トランジスタから隔離するために、バルク基板（例えば、Ｐ型基板）の頂部上に埋め込み層（例えば、Ｎ型埋め込み層）を形成することを含む。埋め込み層は、通常、高電圧トランジスタの動作範囲に対応する高電圧でバイアスされ、一方、バルク基板は、通常、接地供給電圧でバイアスされる。場合によっては、高バイアス電圧と接地供給電圧との差が、埋め込み層とバルク基板との間のＰＮ接合の降伏電圧閾値を超えることがあり、それにより、漏れが生じ、集積回路の性能及び信頼性に影響する。
低電圧動作と共に高電圧動作を扱い得る半導体デバイスの製造に関するシステム及び技法について説明される例において、半導体デバイスは、スタンドアローンのディスクリート構成要素であり得、又は、集積回路の一部として組み込まれ得る。半導体デバイスは、低電圧トランジスタを高電圧動作から保護するために或る隔離方式を採用する。説明される隔離方式によって、高電圧トランジスタが高電圧範囲で動作し得、半導体デバイスの埋め込み層とバルク基板との間の電圧ストレスが低減し得る。有利にも、説明される隔離方式は、半導体デバイスの接合降伏を減少させるために低コストで高性能な解決策を提供する。
一例において、集積回路が、基板、埋め込み層、トランジスタウェル領域、第１のトレンチ、及び第２のトレンチを含む。基板は、頂部表面及び底部表面を有する。埋め込み層は、基板内に位置し、トランジスタウェル領域は、埋め込み層より上に位置する。第１のトレンチは、埋め込み層を貫通するように頂部表面から延在し、第１のトレンチは第１のトレンチ深さを有する。第２のトレンチは、埋め込み層を貫通するように頂部表面から延在する。第２のトレンチは、第１のトレンチとトランジスタウェル領域との間に置かれる。第２のトレンチは、第１のトレンチ深さより浅い第２のトレンチ深さを有する。
より具体的には、基板は第１の導電型を有し、埋め込み層は、第１の導電型とは反対の第２の導電型を有する。第１のトレンチは第１の導体を含み得、第１の導体は、埋め込み層から絶縁され、第１のトレンチの底部辺りで基板とオーミック接触し、一方、第２のトレンチは、埋め込み層及び基板から絶縁される第２の導体を含み得る。
半導体デバイスを製造する方法において、この方法は、基板内に埋め込み層を形成することを含む。また、この方法は、埋め込み層より上にトランジスタウェル領域を形成することを含む。さらに、この方法は、埋め込み層を貫通するように基板の頂部表面から延在する第１のトレンチを形成すること、及び、埋め込み層を貫通するように基板の頂部表面から延在する第２のトレンチを形成することを含む。より具体的には、第２のトレンチは、第１のトレンチとトランジスタウェル領域との間に置かれ、第２のトレンチは、第１のトレンチの深さより浅いトレンチ深さを有する。
例示の実施形態の或る態様に従った半導体デバイスの上面図を示す。
例示の実施形態の或る態様に従った半導体デバイスの断面図を示す。
例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの上面図を示す。
例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示す。
例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。 例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。 例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。 例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。 例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。 例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。 例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイスの断面図を示して製造プロセスを示す。
種々の図面における同様の参照記号は同様の要素を示す。図面は一定の縮尺で描かれていない。
図１Ａは、半導体デバイス１００の上面図を示し、図１Ｂは、その垂直構造を図示するため、半導体デバイス１００の断面図を示す。半導体デバイス１００は基板１０２を含み、基板１０２は下側半導体層１０４及び上側半導体層１０８にさらに分割され得る。下側半導体層１０４は基板１０２の底部表面１０２ｂを形成し、上側半導体層１０８は基板１０２の頂部表面１０２ａを形成する。例えば、下側半導体層１０４は、バルクシリコン基板（例えば、１０２）、バルクシリコンウェハ上のエピタキシャル層、又は、絶縁体上シリコン（ＳＯＩ）ウェハの一部であり得る。上側半導体層１０８は、下側半導体層１０２より上に、又は、バルクシリコン基板（例えば、１０２）の拡張部として形成されるエピタキシャル層であり得る。通常、下側及び上側半導体層１０４及び１０８は、同じ導電型（例えば、Ｐ型）を有する。
半導体デバイス１００は、基板１０２内に位置する埋め込み層１０６を含む。埋め込み層１０６は、下側半導体層１０４をドープすることによってつくられ得る。代替として、埋め込み層１０６は、下側半導体層１０４の頂部上でのインサイチュドープを用いてエピタキシャル層を成長させることによって形成され得る。埋め込み層１０６は、下側半導体層１０４と上側半導体層１０８との間に置かれ、埋め込み層１０６は、これらの二つの層１０４及び１０８とは反対の導電型を有する。従って、埋め込み層１０６は、下側半導体層１０４との第１のＰＮ接合１０５、及び上側半導体層１０８との第２のＰＮ接合１０７を形成する。埋め込み層１０６は、少なくとも１×１０１８ｃｍ－３の平均ドーピング密度を有し得、一般的には、下側半導体層１０４とは反対の導電型を有する。埋め込み層１０６の頂部境界１１２が、基板１０２の頂部表面１０２ａより少なくとも２ミクロン下にあり、基板１０２の頂部表面１０２ａより５ミクロンから１０ミクロン下に延在し得る。埋め込み層１０６は、図１に示すように半導体デバイス１００を横方向に横断して延在し得、或いは代替として、埋め込み層は、基板１０２と同一平面上である有限の横方向領域内につくられ得又は形成され得る。
半導体デバイス１００は、上側半導体層１０８内であり、埋め込み層１０６より上に位置する、トランジスタウェル領域１０１を含む。トランジスタウェル領域１０１は、一つ又は複数の能動回路を形成するためのトランジスタを含む。トランジスタウェル領域１０１が低電圧回路（例えば、１０Ｖ以下で動作する回路）を含む場合、トランジスタウェル領域１０１は、トランジスタウェル領域１０１の外に形成される高電圧回路（例えば、５０Ｖ以上で動作する回路）から隔離及び保護される。代替として、トランジスタウェル領域１０１が高電圧回路を含む場合、トランジスタウェル領域１０１は、トランジスタウェル領域１０１の外に形成される低電圧回路を保護するために隔離される。
高電圧回路を低電圧回路から隔離するため、半導体デバイス１００は、トランジスタウェル領域１０１を横方向に囲むように、及び、埋め込み層１０６を交差するように配置される、一つ又は複数のディープトレンチ構造１１４を含む。より具体的には、ディープトレンチ構造１１４は、埋め込み層１０６を貫通し、それにより、下側半導体層１０４に達するように、頂部表面１０２ａから延在する。ディープトレンチ構造１１４は、６μｍ未満のトレンチ幅１２０を有し得る。一例の実装において、トレンチ幅１２０は、１ミクロンから４ミクロンまでわたり得る。ディープトレンチ構造１１４は、内部側壁に沿って配置される誘電体ライナー１１６を含む。誘電体ライナー１１６は熱酸化シリコンを含み得る。ディープトレンチ構造１１４は、基板１０２の下側半導体層１０４にアクセスするための底部開口を画定する。アクセスポイントは、下側半導体層１０４と同じ導電型のドーパントでドープされて、ドープされた領域１１７を形成する。一実装において、ドープされた領域１１７は、下側半導体層１０４より高いドーピング濃度を有し得る。
ディープトレンチ構造１１４は、誘電体ライナー１１６上に配置されるトレンチ充填材料１１８を含む。トレンチ充填材料１１８は導電性であり、上側半導体層１０８及び埋め込み層１０６から絶縁される。一例の実装において、トレンチ充填材料１１８は、ポリシリコンと一般的に呼ばれる多結晶シリコンを含む。トレンチ充填材料（すなわち、トレンチ導体）１１８は、底部開口及びドープされた領域１１７を介して、基板１０２の下側半導体層１０４とのオーミック接触を確立する。このオーミック接触を介して、トレンチ導体１１８は、基板１０２の下側半導体層１０４をバイアスするために用いられ得る。一例の実装において、トレンチ導体１１８は、基板１０２の下側半導体層１０４をバイアスするために接地供給電圧ＶＧＮＤを受け取るように構成され得る。
高電圧回路の動作電圧範囲に対応する電圧ＶＢＩＡＳでバイアスされるとき、埋め込み層１０６は隔離構造としても用いられ得る。例えば、高電圧回路の動作電圧範囲が８０Ｖ～１００Ｖの間である場合、埋め込み層１０６のバイアス電圧ＶＢＩＡＳは１００Ｖ～１７０Ｖの範囲であり得る。埋め込み層１０６をバイアスするために、半導体デバイス１００は、頂部表面１０２ａから延在して埋め込み層１０６に達する、垂直のドープされた構造（シンカーとも呼ばれる）１２２を含む。シンカー１２２は、埋め込み層１０６に電気接続を提供するように、埋め込み層１０６と同じ導電型のドーパントでドープされる。一例の実装において、シンカー１２２はＮ型材料でドープされ、埋め込み層１０６もＮドープされる。
自己整合の目的で、シンカー１２２は、ディープトレンチ構造１１４と並行に形成され得る。シンカー１２２は、厚さ１２４を有するようにディープトレンチ構造１１４から横方向に延在し、シンカー１２２は、頂部表面１０２ａと埋め込み層１０６との間に導電経路を提供するために、ディープトレンチ構造１１４と同一の広がりを有する。一実装において、シンカーの厚さ１２４は２．５ミクロン未満であり、これにより、自己整合シンカーを有さない半導体デバイスと比較して、半導体デバイス１００のサイズを有利に縮小され得る。
図１Ａに示すように、トレンチ構造１１４及びシンカー１２２は、トランジスタウェル領域１０１を取り囲む連続したリングを形成する。代替の実装において、トレンチ構造１１４及びシンカー１２２は、トランジスタウェル領域１０１を隔離するための連続したリングに近接するように、非接続で個別のセグメントとして配置され得る。
動作の間、上側半導体層１０８は、比較的高電圧を受ける可能性があり、この場合、トランジスタウェル領域１０１は、一つ又は複数の高電圧回路を含む。例えば、上側半導体層１０８は、８０Ｖ～１００Ｖの電圧範囲を受け得る。電流が（例えば、順方向バイアスが原因で）第２のＰＮ接合１０７を横切ることを防ぐために、埋め込み層１０６は、上側半導体層１０８が受ける電圧より高い電圧ＶＢＩＡＳでバイアスされる。一例の実装において、バイアス電圧ＶＢＩＡＳは、１００Ｖ～１７０Ｖの範囲であり得る。別の例示の実装において、バイアス電圧ＶＢＩＡＳは、１４０Ｖ～１７０Ｖの範囲であり得る。さらに別の例示の実装において、バイアス電圧ＶＢＩＡＳは１４５Ｖ～１５５Ｖの範囲であり得る。
下側半導体層１０４が接地供給電圧ＶＧＮＤでバイアスされるとき、埋め込み層１０６と下側半導体層１０４との電位差は、著しく大きくなり得る。この電位差が第１のＰＮ接合１０５の降伏電圧（例えば、８０Ｖ以下）より大きくなるとき、半導体デバイス１００は、相当量の電流漏れを経験し得る。この電位差は、高電界ラインＶ１及び低電界ラインＶ２にわたって広がる電界密度によって図示され得る。概して、高電界ラインＶ１は、バイアス電圧ＶＢＩＡＳに一層近い電位分布を表し、低電界ラインＶ２は、接地供給電圧ＶＧＮＤに一層近い電位分布を表す。第１のＰＮ接合１０５で降伏を有する可能性は、Ｖ１とＶ２との電位差に正比例し、Ｖ１とＶ２との距離に反比例する。
例示の実施形態の或る態様によれば、誘電体ライナー１１６を厚くすると、トレンチ導体１１８によって運ばれる接地電位が下側半導体層１０４の近隣Ｐ領域に対して一層少ない容量性結合を及ぼすので、低電界ラインＶ２が増大することを助け得る。低電界ラインＶ２を増大させることによって、Ｖ１とＶ２の電位差が、第１のＰＮ接合１０５に沿って降伏を有する可能性を下げるように低減され得る。このアプローチは、Ｖ１がＶ２より実質的に高く（例えば、Ｖ１－Ｖ２≧１００Ｖ）、誘電体ライナー１１６の最大厚さが一つ又は複数の処理パラメータによって制限される場合、あまり効果的でないことがある。
例示の実施形態の別の態様によれば、埋め込み層１０６の厚さを増加させると（例えば、埋め込み層の厚さ≧１２μｍ）、Ｖ１とＶ２との間の電界密度が低減するのを助けて、電界が第１のＰＮ接合１０５に沿って密集するのを避け得る。電界密度を低減させることによって、第１のＰＮ接合１０５における電位勾配は、第１のＰＮ接合１０５に沿って降伏を有する可能性を下げるように低減され得る。このアプローチは、Ｖ１がＶ２より実質的に高い場合（例えば、Ｖ１－Ｖ２≧１００Ｖ）、コストがかかるものとなり得る。というのも、厚くされた埋め込み層１０６は、通常、つくるために材料及び時間を一層必要とし、また、ディープトレンチ構造１１４を形成する際にエッチングすることが一層困難であり得るからである。
例示の実施形態のさらに別の態様によれば、埋め込み層１０６は、第１のドーピング濃度を有する上側埋め込み層１０６ａ、及び、第１のドーピング濃度より低い第２のドーピング濃度を有する下側埋め込み層１０６ｂを含み得る。例えば、上側埋め込み層１０６ａは、５×１０１８ｃｍ－３より高いドーピング濃度を有し得、下側埋め込み層１０６ｂは、ｌ×１０１６ｃｍ－３からｌ×１０１７ｃｍ－３までわたるドーピング濃度を有し得る。埋め込み層１０６内のドーピングプロファイルを調整することによって、第１のＰＮ接合１０５にわたる電位勾配は、降伏を有する可能性を下げるように低減され得る。このアプローチは、Ｖ１がＶ２より実質的に高く（例えば、Ｖ１－Ｖ２≧１００Ｖ）、埋め込み層１０６の最大厚さが制限される場合（例えば、最大厚さ≦１２μｍ）、あまり効果的でないことがある。
上述の制約に対処するために、例示の実施形態は、埋め込み層１０６と基板１０２の下側半導体層１０４との間の第１のＰＮ接合１０５の辺りに密集する電界を減少させるデュアルトレンチ構成を導入する。図１Ｃは、例示の実施形態の或る態様に従って、デュアルトレンチ構成を備える半導体デバイス１００Ａの上面図を示し、図１Ｄは、半導体デバイス１００Ａの断面図を示す。半導体デバイス１００Ａは、半導体デバイス１００と、これらの二つのデバイスが同じ数値標示により識別される構成要素を含む点で類似する。半導体デバイス１００Ａは、半導体デバイス１００Ａが第２のディープトレンチ構造１７４を含む点で半導体デバイス１００と異なる。
第２のディープトレンチ構造１７４は、トランジスタウェル領域１０１を横方向に囲み、埋め込み層１０６を交差するように配置される。より具体的には、第２のディープトレンチ構造１７４は、埋め込み層１０６を貫通するように頂部表面１０２ａから延在する。一例の実装において、第２のディープトレンチ構造１７４は、埋め込み層１０６を貫通して、基板１０２の下側半導体層１０４に達し得る。別の例示の実装において、第２のディープトレンチ構造１７４は、埋め込み層１０６を部分的に貫通し、埋め込み層１０６内で終端し得る。第２のディープトレンチ構造１７４は、第１のディープトレンチ構造１１４とトランジスタウェル領域１０１との間に置かれる。図１Ｃに示すように、第２のディープトレンチ構造１７４はトランジスタウェル領域１０１を取り囲む一方、第１のディープトレンチ構造１１４によって取り囲まれる。デュアルトレンチ１１４及び１７４は共に、トランジスタウェル領域１０１を隔離するための二つの連続したリングを確立する。代替の実装において、第１及び第２のディープトレンチ構造１１４及び１７４の各々は、トランジスタウェル領域１０１を隔離するための連続したリングに近似するように、切断された別個のセグメントに分割され得る。
効率的エッチングプロセス及び効率的誘電体充填プロセスを促進するために、第２のディープトレンチ構造１７４は、第１のディープトレンチ構造１１４と同時に形成され得る。その目的のために、第２のディープトレンチ構造１７４は、第１のディープトレンチ構造１１４の第１のトレンチ幅（すなわち、第１のトレンチ開口）１２０より狭い第２のトレンチ幅（すなわち、第２のトレンチ開口）１８０を有し得る。一例の実装において、第２のトレンチ幅１８０は１．５μｍ～１．８μｍの範囲であり、第１のトレンチ幅１２０は約２．６５μｍ（例えば、＋／－１０％のマージン）である。別の例示の実装において、第２のトレンチ幅１８０は約１．７μｍ（例えば、＋／－１０％のマージン）であり、第１のトレンチ幅１２０は約２．６５μｍ（例えば、＋／－１０％のマージン）である。
第１のディープトレンチ構造１１４及び第２のディープトレンチ構造１７４が、同じ時間量の間、同時にエッチングされる場合、トレンチ幅の違いに因り、第１のディープトレンチ構造１１４は、第２のディープトレンチ構造１７４の第２のトレンチ深さＴＤ２より深い第１のトレンチ深さＴＤ１を有する。一例の実装において、第１のトレンチ深さＴＤ１は２０μｍ～２８μｍの範囲であり、第２のトレンチ深さＴＤ２は８μｍ～１６μｍの範囲である。別の例示の実装において、第１のトレンチ深さＴＤ１は２３μｍ～２７μｍの範囲であり、第２のトレンチ深さＴＤ２は１３μｍ～１５μｍの範囲である。さらに別の例示の実装において、第１のトレンチ深さＴＤ１は約２４μｍ（例えば、＋／－１０％のマージン）であり、第２のトレンチ深さＴＤ２は約１４μｍ（例えば、＋／－１０％のマージン）である。
代替として、第２のディープトレンチ構造１７４は、第１のディープトレンチ構造１１４の第１のトレンチ幅１２０と実質的に同じ（例えば、＋／－５％のマージン）である第２のトレンチ幅１８０を有し得る。この特定の構成の下で、第１のトレンチ深さＴＤ１は第２のトレンチ深さＴＤ２と実質的に同じ（例えば、＋／－５％のマージン）であり得る。一例の実装において、第１及び第２のトレンチ深さＴＤ１及びＴＤ２の各々は２０μｍ～２８μｍの範囲である。別の例示の実装において、第１及び第２のトレンチ深さＴＤ１及びＴＤ２の各々は、２３μｍ～２７μｍの範囲である。さらに別の例示の実装において、第１及び第２のトレンチ深さＴＤ１及びＴＤ２の各々は、約２４μｍ（例えば、＋／－１０％のマージン）である。
第１のディープトレンチ構造１１４と同様に、第２のディープトレンチ構造１７４は、その側壁及び底部に沿って配置される誘電体ライナー１７６を含む。誘電体ライナー１７６は熱二酸化シリコンを含み得る。誘電体ライナー１７６は、基板１０２の下側半導体層１０４に対する如何なるアクセスをも防ぐために、第２のディープトレンチ構造１７４を封止する。第２のトレンチ幅１８０が第１のトレンチ幅１２０より小さい場合、同時誘電体形成プロセスによって、誘電体ライナー１７６は、軽く傾斜を付けられ得、第２のディープトレンチ構造１７４の底部辺りにおいて一層厚くされ得る。
第２のディープトレンチ構造１７４は、誘電体ライナー１７６上に配置されるトレンチ充填材料１７８を含む。第２のディープトレンチ構造１７４がトレンチバイアス電圧ＶＴＲを受け取るように構成される場合、トレンチ充填材料１７８は導電性である。代替として、第２のディープトレンチ構造１７４が浮遊状態に構成される場合、トレンチ充填材料１７８は導電性であっても非導電性であってもよい。トレンチ充填材料１７８が導電性である構成では、トレンチ導体１７８は、上側半導体層１０８、埋め込み層１０６、及び下側半導体層１０４から絶縁される。一例の実装において、トレンチ充填材料１７８は、ポリシリコンと一般的に呼ばれる多結晶シリコンを含む。トレンチ充填導体１１８とは異なり、トレンチ充填導体１７８は、基板１０２の下側半導体層１０４との如何なるオーミック接触をも確立しない。むしろ、トレンチ充填導体１７８は、埋め込み層１０６及び下側半導体層１０４との容量性結合を確立する。この容量性結合を介して、トレンチ導体１７８は、埋め込み層１０６と基板１０２の下側半導体層１０４との電界密度に影響を及ぼすために用いられ得る。一例の実装において、トレンチ導体１７８は、埋め込み層１０６と下側半導体層１０４との間の第１のＰＮ接合１０５の辺りの電界密度を低減させるために、トレンチバイアス電圧ＶＴＲを受け取るように構成され得る。
半導体デバイス１００と同様に、半導体デバイス１００Ａは、垂直のドープされた構造（シンカーとも呼ばれる）１８２を含む。シンカー１８２は、埋め込み層１０６をバイアス電圧ＶＢＩＡＳまでバイアスするためのコンジットとして働き、それによりＰ型上側半導体層１０８とＮ型埋め込み層１０６との間に逆バイアスを確立する。シンカー１８２は、頂部表面１０２ａから延在して埋め込み層１０６に達する。シンカー１８２は、埋め込み層１０６に電気接続を提供するように、埋め込み層１０６と同じ導電型のドーパントでドープされる。一例の実装において、シンカー１８２はＮ型材料でドープされ、この場合、埋め込み層１０６もＮドープされる。
自己整合のため、シンカー１８２は、第２のディープトレンチ構造１７４と並行に形成され得る。シンカー１８２は、厚さ１８４を有するように第２のディープトレンチ構造１７４から横方向に延在し、シンカー１８２は、頂部表面１０２ａと埋め込み層１０６との間の導電経路を提供するために、第２のディープトレンチ構造１７４と同一の広がりを有する。一実装において、シンカーの厚さ１８４は２．５ミクロン未満であり得、これにより、自己整合シンカーを有さない半導体デバイスと比較して、半導体デバイス１００のサイズが有利に縮小され得る。第２のトレンチ幅１８０が第１のトレンチ幅１２０より狭い場合、第２のシンカー厚さ１８４は、第１のシンカー厚さ１２４より薄くし得る。
デュアルトレンチ構成は、高動作電圧範囲に耐えることにおいて、シングルトレンチ構成よりも幾つかの利点を提供する一方で、隔離接合の辺りの降伏を防ぐ。第１の利点は、高電界ラインＶ１と低電界ラインＶ２との間の電界ライン分布を広げることを含む。広げられた分布は、第１のＰＮ接合１０５の辺りの電位差を低減させる。例えば、図１Ｄに示すように、第１のＰＮ接合１０５の電位差が実質的に低減され得るように、高電界ラインＶ１及び低電界ラインＶ２はさらに離間される。
電界ラインの広げられた分布は、第２のディープトレンチ構造１７４の構造的特徴によるものとされ得る。一態様において、基板１０２との如何なるオーミック接触を確立せず、それゆえ基板１０２をバイアスしないことによって、第２のディープトレンチ構造１７４は、第２のディープトレンチ構造１７４を囲む領域の辺りの第１のＰＮ接合１０５の比較的低い電位差に耐えるのを助ける。別の態様において、第２のディープトレンチ構造１７４は、その底部辺りに一層厚い誘電体ライナー１７８を有することによって、第１のＰＮ接合１０５の電位差を低減するのを助ける。さらに別の態様において、第２のディープトレンチ構造１７４の相対的位置は、バイアスされたシンカー１８２と浮遊シンカー１８２’及び１２２との間の電界ラインを広げるのを助ける。第１のディープトレンチ構造１１４（接地供給電圧ＶＧＮＤ（例えば、０Ｖ）を搬送するように構成される）と埋め込み層１０６のバイアスされた領域（高バイアス電圧ＶＢＩＡＳ（例えば、１００Ｖ～１７０Ｖ）でバイアスされる）との間に置かれることによって、第２のディープトレンチ構造１７４は、これらの二つの領域間の電圧バッファとして働く。
第１のディープトレンチ構造１１４と第２のディープトレンチ構造１７４との間のトレンチ間距離ｄＴは、埋め込み層１０６と基板１０２の下側半導体層１０４との間の第１のＰＮ接合１０５の降伏電圧に関連する。概して、降伏電圧は、トレンチ間距離ｄＴに反比例する。一例の実装において、第１のＰＮ接合１０５の接合降伏を防ぐために少なくとも１μｍのトレンチ間距離ｄＴが充分であり得、この場合、降伏電圧は１００Ｖ又はそれよりも低くなる。別の例示の実装において、第１のＰＮ接合１０５の接合降伏を防ぐために約１．５μｍ（例えば、＋／－１０％のマージン）のトレンチ間距離ｄＴが充分であり得、この場合、降伏電圧は約８０Ｖ（例えば、＋／－１０％のマージン）である。
トレンチ間距離ｄＴは、埋め込み層１０６と基板１０２の下側半導体層１０４との間の第１のＰＮ接合１０５の電界密度閾値にも関連し得る。半導体デバイス１００Ａが１０Ｖ／μｍの電界密度を有すると想定すると、トレンチ間距離ｄＴは、高電界ラインＶ１と低電界ラインＶ２との２０Ｖの電位差に耐えるため、約２μｍ（例えば、＋／－１０％のマージン）である。同様に、半導体デバイス１００Ａが２０Ｖ／μｍの電界密度閾値を有すると想定すると、トレンチ間距離ｄＴは、高電界ラインＶ１と低電界ラインＶ２との２０Ｖの電位差に耐えるため、約１μｍ（例えば、＋／－１０％のマージン）である。これらの想定の下で、トレンチ間距離ｄＴは、第１のＰＮ接合１０５の電界密度閾値に反比例する。
デュアルトレンチ構成の第２の利点は、高電界ラインＶ１及び低電界ラインＶ２にわたる電位スペクトルを低下させることを含む。第２のトレンチ充填材料１７８が導電性である実装において、第２のディープトレンチ構造１７４は、トレンチバイアス電圧ＶＴＲを受け取るように構成され得る。トレンチバイアス電圧ＶＴＲは、埋め込み層１０６に印加されるバイアス電圧ＶＢＩＡＳに比べて高電界ラインＶ１の値を低下させ得る。一例において、高電界ラインＶ１は１００Ｖまで低減され得、この場合、バイアス電圧ＶＢＩＡＳが１４０Ｖに設定され、トレンチバイアス電圧ＶＴＲが４０Ｖに設定される。同様に、高電界ラインＶ１は８０Ｖまで低減され得、この場合、バイアス電圧ＶＢＩＡＳが１４０Ｖに設定され、トレンチバイアス電圧ＶＴＲが６０Ｖに設定される。
接合降伏を避けるために、トレンチバイアス電圧ＶＴＲは、埋め込み層１０６と基板１０の下側半導体層１０４との間の第１のＰＮ接合１０５の降伏電圧に関連し得る。一例の実装において、トレンチバイアス電圧ＶＴＲは４０Ｖに設定され得、この場合、降伏電圧は８０Ｖであり、埋め込み層バイアス電圧ＶＢＩＡＳは１２０Ｖ以下である。別の例示の実装において、トレンチバイアス電圧ＶＴＲは６０Ｖに設定され得、この場合、降伏電圧は６０Ｖであり、埋め込み層バイアス電圧ＶＢＩＡＳは１２０Ｖ以下である。これらの例の下、トレンチバイアス電圧ＶＴＲは、埋め込み層１０６と基板１０２の下側半導体層１０４との間の第１のＰＮ接合１０５の降伏電圧に反比例する。
また、電界が密集するのを避けるため、トレンチバイアス電圧ＶＴＲも、埋め込み層１０６と基板１０２の下側半導体層１０４との間の第１のＰＮ接合１０５の電界密度閾値に関連し得る。半導体デバイス１００Ａが、１０Ｖ／μｍの電界密度及び２μｍのトレンチ間距離ｄＴを有すると想定すると、トレンチバイアス電圧ＶＴＲは、高電界ラインＶ１と低電界ラインＶ２との８０Ｖの電位差に耐えるために４０Ｖに設定され得、この場合、埋め込み層バイアス電圧ＶＢＩＡＳは１４０Ｖである。同様に、半導体デバイス１００Ａが、２０Ｖ／μｍの電界密度及び２μｍのトレンチ間距離ｄＴを有すると想定すると、トレンチバイアス電圧ＶＴＲは、高電界ラインＶ１と低電界ラインＶ２との８０Ｖの電位差に耐えるために２０Ｖに設定され得、この場合、埋め込み層バイアス電圧ＶＢＩＡＳは１４０Ｖである。これらの想定の下で、トレンチバイアス電圧ＶＴＲは第１のＰＮ接合１０５の電界密度閾値に反比例する。
図２Ａ～図２Ｇは、例示の実施形態の或る態様に従ったデュアルトレンチ構成を備える半導体デバイス１００Ａの断面図を示して製造プロセスを示す。図２Ａを参照すると、埋め込み層１０６及び上側半導体層１０８は下側半導体層１０４上に形成される。埋め込み層１０６及び上側半導体層１０８は、Ｎ型ドーパントをＰ型下側半導体層１０４に注入し、その後、熱駆動及び後続のエピタキシャルプロセスが続いて、Ｐ型上側半導体層１０８を成長させることによって形成され得、その結果、埋め込み層１０６は、注入されたＮ型ドーパントの拡散及び活性化によって形成される。上側半導体層１０８が形成された後、トランジスタウェル領域１０１が、上側半導体層１０８内及び埋め込み層１０６より上に形成される。
パッド酸化物層１２６が、熱酸化などによって基板１０２の頂部表面１０２ａに形成される。パッド酸化物層１２６は、５ナノメートル～３０ナノメートルの二酸化ケイ素を含み得る。パッド窒化物層１２８が、アンモニア及びシランを用いる低圧化学気相成長（ＬＰＣＶＤ）などによってパッド酸化物層１２６上に形成される。パッド窒化物層１２８は、１００ナノメートル～３００ナノメートルの窒化ケイ素を含み得る。ハードマスク酸化物層１３０が、テトラエトキシシラン（ＴＥＯＳ）としても知られるテトラエチルオルソシリケートを用いるか又は高密度プラズマ（ＨＤＰ）プロセスを用いるプラズマヘンハンスト化学気相成長（ＰＥＣＶＤ）などによって、パッド窒化物層１２８上に形成される。ハードマスク酸化物層１３０は、５００ナノメートル～２ミクロンの二酸化ケイ素を含み得る。パッド窒化物層１２８は、ハードマスク酸化物層１３０の後続のエッチングのためのエッチングストップ層を提供する。
図１Ｃ及び図１Ｄにおいて図示及び説明したように第１のディープトレンチ構造１１４及び第２のディープトレンチ構造１７４を形成するためのエリアを露出させるように、ハードマスク酸化物層１３０の上にトレンチマスク１３２が形成される。より具体的には、トレンチマスク１３２は、第１の開口ＡＰ１及び第２の開口ＡＰ２を用いてパターニングされる。第１の開口ＡＰ１は第１のトレンチ幅１２０を画定し、第２の開口ＡＰ２は第２のトレンチ幅１８０を画定する。従って、第１の開口ＡＰ１は、概して、第２の開口ＡＰ２より大きい。一例の実装において、第２の開口ＡＰ２は１．５μｍ～１．８μｍの範囲であり、第１の開口ＡＰ１は約２．６５μｍ（例えば、＋／－１０％のマージン）である。別の例示の実装において、第２の開口ＡＰ２は約１．７μｍ（例えば、＋／－１０％のマージン）であり、第１の開口ＡＰ１は約２．６５μｍ（例えば、＋／－１０％のマージン）である。トレンチマスク１３２は、フォトリソグラフィプロセスによって形成されるフォトレジスト材料を含み得、さらに、ハードマスク層及び／又は反射防止層を含み得る。
図２Ｂを参照すると、ハードマスクエッチングプロセスが、トレンチマスク１３２によって露出されたエリアにおけるハードマスク酸化物層１３０から材料を除去する。ハードマスクエッチングプロセスは、フッ素ラジカルを用いる反応性イオンエッチング（ＲＩＥ）プロセスを含み得、及び／又は、フッ化水素酸の希釈緩衝水溶液を用いるウェットエッチングプロセスを含み得る。図２Ｂに示すように、パッド窒化物層１２８の一部がハードマスクエッチングプロセスによって除去され得る。また、トレンチマスク１３２の一部又は全てが、ハードマスクエッチングプロセスによって浸食され得る。
図２Ｃを参照すると、ストップ層エッチングプロセスが、トレンチマスク１３２によって露出されたエリアにおけるパッド窒化物層１２８及びパッド酸化物層１２６を除去する。ストップ層エッチングプロセスは、図２Ｂに関して説明したハードマスクエッチングプロセスとは異なるガス組み合わせを用いるＲＩＥプロセスを含み得る。トレンチマスク１３２は、ストップ層エッチングプロセスによってさらに浸食され得る。
ストップ層エッチングは第１のトレンチエッチングプロセスを含み、第１のトレンチエッチングプロセスは、第１の部分的ディープトレンチ１３４及び第２の部分的ディープトレンチ１３８を同時に形成するために、トレンチマスク１３２によって露出されたエリアにおける基板１０２から材料を取り除く。第１の開口ＡＰ１が第２の開口ＡＰ２より幅広である場合、第１の部分的ディープトレンチ１３４は、第２の部分的ディープトレンチ１３８より深く埋め込み層１０６に延在する。第１のトレンチエッチングプロセスは連続エッチングプロセスを含み得、連続エッチングプロセスは、第１及び第２の部分的ディープトレンチ１３４及び１３８の底部から材料を同時に除去し、第１及び第２の部分的ディープトレンチ１３４及び１３８の側壁を不動態化する。代替として、第１のディープトレンチエッチングプロセスは、ツーステッププロセスを含み得る。第１のステップの間、第１のディープトレンチエッチングプロセスは、第１及び第２の部分的ディープトレンチ１３４及び１３８の底部から材料を除去する。第２のステップの間、第１のディープトレンチエッチングプロセスは、第１及び第２の部分的ディープトレンチ１３４及び１３８の側壁を不動態化する。トレンチマスク１３２は、第１のトレンチエッチングプロセスによってさらに浸食され得る。
図２Ｄを参照すると、第１のＮ型シンカー注入層１４０を形成するために第１の部分的ディープトレンチ１３４の側壁に沿って、及び、第２のＮ型シンカー注入層１４１を形成するために第２の部分的ディープトレンチ１３８の側壁に沿って、Ｎ型ドーパント１３９が基板１０２に注入される。Ｎ型ドーパント１３９は、傾斜角で、複数のサブドーズで注入され得る。一例の実装において、第１及び第２の部分的ディープトレンチ１３４及び１３８のそれぞれの側壁に沿って第１及び第２のシンカー注入層１４０及び１４１の連続的適用範囲を提供するために、傾斜角は１０度～３０度の範囲である。
また、Ｎ型ドーパント１３９は、第１及び第２の部分的ディープトレンチ１３４及び１３８の底部表面に注入されるＮ型ドーパント１３９の量を低減するため、約４５度のツイスト角度で注入され得る。例示の注入プロセスが、１０度～３０度の傾斜角及び４５度のツイスト角度で、９０度離れて回転された、４つのサブドーズを含み得る。第１及び第２の部分的ディープトレンチ１３４及び１３８の底部表面に注入されるＮ型ドーパント１３９の量を低減すると、第１のトレンチエッチングプロセスに続く第２のトレンチエッチングプロセスのプロセスマージンが有利にも改善され得る。
Ｎ型ドーパント１３９は、後に形成されるシンカーの好ましく低い抵抗を提供するように、１×１０１４ｃｍ－２～２×１０１５ｃｍ－２の総ドーズで注入され得る。Ｎ型ドーパント１３９はリン及び／又はヒ素を含み得る。パッド酸化物層（図示せず）が、第１及び第２の部分的ディープトレンチ１３４及び１３８の側壁上に形成され得る。Ｎ型ドーパント１３９がヒ素を含む場合、ＴＥＯＳを用いるＰＥＣＶＤプロセスによって形成される二酸化ケイ素の３０ナノメートルのパッド酸化物層が、第１及び第２のシンカー注入層１４０及び１４１における注入されたヒ素の保持を改善し得る。代替として、Ｎ型ドーパント１３９がヒ素を含まない場合、第１及び第２の部分的ディープトレンチ１３４及び１３８の側壁上のパッド酸化物が省かれ得る。というのも、パッド酸化物は、基板１０２における応力を増大させ得、これが、半導体デバイス１００Ａ性能の低下につながるおそれがあるからである。
第１及び第２の部分的ディープトレンチ１３４及び１３８を形成した後であり、そこから一層深いフルディープトレンチを形成する前に、Ｎ型ドーパント１３９を注入すると、有利にも、第１及び第２のシンカー注入層１４０及び１４１が、埋め込み層１０６を超えて延在することを防ぎ得る。そのようなプロセスは、半導体デバイス１００ＡにおけるＰＮ接合の降伏電圧も改善し得る。また、第１及び第２の部分的ディープトレンチ１３４及び１３８は、第１及び第２のシンカー注入層１４０及び１４１を形成するための自己整合手段として働き、そのため、付加的なマスクが必要とされない。第１の開口ＡＰ１が第２の開口ＡＰ２より幅広であるため、第１のシンカー注入層１４０は、第２のシンカー注入層１４１より厚い横方向厚さを有する。
図２Ｅを参照すると、基板１０２から付加的な材料を除去して、第１及び第２の部分的ディープトレンチ１３４及び１３８をさらに延在させ、それぞれ、第１及び第２のフルディープトレンチ１４２及び１４３を同時に形成するように、第２のトレンチエッチングプロセスが行われる。第１の開口ＡＰ１が第２の開口ＡＰ２より幅広いため、第１のフルトレンチ１４２は、第２のフルトレンチ１４３の第２のトレンチ深さＴＤ２より深い第１のトレンチ深さＴＤ１を有する。一例の実装において、第１のフルトレンチ１４２は、少なくとも１７μｍ埋め込み層１０６の下に延在し、第２のフルトレンチ１４２は、１７μｍより少なく埋め込み層１０６の下に延在する。別の例示の実装において、第１のフルトレンチ１４２は埋め込み層１０６より下に延在し、第２のフルトレンチ１４２は埋め込み層１０６より下に延在しない。第２のトレンチエッチングプロセスの完了の際、残りのトレンチマスク１３２の実質的に全てが取り除かれる。
図２Ｆを参照すると、それぞれ、第１及び第２のフルディープトレンチ１４２及び１４３の側部及び底部上に第１及び第２の誘電体ライナー１１６及び１７６を形成するために、誘電体堆積プロセスが行われる。一例の実装において、誘電体ライナー１１６及び１７６は、各々、１００ナノメートル～８００ナノメートルの範囲の厚さを有し得る。別の例示の実装において、第１及び第２の誘電体ライナー１１６及び１７６は、第１及び第２のフルディープトレンチ１４２及び１４３の側部及び底部上に、２００ナノメートル～３００ナノメートルの範囲の厚さを有する熱酸化物層を含み得る。さらに別の例示の実装において、３００ナノメートル～５００ナノメートルの範囲の厚さを有する二酸化ケイ素層が、準常圧化学気相成長（ＳＡＣＶＤ）プロセスによって熱酸化物上に形成され得る。
第１のフルディープトレンチ１４２が第２のフルディープトレンチ１４３より広いトレンチ幅を有するので、第２の誘電体層１７６は、第２のフルディープトレンチ１４３の底部辺りにピンチオフ部１７７を形成し、一方、第１の誘電体層１１６は、第１のフルディープトレンチ１４２の底部辺りに比較的均一の厚さ形成する。概して、第２のフルディープトレンチ１４２におけるピンチオフ部１７７は、第１のフルディープトレンチ１４２の底部辺りの第１の誘電体層１１６より厚い。
次に、下側半導体層１０４にアクセスするため第１のフルディープトレンチ１４２内に底部開口をつくるために、酸化物エッチングプロセスが行われる。酸化物エッチングプロセスが完了した後、一層厚いピンチオフ部１７７に起因して、第２のフルディープトレンチ１４３の底部は下側半導体層１０４に対して閉じたままである。第１のフルディープトレンチ１４２内に底部開口をつくる際、底部開口の真下にコンタクトドープされる領域１１７をつくるために、Ｐ型ドーピングプロセスが行われ得る。
その後、第１及び第２の誘電体ライナー１１６及び１７６上の第１及び第２のフルディープトレンチ１４２及び１４３において、トレンチ充填材料１４４の層が形成される。一例の実装において、トレンチ充填材料１４４の層は、第１及び第２のフルディープトレンチ１４２及び１４３を充填するポリシリコン材料を含み得、ハードマスク酸化物層１３０を覆う。代替として、トレンチ充填材料１４４の層は、第２のフルディープトレンチ１４３を充填するための二酸化ケイ素又はその他の誘電体材料を含み得、この場合、第２のディープトレンチ１７４は浮遊状態に構成される。
第１及び第２の誘電体ライナー１１６及び１７６並びにトレンチ充填材料１４４の形成の間の熱プロファイルが、第１及び第２のシンカー注入層１４０及び１４１において注入されたＮ型ドーパントを拡散させ、活性化させる。有利にも、第１及び第２のシンカー１２２及び１８２は、別個のアニールプロセスを必要とすることなく形成される。
図２Ｇを参照すると、ハードマスク酸化物層１３０と、トレンチ充填材料１４４の層の上にある部分は、化学機械研磨（ＣＭＰ）プロセスなどによってその後除去される。その結果、第１のトレンチ充填材料１１８が第１のディープトレンチ構造１１４に残され、第２のトレンチ充填材料１７８が第２のディープトレンチ構造１７４に残される。パッド窒化物層１２８は、ハードマスク酸化物層１３０の除去のためのエッチングストップ層として働く。パッド窒化物層１２８及びパッド酸化物層１２６はその後除去されて、図１Ｃ及び図１Ｄに示すような構造になる。
この説明において、或る集積回路の特徴に適用される用語、「に実質的に等しい（ｓｕｂｓｔａｎｔｉａｌｌｙ ｅｑｕａｌ ｔｏ）,（ｓｕｂｓｔａｎｔｉａｌｌｙ ｅｑｕａｌ）」、「実質的に同じ（ｓｕｂｓｔａｎｔｉａｌｌｙ ｔｈｅ ｓａｍｅ）」、及びそれらの変形は、その集積回路を形成するための製造公差内で等しいことを意味する。より具体的には、用語、「に実質的に等しい」及び「実質的に等しい」は、二つの対象間の量的関係を説明する。この量的関係は、設計により二つの対象を等しくすることを所望とし得るが、製造プロセスにより一定量の変動が導入され得ることを見込んでいる。一態様において、第１のレジスタが、第２のレジスタの第２の抵抗に実質的に等しい第１の抵抗を有し得、この場合、第１及び第２のレジスタは同じ抵抗を有することが意図とされるが、それでも、製造プロセスは、第１の抵抗と第２の抵抗との間のわずかな変動を導入する。このように、製造された第１及び第２のレジスタが、抵抗のわずかな差を示す場合でも、第１の抵抗は第２の抵抗に実質的に等しくし得る。このわずかな差は設計目標の５％内とし得る。別の態様において、第１のレジスタが、第２のレジスタの第２の抵抗に実質的に等しい第１の抵抗を有し得、この場合、プロセス変動が演繹的に既知であり、そのため、第１の抵抗及び第２の抵抗が、この既知のプロセス変動を補償するためにわずかに異なる値でプリセットされ得る。このように、第１及び第２の抵抗の設計値が既知のプロセス変動を補償するためにわずかな差を含むようにプリセットされ得る場合でも、第１の抵抗は第２の抵抗に実質的に等しくし得る。このわずかな差は設計目標の５％内とし得る。
この説明において、「～するように構成される」という用語は、一つ又は複数の有形の非一時的構成要素の構造的及び機能的特性を説明する。例えば、「～するように構成される」或る構成要素が、或る機能を行うために設計され又はそれ専用にされる、特定の構成を有する。従って、或るデバイスが、記載される或る機能を行うようにイネーブルされ、アクティベートされ、又は給電され得る有形の非一時的構成要素を含む場合に、そのデバイスはそうした記載された機能を行う「ように構成される」。「～するように構成される」という用語は、構成可能であることを含み得るが、そのような狭い定義に限定されない。このように、或るデバイスを説明するために用いられる場合、「～するために構成される」という用語は、説明されたデバイスが任意の所与の時点で構成可能であることを必要としない。
上述の構成要素（例えば、要素、リソース等など）によって行われる種々の機能に対して、そのような構成要素を説明するために用いられる用語は、特に記載がない限り、説明された構造と構造的に同等でない場合でも、説明された構成要素（例えば、機能的に同等の構成要素）の特定の機能を行う任意の構成要素に対応する。また、幾つかの実装の一つのみに関して特定の特徴が本願で説明される場合があるが、そのような特徴は、任意の特定の応用例に所望され及び有利であるように、その他の実装の一つ又は複数のその他の特徴と組み合わされ得る。
また、別個の実施形態の文脈において本願において説明される幾つかの特徴が、単一の実施形態において組み合わせて実装され得る。逆に、単一の実施形態の文脈において本願において説明される種々の特徴が、複数の実施形態において個別に、又は、任意の適切な部分的組み合わせで、実装され得る。また、特徴が、幾つかの組み合わせで機能するように上述される場合があるが、或る組み合わせからの一つ又は複数の特徴が、場合によってはそうした組み合わせから削除されてもよく、そうした組み合わせは、部分的組み合わせ、又は部分的組み合わせの変形を対象とし得る。
同様に、図面において特定の順で動作を示したが、そのような順が必要であると記載されない限り、そのような動作は、所望の結果を得るために、図示される特定の順で又は順次行われる必要はない（また、図示される動作全てが行われる必要はない）。幾つかの状況において、同時の処理が、半導体デバイスの複数の構造を製造するために有利であり得る。また、上述の実施形態における種々のシステム構成要素の分離は、全ての実施形態において、そのような分離を必要としない。

Claims (18)

  1. 集積回路であって、
    頂部表面と底部表面とを有する基板と、
    前記基板内に位置する埋め込み層と、
    前記埋め込み層より上に位置するトランジスタウェル領域と、
    前記埋め込み層を貫通するように前記頂部表面から延在する第１のトレンチであって、第１のトレンチ深さと前記頂部表面において画定される第１の開口とを有し、第１の導体を含む、前記第１のトレンチと、
    前記埋め込み層を貫通するように前記頂部表面から延在する第２のトレンチであって、前記第１のトレンチと前記トランジスタウェル領域との間に置かれ、前記第１のトレンチ深さより浅い第２のトレンチ深さと前記頂部表面において画定される第２の開口とを有し、第２の導体を含み、前記第２の開口が前記第１の開口よりも小さい、前記第２のトレンチと、
    を含む、集積回路。
  2. 請求項１に記載の集積回路であって、
    前記第１の導体が、前記埋め込み層から絶縁されて前記第１のトレンチの底部辺りで前記基板とオーミック接触し、
    前記第２の導体が、前記埋め込み層と前記基板とから絶縁される、集積回路。
  3. 請求項１に記載の集積回路であって、
    前記第２のトレンチが、前記第２の導体を浮遊状態に絶縁する誘電体ライナーを更に含む、集積回路。
  4. 請求項１に記載の集積回路であって、
    前記第２の導体が、前記埋め込み層と前記基板との間の接合の降伏電圧に関連するバイアス電圧を受け取るように構成される、集積回路。
  5. 請求項１に記載の集積回路であって、
    前記第２の導体が、前記埋め込み層と前記基板との間の接合の電界密度閾値に関連するバイアス電圧を受け取るように構成される、集積回路。
  6. 請求項１に記載の集積回路であって、
    前記第１のトレンチが、前記埋め込み層と前記基板との間の接合の降伏電圧に関連する距離で前記第２のトレンチから離間される、集積回路。
  7. 請求項１に記載の集積回路であって、
    前記第１のトレンチが、埋め込み層と前記基板との間の接合の電界密度閾値に関連する距離で前記第２のトレンチから離間される、集積回路。
  8. 請求項１に記載の集積回路であって、
    前記第１のトレンチが、１μｍより大きい距離で前記第２のトレンチから離間される、集積回路。
  9. 請求項１に記載の集積回路であって、
    前記トランジスタウェル領域の外につくられる高電圧回路と、
    前記トランジスタウェル領域内につくられて前記第１のトレンチ及び前記第２のトレンチによって前記高電圧回路から遮蔽される低電圧回路と、
    を更に含む、集積回路。
  10. 方法であって、
    基板内に埋め込み層を形成することと、
    前記埋め込み層より上にトランジスタウェル領域を形成することと、
    前記埋め込み層を貫通するように前記基板の頂部表面から延在する第１のトレンチを形成することであって、前記第１のトレンチが第１のトレンチ深さと前記頂部表面において画定される第１の開口とを有する、前記第１のトレンチを形成することと、
    前記第１のトレンチ内に第１の導体を形成することと、
    前記埋め込み層を貫通するように前記基板の前記頂部表面から延在する第２のトレンチを形成することであって、前記第２のトレンチが前記第１のトレンチと前記トランジスタウェル領域との間に置かれ、前記第２のトレンチが前記第１のトレンチ深さより浅い第２のトレンチ深さと前記頂部表面において画定される第２の開口とを有し、前記第２の開口が前記第１の開口よりも小さい、前記第２のトレンチを形成することと、
    前記第２のトレンチ内に第２の導体を形成することと、
    を含む、方法。
  11. 請求項１０に記載の方法であって、
    前記第１の導体が、前記埋め込み層から絶縁されて前記第１のトレンチの底部辺りで前記基板とオーミック接触し、
    前記第２の導体が、前記埋め込み層と前記基板とから絶縁される、方法。
  12. 請求項１０に記載の方法であって、
    前記第２の導体を浮遊状態に絶縁することを更に含む、方法。
  13. 請求項１０に記載の方法であって、
    前記埋め込み層と前記基板との間の接合の降伏電圧に関連するバイアス電圧を受けるための前記第２の導体とのコンタクトを形成することを更に含む、方法。
  14. 請求項１０に記載の方法であって、
    前記第１のトレンチが、前記埋め込み層と前記基板との間の接合の降伏電圧に関連する距離で前記第２のトレンチから離間される、方法。
  15. 請求項１０に記載の方法であって、
    前記第１のトレンチが、前記埋め込み層と前記基板との間の接合の電界密度閾値に関連する距離で前記第２のトレンチから離間される、方法。
  16. 請求項１０に記載の方法であって、
    前記第１のトレンチが、１．５μｍより大きい距離で前記第２のトレンチから離間される、方法。
  17. 請求項１０に記載の方法であって、
    前記第１のトレンチを前記形成することが、前記第１の開口を介して所定の時間期間の間に前記基板の頂部層と前記埋め込み層と前記基板の底部層とをエッチングすることを含み、
    前記第２のトレンチを前記形成することが、前記第２の開口を介して前記所定の時間期間の間に前記基板の前記頂部層と前記埋め込み層と前記基板の前記底部層とをエッチングすることを含む、方法。
  18. 請求項１７に記載の方法であって、
    高電圧回路を前記トランジスタウェル領域の外に形成することと、
    前記第１のトレンチと前記第２のトレンチとによって前記高電圧回路から遮蔽される低電圧回路を前記トランジスタウェル領域内に形成することと、
    を更に含む、方法。
JP2021133052A 2016-08-16 2021-08-18 高電圧隔離のためのデュアルディープトレンチ Active JP7293293B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/238,198 US9786665B1 (en) 2016-08-16 2016-08-16 Dual deep trenches for high voltage isolation
US15/238,198 2016-08-16
JP2019509513A JP6936454B2 (ja) 2016-08-16 2017-08-16 高電圧隔離のためのデュアルディープトレンチ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019509513A Division JP6936454B2 (ja) 2016-08-16 2017-08-16 高電圧隔離のためのデュアルディープトレンチ

Publications (2)

Publication Number Publication Date
JP2021184491A JP2021184491A (ja) 2021-12-02
JP7293293B2 true JP7293293B2 (ja) 2023-06-19

Family

ID=59982153

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019509513A Active JP6936454B2 (ja) 2016-08-16 2017-08-16 高電圧隔離のためのデュアルディープトレンチ
JP2021133052A Active JP7293293B2 (ja) 2016-08-16 2021-08-18 高電圧隔離のためのデュアルディープトレンチ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019509513A Active JP6936454B2 (ja) 2016-08-16 2017-08-16 高電圧隔離のためのデュアルディープトレンチ

Country Status (5)

Country Link
US (2) US9786665B1 (ja)
EP (1) EP3501040B1 (ja)
JP (2) JP6936454B2 (ja)
CN (1) CN109564895B (ja)
WO (1) WO2018035229A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786665B1 (en) * 2016-08-16 2017-10-10 Texas Instruments Incorporated Dual deep trenches for high voltage isolation
US10262997B2 (en) * 2017-09-14 2019-04-16 Vanguard International Semiconductor Corporation High-voltage LDMOSFET devices having polysilicon trench-type guard rings
CN111341847B (zh) * 2018-12-19 2023-03-28 联华电子股份有限公司 半导体结构及其制作方法
US10811543B2 (en) 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor
US11158750B2 (en) 2019-07-03 2021-10-26 Texas Instruments Incorporated Superlattice photo detector
WO2022153693A1 (ja) * 2021-01-15 2022-07-21 ローム株式会社 半導体装置
JP2023032332A (ja) * 2021-08-26 2023-03-09 ローム株式会社 半導体装置
US20230261062A1 (en) * 2022-02-15 2023-08-17 Globalfoundries U.S. Inc. Isolation regions for charge collection and removal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201220A (ja) 2006-01-27 2007-08-09 Mitsubishi Electric Corp 半導体装置
JP2011171602A (ja) 2010-02-19 2011-09-01 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP2015230920A (ja) 2014-06-03 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置
US20160163583A1 (en) 2014-12-04 2016-06-09 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device
JP2017527110A (ja) 2014-08-07 2017-09-14 日本テキサス・インスツルメンツ株式会社 カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
JP3189743B2 (ja) * 1997-06-26 2001-07-16 日本電気株式会社 半導体集積回路装置及びその製造方法
US6316336B1 (en) * 1999-03-01 2001-11-13 Richard A. Blanchard Method for forming buried layers with top-side contacts and the resulting structure
GB0507157D0 (en) 2005-04-08 2005-05-18 Ami Semiconductor Belgium Bvba Double trench for isolation of semiconductor devices
JP2008034649A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置
EP2006900B1 (en) * 2007-05-25 2020-11-18 Semiconductor Components Industries, LLC Deep trench isolation for power semiconductors
US7982282B2 (en) * 2008-04-25 2011-07-19 Freescale Semiconductor, Inc. High efficiency amplifier with reduced parasitic capacitance
JP2010062377A (ja) * 2008-09-04 2010-03-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20100181639A1 (en) * 2009-01-19 2010-07-22 Vanguard International Semiconductor Corporation Semiconductor devices and fabrication methods thereof
EP2498280B1 (en) * 2011-03-11 2020-04-29 Soitec DRAM with trench capacitors and logic back-biased transistors integrated on an SOI substrate comprising an intrinsic semiconductor layer and manufacturing method thereof
FR2991502B1 (fr) * 2012-05-29 2014-07-11 Commissariat Energie Atomique Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes
US9159791B2 (en) * 2012-06-06 2015-10-13 United Microelectronics Corp. Semiconductor device comprising a conductive region
US9343526B2 (en) * 2013-03-13 2016-05-17 Freescale Semiconductor, Inc. Deep trench isolation
KR102057340B1 (ko) * 2013-03-29 2019-12-19 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
CN104701172B (zh) * 2013-12-05 2018-03-09 中芯国际集成电路制造(上海)有限公司 Vdmos场效应晶体管及其形成方法
US9252213B2 (en) * 2013-12-19 2016-02-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits with a buried N layer and methods for producing such integrated circuits
FR3021457B1 (fr) * 2014-05-21 2017-10-13 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et condensateur de decouplage associe
US9401410B2 (en) * 2014-11-26 2016-07-26 Texas Instruments Incorporated Poly sandwich for deep trench fill
JP6695188B2 (ja) * 2016-03-29 2020-05-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9786665B1 (en) * 2016-08-16 2017-10-10 Texas Instruments Incorporated Dual deep trenches for high voltage isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201220A (ja) 2006-01-27 2007-08-09 Mitsubishi Electric Corp 半導体装置
JP2011171602A (ja) 2010-02-19 2011-09-01 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP2015230920A (ja) 2014-06-03 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2017527110A (ja) 2014-08-07 2017-09-14 日本テキサス・インスツルメンツ株式会社 カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
US20160163583A1 (en) 2014-12-04 2016-06-09 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device

Also Published As

Publication number Publication date
US20180053765A1 (en) 2018-02-22
JP2021184491A (ja) 2021-12-02
CN109564895A (zh) 2019-04-02
EP3501040A2 (en) 2019-06-26
US9786665B1 (en) 2017-10-10
JP6936454B2 (ja) 2021-09-15
EP3501040B1 (en) 2022-04-27
WO2018035229A3 (en) 2018-04-05
CN109564895B (zh) 2023-08-11
JP2019526932A (ja) 2019-09-19
EP3501040A4 (en) 2019-06-26
US10580775B2 (en) 2020-03-03
WO2018035229A2 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
JP7293293B2 (ja) 高電圧隔離のためのデュアルディープトレンチ
US7915155B2 (en) Double trench for isolation of semiconductor devices
CN111108593B (zh) 窄深沟槽的沉降物至掩埋层连接区域
KR102011942B1 (ko) 고전압 레지스터 디바이스
CN101346819B (zh) 具有凹陷场板的半导体器件及其制作方法
JP5298565B2 (ja) 半導体装置およびその製造方法
US9059281B2 (en) Dual L-shaped drift regions in an LDMOS device and method of making the same
US9614031B2 (en) Methods for forming a high-voltage super junction by trench and epitaxial doping
US10672901B2 (en) Power transistor with terminal trenches in terminal resurf regions
CN102916049A (zh) 包括结型场效应晶体管的半导体器件及其制造方法
KR20200018301A (ko) 수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
CN104347475B (zh) 具有沟槽隔离区的边缘终止结构
US20200303539A1 (en) Transistor Having at Least One Transistor Cell with a Field Electrode
US9431286B1 (en) Deep trench with self-aligned sinker
US20150294909A1 (en) Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20210822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230607

R150 Certificate of patent or registration of utility model

Ref document number: 7293293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150