CN104701172B - Vdmos场效应晶体管及其形成方法 - Google Patents

Abstract

一种VDMOS场效应晶体管及其形成方法，其中VDMOS场效应晶体管的形成方法包括：提供具有第一类型掺杂的基底；在基底形成第一、第二沟槽；在第一沟槽侧壁形成第一绝缘层，在第二沟槽侧壁形成第二绝缘层；在第一沟槽填充具有第二类形掺杂第一多晶硅层，在第二沟槽填充具有第二类形掺杂第二多晶硅层；在第一多晶硅层下的基底形成具有第二类型掺杂的第一掩埋层，在第二多晶硅层下的基底形成具有第二类型掺杂的第二掩埋层；对第一、第二多晶硅层之间的基底掺杂形成第一阱区；在第一阱区形成第二阱区；在第一阱区形成第一栅极；在第二阱区形成第一源极和在第一多晶硅层上表面形成第一漏极。本发明技术方案无需外延生长过程，成本较低。

Description

VDMOS场效应晶体管及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及VDMOS场效应晶体管及其形成方法。

背景技术

垂直双扩散金属氧化物半导体（Vertical Double-diffused Metal-OxideSemiconductor，VDMOS）场效应晶体管作为功率器件的一种，由于其具有高输入阻抗和低导通压降的优点而被广泛应用。

参照图1，现有的VDMOS场效应晶体管包括：

具有N+掺杂的基底1，基底1包括正面S1和背面S2；

位于基底1正面S1的具有N+掺杂的外延层2；

位于外延层2上的栅介质层3和位于栅介质层3上的栅极4；

位于栅极4周围外延层2中的P阱区5和位于P阱区5中的源极6，源极6靠近栅极4，P阱区5部分伸入至栅介质层3下；

位于基底1背面S2的漏极7。

继续参照图1，VDMOS场效应晶体管在工作时，在栅极4和源极6之间施加启动电压，源极6与栅介质层3下的P阱区部分之间导通形成沟道区，电子由源极6沿平行于基底1的正面S1方向流向沟道区；在源极6和漏极7之间施加工作电压，沟道区中的电子沿垂直于基底1的正面S1方向流向漏极7，在源极6和漏极7之间形成电流。

但是，参照图1，形成外延层2的外延生长工艺复杂，且成本较高。

发明内容

本发明解决的问题是，现有VDMOS场效应晶体管中的外延层生长工艺复杂，且成本较高。

为解决上述问题，本发明提供一种VDMOS场效应晶体管的形成方法，该VDMOS场效应晶体管的形成方法包括：

提供具有第一类型掺杂的基底；

在所述基底中形成第一沟槽和第二沟槽；

在所述第一沟槽侧壁形成第一绝缘层，和在所述第二沟槽侧壁形成第二绝缘层；

在所述第一沟槽中填充满具有第二类型掺杂的第一多晶硅层，和在所述第二沟槽中填充满具有第二类型掺杂的第二多晶硅层，所述第二类型掺杂和第一类型掺杂相反；

在所述第一多晶硅层下的基底中形成具有第二类型掺杂的第一掩埋层，和在所述第二多晶硅层下的基底中形成具有第二类型掺杂的第二掩埋层，所述第一掩埋层和第一多晶硅层接触，所述第一掩埋层和第二掩埋层接触，所述第二掩埋层和第二多晶硅层接触；

对所述第一多晶硅层和第二多晶硅层之间的基底部分进行第二类型掺杂，形成第一阱区；

在所述第一阱区形成具有第一类型掺杂的第二阱区，所述第二阱区为第一阱区所包围；

在所述第二阱区和第一多晶硅层之间形成第一栅极，所述第二阱区部分伸入至第一栅极下；

在所述第一栅极一侧的第二阱区中形成第一源极，和在所述第一多晶硅层上表面形成第一漏极。

可选地，使用推阱工艺，所述第一多晶硅层中掺杂的第二类型杂质在基底中扩散形成第一掩埋层，所述第二多晶硅层中掺杂的第二类型掺杂在基底中扩散形成第二掩埋层。

可选地，在所述第一栅极一侧的第二阱区中形成第一源极之前或之后，在所述第二阱区中形成具有第一类型掺杂的接触区；

所述第一源极位于所述接触区和第一栅极之间，且所述第一源极和接触区接触。

可选地，还包括：

在所述第二多晶硅层和第二阱区之间形成第二栅极，所述第二阱区部分伸入至第二栅极下；

在所述第二栅极一侧的第二阱区中形成第二源极，和在所述第二多晶硅层上表面形成第二漏极。

可选地，在形成所述第一源极和第二源极之前或之后，在所述第二阱区中形成具有第一类型掺杂的隔离区；

所述接触区位于所述第一源极和第二源极之间，且所述隔离区和相邻的第一源极、第二源极接触。

可选地，在形成所述第一绝缘层、第二绝缘层之前，对所述第一沟槽侧壁和第二沟槽侧壁进行离子注入，在所述第一沟槽侧壁和第二沟槽侧壁中形成具有第二类型掺杂的掺杂区；

所述掺杂区和第一掩埋层、第二掩埋层接触。

可选地，在形成所述第一栅极和第二栅极之前，在所述第一阱区的基底中形成第一隔离结构和第二隔离结构；

所述第一栅极位于所述第一隔离结构和第二阱区之间的第一阱区上，所述第二栅极位于所述第二隔离结构和第二阱区之间的第一阱区上。

可选地，所述第一沟槽和第二沟槽为同一环形沟槽，所述第一多晶硅层和第二多晶硅层为同一环形多晶硅层，所述第一掩埋层和第二掩埋层为同一平面掩埋层，靠近所述第一阱区的第一绝缘层和第二绝缘层为同一第一环形绝缘层，远离所述第一阱区的第一绝缘层和第二绝缘层为同一第二环形绝缘层。

可选地，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。

本发明还提供一种VDMOS场效应晶体管，该VDMOS场效应晶体管包括：

具有第一类型掺杂的基底；

位于所述基底中的第一沟槽和第二沟槽；

位于所述第一沟槽侧壁的第一绝缘层，和位于所述第二沟槽侧壁的第二绝缘层；

填充满所述第一沟槽的具有第二类型掺杂的第一多晶硅层，和填充满所述第二沟槽的具有第二类型掺杂的第二多晶硅层，所述第二类型掺杂和第一类型掺杂相反；

位于所述第一多晶硅层下的基底中的具有第二类型掺杂的第一掩埋层，和位于所述第二多晶硅层下的基底中的具有第二类型掺杂的第二掩埋层，所述第一多晶硅层和第一掩埋层接触，所述第一掩埋层和第二掩埋层接触，所述第二掩埋层和第二多晶硅层接触；

所述第一多晶硅层和第二多晶硅层之间的基底部分具有第二类型掺杂，作为第一阱区；

位于所述第一阱区中的具有第一类型掺杂的第二阱区，所述第二阱区为所述第一阱区所包围；

位于所述第二阱区和第一多晶硅层之间的第一栅极，所述第二阱区部分伸入至第一栅极下；

位于所述第一栅极一侧的第二阱区中的第一源极，和位于所述第一多晶硅层上表面的第一漏极。

可选地，还包括位于所述第二阱区中的具有第一类型掺杂的接触区，所述第一源极位于所述接触区和第一栅极之间，且所述第一源极和所述接触区接触。

可选地，还包括：

位于所述第二多晶硅层和第二阱区之间的第二栅极，所述第二阱区部分伸入至第二栅极下；

位于所述第二栅极一侧的第二阱区中的第二源极，和位于所述第二多晶硅层上表面的第二漏极。

可选地，还包括位于所述第一源极和第二源极之间的具有第一类型掺杂的隔离区；

所述隔离区和相邻的第一源极、第二源极接触。

可选地，还包括：位于所述第一沟槽侧壁和第二沟槽侧壁的具有第二类型掺杂的掺杂区；

所述掺杂区和第一掩埋层、第二掩埋层接触。

可选地，还包括第一隔离结构和第二隔离结构，所述第一栅极位于所述第一隔离结构和第二阱区之间的第一阱区上，所述第二栅极位于所述第二隔离结构和第二阱区之间的第一阱区上。

可选地，所述第一沟槽和第二沟槽为同一环形沟槽，所述第一多晶硅层和第二多晶硅层为同一环形多晶硅层，所述第一掩埋层和第二掩埋层为同一平面掩埋层，靠近所述第一阱区的第一绝缘层和第二绝缘层为同一第一环形绝缘层，远离所述第一阱区的第一绝缘层和第二绝缘层为同一第二环形绝缘层。

可选地，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。

与现有技术相比，本发明的技术方案具有以下优点：

本方案的VDMOS场效应晶体管中，在第一多晶硅层上表面形成第一漏极。当VDMOS场效应晶体管工作时，在第一栅极和第一源极之间施加栅电压，第一源极和第一栅极下的第二阱区之间导通，第一栅极下的第二阱区和第一阱区之间导通。在第一源极、第一漏极之间施加电压，电流沿平行于基底上表面方向依次由第一源极、第一栅极下的第二阱区流向第一阱区，之后继续沿垂直于基底上表面方向由第一阱区依次经第一掩埋层、第一多晶硅层流向第一漏极。与现有技术相比，本技术方案无需外延生长过程，成本较低。而且，VDMOS场效应晶体管的第一源极、第一漏极和第一栅极均位于基底上，与传统的CMOS工艺相兼容，可与传统的MOS场效应晶体管在同一基底上同时形成，增大VDMOS场效应晶体管的应用范围，发挥VDMOS场效应晶体管的优势，促进技术进步。

另外，第一掩埋层和第二掩埋层将基底隔开为上下两部分，第一掩埋层和第二掩埋层具有第二类型掺杂，基底具有第一类型掺杂。第一掩埋层、第二掩埋层下的基底部分，和第一掩埋层、第二掩埋层之间形成PN结，第一掩埋层、第二掩埋层和下面的基底隔离，第一掩埋层和第二掩埋层起到VDMOS场效应晶体管和基底在垂直于基底上表面方向的隔离效果。第一绝缘层和第二绝缘层将VDMOS场效应晶体管和基底中的其他器件相隔离，第一绝缘层和第二绝缘层起到VDOMS场效应晶体管和基底中的其他器件在平行于基底上表面方向上的隔离效果。

附图说明

图1是现有技术的VDMOS场效应晶体管的剖面结构示意图；

图2～图12是本发明具体实施例的VDMOS场效应晶体管在形成过程中的剖面结构示意图；

图13本发明另一实施例的VDMOS场效应晶体管在形成过程中的俯视结构示意图；

图14是对应图13的AA方向的剖面结构示意图；

图15～图16是本发明又一实施例的VDMOS场效应晶体管在形成过程中的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种VDMOS场效应晶体管的形成方法。

参照图2，提供具有第一类型掺杂的基底100。在本实施例中，第一类型掺杂可为P型掺杂或N型掺杂，通常选择P型掺杂。

在具体实施例中，基底100可以是硅基底、锗基底或者绝缘体上硅基底等；或者基底100的材料还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。

参照图3，在基底100中形成第一沟槽101和第二沟槽102，第一沟槽101的深度、第二沟槽102的深度小于基底100的厚度。在本实施例中，将在第一沟槽101和第二沟槽102之间的基底部分中形成晶体管。

在本实施例中，第一沟槽101和第二沟槽102相互隔开且相对，第一沟槽101和第二沟槽102的深度相同，这样后续第一沟槽下的第一掩埋层和第二沟槽下的第二掩埋层可形成较好接触。

在具体实施例中，在基底100中形成第一沟槽101和第二沟槽102的方法包括：

在所述基底100上形成图形化的掩模层103，图形化的掩模层103定义第一沟槽和第二沟槽的位置，在本实施例中，图形化的掩模层103的材料为硬掩模材料，在其他实施例中，还可为光刻胶；

以所述图形化的掩模层103为掩模，刻蚀部分厚度基底形成第一沟槽101和第二沟槽102。

参照图4，以图形化的掩模层103为掩模，对第一沟槽101侧壁和第二沟槽102侧壁进行离子注入，在第一沟槽101侧壁和第二沟槽102侧壁形成具有第二类型掺杂的掺杂区104。

在具体实施例中，所述掺杂区104深入至侧壁表面以下部分厚度。掺杂区104为重掺杂区，具有较低的导电电阻。

在具体实施例中，对第一沟槽101侧壁和第二沟槽102侧壁进行离子注入的方法为倾斜离子注入。也就是，具有掺杂离子的束流以与基底100上表面呈大于0°小于90°的夹角角度注入到第一沟槽101侧壁和第二沟槽102侧壁，具体角度可根据第一沟槽101的深度第二沟槽102的深度进行选择。例如，对具有较小深度的第一沟槽101侧壁和第二沟槽102侧壁进行离子注入时，束流与基底100上表面的夹角会较小，而相对的，对具有较大深度的第一沟槽101和第二沟槽102进行离子注入时，束流与基底100上表面的夹角会较大。

参照图5，在第一沟槽101侧壁形成第一绝缘层111，和在第二沟槽102侧壁形成第二绝缘层112，第一绝缘层111覆盖第一沟槽101侧壁的掺杂区104，第二绝缘层112覆盖第二沟槽102侧壁的掺杂区104，第一绝缘层111和第二绝缘层112具有绝缘隔离作用。

在具体实施例中，在第一沟槽101侧壁形成第一绝缘层111，和在第二沟槽102侧壁形成第二绝缘层112的方法包括：

在基底100上形成绝缘材料层，绝缘材料为氧化硅，具体可使用化学气相沉积工艺形成，绝缘材料层覆盖第一沟槽101底部和侧壁、覆盖第二沟槽102底部和侧壁，还覆盖图形化的掩模层103；

回刻蚀去除基底100上、第一沟槽101底部和第二沟槽102底部的绝缘材料层，第一沟槽101中剩余的绝缘材料层作为第一绝缘层111，第二沟槽102中剩余的绝缘材料层作为第二绝缘层112。

参照图6，在第一沟槽101（参照图5）中填充满具有第二类型掺杂的第一多晶硅层121，和在第二沟槽102（参照图5）中填充满具有第二类型掺杂的第二多晶硅层122，第一多晶硅层121覆盖第一绝缘层111，第二多晶硅层122覆盖第二绝缘层112，第二类型掺杂和第一类型掺杂相反，第一多晶硅层121和第二多晶硅层122具有导电性。

在具体实施例中，在第一沟槽中填充满具有第二类型掺杂的第一多晶硅层121，和在第二沟槽中填充满具有第二类型掺杂的第二多晶硅层122的方法包括：

使用化学气相沉积，在基底100上形成多晶硅材料层，多晶硅材料层填充满第一沟槽和第二沟槽，还覆盖图形化的掩模层103；

去除基底100上的多晶硅材料层，具体可使用回刻蚀工艺，露出图形化的掩模层103，第一沟槽中剩余的多晶硅材料层作为第一多晶硅层121，第二沟槽中剩余的多晶硅材料层作为第二多晶硅层122；

以图形化的掩模层103为掩模，对第一多晶硅层121和第二多晶硅层122进行离子注入，束流与基底100上表面基本垂直，在第一多晶硅层121和第二多晶硅层122中形成第二类型掺杂。

在其他实施例中，在所述第一沟槽中形成第一多晶硅层，和在所述第二沟槽中形成第二多晶硅层的方法包括：

使用化学气相沉积，在所述基底上形成多晶硅材料层，在化学气相沉积过程中还进行原位离子注入，所述多晶硅材料层填充满所述第一沟槽和第二沟槽，在所述多晶硅材料层中具有第二类型掺杂；

去除所述基底上的多晶硅材料层，所述第一沟槽中剩余的多晶硅材料层作为第一多晶硅层，所述第二沟槽中剩余的多晶硅材料层作为第二多晶硅层。

参照图7，在第一多晶硅层121下的基底中形成具有第二类型掺杂的第一掩埋层131，和在第二多晶硅层122下的基底中形成具有第二类型掺杂的第二掩埋层132，第一掩埋层131和第一多晶硅层121接触，所述第二掩埋层132和第二多晶硅层122接触。所述第一掩埋层131和第二掩埋层132接触，将基底隔开为上下两部分，第一掩埋层131和第二掩埋层132以上的基底用于形成晶体管。而且，第一掩埋层131、第二掩埋层132和掺杂区104也是接触的。第一掩埋层131和第二掩埋层132和下面的基底部分之间形成PN结，实现隔离效果。

在具体实施例中，在所述第一多晶硅层121下的基底中形成第一掩埋层131，和在所述第二多晶硅层122下的基底中形成第二掩埋层132的方法为推阱（drive in）工艺，又称离子驱入。在高温条件下加热一定时间，第一多晶硅层121和第二多晶硅层122中掺杂的杂质会由底部向基底中逐渐扩散，分别对应形成第一掩埋层131和第二掩埋层132，在扩散过程中，第一掩埋层131的区域和第二掩埋层132的区域接触形成重叠区域。此为本领域技术人员所熟知的技术，在此不再赘述。

参照图8，对第一多晶硅层121和第二多晶硅层122之间的基底部分进行第二类型掺杂形成第一阱区141，具体可使用离子注入法。

在具体实施例中，首先去除图形化的掩模层103（参照图7）；接着，在基底上再形成另一图形化的掩模层，该另一图形化的掩模层定义第一多晶硅层121和第二多晶硅层122之间的基底部分，掺杂区104并未露出；之后，以该另一图形化的掩模层为掩模，对基底进行第二类型离子注入，形成第一阱区141；去除该另一图形化的掩模层。

在具体实施例中，相比于第一阱区141，掺杂区104为重掺杂区，掺杂区104的导电电阻小于第一阱区141的导电电阻。

参照图9，在第一阱区141形成具有第一类型掺杂的第二阱区142，第二阱区142为第一阱区141所包围，第二阱区142的深度小于第一阱区141的深度；

参照图10，在第二阱区142两侧的第一阱区中形成第一隔离结构151和第二隔离结构152，第一隔离结构151和第二隔离结构152为浅沟槽隔离结构或其他可行的隔离结构，第一隔离结构151靠近第一多晶硅层121，所述第二隔离结构152靠近第二多晶硅层122，形成第一隔离结构151和第二隔离结构152的方法为本领域技术人员所公知，在此不再详述。

参照图11，在第二阱区142和第一多晶硅层121之间形成第一栅极161，第二阱区142部分伸入至第一栅极161下，在所述第一栅极161下还形成有栅介质层（图中未示出），第一栅极161位于第一隔离结构151和第二阱区142之间的第一阱区上。

参照图12，在第一栅极161一侧的第二阱区中形成第一源极171，和在第一多晶硅层121上表面形成第一漏极181，第一源极171和第一漏极181具有第二类型掺杂，第一漏极181相比于第一多晶硅层121和第二阱区142为重掺杂，第一源极171相比于第一阱区141为重掺杂区。

在具体实施例中，形成第一源极171和第一漏极181的方法包括：

在第一栅极161侧壁形成侧墙（图中未示出）；

在基底100上形成图形化的光刻胶层，图形化的光刻胶层定义第一漏极和第一源极的位置；

以所述侧墙和图形化的光刻胶层为掩模，进行离子注入，在第二阱区142中形成第一源极171，和在第一多晶硅层121上表面形成第一漏极181；

去除图形化的光刻胶层。

在具体实施例中，参照图12，在第一栅极161一侧的第二阱区中形成第一源极171之前或之后，在第二阱区142中形成接触区105。第一源极171位于接触区105和第一栅极161之间，接触区105具有第一类型掺杂，作为第二阱区142的引出端。在本实施例中，接触区105和第一源极171接触。在具体实施例中，当所述接触区105被施加一电位（通常为0），可避免第一源极171处漏电，实现隔离效果。

使用本技术方案形成VDMOS场效应晶体管，参照图12，在第一栅极161与第一源极171之间施加栅电压，第一栅极161下的第二阱区与第一阱区141之间导通，第一栅极161下的第二阱区和第一源极171之间导通；在第一源极171和第一漏极181之间施加电压，在第一源极171和第一漏极181之间形成电流，在图12中，虚线箭头表示电流方向。在本实施例中，由于掺杂区104的导电电阻小于第一阱区141的导电电阻，电流沿平行于基底100上表面方向依次由第一源极171、第一栅极161下的第二阱区流向第一阱区141，之后绕过第一隔离结构151进入靠近第一隔离结构151的掺杂区104中，继续沿垂直于基底100上表面方向依次经掺杂区104、第一掩埋层131、第一多晶硅层121，流向第一漏极181。

而且，掺杂区104的导电电阻较小，可增大第一源极171和第一漏极之间的电流，提升信号传递速率。

在具体实施例中，当第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。

在现有的VDMOS场效应晶体管形成工艺中，需要在基底上形成外延层。与现有技术相比，使用本技术方案形成VDMOS场效应晶体管，无需在基底上形成外延层，第一掩埋层和第二掩埋层将基底分为上下两部分，上面的第一阱区作为形成VDMOS场效应晶体管的区域。这节省了工艺成本。

而且，第一栅极161和第一源极171、第一漏极181均位于基底上表面，这与传统的CMOS工艺相兼容，可与传统的CMOS场效应晶体管在同一基底上同时形成，增大VDMOS场效应晶体管的应用范围，发挥VDMOS场效应晶体管的优势，促进技术进步。

另外，第一掩埋层131和第二掩埋层132将基底隔开为上下两部分，第一掩埋层131和第二掩埋层132具有第二类型掺杂，基底100具有第一类型掺杂。在第一掩埋层131、第二掩埋层132下的基底部分，和第一掩埋层131、第二掩埋层132之间形成PN结，第一掩埋层131、第二掩埋层132和下面的基底隔离，第一掩埋层131和第二掩埋层132起到VDMOS场效应晶体管和基底100在垂直于基底上表面方向的隔离效果。第一绝缘层111和第二绝缘层112将VDMOS场效应晶体管和基底中的其他器件相隔离，第一绝缘层111和第二绝缘层112起到VDOMS场效应晶体管和基底中的其他器件在平行于基底上表面方向上的隔离效果。

本发明实施例还提供另一种VDMOS场效应晶体管的形成方法。

在本实施例中，参照图13、图14，图13为俯视图，图14为对应图13的AA方向的剖面结构示意图，第一沟槽和第二沟槽（图中未示出）为同一环形沟槽，第一沟槽中的第一多晶硅层和第二沟槽中的第二多晶硅层为同一环形多晶硅层220，第一掩埋层和第二掩埋层为同一平面掩埋层230，第一阱区241为环形多晶硅层220所包围，靠近第一阱区241的第一绝缘层和第二绝缘层为同一第一环形绝缘层211，远离第一阱区241的第一绝缘层和第二绝缘层为同一第二环形绝缘层212。

之后，在第一阱区形成VDMOS场效应晶体管。

除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。

本发明实施例还提供又一种VDMOS场效应晶体管的形成方法。

在本实施例中，在第一阱区形成两个VDMOS场效应晶体管。

参照图15，在第一阱区341形成第一栅极361和第二栅极362，在第一栅极361和第二栅极362下均形成有栅介质层（图中未示出），第一栅极361位于第一隔离结构351和第二阱区342之间的第一阱区上，第二栅极362位于第二隔离结构352和第二阱区342之间的第一阱区上，第二阱区342的一侧部分伸入至第一栅极361下，另一侧部分伸入至第二栅极362下；

参照图16，在第一栅极361一侧的第二阱区中形成第一源极371，和在第一多晶硅层321上表面形成第一漏极381；在第二栅极362一侧的第二阱区中形成第二源极372，和在第二多晶硅层322上表面形成第二漏极382。本实施例中的第一源极371和第二源极372相互隔开，第一源极371、第一漏极381、第二源极372和第二漏极382均具有第二类型掺杂，第一源极371和第一漏极381、与第二源极372和第二漏极382可同时形成，也可先后形成。

参照图16，在第一栅极361一侧的第二阱区中形成第一源极371，和在第二栅极362一侧的第二阱区中形成第二源极372之前或之后，在第二阱区342形成具有第一类型掺杂的隔离区306。隔离区306位于第一源极371和第二源极372之间，且隔离区306和相邻的第一源极371、第二源极372接触。隔离区306可作为第二阱区342的引出端；

其中，第一漏极381、第一源极371和第一栅极361形成一个VDMOS场效应晶体管；第二漏极382、第二源极372和第二栅极362形成另一个VDMOS场效应晶体管。

在具体实施例中，隔离区306和第一源极371之间具有PN结，隔离区306和第二源极372之间具有PN结，隔离区306起到第一源极371和第二源极372之间的隔离作用。隔离区306被施加一电位，通常为0电位，可增强相邻两晶体管之间的隔离效果。

在本实施例中，第一沟槽和第二沟槽是相互隔开且相对的。但不限于此，第一沟槽和第二沟槽（图中未示出）还可为同一环形沟槽，这样，第一沟槽中的第一多晶硅层和第二沟槽中的第二多晶硅层为同一环形多晶硅层，第一掩埋层和第二掩埋层为同一平面掩埋层，第一阱区为环形多晶硅层所包围，靠近第一阱区的第一绝缘层和第二绝缘层为同一第一环形绝缘层，远离第一阱区的第一绝缘层和第二绝缘层为同一第二环形绝缘层。

除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。

本发明实施例提供一种VDMOS场效应晶体管。

参照图12，在具体实施例中，VDMOS场效应晶体管包括：

具有第一类型掺杂基底100；

位于基底100中的第一沟槽和第二沟槽（图中未示出），第一沟槽的深度、第二沟槽的深度小于基底100的厚度，在本实施例中，第一沟槽的深度等于第二沟槽的深度；

位于第一沟槽侧壁的第一绝缘层111，和位于第二沟槽侧壁的第二绝缘层112；

填充满第一沟槽的具有第二类型掺杂的第一多晶硅层121，和填充满第二沟槽的具有第二类型掺杂的第二多晶硅层122，第一多晶硅层121覆盖第一绝缘层111，第二多晶硅层122覆盖第二绝缘层112，所述第二类型掺杂和第一类型掺杂相反，第一多晶硅层121和第二多晶硅层122具有导电性；

位于所述第一多晶硅层121下的基底中的具有第二类型掺杂的第一掩埋层131，和位于第二多晶硅层122下的基底中的具有第二类型掺杂的第二掩埋层132，第一多晶硅层121和第一掩埋层131接触，第一掩埋层131和第二掩埋层132接触，第二掩埋层132和第二多晶硅层122接触；

所述第一多晶硅层121和第二多晶硅层122之间的基底部分具有第二类型掺杂，作为第一阱区141；

位于第一阱区141中的具有第一类型掺杂的第二阱区142，所述第二阱区142为所述第一阱区141所包围；

位于第二阱区142和第一多晶硅层121之间的第一栅极161，所述第二阱142区部分伸入至第一栅极161下；

位于第一栅极161一侧的第二阱区中的第一源极171，和位于第一多晶硅层121上表面的第一漏极181。

在具体实施例中，第一绝缘层111和第二绝缘层112的材料为氧化硅。

在具体实施例中，该VDMOS场效应晶体管还包括：位于第二阱区中的具有第一类型掺杂的接触区105，接触区105与第一源极171接触，作为第二阱区142的引出端，还起到隔离第一源极171的作用。

在具体实施例中，该VDMOS场效应晶体管还包括：位于第一沟槽侧壁中和第二沟槽侧壁中的具有第二类型掺杂的掺杂区104，掺杂区104为重掺杂区，掺杂区104和第一掩埋层131、第二掩埋层132接触。

在具体实施例中，还包括：位于第一栅极161与第一源极171相对的另一侧的基底中的第一隔离结构151，和位于第二栅极162与第二源极172相对的另一侧的基底中的第二隔离结构152。

在具体实施例中，当所述第二类型掺杂为P型掺杂，所述第一类型掺杂为N型掺杂；或者，所述第二类型掺杂为N型掺杂，所述第一类型掺杂为P型掺杂。

本发明实施例还提供另一种VDMOS场效应晶体管。

在本实施例中，参照图13、图14，第一沟槽和第二沟槽（图中未示出）为同一环形沟槽，第一沟槽中的第一多晶硅层和第二沟槽中的第二多晶硅层为同一环形多晶硅层220，第一掩埋层和第二掩埋层为同一平面掩埋层230，第一阱区241为环形多晶硅层220所包围，靠近第一阱区241的第一绝缘层和第二绝缘层为同一第一环形绝缘层211，远离第一阱区241的第一绝缘层和第二绝缘层为同一第二环形绝缘层212。

除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。

本发明实施例还提供又一种VDMOS场效应晶体管。

在本实施例中，在第一阱区包括两个VDMOS场效应晶体管。

参照图16，相比于前述实施例，本实施例的VDMOS场效应晶体管包括：

位于第一多晶硅层321和第二阱区342之间的第一栅极361，和位于第二多晶硅层322和第二阱区342之间的第二栅极362，第二阱区342的一侧部分伸入至第二栅极362下，另一侧部分伸入至第一栅极361下；

位于第一栅极361一侧的第二阱区中的第一源极371，和位于第一多晶硅层321上表面的第一漏极351；

位于第二栅极362一侧的第二阱区中的第二源极372，和位于第二多晶硅层322上表面的第二漏极352。

第一栅极361、第一漏极381和第一源极371构成一个VDMOS场效应晶体管，第二栅极362、第二漏极382和第二源极372构成另一个VDMOS场效应晶体管。

在具体实施例中，在所述第一源极371和第二源极372之间具有隔离区306，隔离区306具有第一类型掺杂，且和相邻的第一源极371、第二源极372接触短接。

在具体实施例中，VDMOS场效应晶体管还包括：位于第一沟槽侧壁中和第二沟槽侧壁中的掺杂区304，掺杂区304具有第二类型掺杂，掺杂区304和第一掩埋层331、第二掩埋层332接触。

在第一阱区341中还形成有第一隔离结构351和第二隔离结构352，第一栅极361位于第一隔离结构351和第二阱区342之间的第一阱区上，第二栅极362位于第二隔离结构352和第二阱区342之间的第一阱区上。

除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种VDMOS场效应晶体管的形成方法，其特征在于，包括：

提供具有第一类型掺杂的基底；

在所述基底中形成第一沟槽和第二沟槽；

在所述第一沟槽侧壁形成第一绝缘层，和在所述第二沟槽侧壁形成第二绝缘层；

在所述第一沟槽中填充满具有第二类型掺杂的第一多晶硅层，和在所述第二沟槽中填充满具有第二类型掺杂的第二多晶硅层，所述第二类型掺杂和第一类型掺杂相反；

在所述第一多晶硅层下的基底中形成具有第二类型掺杂的第一掩埋层，和在所述第二多晶硅层下的基底中形成具有第二类型掺杂的第二掩埋层，所述第一掩埋层和第一多晶硅层接触，所述第一掩埋层和第二掩埋层接触，所述第二掩埋层和第二多晶硅层接触；

对所述第一多晶硅层和第二多晶硅层之间的基底部分进行第二类型掺杂，形成第一阱区；

在所述第一阱区形成具有第一类型掺杂的第二阱区，所述第二阱区为第一阱区所包围；

在所述第二阱区和第一多晶硅层之间形成第一栅极，所述第二阱区部分伸入至第一栅极下；

在所述第一栅极一侧的第二阱区中形成第一源极，和在所述第一多晶硅层上表面形成第一漏极。

2.如权利要求1所述的VDMOS场效应晶体管的形成方法，其特征在于，使用推阱工艺，所述第一多晶硅层中掺杂的第二类型杂质在基底中扩散形成第一掩埋层，所述第二多晶硅层中掺杂的第二类型掺杂在基底中扩散形成第二掩埋层。

3.如权利要求1所述的VDMOS场效应晶体管的形成方法，其特征在于，在所述第一栅极一侧的第二阱区中形成第一源极之前或之后，在所述第二阱区中形成具有第一类型掺杂的接触区；

所述第一源极位于所述接触区和第一栅极之间，且所述第一源极和接触区接触。

4.如权利要求1所述的VDMOS场效应晶体管的形成方法，其特征在于，还包括：

在所述第二多晶硅层和第二阱区之间形成第二栅极，所述第二阱区部分伸入至第二栅极下；

在所述第二栅极一侧的第二阱区中形成第二源极，和在所述第二多晶硅层上表面形成第二漏极。

5.如权利要求4所述的VDMOS场效应晶体管的形成方法，其特征在于，在形成所述第一源极和第二源极之前或之后，在所述第二阱区中形成具有第一类型掺杂的隔离区；

所述隔离区位于所述第一源极和第二源极之间，且所述隔离区和相邻的第一源极、第二源极接触。

6.如权利要求4所述的VDMOS场效应晶体管的形成方法，其特征在于，在形成所述第一绝缘层、第二绝缘层之前，对所述第一沟槽侧壁和第二沟槽侧壁进行离子注入，在所述第一沟槽侧壁和第二沟槽侧壁中形成具有第二类型掺杂的掺杂区；

所述掺杂区和第一掩埋层、第二掩埋层接触。

7.如权利要求4所述的VDMOS场效应晶体管的形成方法，其特征在于，在形成所述第一栅极和第二栅极之前，在所述第一阱区的基底中形成第一隔离结构和第二隔离结构；

所述第一栅极位于所述第一隔离结构和第二阱区之间的第一阱区上，所述第二栅极位于所述第二隔离结构和第二阱区之间的第一阱区上。

8.如权利要求1～7任一项所述的VDMOS场效应晶体管的形成方法，其特征在于，所述第一沟槽和第二沟槽为同一环形沟槽，所述第一多晶硅层和第二多晶硅层为同一环形多晶硅层，所述第一掩埋层和第二掩埋层为同一平面掩埋层，靠近所述第一阱区的第一绝缘层和第二绝缘层为同一第一环形绝缘层，远离所述第一阱区的第一绝缘层和第二绝缘层为同一第二环形绝缘层。

9.如权利要求1～7任一项所述的VDMOS场效应晶体管的形成方法，其特征在于，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。