CN105448986A - N型鳍式场效应晶体管及其形成方法 - Google Patents

N型鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN105448986A
CN105448986A CN201410403568.8A CN201410403568A CN105448986A CN 105448986 A CN105448986 A CN 105448986A CN 201410403568 A CN201410403568 A CN 201410403568A CN 105448986 A CN105448986 A CN 105448986A
Authority
CN
China
Prior art keywords
fin
ion
field effect
formula field
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410403568.8A
Other languages
English (en)
Inventor
居建华
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410403568.8A priority Critical patent/CN105448986A/zh
Publication of CN105448986A publication Critical patent/CN105448986A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种N型鳍式场效应晶体管及其形成方法,其中所述N型鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上具有凸起的鳍部,所述鳍部包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方;进行离子注入工艺,向鳍部中注入B离子和F离子,在鳍部的底部区域中形成注入区;在离子注入工艺后,进行退火工艺,激活注入区中的B离子和F离子,在鳍部的底部区域中形成掺杂区;进行退火工艺后,形成横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构;在栅极结构两侧的鳍部中形成源区和漏区。本发明的方法通过防止掺杂区中的硼离子的扩散,提高鳍式场效应晶体管源漏抗穿通的能力。

Description

N型鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制作领域,特别涉及一种N型鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管通过在栅极施加电压,调节通过沟道区域的电流来产生开关信号。但当半导体技术进入32/28纳米以下节点时,传统的平面式MOS晶体管对沟道电流的控制能力变弱,造成严重的漏电流。鳍式场效应晶体管(FinFET)是一种新型的多栅器件,它一般包括具有高深宽比的半导体鳍部、覆盖部分所述鳍部的顶部和侧壁的栅极结构、位于所述栅极结构两侧的鳍部内的源区和漏区,鳍式场效应晶体管的栅极结构可以从顶部和两侧对鳍部进行控制,具有比平面MOS晶体管强得多的栅对沟道的控制能力,能够很好的抑制短沟道效应。
图1示出了现有技术的一种鳍式场效应晶体管的结构示意图。如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部14,鳍部14一般是通过对半导体衬底10刻蚀后得到的;隔离结构11,位于鳍部14两侧的半导体衬底10上且覆盖鳍部14的部分侧壁,隔离结构11的表面低于鳍部14的顶部表面;栅极结构12,横跨覆盖所述鳍部14侧壁和顶部部分表面,且所述栅极结构部分位于隔离结构11上,栅极结构12包括栅介质层15和位于栅介质层15上的栅电极16;位于栅极结构12两侧的鳍部14内的源区和漏区(图中未示出)。
但是现有鳍式场效应晶体管晶体管容易产生源漏穿通的问题。
发明内容
本发明解决的问题是怎样防止鳍式场效应晶体管的源漏穿通问题。
为解决上述问题,本发明提供一种N型鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上具有凸起的鳍部,所述鳍部包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方;进行离子注入工艺,向鳍部中注入B离子和F离子,在鳍部的底部区域中形成注入区;在离子注入工艺后,进行退火工艺,激活注入区中的B离子和F离子,在鳍部的底部区域中形成掺杂区;进行退火工艺后,形成横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构;在栅极结构两侧的鳍部中形成源区和漏区。
可选的,在进行离子注入工艺之前,在所述鳍部两侧的半导体衬底上形成隔离结构,所述隔离结构的表面低于鳍部的顶部表面,并且覆盖鳍部的底部区域侧壁。
可选的,所述掺杂区的表面与隔离结构的表面的齐平或低于隔离结构的表面。
可选的,所述离子注入工艺注入的B离子和F离子覆盖的范围包括鳍部和鳍部两侧的隔离结构,部分B离子和F离子通过鳍部的表面注入到鳍部中,部分B离子和F离子通过隔离结构表面的散射作用注入到鳍部中或者通过扩散作用进入到鳍部中。
可选的,所述离子注入注入的B离子和F离子为BF2离子,所述离子注入的能量为3Kev~10Kev,注入剂量为5E13~5E14atom/cm2,注入角度为0度。
可选的,进行离子注入时,向鳍部中分别注入B离子和F离子,所述离子注入注入的B离子和F离子的数量比为1:1~1:5。
可选的,所述离子注入注入的B离子和F离子的数量比为1:3~1:5。
可选的,所述鳍部的材料为硅,在进行退火工艺时,硼离子取代半导体衬底中硅原子的位置,氟离子占据硅原子之间的间隙位置。
可选的,所述退火工艺为激光退火。
可选的,所述激光退火为扫描式激光退火,激光退火的温度为1200~1350摄氏度。
可选的,所述退火为毫秒退火,退火温度为1000~1400摄氏度,退火时间为1毫秒~15毫秒。
可选的,所述掺杂区用于提高源区和漏区的势垒,提高N型鳍式场效应晶体管抗穿通的能力。
可选的,所述源区和漏区在鳍部中的深度小于掺杂区在鳍部中的深度。
可选的,所述栅极结构包括位于鳍部的侧壁和顶部部分表面的栅氧化层、和位于栅氧化层上的多晶硅栅电极。
可选的,所述栅极结构包括位于鳍部的侧壁和顶部部分表面的高K栅介质层、和位于高K栅介质层上的金属栅电极。
本发明还提供了一种N型鳍式场效应晶体管,包括:半导体衬底,所述半导体衬底上具有凸起的鳍部,所述鳍部包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方;位于所述鳍部的底部区域中的掺杂区,所述掺杂区中掺杂有B离子和F离子;横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构;位于栅极结构两侧的鳍部中的源区和漏区。
可选的,所述鳍部两侧的半导体衬底上形成有隔离结构,所述隔离结构的表面低于鳍部的顶部表面,所述栅极结构部分位于隔离结构表面上。
可选的,所述掺杂区的表面与隔离结构的表面的齐平或低于隔离结构的表面。
可选的,所述鳍部的材料为硅,所述硼离子取代鳍部中硅原子的位置,氟离子占据硅原子之间的间隙位置。
可选的,所述B离子和F离子的浓度为1E17~1E19atom/cm3,B离子和F离子的数量比为1:1~1:5。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的N型鳍式场效应晶体管的形成方法,在形成鳍部后,在鳍部的底部区域中注入B离子和F离子,形成注入区,在进行注入工艺后,进行退火工艺,激活注入区中的B离子和F离子,在鳍部的底部区域中形成掺杂区,掺杂区中具有B离子,B离子的类型与N型鳍式场效应晶体管源区和漏区掺杂离子的类型(N型离子)相反,提高了源区和漏区之间的势垒,源区和漏区穿通时需要克服该势垒,从而提高了N型鳍式场效应晶体管抗穿通的能力,并且,进行退火时硼离子取代鳍部中硅原子的位置,氟离子占据硅原子之间的间隙位置(硼离子一般是通过硅原子之间的间隙扩散),由于氟离子占据了硼离子的扩散通道,从而使得注入的硼离子定扎在注入位置附近,防止了硼离子向外扩散,N型鳍式场效应晶体管抗穿通的能力进一步增强。另外,在离子注入后,直接进行退火工艺以激活掺杂离子,防止离子注入后进行其他工艺时,未激活的硼离子向注入位置(或注入区)之外的区域扩散,形成的掺杂区的位置与离子的注入位置对应,防止掺杂区的位置的偏移,并保证注入的B离子和F离子浓度和浓度均匀性。
进一步,所述离子注入工艺覆盖的范围包括鳍部和鳍部两侧的隔离结构,部分B离子和F离子通过鳍部的表面注入到鳍部中,部分B离子和F离子通过隔离结构表面的散射作用注入到鳍部中或者在后需退火时通过扩散作用进入到鳍部中,散射作用和扩散作用对鳍部侧壁表面附近的B离子和F离子进行补充,以使鳍部中形成的注入区的边缘区域和中间区域的B离子和F离子浓度分布较为均匀。
进一步,所述注入的B离子的数量与F离子的数量之比为1:3~1:5,使得F离子能占据硅原子与硅原子之间的多个间隙,阻断B离子的扩散通道,防止B离子的扩散,尽量使得B离子定扎在输入位置附近,保证注入的B离子的浓度和浓度均匀性分布,更有效的提高了N型鳍式场效应晶体管抗穿通的能力。
本发明的N型鳍式场效应晶体管包括位于鳍部的底部区域中的掺杂区,掺杂区中掺杂有B离子和F离子,氟离子占据硅原子之间的间隙位置(硼离子一般是通过硅原子之间的间隙扩散),由于氟离子占据了硼离子的扩散通道,从而使得注入的硼离子定扎在注入位置附近,防止了硼离子向外扩散,并且注入的B离子的类型与N型鳍式场效应晶体管源区和漏区掺杂离子的类型(N型离子)相反,提高了源区和漏区之间的势垒,提高了N型鳍式场效应晶体管抗穿通的能力。
附图说明
图1示出了现有技术的一种鳍式场效应晶体管的结构示意图;
图2~图7为本发明实施例鳍式场效应晶体管形成过程的剖面结构示意图。
具体实施方式
如背景技术所言,现有技术形成的鳍式场效应晶体管晶体管容易产生源漏穿通的问题。
研究发现,现有技术的鳍式场效应晶体管容易产生源漏穿通的原因为:鳍式场效应晶体管具有凸起的鳍部,鳍部两侧的半导体衬底上具有隔离结构,隔离结构覆盖鳍部的部分侧壁表面且隔离结构的表面低于鳍部的顶部表面,所述隔离结构用于栅极结构与半导体之间以及相邻鳍部之间的电学隔离,栅极结构横跨覆盖鳍部的部分侧部和顶部表面,并且部分栅极结构位于隔离结构上,因而现有技术的鳍式场效应晶体管栅极结构只覆盖鳍部的上部区域(上部区域是指鳍部的高于隔离结构表面的部分)表面,而鳍部的底部区域(鳍部是指鳍部的低于隔离结构表面的部分)不会被栅极结构覆盖,因而在鳍式场效应晶体管工作时,栅极结构对鳍部上部区域的控制能力较强,而对鳍部的底部区域的控制能力很弱,因此鳍式场效应晶体管的源区和漏区之间容易穿通。
为解决上述问题,本发明实施例首先提供了一种鳍式场效应晶体管的形成方法,在形成鳍部后,通过离子注入在鳍部中形成掺杂区,掺杂区的掺杂类型与鳍式场效应晶体管源区和漏区的掺杂类型相反,因而增加了鳍式场效应晶体管的源区和漏区之间的势垒,以防止了源区和漏区之间的穿通。
虽然上述方法可以在一定程度上防止源区和漏区的穿通,但是该方法对防止源区和漏区穿通的效果仍非常有限,其原因为:一方面是通过离子注入形成的掺杂区时,很难控制形成的掺杂区的深度和掺杂离子浓度的均匀性;另一方面是注入的杂质离子容易扩散,使得掺杂区中的杂质离子的浓度分布不均,并且杂质离子的单位体积内的浓度会下降,特别是掺杂离子为硼离子时,由于硼离子的原子质量较小,更容易从离子注入的位置向外扩散。
为此,本发明实施例提供了一种N型鳍式场效应晶体管及其形成方法,在形成鳍部后,在鳍部的底部区域中注入B离子和F离子,形成注入区,在进行注入工艺后,进行退火工艺,激活注入区中的B离子和F离子,在鳍部的底部区域中形成掺杂区,进行退火时硼离子取代鳍部中硅原子的位置,氟离子占据硅原子之间的间隙位置(硼离子一般是通过硅原子之间的间隙扩散),由于氟离子占据了硼离子的扩散通道,从而使得注入的硼离子定扎在注入位置附近,防止了硼离子向外扩散。另外,在离子注入后,直接进行退火工艺以激活掺杂离子,防止离子注入后进行其他工艺时,未激活的硼离子向注入位置外的区域扩散,形成的掺杂区的位置与离子的注入位置对应,防止掺杂区的位置的偏移。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2~图7为本发明实施例鳍式场效应晶体管形成过程的剖面结构示意图。
参考图2,提供半导体衬底200,所述半导体衬底200上具有凸起的鳍部201。
所述半导体衬底200可以是硅或者绝缘体上硅(SOI),所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗,本实施中所述半导体衬底200的材料为硅。
所述半导体衬底200表面形成有若干凸起的鳍部201,本实施例中,所述鳍部201通过刻蚀半导体衬底200形成,在本发明的其他实施例中,所述鳍部201通过外延工艺形成。本实施例中,待形成的鳍式场效应晶体管为N型鳍式场效应晶体管,所述鳍部201中可以掺杂P型杂质离子,所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
所述半导体衬底200上凸起的鳍部201数量大于等于1个,本实施例中,以在半导体衬底上具有1个鳍部201做示范性说明。
本实施例中,所述鳍部201包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方。在一具体的实施例中,所述底部区域的高度为鳍部201整个高度的1/3~2/3。
参考图3,在所述鳍部201两侧的半导体衬底200上形成隔离结构202。
所述隔离结构202用于相邻鳍部之间以及后续形成的栅极结构与半导体衬底200之间的电学隔离。
所述隔离结构202的材料可以为氧化硅、氮氧化硅或氮化硅等。
隔离结构202形成的具体过程为:形成覆盖所述半导体衬底200和鳍部的隔离材料层,隔离材料层的表面高于鳍部201的顶部表面;平坦化所述隔离材料层,暴露出鳍部201的顶部表面;回刻蚀去除部分厚度隔离材料层,在鳍部201两侧的半导体衬底200上形成隔离结构202,所述隔离结构202的顶部表面低于鳍部201的顶部表面,并覆盖所述鳍部201的底部区域的侧壁表面。
所述隔离结构202的厚度为鳍部201高度的1/3~2/3。
参考图4,进行离子注入工艺21,向鳍部201中注入B离子和F离子,在所述鳍部201的底部区域中形成注入区203。
本实施例中,鳍部201中注入的B离子用于增大后续栅极结构两侧的鳍部201中形成源区和漏区之间的势垒,以有利于防止源区和漏区之间的穿通,所述F离子用于防止B离子的扩散。
形成的注入区203的表面与隔离结构202的表面的齐平或低于隔离结构202的表面,使得后续对注入区203退火后形成的掺杂区的表面与隔离结构202的表面的齐平或低于隔离结构202的表面,即形成的掺杂区位于鳍部201的底部区域(栅极结构控制能力较弱的区域),从而能有效的防止源区和漏区从栅极结构控制力较弱的鳍部的底部区域区域穿通。
所述离子注入工艺21覆盖的范围包括鳍部201和鳍部201两侧的隔离结构202,部分B离子和F离子通过鳍部201的表面注入到鳍部201中,部分B离子和F离子通过隔离结构202表面的散射作用注入到鳍部中或者在后需退火时通过扩散作用进入到鳍部201中,散射作用和扩散作用对鳍部201侧壁表面附近的B离子和F离子进行补充,以使鳍部201中形成的注入区203的边缘区域和中间区域的B离子和F离子浓度分布较为均匀。
在一实施例中,通过离子注入工艺21分别在鳍部201和隔离结构202中注入B离子和F离子,注入B离子时的能量大于注入F离子时的能量,在具体的实施例中,注入B离子的注入能量为3-9KeV,注入F离子时的注入能量为5-12KeV,以使注入的B离子和F离子在鳍部201中的位置相同或相差很小,并且注入的B离子的数量与F离子的数量之比为1:1~1:5。由于一个硅原子周围有多个硅原子,因而硅原子与硅原子之间的间隙有多个,因而B离子的扩散通道也有很多个,为了在后续经过退火后,使得F离子能占据硅原子与硅原子之间的多个间隙,阻断B离子的扩散通道,防止B离子的扩散,尽量使得B离子定扎在输入位置附近,保证注入的B离子的浓度和浓度均匀性分布,更有效的提高了N型鳍式场效应晶体管抗穿通的能力,所述注入的B离子的数量与F离子的数量之比为1:3~1:5。
在另一实施例中,通过离子注入工艺21向鳍部201中注入BF2离子。所述离子注入21的能量为3Kev~10Kev,注入剂量为5E13~5E14atom/cm2,注入角度为0度。
参考图5,进行退火工艺22,激活注入层203(参考图4)中的B离子和F离子,在鳍部201的底部区域中形成掺杂区204。
在进行注入工艺后,进行退火工艺22,激活掺杂区中的B离子和F离子,F离子取代鳍部201中硅原子的位置,F离子占据硅原子之间的间隙位置,在鳍部201的底部区域中形成掺杂区204,由于F离子占据了B离子的扩散通道(硼离子一般是通过硅原子之间的间隙扩散),防止了B离子向外扩散。另外,在离子注入后,直接进行退火工艺以激活掺杂离子,防止离子注入后进行其他工艺时(比如形成栅极结构的工艺),未激活的B离子向注入区之外的区域扩散,从而使得形成的掺杂区204的位置与离子的注入位置对应,防止形成掺杂区204的位置的偏移。
掺杂区204中掺杂有B离子,B离子与后续源区和漏区中掺杂离子的类型相反,提高了后续形成的源区和漏区之间的势垒,当源区和漏区穿通时需要克服该势垒,从而提高了N型鳍式场效应晶体管抗穿通的能力,并且形成的掺杂区204的表面与隔离结构202的表面的齐平或低于隔离结构202的表面,即形成的掺杂区204位于鳍部201的底部区域(栅极结构控制能力较弱的区域),从而能有效的防止源区和漏区从栅极结构控制力较弱的鳍部201的底部区域区域穿通。
本实施例中,所述退火为激光退火,并且所述激光退火为扫描式激光退火,相比于其他的退火工艺对鳍部进行整体的加热所需退火时间较长,本发明实施例采用扫描式激光退火使得注入区203中掺杂离子激活,退火时间短,热预算小,在激活B离子的同时防止退火的过程中B离子的扩散,使得形成的扩散区204与注入区203(参考图5)位置对应,从而使得N型鳍式场效应晶体管的抗穿通能力增强。本实施例中,激光退火的温度为1200~1350摄氏度。形成的掺杂区204的位置(掺杂区204的位置是指掺杂区204中点的位置)与隔离结构202的表面齐平,或者形成的掺杂区204的位置略低于或略高于隔离结构202的表面。
在本发明的其他实施例中,所述退火还可以为毫秒退火。退火温度为1000~1400摄氏度,退火时间为1毫秒~15毫秒。
参考图6,进行退火工艺后,形成横跨覆盖所述鳍部201的侧壁和顶部部分表面的栅极结构。
本实施例中,所述栅极结构包括覆盖所述鳍部201的侧壁和顶部部分表面的栅氧化层205、和位于栅氧化层205上的多晶硅栅电极206。
在形成栅极结构后,还包括在所述栅极结构两侧的鳍部内形成源区和漏区。在一实施例中,通过离子注入工艺在栅极结构两侧的鳍部内注入N型离子,形成源区和漏区。
在另一实施例中,所述源区和漏区为嵌入式源区和漏区,嵌入式源区和漏区的形成过程为:以所述栅极结构为掩膜,刻蚀去除栅极结构两侧的部分鳍部,在栅极结构两侧的鳍部中形成凹槽;采用选择外延工艺在凹槽中填充满碳硅应力层,在碳硅应力层中掺杂N型离子,掺杂有N型离子的碳硅应力层作为N型鳍式场效应晶体管的源区和漏区。
在本发明的其他实施例中,参考图7,所述栅极结构包括覆盖所述鳍部201的侧壁和顶部部分表面的高K栅介质层208、和位于高K栅介质层208上的金属栅电极209。
高K栅介质层208和金属栅电极209的形成过程为:在进行退火后,形成覆盖所述鳍部201的侧壁和表面的牺牲氧化层,在牺牲氧化硅层上形成伪栅;形成覆盖所述鳍部201、伪栅和隔离结构202的介质层207,所述介质层207的表面与伪栅的顶部表面齐平;去除所述伪栅和牺牲氧化层,形成暴露出鳍部201的侧壁和顶部部分表面的凹槽;在所述凹槽的侧壁和底部表面形成高K栅介质层208、和位于高K栅介质层208上的金属栅电极209,所述金属栅电极209填充满凹槽。
所述高K栅介质层208的材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
所述金属栅电极209的材料为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
本发明实施例还提供了一种N型鳍式场效应晶体管,请参考图6,包括:
半导体衬底200,所述半导体衬底200上具有凸起的鳍部201,所述鳍部201包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方;
位于所述鳍部201的底部区域中的掺杂区204,所述掺杂区204中掺杂有B离子和F离子;
横跨覆盖所述鳍部201的侧壁和顶部部分表面的栅极结构;
位于栅极结构两侧的鳍部201中的源区和漏区。
所述鳍部201两侧的半导体衬底200上形成有隔离结构202,所述隔离结构202的表面低于鳍部201的顶部表面,且所述隔离结构覆盖鳍部201的底部区域侧壁表面,所述栅极结构部分位于隔离结构202表面上。
所述鳍部201的底部区域中的掺杂区204的表面与隔离结构202的表面的齐平或低于隔离结构202的表面。
所述鳍部的材料为硅,所述硼离子取代鳍部中硅原子的位置,氟离子占据硅原子之间的间隙位置。所述B离子和F离子的浓度为1E17~1E19atom/cm3,B离子和F离子数量之比为1:1~1:5。
本实施例中,所述栅极结构包括覆盖所述鳍部201的侧壁和顶部表面的栅氧化层205、和位于栅氧化层205上的多晶硅栅电极206。
在其他的实施例中,所述栅极结构包括覆盖所述鳍部的侧壁和顶部部分表面的高K栅介质层、和位于高K栅介质层上的金属栅电极。
需要说明的是本实施例中关于N型鳍式场效应晶体管其它限定或描述请参考前述实施例N型鳍式场效应晶体管形成过程相关部分的限定或描述,在此不再赘述。
综上,本发明实施例的N型鳍式场效应晶体管的形成方法,在形成鳍部后,在鳍部的底部区域中注入B离子和F离子,在进行注入工艺后,进行退火工艺,激活注入区中的B离子和F离子,在鳍部的底部区域中形成掺杂区,通过离子注入和退火工艺形成掺杂区工艺简单,节省了制作成本,并且掺杂区中的B离子能提高源区和漏区的势垒,源区和漏区穿通时需要克服该势垒,从而提高了N型鳍式场效应晶体管抗穿通的能力,掺杂区中的F离子防止B离子的扩散。
本发明实施例的N型鳍式场效应晶体管包括位于鳍部的底部区域中的掺杂区,掺杂区中掺杂有B离子和F离子,掺杂区中的B离子能提高源区和漏区的势垒,源区和漏区穿通时需要克服该势垒,从而提高了N型鳍式场效应晶体管抗穿通的能力,掺杂区中的F离子防止B离子的扩散。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种N型鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上具有凸起的鳍部,所述鳍部包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方;
进行离子注入工艺,向鳍部中注入B离子和F离子,在鳍部的底部区域中形成注入区;
在离子注入工艺后,进行退火工艺,激活注入区中的B离子和F离子,在鳍部的底部区域中形成掺杂区;
进行退火工艺后,形成横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构;
在栅极结构两侧的鳍部中形成源区和漏区。
2.如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,在进行离子注入工艺之前,在所述鳍部两侧的半导体衬底上形成隔离结构,所述隔离结构的表面低于鳍部的顶部表面,并且覆盖鳍部的底部区域侧壁。
3.如权利要求2所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述掺杂区的表面与隔离结构的表面的齐平或低于隔离结构的表面。
4.如权利要求3所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述离子注入工艺注入的B离子和F离子覆盖的范围包括鳍部和鳍部两侧的隔离结构,部分B离子和F离子通过鳍部的表面注入到鳍部中,部分B离子和F离子通过隔离结构表面的散射作用注入到鳍部中或者通过扩散作用进入到鳍部中。
5.如权利要求4所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述离子注入注入的B离子和F离子为BF2离子,所述离子注入的能量为3Kev~10Kev,注入剂量为5E13~5E14atom/cm2,注入角度为0度。
6.如权利要求4所述的N型鳍式场效应晶体管的形成方法,进行离子注入时,向鳍部中分别注入B离子和F离子,所述离子注入注入的B离子和F离子的数量比为1:1~1:5。
7.如权利要求6所述的N型鳍式场效应晶体管的形成方法,所述离子注入注入的B离子和F离子的数量比为1:3~1:5。
8.如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述鳍部的材料为硅,在进行退火工艺时,硼离子取代半导体衬底中硅原子的位置,氟离子占据硅原子之间的间隙位置。
9.如权利要求1或8所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述退火工艺为激光退火。
10.如权利要求9所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述激光退火为扫描式激光退火,激光退火的温度为1200~1350摄氏度。
11.如权利要求1或8所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述退火为毫秒退火,退火温度为1000~1400摄氏度,退火时间为1毫秒~15毫秒。
12.如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述掺杂区用于提高源区和漏区的势垒,提高N型鳍式场效应晶体管抗穿通的能力。
13.如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述源区和漏区在鳍部中的深度小于掺杂区在鳍部中的深度。
14.如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述栅极结构包括位于鳍部的侧壁和顶部部分表面的栅氧化层、和位于栅氧化层上的多晶硅栅电极。
15.如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述栅极结构包括位于鳍部的侧壁和顶部部分表面的高K栅介质层、和位于高K栅介质层上的金属栅电极。
16.一种N型鳍式场效应晶体管,其特征在于,包括:
半导体衬底,所述半导体衬底上具有凸起的鳍部,所述鳍部包括相邻接的底部区域和上部区域,所述底部区域位于上部区域下方;
位于所述鳍部的底部区域中的掺杂区,所述掺杂区中掺杂有B离子和F离子;
横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构;
位于栅极结构两侧的鳍部中的源区和漏区。
17.如权利要求16所述的N型鳍式场效应晶体管,其特征在于,所述鳍部两侧的半导体衬底上形成有隔离结构,所述隔离结构的表面低于鳍部的顶部表面,所述栅极结构部分位于隔离结构表面上。
18.如权利要求17所述的N型鳍式场效应晶体管,其特征在于,所述掺杂区的表面与隔离结构的表面的齐平或低于隔离结构的表面。
19.如权利要求16所述的N型鳍式场效应晶体管,其特征在于,所述鳍部的材料为硅,所述硼离子取代鳍部中硅原子的位置,氟离子占据硅原子之间的间隙位置。
20.如权利要求16所述的N型鳍式场效应晶体管,其特征在于,所述B离子和F离子的浓度为1E17~1E19atom/cm3,B离子和F离子的数量比为1:1~1:5。
CN201410403568.8A 2014-08-15 2014-08-15 N型鳍式场效应晶体管及其形成方法 Pending CN105448986A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410403568.8A CN105448986A (zh) 2014-08-15 2014-08-15 N型鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410403568.8A CN105448986A (zh) 2014-08-15 2014-08-15 N型鳍式场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN105448986A true CN105448986A (zh) 2016-03-30

Family

ID=55558980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410403568.8A Pending CN105448986A (zh) 2014-08-15 2014-08-15 N型鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN105448986A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630606A (zh) * 2017-03-24 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110176402A (zh) * 2019-06-21 2019-08-27 上海华力集成电路制造有限公司 一种fdsoi pmos浅掺杂离子注入方法
CN110581172A (zh) * 2018-06-07 2019-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110875371A (zh) * 2018-08-30 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112017962A (zh) * 2019-05-30 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113539828A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335560A (ja) * 1995-06-08 1996-12-17 Sanyo Electric Co Ltd 半導体装置の製造方法
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN103855011A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN103928335A (zh) * 2013-01-15 2014-07-16 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335560A (ja) * 1995-06-08 1996-12-17 Sanyo Electric Co Ltd 半導体装置の製造方法
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN103855011A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN103928335A (zh) * 2013-01-15 2014-07-16 中国科学院微电子研究所 半导体器件及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630606A (zh) * 2017-03-24 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108630606B (zh) * 2017-03-24 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110581172A (zh) * 2018-06-07 2019-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110581172B (zh) * 2018-06-07 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110875371A (zh) * 2018-08-30 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110875371B (zh) * 2018-08-30 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112017962A (zh) * 2019-05-30 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110176402A (zh) * 2019-06-21 2019-08-27 上海华力集成电路制造有限公司 一种fdsoi pmos浅掺杂离子注入方法
CN113539828A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR100904378B1 (ko) 전력용 모스 디바이스
KR101822267B1 (ko) Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성
KR102000886B1 (ko) 절연 게이트형 스위칭 장치와 그 제조 방법
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
CN105448979B (zh) 横向双扩散场效应管及其形成方法
CN105448986A (zh) N型鳍式场效应晶体管及其形成方法
CN102569411B (zh) 半导体器件及其制作方法
CN103426769B (zh) 半导体器件制造方法
JP2011512677A (ja) 半導体素子構造及び関連プロセス
CN104247023A (zh) 抗变化的金属氧化物半导体场效应晶体管(mosfet)
CN107564816A (zh) Ldmos晶体管及其形成方法
CN102891180A (zh) 一种包含mosfet器件的半导体器件和制作方法
CN109830538B (zh) Ldmos器件及其制造方法
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN102104068A (zh) 功率mos晶体管的结构及其制备方法
CN104269358A (zh) 半导体器件的制备方法
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
CN104103688B (zh) 具有穿通势垒和泄漏保护区的fin-fet晶体管
US11171062B2 (en) Semiconductor structure and method for the forming same
CN108231682B (zh) 半导体器件及其形成方法
CN105575810A (zh) 晶体管的形成方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
KR101063567B1 (ko) Mos 디바이스 및 그 제조방법
CN106033730A (zh) 晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication