CN105633104A - 图像传感器及其形成方法 - Google Patents

图像传感器及其形成方法 Download PDF

Info

Publication number
CN105633104A
CN105633104A CN201410592593.5A CN201410592593A CN105633104A CN 105633104 A CN105633104 A CN 105633104A CN 201410592593 A CN201410592593 A CN 201410592593A CN 105633104 A CN105633104 A CN 105633104A
Authority
CN
China
Prior art keywords
layer
type
semiconductor substrate
imageing sensor
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410592593.5A
Other languages
English (en)
Inventor
倪景华
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410592593.5A priority Critical patent/CN105633104A/zh
Publication of CN105633104A publication Critical patent/CN105633104A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种图像传感器及其形成方法，所述图像传感器的形成方法包括：提供半导体衬底；在所述半导体衬底上形成覆盖部分半导体衬底的栅极结构；在所述栅极结构一侧的半导体衬底内形成N型掺杂区；在所述栅极结构侧壁表面形成牺牲层，所述栅极结构一侧的牺牲层覆盖部分N型掺杂区；在未被牺牲层覆盖的N型掺杂区表面形成P型钉扎层；去除牺牲层，暴露出未被P型钉扎层覆盖的部分N型掺杂区。上述形成方法可以提高图像传感器的性能。

Description

图像传感器及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种图像传感器及其形成方法。
背景技术
图像传感器是将光学图像信号转换为电信号的半导体器件。以图像传感器作为关键零部件的产品成为当前以及未来业界关注的对象，吸引着众多厂商投入。以产品类别区分，图像传感器产品主要分为电荷耦合图像传感器(Charge-coupledDeviceimagesensor，简称CCD图像传感器)、互补型金属氧化物图像传感器(ComplementaryMetalOxideSemiconductorimagesensor，简称CMOS传感器)。CMOS图像传感器是一种快速发展的固态图像传感器，由于CMOS图像传感器中的图像传感器部分和控制电路部分集成于同一芯片中，因此CMOS图像传感器的体积小、功耗低、价格低廉，相较于传统的CCD(电荷耦合)图像传感器更具优势，也更易普及。
请参考图1，为现有的CMOS图像传感器的剖面结构示意图。
CMOS图像传感器一般包括多个按照阵列排列的像素单元，以一个像素单元为例，所述CMOS图像传感器包括：半导体衬底10；位于半导体衬底10内的P阱11；位于半导体衬底10上的第一栅极结构，所述第一栅极结构包括第一栅介质层21、位于第一栅介质层21表面的第一栅极22和位于第一栅介质层21和第一栅极22侧壁表面的第一侧墙23，所述第一栅极结构为图像传感器的传输晶体管的栅极结构；位于第一栅极结构一侧的半导体衬底10内的N型掺杂区31，所述N型掺杂区31与半导体衬底10构成光电二极管；位于所述N型掺杂区31表面的P型钉扎层32；位于所述第一栅极结构另一侧的半导体衬底10内的浮置扩散区24，所述N型掺杂区31和浮置扩散区24分别作为传输晶体管的源极和漏极；位于浮置扩散区24另一侧的半导体衬底10表面的第二栅极结构，所述第二栅极结构为复位晶体管的栅极结构，所述第二栅极结构包括第二栅介质层25、位于第二栅介质层25表面的第二栅极26和位于第二栅介质层25和第二栅极26侧壁表面的第二侧墙27；位于第二栅极结构另一侧的半导体衬底内10的漏极掺杂区28，所述浮置扩散区24和漏极掺杂区28分别作为复位晶体管的源极和漏极。所述CMOS图像传感器还包括位于P阱内的浅沟槽隔离结构33，用于隔离有源区。所述图像传感器还包括位于浮置扩散区24和漏极掺杂区28表面的金属互连结构40，以及其他晶体管结构(图1中未示出)。
所述P型钉扎层32与N型掺杂区31之间构成方向PN结，隔离光电二极管内产生的光电子，避免所述N型掺杂区31表面发生漏电。
但是，现有技术中形成所述P型钉扎层32的过程中，往往是通过光刻工艺形成图形化光刻胶层作为掩膜，限定P型钉扎层32的位置和尺寸，然后进行P型离子注入，形成所述P型钉扎层。但是由于光刻工艺的偏差导致不同像素的P型钉扎层的位置之间有偏差，从而影响图像传感器的不同像素单元性能的均一性，从而影响图像传感器的性能。
发明内容
本发明解决的问题是提供一种图像传感器及其形成方法，提高图像传感器的性能。
为解决上述问题，本发明提供一种图像传感器的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成覆盖部分半导体衬底的栅极结构；在所述栅极结构一侧的半导体衬底内形成N型掺杂区；在所述栅极结构侧壁表面形成牺牲层，所述栅极结构一侧的牺牲层覆盖部分N型掺杂区；在未被牺牲层覆盖的N型掺杂区内形成P型钉扎层，所述P型钉扎层表面与半导体衬底表面齐平；去除牺牲层，暴露出未被P型钉扎层覆盖的部分N型掺杂区。
可选的，所述牺牲层的形成方法包括：形成覆盖半导体衬底表面以及栅极结构表面的牺牲材料层；采用无掩膜刻蚀工艺，刻蚀所述牺牲材料层，去除位于半导体衬底表面以及栅极结构顶部表面的部分牺牲材料层，形成位于栅极结构侧壁表面的牺牲层。
可选的，采用原子层沉积工艺形成所述牺牲材料层。
可选的，所述牺牲材料层的厚度为10nm～100nm。
可选的，所述牺牲层的材料为氧化硅、氮化硅或氮氧化硅。
可选的，所述N型掺杂区的厚度为100nm～1000nm。
可选的，对栅极结构一侧的半导体衬底进行N型离子注入，形成所述N型掺杂区。
可选的，所述N型掺杂区的掺杂浓度为1E19atom/cm3～1E22atom/cm3。
可选的，所述P型钉扎层的厚度为
可选的，对所述未被牺牲层覆盖的N型掺杂区表面进行P型离子注入，形成所述P型钉扎层。
可选的，所述P型钉扎层的掺杂浓度为1E17atom/cm3～1E21atom/cm3。
可选的，采用湿法刻蚀工艺去除所述牺牲层。
可选的，所述栅极结构包括：位于半导体衬底表面的栅介质层、位于栅介质层表面的栅极以及位于所述栅介质层和栅极侧壁表面的侧墙。
可选的，所述半导体衬底包括：P型掺杂的基底、位于基底表面的外延层，所述栅极结构位于外延层表面，所述N型掺杂区位于所述外延层内。
为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的图像传感器，包括：半导体衬底；位于所述半导体衬底上的覆盖部分半导体衬底的栅极结构；位于所述栅极结构一侧的半导体衬底内的N型掺杂区；位于N型掺杂区内的P型钉扎层，所述P型钉扎层表面与半导体衬底表面齐平，所述P型钉扎层与栅极结构之间暴露出部分N型掺杂区表面。
可选的，所述P型钉扎层与栅极结构之间暴露的部分N型掺杂区的表面宽度为10nm～100nm。
可选的，所述N型掺杂区的厚度为100nm～1000nm，所述N型掺杂区的掺杂浓度为1E19atom/cm3～1E22atom/cm3。
可选的，所述P型钉扎层的厚度为所述P型钉扎层的掺杂浓度为1E17atom/cm3～1E21atom/cm3。
可选的，所述栅极结构包括：位于半导体衬底表面的栅介质层、位于栅介质层表面的栅极以及位于所述栅介质层和栅极侧壁表面的侧墙。
可选的，所述半导体衬底包括：P型掺杂的基底、位于基底表面的外延层，所述栅极结构位于外延层表面，所述N型掺杂区位于所述外延层内。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底上形成栅极结构，在栅极结构一侧的半导体衬底内形成N型掺杂区之后，在所述栅极结构侧壁表面形成牺牲层，所述栅极结构一侧的牺牲层覆盖部分N型掺杂区表面，然后再在未被牺牲层覆盖的N型掺杂区内形成P型钉扎层，所述P型钉扎层的表面与半导体衬底表面齐平。通过所述牺牲层限定P型钉扎层与栅极结构下方的沟道区域之间的距离，使得所述N型掺杂区可以与栅极结构的沟道区域之间连通，而不被所述P型钉扎层夹断。并且，所述牺牲层的厚度容易准确控制，可以提高图像传感器不同像素单元之间的均一性，从而提高图像传感器的性能。
进一步的，所述牺牲层的厚度为10nm～100nm。所述牺牲层的厚度限定了P型钉扎层边缘与N型掺杂区边缘之间的距离，所述距离过小，容易导致P型钉扎层与栅极结构下方的沟道区域之间的N型掺杂区被夹断，无法进行光电子的传输；所述距离也不能过大，后续去除所述牺牲层之后，暴露出未被P型钉扎层覆盖的N型掺杂区，如果所述距离过大，会在所述暴露的N型掺杂区处出现较大的漏电流。
本发明的技术方案的图像传感器包括：半导体衬底，位于所述半导体衬底上的覆盖部分半导体衬底的栅极结构；位于所述栅极结构一侧的半导体衬底内的N型掺杂区；位于N型掺杂区内的P型钉扎层，所述P型钉扎层的表面与半导体衬底的表面齐平，所述P型钉扎层与栅极结构之间暴露出部分N型掺杂区表面。所述暴露的部分N型掺杂区具有一定的宽度，避免P型钉扎层与栅极结构下方的沟道区域之间的N型掺杂区被夹断又避免所述暴露的N型掺杂区处出现较大的漏电流。
附图说明
图1是本发明的现有技术的CMOS图像传感器的结构示意图；
图2至图8是本发明的实施例的图像传感器的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的图像传感器的性能有待进一步的提高。P型钉扎层与传输晶体管的沟道区域之间具有部分N型掺杂区，P型钉扎层与第一栅极结构之间的距离过小，会导致P型钉扎层与传输晶体管的沟道区域之间具有部分N型掺杂区被夹断，影响光电子的传输，并且，所述P型钉扎层内的掺杂离子向沟道区域扩散，影响传输晶体管的沟道区域的宽度。由于光刻形成的图形化光刻胶层的尺寸，在不同像素单元会存在偏差，从而导致不同像素单元的P型钉扎层与第一栅极结构之间的距离不同，使得N性掺杂区内光电子传输至晶体管的沟道区域的通道宽度不同，从而影响图像传感器的不同像素单元的均一性，进而影响形成的图形传感器的性能。
本发明的实施例中，在栅极结构的侧壁上形成牺牲层，用来限定形成的P型钉扎层与栅极结构之间的距离，由于牺牲层的厚度容易准确控制，从而可以准确限定P型钉扎层与栅极结构之间的距离，减少不同像素单元之间的差异，提高图形传感器的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100。
所述半导体衬底100用于形成器件结构或芯片电路，所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
本实施例中，所述半导体衬底100包括P型掺杂的基底101、以及通过外延工艺形成于基底101表面的外延层102，所述外延层102为P型掺杂。
请参考图3，在所述半导体衬底100上形成覆盖部分半导体衬底100的栅极结构。
所述栅极结构包括：位于半导体衬底100表面的栅介质层201、位于栅介质层201表面的栅极202以及位于所述栅介质层201和栅极202侧壁表面的侧墙203。所述栅介质层201的材料为氧化硅，所述栅极202的材料为多晶硅。在本发明的其他实施例中，所述栅介质层201的材料还可以是高K介质材料，所述栅极202的材料为铝、钨或钛等金属。
所述栅极结构作为图像传感器中的传输晶体管的栅极结构，后续在所述栅极结构一侧形成光电二极管。在本发明的其他实施例中，在形成所述传输晶体管的同时，还可以在半导体衬底100上的其他位置表面同时形成图像传感器中其他晶体管的栅极结构，例如复位晶体管、源跟随晶体管等的栅极结构。
所述侧墙203用于保护所述栅介质层201和栅极202。所述侧墙203的材料为氧化硅、氮化硅或氧化硅与氮化硅的堆叠结构。
请参考图4，在所述栅极结构一侧的半导体衬底100内形成N型掺杂区103。
本实施例中，对栅极结构一侧的半导体衬底100进行N型离子注入，形成所述N型掺杂区103。所述N型离子可以是P、As或Sb中的一种或几种。所述N型掺杂区103位于外延层102内，所述N型掺杂区103的厚度为100nm～1000nm。所述N型掺杂区103的掺杂浓度为1E19atom/cm3～1E22atom/cm3。通过控制离子注入的能量和剂量，能够调整所述N型掺杂区103的厚度以及掺杂浓度。本实施例中，所述N型掺杂区103形成于半导体衬底100的外延层102内。
所述N型掺杂区103的边缘与侧墙203的边缘对齐，或者部分N型掺杂区103位于侧墙203下方。
所述N型掺杂区103与其周围的P型掺杂的外延层102构成光电二极管，在受到光照的作用下，所述N型掺杂区103内会产生大量光电子。
在对所述栅极结构一侧的半导体衬底100进行N型离子注入，形成所述N型掺杂区103之前，可以在半导体衬底100的其他区域表面形成掩膜层，保护所述其他区域的半导体衬底100。使所述N型掺杂区103仅形成于栅极结构一侧的半导体衬底100内。
请参考图5，形成覆盖半导体衬底100表面以及栅极结构表面的牺牲材料层204。
所述牺牲材料层204后续用于形成牺牲层。
可以采用化学气相沉积工艺或原子层沉积工艺等沉积工艺形成所述牺牲材料层204，本实施例中，采用原子层沉积工艺形成所述牺牲材料层204。采用原子层沉积工艺形成所述牺牲材料层204，能够对所述牺牲材料层204的厚度进行准确的控制，从而使得在半导体衬底100各处表面形成的牺牲材料层204的厚度均匀。在本发明的其他实施例中，所述半导体衬底100上形成有多个像素单元，即形成有多个栅极结构和N型掺杂区，采用原子层沉积工艺可以使得后续在不同像素单元上形成的牺牲层的厚度一致。本实施例中，所述牺牲材料层204的材料为氮化硅，所述原子层沉积工艺采用的反应气体为SiH4和NH3。
本实施例中，所述牺牲材料层204的厚度为10nm～100nm。所述牺牲材料层204的材料为氧化硅、氮化硅或氮氧化硅等介质材料，所述牺牲材料层204的材料与侧墙203的材料不同，从而方便后续去除所述侧墙表面的牺牲材料层204，而不对所述侧墙203造成损伤。所述牺牲材料层204的厚度与后续形成的牺牲层的厚度一致，限定后续形成的P型钉扎层栅极结构之间的距离。
请参考图6，采用无掩膜刻蚀工艺，刻蚀所述牺牲材料层204(请参考图5)，去除位于半导体衬底100表面以及栅极结构顶部表面的部分牺牲材料层204，形成位于栅极结构侧壁表面的牺牲层205。
所述牺牲层205的厚度与牺牲材料层204的厚度相同，所述栅极结构一侧的牺牲层205位于所述N型掺杂区103表面，所述牺牲层205的厚度限定了所述N型掺杂区103被覆盖区域的宽度。后续在所述N型掺杂区103表面形成P型钉扎层，则所述牺牲层205的厚度也限定了所述P型钉扎层与栅极结构以及栅极结构下方的沟道区域之间的距离。
请参考图7，在未被牺牲层205覆盖的N型掺杂区103内形成P型钉扎层104，所述P型钉扎层104的表面与半导体衬底100的表面齐平。
以所述栅极结构以及牺牲层205为掩膜，对所述未被牺牲层205覆盖的N型掺杂区103表面进行P型离子注入，形成所述P型钉扎层104。所述P型离子可以是B、Ga或In中的一种或几种。
所述P型钉扎层104与所述N型掺杂区103之间形成反向的PN结，从而在图像传感器受到光照的情况下，隔离N型掺杂区103内形成的光电子，避免光电子从N型掺杂区103表面逸出，或向半导体衬底100的其他方向流出形成漏电流，从而可以提高所述图像传感器的性能。
所述P型钉扎层104的厚度以及掺杂浓度不能过小，所述N型掺杂区103内的掺杂离子会部分扩散进入P型钉扎层104内，如果所述P型钉扎层104的厚度以及掺杂浓度过小，容易导致P型钉扎层104内的载流子被耗尽，无法形成反向PN结，从而影响对N型掺杂区103内的光电子的隔离作用。所述P型钉扎层104的厚度以及掺杂浓度也不能过大，避免对N型掺杂区103的厚度和掺杂浓度造成较大影响，从而影响所述N型掺杂区103内产生光电子的能力。
本实施例中，所述P型钉扎层104的厚度为所述P型钉扎层104的掺杂浓度为1E17atom/cm3～1E21atom/cm3。
在形成所述P型钉扎层104之前，可以在半导体衬底100的其他区域表面形成掩膜层，保护所述其他区域的半导体衬底100。使所述P型钉扎层104仅形成于未被牺牲层205覆盖的N型掺杂区103表面。
所述牺牲层205的厚度限定了P型钉扎层104边缘与N型掺杂区103边缘之间的距离，所述距离过小，容易导致P型钉扎层104与栅极结构下方的沟道区域之间的N型掺杂区103被夹断，无法进行光电子的传输；所述距离也不能过大，后续去除所述牺牲层205之后，暴露出未被P型钉扎层104覆盖的N型掺杂区103，如果所述距离过大，会在所述暴露的N型掺杂区103处出现较大的漏电流。本实施例中，所述牺牲层205的厚度为10nm～100nm。
请参考图8，去除所述牺牲层205(请参考图7)，暴露出未被P型钉扎层104覆盖的部分N型掺杂区103。
可以采用湿法刻蚀工艺去除所述牺牲层205，本实施例中，所述牺牲层205的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。所述湿法刻蚀工艺为各向同性刻蚀工艺，对于牺牲层205具有较高的刻蚀选择性，可以避免对其他材料层造成损伤。
后续可以继续在栅极结构的另一侧的半导体衬底100内形成浮置扩散区，所述N型掺杂区103作为传输晶体管的源极，所述浮置扩散区作为传输晶体管的漏极，在所述图像传感器工作过程中，位于P型钉扎层104一侧暴露的N型掺杂区103与所述浮置扩散区连通，从而可以将N型掺杂区103内形成的光电子传输至浮置扩散区内。
本实施例中，通过所述牺牲层205限定P型钉扎层104与栅极结构下方的沟道区域之间的距离，使得所述N型掺杂区103可以与栅极结构的沟道区域之间连通，而不被所述P型钉扎层104夹断。并且，所述牺牲层205的厚度容易准确控制，可以提高图像传感器不同像素单元之间的均一性，从而提高图像传感器的性能。
本发明的实施例还提供一种采用上述方法形成的图像传感器。
请参考图8，所述图像传感器包括：半导体衬底100；位于所述半导体衬底100上的覆盖部分半导体衬底100的栅极结构；位于所述栅极结构一侧的半导体衬底100内的N型掺杂区103；位于N型掺杂区103内的P型钉扎层104，所述P型钉扎层104的表面与半导体衬底100的表面齐平，所述P型钉扎层104与栅极结构之间暴露出部分N型掺杂区103表面。
所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100包括P型掺杂的基底101、以及通过外延工艺形成于基底101表面的外延层102，所述外延层102为P型掺杂。
所述栅极结构包括：位于半导体衬底100表面的栅介质层201、位于栅介质层201表面的栅极202以及位于所述栅介质层201和栅极202侧壁表面的侧墙203。所述栅介质层201的材料为氧化硅，所述栅极202的材料为多晶硅。在本发明的其他实施例中，所述栅介质层201的材料还可以是高K介质材料，所述栅极202的材料为铝、钨或钛等金属。
所述栅极结构作为图像传感器中，传输晶体管的栅极结构。在本发明的其他实施例中，所述半导体衬底100上的其他位置表面还形成有图像传感器中其他晶体管的栅极结构，例如复位晶体管、源跟随晶体管等的栅极结构。
所述N型掺杂区103的厚度为100nm～1000nm。所述N型掺杂区103的掺杂浓度为1E19atom/cm3～1E22atom/cm3。所述N型掺杂区103与其周围的P型掺杂的外延层102构成光电二极管，在受到光照的作用下，所述N型掺杂区103内会产生大量光电子。所述N型掺杂区103形成于半导体衬底100的外延层102内。
所述P型钉扎层104的厚度为所述P型钉扎层104的掺杂浓度为1E17atom/cm3～1E21atom/cm3。
所述P型钉扎层104与栅极结构之间暴露的部分N型掺杂区103的表面宽度为10nm～100nm。所述宽度大于10nm，避免P型钉扎层104与栅极结构下方的沟道区域之间的N型掺杂区103被夹断；所述宽度小于100nm，又避免所述暴露的N型掺杂区103处出现较大的漏电流。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种图像传感器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成覆盖部分半导体衬底的栅极结构；
在所述栅极结构一侧的半导体衬底内形成N型掺杂区；
在所述栅极结构侧壁表面形成牺牲层，所述栅极结构一侧的牺牲层覆盖部分N型掺杂区；
在未被牺牲层覆盖的N型掺杂区内形成P型钉扎层，所述P型钉扎层表面与半导体衬底表面齐平；
去除牺牲层，暴露出未被P型钉扎层覆盖的部分N型掺杂区。
2.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述牺牲层的形成方法包括：形成覆盖半导体衬底表面以及栅极结构表面的牺牲材料层；采用无掩膜刻蚀工艺，刻蚀所述牺牲材料层，去除位于半导体衬底表面以及栅极结构顶部表面的部分牺牲材料层，形成位于栅极结构侧壁表面的牺牲层。
3.根据权利要求2所述的图像传感器的形成方法，其特征在于，采用原子层沉积工艺形成所述牺牲材料层。
4.根据权利要求3所述的图像传感器的形成方法，其特征在于，所述牺牲材料层的厚度为10nm～100nm。
5.根据权利要求4所述的图像传感器的形成方法，其特征在于，所述牺牲层的材料为氧化硅、氮化硅或氮氧化硅。
6.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述N型掺杂区的厚度为100nm～1000nm。
7.根据权利要求6所述的图像传感器的形成方法，其特征在于，对栅极结构一侧的半导体衬底进行N型离子注入，形成所述N型掺杂区。
8.根据权利要求7所述的图像传感器的形成方法，其特征在于，所述N型掺杂区的掺杂浓度为1E19atom/cm3～1E22atom/cm3。
9.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述P型钉扎层的厚度为
10.根据权利要求9所述的图像传感器的形成方法，其特征在于，对所述未被牺牲层覆盖的N型掺杂区表面进行P型离子注入，形成所述P型钉扎层。
11.根据权利要求10所述的图像传感器的形成方法，其特征在于，所述P型钉扎层的掺杂浓度为1E17atom/cm3～1E21atom/cm3。
12.根据权利要求1所述的图像传感器的形成方法，其特征在于，采用湿法刻蚀工艺去除所述牺牲层。
13.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述栅极结构包括：位于半导体衬底表面的栅介质层、位于栅介质层表面的栅极以及位于所述栅介质层和栅极侧壁表面的侧墙。
14.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述半导体衬底包括：P型掺杂的基底、位于基底表面的外延层，所述栅极结构位于外延层表面，所述N型掺杂区位于所述外延层内。
15.一种图像传感器，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的覆盖部分半导体衬底的栅极结构；
位于所述栅极结构一侧的半导体衬底内的N型掺杂区；
位于N型掺杂区内的P型钉扎层，所述P型钉扎层表面与半导体衬底表面齐平，所述P型钉扎层与栅极结构之间暴露出部分N型掺杂区表面。
16.根据权利要求15所述的图像传感器，其特征在于，所述P型钉扎层与栅极结构之间暴露的部分N型掺杂区的表面宽度为10nm～100nm。
17.根据权利要求15所述的图像传感器，其特征在于，所述N型掺杂区的厚度为100nm～1000nm，所述N型掺杂区的掺杂浓度为1E19atom/cm3～1E22atom/cm3。
18.根据权利要求15所述的图像传感器，其特征在于，所述P型钉扎层的厚度为所述P型钉扎层的掺杂浓度为1E17atom/cm3～1E21atom/cm3。
19.根据权利要求15所述的图像传感器，其特征在于，所述栅极结构包括：位于半导体衬底表面的栅介质层、位于栅介质层表面的栅极以及位于所述栅介质层和栅极侧壁表面的侧墙。
20.根据权利要求15所述的图像传感器，其特征在于，所述半导体衬底包括：P型掺杂的基底、位于基底表面的外延层，所述栅极结构位于外延层表面，所述N型掺杂区位于所述外延层内。
CN201410592593.5A 2014-10-28 2014-10-28 图像传感器及其形成方法 Pending CN105633104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410592593.5A CN105633104A (zh) 2014-10-28 2014-10-28 图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410592593.5A CN105633104A (zh) 2014-10-28 2014-10-28 图像传感器及其形成方法

Publications (1)

Publication Number Publication Date
CN105633104A true CN105633104A (zh) 2016-06-01

Family

ID=56047856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410592593.5A Pending CN105633104A (zh) 2014-10-28 2014-10-28 图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN105633104A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695257A (zh) * 2017-04-06 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807276A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088556A1 (en) * 2003-10-28 2005-04-28 Han Chang H. CMOS image sensor and method for fabricating the same
CN1897289A (zh) * 2005-07-11 2007-01-17 美格纳半导体有限会社 图像传感器及其制造方法
CN1953158A (zh) * 2005-10-20 2007-04-25 原相科技股份有限公司 Cmos影像感测组件的制作方法
CN104009050A (zh) * 2013-02-26 2014-08-27 全视科技有限公司 用于消除具有掺杂等离子体的钉扎层的像素中的滞后的工艺及其设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088556A1 (en) * 2003-10-28 2005-04-28 Han Chang H. CMOS image sensor and method for fabricating the same
CN1897289A (zh) * 2005-07-11 2007-01-17 美格纳半导体有限会社 图像传感器及其制造方法
CN1953158A (zh) * 2005-10-20 2007-04-25 原相科技股份有限公司 Cmos影像感测组件的制作方法
CN104009050A (zh) * 2013-02-26 2014-08-27 全视科技有限公司 用于消除具有掺杂等离子体的钉扎层的像素中的滞后的工艺及其设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695257A (zh) * 2017-04-06 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108695257B (zh) * 2017-04-06 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807276A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US11195765B2 (en) Semiconductor device including stressed source/drain, method of manufacturing the same and electronic device including the same
US10163947B2 (en) Photodiode gate dielectric protection layer
US9123606B2 (en) Pixel structures of CMOS imaging sensors
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
CN105304709A (zh) 鳍式场效应晶体管的结构和形成方法
US8889461B2 (en) CIS image sensors with epitaxy layers and methods for forming the same
US9356124B2 (en) Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure
US9177986B2 (en) Isolation for semiconductor devices
CN103715133A (zh) Mos晶体管及其形成方法
US20240021483A1 (en) Semiconductor device, manufacturing method thereof, and electronic device including the device
US20210111201A1 (en) Image Sensor Structure and Method of Forming the Same
US10714469B2 (en) Electrostatic discharge protection structure
US10686078B2 (en) Semiconductor structure and fabrication method thereof
CN102931232A (zh) Nmos晶体管及其形成方法
CN105633104A (zh) 图像传感器及其形成方法
US20130320418A1 (en) Self-Aligned Implantation Process for Forming Junction Isolation Regions
WO2018059108A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN104332481B (zh) 图像传感器及其形成方法
US9406708B2 (en) Image sensor devices and methods for fabricating the same
US11264384B2 (en) CMOS structure and method for manufacturing CMOS structure
KR102009931B1 (ko) 씨모스 이미지센서 및 그 제조 방법
CN104465377A (zh) Pmos晶体管及其形成方法
KR100663610B1 (ko) 이미지 센서 및 그 제조방법
CN116936582A (zh) 像素结构及制备方法、图像传感器、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601