CN109585479A - 一种半导体器件及其形成方法 - Google Patents
一种半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109585479A CN109585479A CN201811455354.XA CN201811455354A CN109585479A CN 109585479 A CN109585479 A CN 109585479A CN 201811455354 A CN201811455354 A CN 201811455354A CN 109585479 A CN109585479 A CN 109585479A
- Authority
- CN
- China
- Prior art keywords
- groove
- coating
- layer
- oxide skin
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000011248 coating agent Substances 0.000 claims abstract description 73
- 238000000576 coating method Methods 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 21
- 238000005137 deposition process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000003384 imaging method Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 208000032366 Oversensing Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Element Separation (AREA)
Abstract
本发明实施例公开了一种半导体器件及形成方法，该半导体器件包括：半导体结构，半导体结构包括至少两个相邻的第一区域以及位于相邻第一区域之间的第二区域；位于第二区域的沟槽；位于沟槽内的隔离结构，隔离结构包括：位于沟槽表面的绝缘层以及位于绝缘层背离沟槽一侧的信号阻挡层，信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；从而利用金属层对半导体结构中相邻第一区域中间深度较浅的区域进行信号隔离，提高相邻第一区域中间深度较浅的区域的信号隔离效果，进而缓解半导体器件中不同区域的信号串扰现象，并利用第一氧化物层对相邻第一区域中间深度较深区域进行信号隔离，解决现有工艺无法实现深度较深区域的金属沉积的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在现今的半导体器件领域，数以千万的半导体元件可形成在单一晶片中。每一晶片上的各元件之间必须彼此电性绝缘，以不影响其它的元件。沟槽隔离是一较佳的电性隔离技术，广泛的应用于不同区域的隔离，如存储器件中的边缘区域与细胞区域的隔离以及图像传感器中不同光电二极管之间的隔离，以避免不同区域之间产生信号串扰(如光信号串扰和/或光生电荷串扰和/或光谱串扰等)现象，影响半导体器件的性能。
但是，现有半导体器件中仍然存在不同区域的信号串扰现象，且随着半导体器件中各组成元件的尺寸越来越小，不同区域的信号串扰现象越发严重。
发明内容
为解决上述技术问题，本发明实施例提供了一种半导体器件，以缓解半导体器件中不同区域之间的信号串扰现象。
为解决上述问题，本发明实施例提供了如下技术方案：
一种半导体器件，包括：
半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域；
位于所述第二区域的沟槽；
位于所述沟槽内的隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；
其中，所述第一方向平行于所述沟槽的深度延伸方向。
可选的，所述信号阻挡层沿第二方向的厚度取值范围为1000埃-5000埃，包括端点值，其中，所述第二方向垂直于所述沟槽的侧壁。
可选的，所述沟槽的深度大于1μm。
可选的，所述金属层沿所述第一方向的长度大于零且不大于0.6μm。
可选的，所述金属层的材料为钨。
可选的，所述金属层的电位小于零。
可选的，所述绝缘层包括位于所述沟槽表面的第二氧化物层以及位于所述第二氧化物层背离所述沟槽一侧的高k介质层。
可选的，所述第一氧化物层的形成工艺为原子层沉积工艺或高深宽比沉积工艺或炉管沉积工艺。
一种半导体器件的形成方法，包括：
制备半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域；
在所述第二区域形成沟槽；
在所述沟槽内形成隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；
其中，所述第一方向平行于所述沟槽的深度延伸方向。
可选的，在所述沟槽内形成隔离结构包括：在所述沟槽表面形成绝缘层；在所述绝缘层背离所述沟槽一侧形成第一氧化物层；在所述绝缘层背离所述沟槽一侧，所述第一氧化物层表面形成金属层。
可选的，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：利用原子层沉积工艺，在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
可选的，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：利用高深宽比沉积工艺，在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
可选的，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：利用炉管沉积工艺在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
可选的，该方法还包括：将所述金属层电连接至预设电位，所述预设电位小于零。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案中，所述隔离结构中的信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层，从而利用金属层对半导体结构中相邻第一区域中间深度较浅的区域进行信号隔离，提高相邻第一区域中间深度较浅的区域的信号隔离效果，进而缓解半导体器件中不同区域的信号串扰现象，同时，利用第一氧化物层对相邻第一区域中间深度较深区域进行信号隔离，解决现有工艺无法实现深度较深区域的金属沉积的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为图像传感器中像素阵列以及沟槽隔离结构的俯视图；
图2为图1所示结构中沟槽隔离结构的局部结构示意图；
图3为图像传感器中像素阵列和隔离结构的局部剖视图；
图4为本发明一个实施例所提供的半导体器件中，像素阵列沟槽的局部剖视图；
图5为本发明一个实施例所提供的半导体器件中，像素阵列和隔离结构的局部剖视图；
图6为本发明另一个实施例所提供的半导体器件中，像素阵列和隔离结构的局部剖视图；
图7为本发明一个实施例所提供的半导体器件形成方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现有半导体器件中仍然存在不同区域的信号串扰现象，且随着半导体器件中各组成元件的尺寸越来越小，不同区域的信号串扰现象越发严重。
下面以所述半导体器件为图像传感器为例进行描述，但本发明对此并不做限定，在本发明的其他实施例中，所述半导体器件还可以为存储器件等其他结构，具体视情况而定。
如图1和图2所示，图1示出了图像传感器中像素阵列以及沟槽隔离结构的俯视图，图2示出了图1所示结构中沟槽隔离结构的局部结构示意图，其中，一个像素区域对应一个光电二极管02，任意相邻两个光电二极管之间具有一个隔离结构01。在图像传感器领域，信号串扰分为三种形式，分别为光子串扰、光生电荷串扰以及光谱串扰，其中，光子串扰和光生电荷串扰为图像传感器中最主要的两种信号串扰。下面以信号串扰为光子串扰和光生电荷串扰为例，进行描述。
具体的，图像传感器中任意相邻两个光电二极管02之间都具有隔离结构01，理想情况下，入射光到达光电二极管02时，每个光电二极管02只需要吸收其对应像素区域的光信号，产生光生载流子，进行输出，但是，实际上，不同像素区域之间仍然会存在光子串扰，即落在A像素区域的入射光有一部分会被位于相邻区域的B像素区域的光电二极管02吸收，从而使得位于B像素区域的光电二极管02所吸收的光线不仅包括原本落在B像素区域的入射光，还包括部分落在A像素区域的入射光，对B像素区域的真实光信号造成干扰，产生光信号串扰现象。
光生电荷串扰是指在光电二极管C所在区域的入射光所产生的光生电荷，会有一部分跑到光电二极管D里，从而使得光电二极管C的信号会叠加在光电二极管D中，对光电二极管D的真实光生电荷信号产生干扰。
而且，随着半导体器件中各组成元件的尺寸越来越小，各像素区域的面积越来越小，从而使得各像素区域的光电二极管所接收的光信号面积越来越小，进而使得各光电二极管产生的光生电荷信号越来越少，而各像素二极管区域产生的噪声信号强度基本不变，从而使得各光电二极管的信噪比(即信号总强度/噪声信号强度)变小，暗电流所占的比例也相应增大，使得半导体器件表现为不同区域的信号串扰现象越发严重，影响图像传感器的图像质量。
发明人研究发现，如图3所示，现有的隔离结构通常为二氧化硅层03、高K介质层04和二氧化硅层05的层叠结构，这种隔离结构对信号的隔离作用较为有限，使得随着半导体器件中各组成元件的尺寸越来越小，不同区域的信号串扰现象越发严重
发明人进一步研究发现，金属对光和/或电信号的抑制能力大于二氧化硅对光和/或电信号的抑制能力，因此，将所述隔离结构中最外层的二氧化硅层替换为金属层，可以提高所述隔离结构的信号隔离作用，缓解所述半导体器件中不同区域的信号串扰现象。但是，受制于金属膜层形成工艺能力的限制，金属膜层只能形成在深度较前的沟槽中，无法应用到深度较深的沟槽中，而浅沟槽的隔离结构无法完全隔离相邻的两个光电二极管区域。
有鉴于此，本发明实施例提供了一种半导体器件，如图4和图5所示，该半导体器件包括：
半导体结构，所述半导体结构包括至少两个相邻的第一区域100以及位于相邻所述第一区域100之间的第二区域200；
位于所述第二区域200的沟槽10；
位于所述沟槽10内的隔离结构20，所述隔离结构20包括：位于所述沟槽10表面的绝缘层21以及位于所述绝缘层21背离所述沟槽10一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层22和金属层23；
其中，所述第一方向X平行于所述沟槽10的深度延伸方向。
可选的，所述第一氧化物层22为二氧化硅层。
需要说明的是，在本发明实施例中，所述沟槽10表面包括所述沟槽10的侧壁表面和所述沟槽10的底部表面，即所述绝缘层不仅覆盖所述沟槽10侧壁表面，还覆盖所述沟槽10的底部表面。
可选的，在本发明实施例中，所述第一区域100为电性元件区域，但本发明对此并不做限定，在本发明的其他实施例中，所述第一区域100也可以为光感元件所在区域，具体视情况而定，只要相邻两个第一区域100之间需要进行电信号隔离和/或光信号隔离即可。
具体的，在上述实施例的基础上，在本发明的一个实施例中，所述半导体器件为存储器件，相邻两个所述第一区域100中一个为细胞区域，另一个为边缘区域；在本发明的另一个实施例中，所述半导体器件为图像传感器，相邻两个所述第一区域100均为光电二极管所在区域，一个光电二极管对应一个第一区域100，在本发明的其他实施例中，所述半导体器件还可以为其他器件，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述半导体结构沿所述第一方向的厚度取值范围为2微米-3.5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述信号阻挡层沿第二方向Y的厚度取值范围为1000埃-5000埃，包括端点值，以避免所述信号阻挡层的厚度太薄，影响所述信号阻挡层的信号阻挡效果，同时，避免所述信号阻挡层的厚度太大，使得所述第二区域200所占的尺寸太大，在包括相同元器件数量的情况下，增大所述半导体器件的尺寸。但本发明对此并不做限定，具体视情况而定。其中，所述第二方向Y垂直于所述沟槽10的侧壁。
在上述任一实施例的基础上，在本发明的一个实施例中，所述沟槽10的深度大于1μm，可选的，所述沟槽10的深度的取值范围为1微米-2.5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述金属层23沿所述第一方向的长度大于零且不大于0.8μm，可选的，所述金属层23沿所述第一方向的长度大于零且不大于0.6μm，以降低所述金属层23的形成工艺难度，但本发明对此并不做限定，具体视所述金属层23的形成工艺能力而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述第一氧化物层22沿所述第一方向的长度的取值范围为1微米-2.5微米，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个可选实施例中，所述隔离结构20的深度与所述沟槽10的深度相同，为所述金属层23沿第一方向的长度与所述第一氧化物22层沿第一方向的长度之和。可选的，在本发明的一个实施例中，所述沟槽10沿第一方向的深度取值范围为0.6微米-2.5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。
需要说明的是，在本发明实施例中，在所述隔离结构20沿所述第一方向的总体长度一定的情况下，所述金属层23沿第一方向的长度越大，所述第一氧化物层22沿第一方向的长度越小，所述信号隔离层的信号隔离效果越好，所述信号隔离层的工艺要求相应也越高，工艺难度越大，所述金属层23沿第一方向的长度越小，所述第一氧化物层22沿第一方向的长度越大，所述信号隔离层的工艺要求越低，工艺难度越小，相应的，所述信号隔离层的信号隔离效果也相应会弱一些。
在上述实施例的基础上，在本发明的一个实施例中，所述金属层23的材料为钨，以降低所述金属层23形成时的工艺要求，但本发明对此并不做限定，在本发明的其他实施例中，所述金属层23的材料还可以为其他金属材料，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述第一氧化物层22的形成工艺为原子层沉积工艺，在本发明的另一个实施例中，所述第一氧化物层22的形成工艺为高深宽比沉积工艺，在本发明的又一个实施例中，所述第一氧化物的形成工艺为炉管沉积工艺，以减少所述第一氧化物层22中的缺陷数量，提高所述第一氧化物层22的质量，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述金属层23的形成工艺为沉积工艺，具体可为化学气相沉积工艺、物理气相沉积工艺或电化学气相沉积工艺等，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，如图6所示，所述绝缘层21包括位于所述沟槽10表面的第二氧化物层211以及位于所述第二氧化物层211背离所述沟槽10一侧的高k介质层212。需要说明的是，所述第二氧化物层211与所述第一氧化物层22的材料可以相同，也可以不同，具体视情况而定。可选的，所述第二氧化物层211为二氧化硅层。
在上述实施例的基础上，在本发明的一个实施例中，所述第二氧化物层211沿第二方向的厚度取值范围为10埃-40埃，包括端点值；所述高k介质层212沿第二方向的厚度取值范围为20埃-150埃，包括端点值；同理，所述第二氧化物层211沿第一方向的厚度取值范围为10埃-40埃，包括端点值；所述高k介质层212沿第一方向的厚度取值范围为20埃-150埃，包括端点值，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述第二氧化物层211的形成工艺为原子层沉积工艺，在本发明的另一个实施例中，所述第二氧化物层211的形成工艺为高深宽比沉积工艺，在本发明的又一个实施例中，所述第二氧化物层211的形成工艺为炉管沉积工艺，以减少所述第二氧化物层211中的缺陷数量，提高所述第二氧化物层211的质量，但本发明对此并不做限定，具体视情况而定。
同理，所述高k介质层212的形成工艺也可以为原子层沉积工艺、高深宽比工艺或炉管沉积工艺，本发明对此并不做限定，具体视情况而定。
由于在所述沟槽10的刻蚀过程中，所述沟槽10的侧壁表面会受到不同程度的损伤，导致所述沟槽10的侧壁表面具有缺陷态，即所述沟槽10的侧壁表面会存在中间能级，当所述第一区域100中的光生载流子跑到所述第一区域100和所述第二区域200的交界面，会被所述侧壁表面的缺陷态捕获，形成复合电流，增大所述半导体器件中的暗电流。
基于此，在上述任一实施例的基础上，在本发明的一个实施例中，所述金属层23的电位小于零，从而在所述金属层23与所述第一区域100的硅层之间形成一个电压差，对所述光生载流子朝向所述第一区域100和所述第二区域200界面处的运动起到抑制作用，避免所述第一区域100的光生载流子跑到所述第一区域100和所述第二区域200的界面处，被复合掉，进而缓解所述半导体器件中的光生电荷的串扰现象，提高所述半导体器件的性能。
在上述实施例的基础上，在本发明的一个实施例中，所述半导体器件还包括控制电路，所述控制电路与所述金属层23电连接，使得所述金属层23的电位小于零，但本发明对此并不做限定，在本发明的其他实施例中，还可以通过其他方式，使得所述金属层23的电位小于零，具体视情况而定。
由上所述可知，本发明实施例所提供的半导体器件中，所述隔离结构20中的信号阻挡层包括沿第一方向层叠的第一氧化物层22和金属层23，从而利用金属层23对半导体结构中相邻第一区域100中间深度较浅的区域进行信号隔离，提高相邻第一区域100中间深度较浅的区域的信号隔离效果，提高所述半导体器件的信噪比，减小所述半导体器件中的暗电流，进而缓解半导体器件中不同区域的信号串扰现象，同时，利用第一氧化物层22对相邻第一区域100中间深度较深区域进行信号隔离，解决现有工艺无法实现深度较深区域的金属沉积的问题。
此外，本发明实施例还提供了一种半导体器件的形成方法，如图7所示，该形成方法包括：
S1：制备半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域。
可选的，在本发明的一个实施例中，所述第一区域为电性元件区域，但本发明对此并不做限定，在本发明的其他实施例中，所述第一区域也可以为光感元件所在区域，具体视情况而定，只要相邻两个第一区域之间需要进行电信号隔离和/或光信号隔离即可。
具体的，在上述实施例的基础上，在本发明的一个实施例中，所述半导体器件为存储器件，相邻两个所述第一区域中一个为细胞区域，另一个为边缘区域；在本发明的另一个实施例中，所述半导体器件为图像传感器，相邻两个所述第一区域均为光电二极管所在区域，一个光电二极管对应一个第一区域，在本发明的其他实施例中，所述半导体器件还可以为其他器件，本发明对此并不做限定，具体视情况而定。
需要说明的是，由于存储器件与图像传感器等半导体器件的制作流程已为本领域技术人员所熟知，且不是本发明的着重突出部分，本发明对此不再详细赘述。
在上述任一实施例的基础上，在本发明的一个实施例中，所述半导体结构沿所述第一方向的厚度取值范围为2微米-3.5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。
S2：在所述第二区域形成沟槽。
具体的，在本发明的一个实施例中，在所述第二区域形成沟槽包括：利用刻蚀工艺，在所述第二区域形成沟槽。其中，所述刻蚀工艺可以为干法刻蚀工艺，也可以为湿法刻蚀工艺，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述沟槽的深度大于1μm，可选的，所述沟槽的深度的取值范围为1微米-2.5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。
S3：在所述沟槽内形成隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；其中，所述第一方向平行于所述沟槽的深度延伸方向。
具体的，在本发明的一个实施例中，在所述沟槽内形成隔离结构包括：
在所述沟槽表面形成绝缘层，其中，所述沟槽表面包括所述沟槽侧壁表面和所述沟槽底部表面；
在所述绝缘层背离所述沟槽一侧形成第一氧化物层，所述第一氧化物层沿第一方向的高度小于所述绝缘层沿第一方向的高度；
在所述绝缘层背离所述沟槽一侧，所述第一氧化物层表面形成金属层。
在上述实施例的基础上，在本发明的一个实施例中，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：利用原子层沉积工艺，在所述绝缘层背离所述沟槽一侧形成第一氧化物层。在本发明的另一个实施例中，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：利用高深宽沉积比工艺，在所述绝缘层背离所述沟槽一侧形成第一氧化物层。在本发明的又一个实施例中，所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：利用炉管沉积工艺在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
需要说明的是，在本发明实施例中，所述第一氧化物层的形成工艺采用原子层沉积工艺、高深宽比沉积工艺或炉管沉积工艺的目的是减少所述第一氧化物层中的缺陷数量，提高所述第一氧化物层的质量，但本发明对此并不做限定，在本发明的其他实施例中，所述第一氧化物还可以采用其他工艺形成，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述信号阻挡层沿第二方向的厚度取值范围为1000埃-5000埃，包括端点值，以避免所述信号阻挡层的厚度太薄，影响所述信号阻挡层的信号阻挡效果，同时，避免所述信号阻挡层的厚度太大，使得所述第二区域所占的尺寸太大，在包括相同元器件数量的情况下，增大所述半导体器件的尺寸，不适用于所述半导体器件高集成度，小型化的发展。但本发明对此并不做限定，具体视情况而定。其中，所述第二方向垂直于所述沟槽的侧壁。
在上述任一实施例的基础上，在本发明的一个实施例中，所述金属层沿所述第一方向的长度大于零且不大于0.8μm，可选的，所述金属层沿所述第一方向的长度大于零且不大于0.6μm，以降低所述金属层的形成工艺难度，但本发明对此并不做限定，具体视所述金属层的形成工艺能力而定。
具体的，在上述实施例的基础上，在本发明的一个实施例中，在所述绝缘层背离所述沟槽一侧形成金属层，所述第一氧化物层表面形成金属层包括：利用沉积工艺，在所述绝缘层背离所述沟槽一侧，所述第一氧化物层表面形成金属层。其中，所述沉积工艺可以为化学气相沉积工艺，也可以为物理气相沉积工艺，还可以为电化学气相沉积工艺，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述第一氧化物层沿所述第一方向的长度的取值范围为1微米-2.5微米，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个可选实施例中，所述隔离结构的深度与所述沟槽的深度相同，为所述金属层沿第一方向的长度与所述第一氧化物层沿第一方向的长度之和。可选的，在本发明的一个实施例中，所述沟槽沿第一方向的深度取值范围为0.6微米-2.5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。
需要说明的是，在本发明实施例中，在所述隔离结构沿所述第一方向的总体长度一定的情况下，所述金属层沿第一方向的长度越大，所述第一氧化物层沿第一方向的长度越小，所述信号隔离层的信号隔离效果越好，所述信号隔离层的工艺要求相应也越高，工艺难度越大，所述金属层沿第一方向的长度越小，所述第一氧化物层沿第一方向的长度越大，所述信号隔离层的工艺要求越低，工艺难度越小，相应的，所述信号隔离层的信号隔离效果也相应会弱一些。
在上述实施例的基础上，在本发明的一个实施例中，所述金属层的材料为钨，以降低所述金属层形成时的工艺要求，但本发明对此并不做限定，在本发明的其他实施例中，所述金属层的材料还可以为其他金属材料，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述绝缘层包括位于所述沟槽表面的第二氧化物层以及位于所述第二氧化物层背离所述沟槽一侧的高k介质层。具体的，在本发明实施例中，在所述沟槽表面形成绝缘层包括：在所述沟槽表面形成第二氧化物层；在所述第二氧化物层背离所述沟槽一侧形成高k介质层。
在上述实施例的基础上，在本发明的一个实施例中，所述第二氧化物层的形成工艺为原子层沉积工艺，在本发明的另一个实施例中，所述第二氧化物层的形成工艺为高深宽比沉积工艺，在本发明的又一个实施例中，所述第二氧化物层的形成工艺为炉管沉积工艺，以减少所述第二氧化物层中的缺陷数量，提高所述第二氧化物层的质量，但本发明对此并不做限定，具体视情况而定。
同理，所述高k介质层的形成工艺也可以为原子层沉积工艺、高深宽比沉积工艺或炉管沉积工艺，本发明对此并不做限定，具体视情况而定。
可选的，在上述任一实施例的基础上，在本发明的一个实施例中，所述第二氧化物层沿第二方向的厚度取值范围为10埃-40埃，包括端点值；所述高k介质层沿第二方向的厚度取值范围为20埃-150埃，包括端点值，但本发明对此并不做限定，具体视情况而定。
需要说明的是，在所述沟槽的刻蚀过程中，所述沟槽的侧壁表面会受到不同程度的损伤，导致所述沟槽的侧壁表面具有缺陷态，即所述沟槽的侧壁表面会存在中间能级，当所述第一区域中的光生载流子跑到所述第一区域和所述第二区域的交界面，会被所述侧壁表面的缺陷态捕获，形成复合电流，增大所述半导体器件中的暗电流。
故在上述任一实施例的基础上，在本发明的一个实施例中，将所述金属层电连接至预设电位，所述预设电位小于零，从而在所述金属层与所述第一区域的硅层之间形成一个电压差，对所述光生载流子朝向所述第一区域和所述第二区域界面处的运动起到抑制作用，避免所述第一区域的光生载流子跑到所述第一区域和所述第二区域的界面处，被复合掉，进而减小所述半导体器件中的光生电荷的串扰现象，提高所述半导体器件的性能。
综上所述，利用本发明实施例所提供的半导体器件的形成方法制作的半导体器件中，所述隔离结构中的信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层，从而利用金属层对半导体结构中相邻第一区域中间深度较浅的区域进行信号隔离，提高相邻第一区域中间深度较浅的区域的信号隔离效果，提高所述半导体器件的信噪比，减小所述半导体器件中的暗电流，进而缓解半导体器件中不同区域的信号串扰现象，提高所述半导体器件的性能。
而且，本发明实施例所提供的半导体器件的形成方法，利用第一氧化物层对相邻第一区域中间深度较深区域进行信号隔离，利用金属层对相邻第一区域中间深度较浅区域进行信号隔离，以在缓解半导体器件中不同区域的信号串扰现象，提高所述半导体器件的性能，解决了现有工艺无法实现深度较深区域的金属沉积的问题，降低了所述隔离结构的工艺难度。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (14)
1.一种半导体器件，其特征在于，包括：
半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域；
位于所述第二区域的沟槽；
位于所述沟槽内的隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；
其中，所述第一方向平行于所述沟槽的深度延伸方向。
2.根据权利要求1所述的半导体器件，其特征在于，所述信号阻挡层沿第二方向的厚度取值范围为1000埃-5000埃，包括端点值，其中，所述第二方向垂直于所述沟槽的侧壁。
3.根据权利要求1所述的半导体器件，其特征在于，所述沟槽的深度大于1μm。
4.根据权利要求3所述的半导体器件，其特征在于，所述金属层沿所述第一方向的长度大于零且不大于0.6μm。
5.根据权利要求1所述的半导体器件，其特征在于，所述金属层的材料为钨。
6.根据权利要求1所述的半导体器件，其特征在于，所述金属层的电位小于零。
7.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层包括位于所述沟槽表面的第二氧化物层以及位于所述第二氧化物层背离所述沟槽一侧的高k介质层。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一氧化物层的形成工艺为原子层沉积工艺或高深宽比沉积工艺或炉管沉积工艺。
9.一种半导体器件的形成方法，其特征在于，包括：
制备半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域；
在所述第二区域形成沟槽；
在所述沟槽内形成隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；
其中，所述第一方向平行于所述沟槽的深度延伸方向。
10.根据权利要求9所述的形成方法，其特征在于，在所述沟槽内形成隔离结构包括：
在所述沟槽表面形成绝缘层；
在所述绝缘层背离所述沟槽一侧形成第一氧化物层；
在所述绝缘层背离所述沟槽一侧，所述第一氧化物层表面形成金属层。
11.根据权利要求10所述的形成方法，其特征在于，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：
利用原子层沉积工艺，在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
12.根据权利要求10所述的形成方法，其特征在于，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：
利用高深宽比沉积工艺，在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
13.根据权利要求10所述的形成方法，其特征在于，在所述绝缘层背离所述沟槽一侧形成第一氧化物层包括：
利用炉管沉积工艺在所述绝缘层背离所述沟槽一侧形成第一氧化物层。
14.根据权利要求9所述的形成方法，其特征在于，该方法还包括：
将所述金属层电连接至预设电位，所述预设电位小于零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811455354.XA CN109585479A (zh) | 2018-11-30 | 2018-11-30 | 一种半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811455354.XA CN109585479A (zh) | 2018-11-30 | 2018-11-30 | 一种半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109585479A true CN109585479A (zh) | 2019-04-05 |
Family
ID=65925895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811455354.XA Pending CN109585479A (zh) | 2018-11-30 | 2018-11-30 | 一种半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109585479A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150279878A1 (en) * | 2014-03-25 | 2015-10-01 | Stmicroelectronics (Crolles 2) Sas | Photodiode insulation structure |
| CN105826301A (zh) * | 2016-03-28 | 2016-08-03 | 武汉新芯集成电路制造有限公司 | 一种背照式图像传感器及其制备方法 |
| US9837465B2 (en) * | 2014-08-01 | 2017-12-05 | Samsung Electronics Co., Ltd. | Method of manufacturing image sensor for reducing crosstalk characteristic |
| CN107845624A (zh) * | 2017-11-02 | 2018-03-27 | 德淮半导体有限公司 | 一种图像传感器及其形成方法 |
| CN108281444A (zh) * | 2018-01-29 | 2018-07-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
-
2018
- 2018-11-30 CN CN201811455354.XA patent/CN109585479A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150279878A1 (en) * | 2014-03-25 | 2015-10-01 | Stmicroelectronics (Crolles 2) Sas | Photodiode insulation structure |
| US9837465B2 (en) * | 2014-08-01 | 2017-12-05 | Samsung Electronics Co., Ltd. | Method of manufacturing image sensor for reducing crosstalk characteristic |
| CN105826301A (zh) * | 2016-03-28 | 2016-08-03 | 武汉新芯集成电路制造有限公司 | 一种背照式图像传感器及其制备方法 |
| CN107845624A (zh) * | 2017-11-02 | 2018-03-27 | 德淮半导体有限公司 | 一种图像传感器及其形成方法 |
| CN108281444A (zh) * | 2018-01-29 | 2018-07-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998364B2 (en) | Image sensor scheme for optical and electrical improvement | |
| US11189657B2 (en) | Image sensor with improved quantum efficiency surface structure | |
| CN106876419B (zh) | Cmos图像传感器及其形成方法 | |
| CN108573989A (zh) | 硅基雪崩光电探测器阵列及其制作方法 | |
| TWI672821B (zh) | 半導體裝置及其製造方法 | |
| CN103378111A (zh) | 背照式图像传感器芯片的金属栅格及其形成方法 | |
| CN107275352A (zh) | 光电转换装置以及照相机 | |
| CN101673749A (zh) | 固态成像器件和制造固态成像器件的方法 | |
| CN102881700B (zh) | 一种cmos图像传感器及其制造方法 | |
| US10163972B2 (en) | Image sensing device with photon blocking layer and anti-reflective coating | |
| US20220231075A1 (en) | Image Sensor With Improved Quantum Efficiency Surface Structure | |
| CN109671731A (zh) | 图像传感器 | |
| JP7325007B2 (ja) | 容量素子、及び容量素子の製造方法 | |
| US10461113B2 (en) | Image sensors, and fabrication and operation methods thereof | |
| CN103022068B (zh) | 一种cmos图像传感器及其制造方法 | |
| CN109585479A (zh) | 一种半导体器件及其形成方法 | |
| US9455297B2 (en) | Preparation process of image sensors | |
| CN101546776B (zh) | Cmos图像传感器电路结构及其制作方法 | |
| CN110137198A (zh) | 一种彩色偏振cmos图像传感器及其制作方法 | |
| CN102903725A (zh) | 一种cmos图像传感器及其制造方法 | |
| CN107026183B (zh) | 半导体结构 | |
| CN108269818B (zh) | 一种cmos型图像传感器及其制作方法 | |
| CN104576663B (zh) | 图像传感单元及其形成方法 | |
| CN218101263U (zh) | 图像传感器及电子设备 | |
| KR101815169B1 (ko) | 태양전지 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190405 |