TW454298B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TW454298B
TW454298B TW089114500A TW89114500A TW454298B TW 454298 B TW454298 B TW 454298B TW 089114500 A TW089114500 A TW 089114500A TW 89114500 A TW89114500 A TW 89114500A TW 454298 B TW454298 B TW 454298B
Authority
TW
Taiwan
Prior art keywords
film
oxide film
semiconductor device
nitride film
manufacturing
Prior art date
Application number
TW089114500A
Other languages
English (en)
Inventor
Ken Kobayashi
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW454298B publication Critical patent/TW454298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

4 5 4 K 9 8 > ' 五、發明說明（1) ~" ! ~ -- 發明領域： 本發明係關於一種半導體裝置之製造方法，特別是有 關於一種形成溝槽元件隔離物區的方法。 相關技術說明： 對於一半導體元件配置微小化及製造速度高速化來 說，必需縮小元件隔離物的寬度。然而過去一般形成元件 隔離物區所使兩的方法為L0C0S法，但此方法無法充分應 付上述的配置需求。因為有L〇c〇S法之取代方法，最近淺 溝槽隔離STI (Shallow Trench Isolation)法備受矚 目。 常見的STI法乃藉由將薄墊氧化膜及氮化膜製成薄片 於半導體基底上’如石夕基底，而形成元件隔離物，藉由 微影法形成一具有開口區的阻罩來隔離元件，藉由非等向 性餘刻利用阻罩作為蝕刻罩幕的氮化膜、墊氧化膜及半導 體基底而形成一溝槽’在去除阻罩之後，沉積一絕緣材料 於整個表面上’藉由化學機械研磨（CMp )法研磨利用氮 化膜作為制止物的半導體基底並埋置絕緣材料到溝槽内。 此情形中，阻罩無法形成所要形狀的圖案，此方法可 月fa需要剝離阻罩並重新再形成一阻罩（重建）^然而，此 方法引起用於阻罩剝離液的酸性溶液粗化氮化膜表面的問 題’因而改變氮化膜表面上的光特性及降低重建效率。也 就是’此方法允許氮化膜厚度被改變且可能由於在駐波影 響之下使阻罩無法形成所要形狀的圖案，因此改變了用於 4545 98 五 '發明說明（2) 每個重建的膜厚並使阻罩非常難以形成所要形狀的‘圖案。 為了解決上述重建的問題’過去曾提議在氮化膜上沉 積氧化矽膜，將參照第5(A)到5(D)圖及第6(A)到6(C)圖說 明習知技術。 第5(A)到5(D)圖係為以習知方法形成溝槽元件隔離物 的步驟說明剖面圖。首先，如第5 ( A )圖所示藉由熱氧化法 或類似方法在半導體基底上，如矽基底1 ，形成一薄塾氧 化膜2並藉由LPCVD法或類似方法相繼形成具所要厚度的氮 化矽膜3。再者，具有〗000到2〇〇〇埃（禳，厚度的氧化矽膜 4藉由L P C V D法或類似方法形成於氣化梦膜3上。 依次地，藉由塗一光阻以形成阻罩5並實行一普通微 景> 製程以便開放一部份來形成元件隔離物，並且藉由連續 乾餘刻利用阻罩5作為蝕刻罩幕的氧化膜4’ 、氮化膜3及塾 ，化膜2直到矽基底1的表面暴露出來而形成如第5(B)圖所 示的開口 6。依次地，將阻罩5剝離並藉由非等向性蝕刻， 特別是乾式餘刻’暴露出用氧化膜4 ’作為餘刻罩幕（第 5(c))圖的矽基底1表面，形成一深2000到4〇〇〇埃的溝槽 7 ° 由於氧化膜4’於矽基底1被蝕刻時，同時被蝕刻並薄 化’所以氧化膜4，必須形成如上所述的厚度。 由於累積於阻罩上的蝕刻殘餘物，阻罩5在韻刻石夕基 底1前先剝離。 亦即，蝕刻殘餘物（以下稱作「絕緣材料所衍生的餘 刻殘餘物J )係由於氧化膜蝕刻氣體與氧化膜之間的反
第5頁 454^98 _2_ 五、發明說明（3) ~ ' ' 應、，氛化膜兹刻氣體與氮化膜之間的反應以及在蝕刻氧化 膜4 、氮化膜3及墊氧化膜2時這些蝕刻氣體與阻抗材料之 間的反應所產生。再者，蝕刻殘餘物，如藉由矽與蝕刻氣 體（以下稱作「矽所衍生的殘餘物」）之間反應所形成的 產物’於利用阻罩5作為蝕刻罩幕的矽基底被蝕刻時形 成。 這些钱刻殘餘物應在氧化膜隨後埋置於溝槽内以前去 除。絕緣材料所衍生的殘餘物可藉由一酸溶液處理來去 除，舉例來說，如阻抗剝離液、〇 2電漿處理，反而是矽所 衍生的姓刻殘餘物難以去除。 另一方面’僅以酸溶液處理使得絕緣材料所衍生的殘 餘物難以去除且所有的蝕刻殘餘物並無法同時去除。因 此’根據本發明的方法所配置乃藉由在蝕刻矽基底前剝離 阻罩5以去除絕緣材料所衍生的殘餘物，接著蝕刻利用氧 化膜4’作為姓刻罩幕的矽基底且隨後去除矽所衍生的蝕刻 殘餘物。 在這些步驟之後’氧化膜埋置入已形成的溝槽7。由 於石夕基底因實行非等向性蝕刻以形成溝槽而遭受破壞，所 以形成熱氧化膜8來修正此破壞處（第5(D)圖）。 依次地’藉由CVD法，如HDPCVD (高密度電攀化學氣 相沉積）法（第6(A)圖）形成厚CVD氧化膜9且藉由化學機 械研磨（CMP )法研磨利用氮化膜3作為制止物（第6(B)圖 )的CVD氧化膜9。最後，以熱磷酸去除氮化膜3且以氫氟 酸溶液去除墊氧化膜2，因此形成如第6(c)圖中所展示的
ά 5 4^98 > 五、發明說明（4)~ -- 溝槽元件隔離物β ： 由於藉由姓刻如上所述的矽基底1會薄化氮化膜3上的 氧化膜4 ’所以必須形成厚的氧化膜4，。理由是形成薄的 氧化膜4’同樣會被蝕刻並消失掉（4”），因而當蝕刻矽基 底時暴露出氣化膜3，如第7圖所展示β溝槽若在暴露出氮 化膜3的情形中接連地被蝕刻，會因蚀刻氣體與氮化膜之 Μ #&應所形成的生成物在溝槽底部形成柱狀殘餘物12。 由於上述殘餘物的產生會引起無法形成所要溝槽形的問 題’所以要形成足夠厚的氧化膜4’來防止上述所產生的殘 餘物。 然而當藉由蝕刻厚氧化膜4’而形成開口時，引起較大 開口寬度變化與膜厚成比例的問題。在目前半導體裝置配 置越來越小情況下，傾向於縮小開口寬度變化容許範圍並 且上述厚氧化膜將不理會開口寬度變化範圍的縮小。 發明概述： 發明目的： 本發明的目的在於藉由薄化氮化膜上必須如習知厚度 般的氧化膜來符合對於半導體裝置微小化的需求。 < a 發明概述： 根據本發明之半導體裝置製造方法包括藉由習知方法 形成於氮化膜上的CVD氧化膜退火步驟，因此緻密化了此 CVD氧化物。結果’緻密化氧化膜在触刻如梦基底的半導 體基底步驟中難以被蝕刻。亦即，根據本發明之製造方法
第7頁 454^9δ :ly 五、發明說明（5) 中緻密化CVD氧化膜排除過去必需在氮化膜上形成厚氧化 膜’並防止開口寬度的變化β 亦即’根據本發明之半導體裝置製造方法是一種製造 方法包括：在半導體基底上形成氮化矽膜及在氮化矽膜上 形成CVD氧化矽膜的步驟，以一阻罩將氮化矽臈及cv])氧化 石夕膜圖案化的步驟，在剝離一阻罩後，藉由韻刻利用圖案 =的氮化矽膜及圖案化的CVD氧化矽膜作為蝕刻罩幕的半' j基底來形成一溝槽的步驟，以及埋置一絕緣材料到診 制氮切膜作為制止物（stQppe〇的 μ 化的步驟’其中該製造方法在形成⑽氧化石夕膜步 驟之後，蝕刻上述半導體基底步驟之前，包括一 底的退火處理步驟。 體基 圖式之簡單說明： -以的ΪΪΓ明的其他目的、特色以及優點將參 ，…以下所附圖不作詳細之說明，其中： 第1(A)到1(D)圖係為說明本發明第一 造半導體裝置步驟剖面圖； 孜住貫施例之製 第2U)到2(C)圖係為說明本發明第一較佳 造半導體裝置步驟剖面圖； 貫施例之製
第3(A)到3(D)圖係為說明本發明第二較佳 造丰導體裝置步驟剖面圖； 貫施ϋ之I
第4(A)到4(C)圖係為說明本發明第二 造半導體裝置步驟剖面圖； 彳貫施例之I
第8頁 4 5 4X 9 8 __>__ 五、發明說明（6) 第5(A)到5(D)圖係為說明根據習知技術之製造:半導體 裝置步驟剖面圖； 第6 ( A )到6 (C )圖係為說明根據習知技術之製造半導體 裝置步驟剖面圖；以及 第7圖係為說明習知技術所引起之問題概念圖。 [符號說明] ，卜矽基底；2〜墊氧化膜；3〜氮化矽膜；4〜氧化膜； 4 ~氧化膜，4 ~消失的薄氧化膜；5〜阻罩；6〜開口 ； γ ~溝 槽；_8〜熱氧化膜；9〜CVD氧化臈；工㈧氮氧化矽膜；12〜柱 狀殘餘物。 較佳實施例之詳細說明： 本發明第一實施例將參照所附圖示詳加說明。第丨（A) 到1(D)圖及第2(A)到2(C)圖係為說明本發明第一實施例之 較佳半導體裝置製造方法步驟剖面圖。 =先’在900 °C的化-〇2氛圍中藉由熱氧化石夕基底i來形 =一厚200埃的墊氧化膜2並藉由在7〇〇到8〇〇它溫度範圍中 晟Π ϊ i ΐ作為原#氣體的lpcvd法於塾氧化膜2上形成 厚1 5 0 0埃的氯^化石夕f ς ; μ、 。。溫度範圍中使用τ 〇3=f。㈣’藉由在650到700 ⑽氧化石夕（Si〇2)膜作為原料的则法形成厚5〇°埃的 形成於表面上的η 退㈣分鐘來緻密化在膜11由900 °c叫，氛園中 在石夕基底1上形成墊氧化膜2、氮化
IHE
五、發明說明（7) - 矽膜3及CVD氧化矽膜（第1(A)圖）。 此退火處理不僅可以實行於第一實施例中塗上光阻之 前並且可實行於將絕緣膜圖案化於半導體基底上之後。 此退火處理可實行於惰性氣體氛圍或氧化氛圍並在塗 上光阻之前實行於氧化氛圍’尤其是心，氛圍，提供高的 效果。另-方δ，在將絕緣膜圖案化之後，在惰性氣體氛 圍中實行退火處理來防止氧化時暴露出半導體基底表面。 退火熱處理緻密化了CVD氧化矽膜並加強CVD氧化矽膜 相對於半導體基底的蝕刻選擇率，以便於蝕刻半導體基底 的步驟中幾乎不㈣⑽氧切膜，藉以允許所形成㈣氧 化矽膜薄於習知的CVD氧化膜。 亦即，過去為了形成厚200〇到4〇〇〇埃的溝槽，習知的 CVD氧化膜須具有1 000到2000埃的厚度’而本發明的cvd氧 化石夕膜厚度當可在1 000埃以下。雖然膜厚的下限無法絕對 限定下限變化與形成的溝槽深相關，但是從膜平坦度及相 對於半導體基底的蝕刻選擇率觀點來看’最好限定下限標 準不小於200埃。 具選擇性退火溫度係指用於形成CVD氧化膜的溫度， 舉例來說’ 650到700 °C係用於藉由利用TE〇s的!^“^法形 成CVD氧化矽膜或400 C的溫度係用於藉由利用〇s/TE〇s的 CJI)法形成CVD氧化矽膜，但是氧化矽膜直到退火溫度 咼於CVD氧化膜成膜溫度才可緻密化。最好選擇它以上 的退火溫度’雖然較高的退火溫度提供較高的效果，但是 避免退火溫度咼於氧化矽膜的軟化溫度並且最好選擇 4 54^ 9 q _ 五、發明說明"" " ~ --- °C的退火溫度。 ： 已緻密化的氧化膜將稱作氧化膜4並說明如下β 依次地，光阻塗於氧化膜4上’藉由微影製程形成預 定圖案作為阻罩5，並藉由非等向性乾蝕刻利用阻罩5作為 蝕刻罩幕的氧化膜4、氮化矽膜3及墊氧化膜2 (；第丨（Β)圖 )° 在以％電紫灰化半導體基底及去除來自阻罩5與使用 阻抗剝離液之開口 6内壁的蝕刻殘餘物之後，藉由乾蝕刻 利用氧化膜4作為罩幕的矽基底1形成暴露於開口 6的溝槽7 (第i(c)圖）。此溝槽在第一實施例中形成25〇〇埃的深 度。 依次地，具有厚度400埃的熱氧化膜8藉由在的 心-〇2的氛圍中熱氧化矽基底1而形成於溝槽内壁（第kd) 圖）。 為了埋置氧化膜到形成的溝槽’厚5500埃的CVD氧化 膜9首先藉由HPCVD法形成於整個表面上，如第2(a)圖所 示。依次地，第2(B)圖所示的結構係藉由CMP法研磨使闻 氮化矽膜3作為CMP制止物的CVD氧化膜9及氧化膜4而獲 得。再者’如第2(C)圖所示的溝槽元件隔離物係藉由使用 熱磷酸去除氮化矽膜3及使用氫氟酸系列溶液去除墊氧化 膜2所形成。過去已知氧化矽膜或複晶矽係為合用的絕緣 材料來埋置形成於半導體基底底部的溝槽内。 隨著元件配置微小化’必需形成較狹小的溝槽並在形 成溝槽圖案的微影步驟將溝槽暴露於具有短波長的激元雷
4 5 4^9'q _>____ 五、發明說明（9) 射射線，如KrF。雖然對暴露溝槽於i線（i-i ine )，其氮 化膜幾乎不反射的習知步驟來說，來自氮化膜的反射並不 是問題，但是當形成的微小圖案是藉由暴露溝槽於具有上 述短波長射線時，來自氮化膜的射線反射會使得溝槽無法 形成所要圖案而建議使用氮氡化矽（S i ON )膜或類似膜作 為抗反射膜。 藉由增加一插入Si 0M臈於氮氧化矽膜與設置在表面上 的氧化膜之間的步驟’根據本發明的製造方法所配置亦可 符合半導體裝置更微小化的需求且上述製造方法將以第二 實施例說明如下。雖然SiON膜可能具有隨意厚度直到顯現 出抗反射膜的功能’但是膜厚上限要低於1〇〇〇埃，因為太 厚的SiON膜難以蝕刻。 第二實施例將舉一藉由KrF激元雷射形成微溝槽圖案 情形的例子來說明。第3(A)、3(B)、3(C)、3(D)、4(A)、 4(B)及4(C)圖為說明較佳的第二實施例之半導體裝置製造 方法步驟剖面圖。 首先，墊氧化膜2及氮化矽膜3藉由如同第一實施例的 熱氧化形成於矽基底1。在這些氧化膜上，厚35〇埃的Si ON 膜10在400 t：時藉由使用矽烷、一氧化氮氣體及氮氣的電 漿CVD法來形成。在si〇N膜上’更形成一CVD氧化膜並藉由 如同第一實施例的退火處理來緻密化，因此形成氧化膜4 (第3(A)圖）。 接著，對KrF激元雷射波長具光敏性的化學擴大型光 阻塗在氧化膜4上’藉由利用KrF激元雷射顯影製程形成具
第12頁 ^ ^9 8 _>___ 五、發明說明（ίο) 微溝槽圖案的阻罩5 ’並藉由乾蝕刻利用阻罩5的氧*化膜 4、SiON膜10及氮化矽膜3來形成開口 6 (第3(B)圖）。 以〇2電漿灰化及去除阻罩5與使用阻抗剝離液之開口 6 内壁的蝕刻殘餘物之後，藉由乾蝕刻矽基底1形成溝槽7而 暴露於藉由利用氧化膜4作為餘刻罩幕的開口 6内（第3 ( C) 圖）》在第二實施例中形成一深2 5 〇 〇埃的溝槽。 依次地’具有厚度400埃的熱氧化膜8藉由在uoot的 N2 - 〇2的氛圍中熱氧化溝槽而形成於溝槽内壁（第3(d)圖 )〇 為了埋置氧化膜到形成的溝槽，厚5500埃的CVD氧化 膜9首先藉由HPCVD法形成於整個表面上，如第4(a)圖所 示。依次地’第4 ( B )圖所示的結構係藉由CMP法研磨利周 氮化矽膜3作為CMP制止物的CVD氧化膜9及氧化臈4而獲 得。如第4(C)圖所示的溝槽元件隔離物係藉由使用熱填酸 去除氮化矽膜3及使用氫氟酸系列溶液去除墊氧化膜2所形 成。 如上所示，對於形成溝槽而言’本發明得以薄化形成 於被用作硬式罩幕的氮化矽膜上的氧化矽膜，因此防止了 開口寬度的變化。結果，使得本發明半導體裝置的配置微 小化有可能符合需求。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
第13頁

Claims (1)

  1. 45^98 ? 六、申請專利範ϊ ' - 1. 一種半導體裝置之製造方法，包括下列步驟： 在半導體基底上形成氮化矽膜及在上述氮化矽膜上形 成CVD氧化矽膜； 以一阻罩將上述氮化矽膜及上述CVD氧化矽膜圖案 化； 在剝離一阻罩後，藉由蝕刻利用上述圖案化的氬化發‘ 膜及上述圖案化的CVD氧化矽膜的半導體基底來形成一溝 · 槽；以及 埋置一絕緣材料到上述的溝槽並利用上述氮化矽膜作 為制止物以將上述絕緣材料平坦化； 、 ) 其中上述製造方法在形成上述CVD氧化矽臈步驟之 後，蝕刻上述半導體基底步驟之前，包括一上 底的退火處理步驟。 卞守艘i 法 内 申請專利範圍第1項所述之半導體裝置製造方 其中上述退火處理在塗上光阻之前實行於氧化氛圍 法，3其圍第1項所述之半導體裝置製造方 發膜圖：化將上述氮切膜及上獅氧化 /膜圍茶化之後實仃於惰性氣體氛圍内。 法 埃 法 申請專利範園第1項所述之半導體裝置製造方 其中上述⑽氧切膜厚度不小於⑽埃裝且置^ ΙΐΠίΐΐϊί1項所述之半導體裝置製造方 退火處理實行於一高於上述CVD氧化石夕膜成
    第14頁 4 5 4乡 9 g >_ 六、申請專利範圍 t 膜溫度。 ‘ 6. 如申請專利範圍第5項所述之半導體裝置製造方 法，其中上述退火處理實行於700到1200 °C的溫度範圍。 7. 如申請專利範圍第1項所述之半導體裝置製造方 法，其中一Si ON膜插入於上述氮化矽膜及上述CVD氧化矽 膜之間。 8. 如申請專利範圍第1項所述之半導體裝置製造方 法，其中上述SiON膜厚度不超過1 0 00埃。 Ο
    第15頁
TW089114500A 1999-07-27 2000-07-20 Manufacturing method of semiconductor device TW454298B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21234299A JP3439388B2 (ja) 1999-07-27 1999-07-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW454298B true TW454298B (en) 2001-09-11

Family

ID=16620958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114500A TW454298B (en) 1999-07-27 2000-07-20 Manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US6509271B1 (zh)
JP (1) JP3439388B2 (zh)
KR (1) KR20010030004A (zh)
TW (1) TW454298B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
GB2379796A (en) * 2001-09-14 2003-03-19 Zarlink Semiconductor Ltd A method of forming a low resistance contact
US6777307B1 (en) * 2001-12-04 2004-08-17 Cypress Semiconductor Corp. Method of forming semiconductor structures with reduced step heights
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
JP4182177B2 (ja) 2002-10-30 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4825402B2 (ja) * 2004-01-14 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5319868B2 (ja) * 2005-10-17 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100801053B1 (ko) * 2006-10-27 2008-02-04 삼성전자주식회사 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
KR100821852B1 (ko) * 2006-11-29 2008-04-14 동부일렉트로닉스 주식회사 다양한 크기의 패턴을 구비한 웨이퍼 및 그 제조 방법
KR20090052024A (ko) * 2007-11-20 2009-05-25 삼성전기주식회사 절연층의 손상 없는 금속 패턴 형성 방법
CN111211086A (zh) * 2019-05-13 2020-05-29 合肥晶合集成电路有限公司 半导体结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
KR0183860B1 (ko) * 1996-05-21 1999-04-15 김광호 반도체 장치의 트렌치 소자 분리 방법

Also Published As

Publication number Publication date
JP2001044274A (ja) 2001-02-16
JP3439388B2 (ja) 2003-08-25
KR20010030004A (ko) 2001-04-16
US6509271B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
KR100870616B1 (ko) 트랜치 절연 영역 형성 방법
TW382774B (en) Trench isolation method utilizing composite oxide films
TW454298B (en) Manufacturing method of semiconductor device
TW200901368A (en) Shallow trench isolation structure and method for forming thereof
US6015757A (en) Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
JP2005197475A (ja) 半導体装置のドライエッチング方法
TWI326904B (zh)
TWI253692B (en) STI liner for SOI structure
TW495901B (en) Process for manufacturing a semiconductor structure
CN101501835A (zh) 一种用自对准氮化硅掩膜形成浅沟槽隔离的方法
TWI227926B (en) Method for rounding top corner of trench and method of forming shallow trench isolation structure
TWI286798B (en) Method of etching a dielectric material in the presence of polysilicon
US6103581A (en) Method for producing shallow trench isolation structure
CN102087990A (zh) 浅沟槽隔离方法
TW434793B (en) Process for producing shallow trench isolation of integrated circuit
TW200409280A (en) Method of manufacturing semiconductor device
TW546763B (en) Manufacturing method of shallow trench isolation
KR100505608B1 (ko) 반도체장치의 트렌치 소자분리 구조 및 그 제조방법
TW495911B (en) Method of using inorganic antireflection coating layer to manufacture contact window and reduce device damage
TW490798B (en) Protection structure and method of shallow trench isolation
KR100782789B1 (ko) 반도체 소자의 제조 방법
TW200901305A (en) Method of manufacturing a semiconductor structure and method of manufacturing a shallow trench isolation structure
TW559947B (en) Method of forming bottom oxide in trench
TW415059B (en) Defining method of dual damascene
TW480655B (en) Method for increasing rounding corner by pull-backed silicon nitride using dry etching in shallow trench isolation processing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees