CN101501835A - 一种用自对准氮化硅掩膜形成浅沟槽隔离的方法 - Google Patents
一种用自对准氮化硅掩膜形成浅沟槽隔离的方法 Download PDFInfo
- Publication number
- CN101501835A CN101501835A CNA2006800554576A CN200680055457A CN101501835A CN 101501835 A CN101501835 A CN 101501835A CN A2006800554576 A CNA2006800554576 A CN A2006800554576A CN 200680055457 A CN200680055457 A CN 200680055457A CN 101501835 A CN101501835 A CN 101501835A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- silicon nitride
- isolation
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract 4
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 235000000396 iron Nutrition 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
一种用自对准氮化硅掩膜形成浅沟槽隔离的方法，包括进行衬垫氧化层(12)与氮化硅层(13)的刻蚀；在衬垫氧化层(12)与氮化硅层(13)的侧壁生成氧化物隔离层(14)，并进行浅隔离图案化氧化物隔离层(14)；在氧化物隔离层(14)空隙间注入自对准氮：通过表面快速热氮化形成自对准氮化硅硬掩膜(15)；剥离氧化物隔离层(14)；刻蚀被剥离的氧化物隔离层(14)下方的硅基片(11)；进行氧注入；进行快速热氧化，形成沟槽氧化物；去除晶片上的氮化硅(15)。本发明的方法不需要传统意义的浅沟槽隔离刻蚀，填充以及平坦化等工艺过程，利用自对准氮化硅掩膜就可以实现完全平坦化的隔离氧化物，因此操作简便，成本低。
Description
一种用自对准氮化硅掩膜形成浅沟槽隔离的方法 技术领域
本发明涉及互补型金属氧化物半导体 （Complementary Metal Oxide Semiconductor) (以下简称 CMOS) 制造工艺， 特别是涉及一种 CMOS 制造工艺中用自对准氮化硅 （SiN) 掩膜形成浅沟槽隔离的方法。 背景技术
浅沟槽隔离 （Shallow Trench Isolation) (以下简称 STI) 技术被广泛 地应用于 0.25μιη以下的 CMOS制造技术中。在已有技术中， 浅沟槽隔离 的形成结合了氧化物沉积技术， (常压化学汽相沉积法 (Atmospheric Pressure Chemical Vapor Deposition,简称 APCVD)；低压化学气相淀积法 (Low Pressure Chemical Vapor Deposition, 简称 LPCVD) 或高密度等离 子体法 (High Density Plasma,简称 HDP) ),反转光刻（Reverse Tone Photo) 与回蚀法， 以及化学机械抛光 (Chemical Mechanical Polish, 简称 CMP) 等技术。 一旦技术发展到 0.15 μιη以下， 浅沟槽隔离技术就会成为解决沟 槽填充和碟形凹陷问题的瓶颈。 因此， 能够提供一种简便而又准确对准 的浅沟槽隔离技术成为半导体厂家和集成电路 (IC)设计公司关心的课题。 发明内容 本发明的目的是为了解决上述课题,提供一种简单易行、用自对准 SiN 掩膜形成浅沟槽隔离的方法，不需要上述的额外工艺过程，就可以形成完 全平坦化、 无缝的隔离氧化物。
本发明的用自 Xf准氮化硅掩膜形成浅沟槽隔离的方法包括以下步骤： 步骤 1 : 在硅基片上生长一层衬垫氧化层与一层氮化硅层， 定义隔离 区后， 依次进行衬垫氧化层与氮化硅层的刻蚀；
步骤 2，在步骤 1中衬垫氧化物层和氮化硅层的侧壁生成氧化物隔 离层， 并进行浅隔离图案化氧化物隔离层；
步骤 3， 在氧化物隔离层空隙间注入自对准氮原子；
步骤 4， 通过表面快速热氮化形成自对准氮化硅硬掩膜；
步骤 5, 剥离氧化物隔离层；
步骤 6， 通过干刻蚀工艺， 刻蚀上述步骤 5中被剥离的氧化物隔离层 下方硅基片， 用来释放应力以及便于下述步骤 7和 8的进行；
步骤 7， 进行氧注入；
步骤 8， 进行快速热氧化， 使氮化硅硬掩膜下方硅原子和注入的氧原 子键和、 边壁沟槽的硅也与氧原子键和形成沟槽氧化物；
步骤 9, 去除晶片上的氮化硅， 为下一步实现器件化做准备。
上述步骤 1中所述的在硅基片上生长的衬塾氧化层为二氧化硅。 上述步骤 6中所述的刻蚀被剥离的氧化物隔离层下方硅基片的蚀刻方 法为干蚀刻法。
本发明不需要传统意义的 STI刻蚀， 填充以及平坦化等工艺过程， 利 用自对准 SiN掩膜就可以实现的完全平平坦化的隔离氧化物。 并且该方法 操作简便， 成本低。
下面结合附图， X†发明的具体实施作进一步的详细说明。 于所属技 术领域的技术人员而言，从对本发明的详细说明中， 本发明的上述和其他 目的、 特征和优点将显而易见。 附图说明 图 1 是表示浅隔离图案化氧化物隔离层以及进行自对准氮注入的示 意图。
图 2是表示用表面快速热氮化工艺形成自对准氮化硅硬掩膜以及剥离 氧化物隔离层的示意图。
图 3是表示刻蚀被剥离的氧化物隔离层下方硅基片并进行氧注入的示 意图。
图 4是表示快速热氧化形成沟槽氧化物后， 除去氮化硅，准备制作元 件的示意图。 具体实施方式 本发明提出的一种用自对准 SiN掩膜形成浅沟槽隔离的方法是通过 图 1一图 4所示过程实现的。 为了更清楚地揭示每一步的实施过程， 下面 参照附图， 对本发明的一较佳实施例进行详细说明。
先参照图 1，该图是表示浅隔离图案化氧化物隔离层以及进行自对准 氮注入的示意图。
在硅基片 11上生长一层衬垫氧化层， 例如二氧化硅层 12, 以及一层 氮化硅 13， 用微影程序定义隔离区后， 依次进行氮化硅层 13和二氧化硅 层 12的刻蚀。然后在二氧化硅层 12和氮化硅层 13的侧壁以热氧化的 方法生长氧化物隔离层 14， 并进行浅隔离图案化氧化物隔离层 14; 接 下来在氧化物隔离层 14与 14之间的空隙进行自对准氮的注入。
继续参照图 2， 图 2是表示用表面快速热氮化工艺形成自对准氮化硅 硬掩膜以及剥离氧化物隔离层的示意图。
表面快速热氮化过程会让分布在硅基片表层的层状氮原子和硅原子 键和形成适当厚度的氮化硅硬掩膜 15。 当该氮化硅硬掩膜 15形成后， 即 可剥离氧化物隔离层 14。
图 3是图 2过程的延续。该图表示刻蚀被剥离的氧化物隔离层下方硅 基片并进行氧注入的示意图。
刻蚀被剥离的氧化物隔离层 4下方硅基片 16,在本实施例中釆用干蚀 刻法对被剥离的氧化物隔离层 4下方硅基片 16进行蚀刻； 然后进行氧注 入， 注入的氧会在氮化硅硬掩膜 6下方呈层状间隔分布 17。 最后请参照图 4, 图 4是表示快速热氧化形成沟槽氧化物后， 除去氮 化硅， 准备制作元件的示意图。
进行快速热氧化，使得氮化硅硬掩膜下方硅原子和注入的氧原子键和 形成氧化物 18, 同时边壁沟槽半导体也与氧原子键和形成氧化物 19; 然 后去除晶片上的氮化硅， 为下一步器件化做准备。
本发明不需要传统意义的 STI刻蚀，填充以及平坦化等工艺过程，利 用自对准 SiN掩膜就可以制成的完全平坦化的隔离氧化物。并且该方法操 作简便， 成本低。
当然，本发明还可有其他实施例，在不背离本发明精神及其实质的情 况下，所属技术领域的技术人员当可根据本发明作出各种相应的更改和变 形， 但这些相应的更改和变形都应属于本发明的权利要求的保护范围。
Claims (1)
- 权 利 要 求 书1.一种用自对准氮化硅掩膜形成浅沟槽隔离的方法， 其特征在于包 括：步骤 1 : 在硅基片上生长一层衬垫氧化层与一层氮化硅层， 定义隔离 区后， 依次进行衬垫氧化层与氮化硅层的刻蚀；步骤 2 :在步骤 1中衬垫氧化物层和氮化硅层的侧壁生成氧化物隔 离层， 并进行浅隔离图案化氧化物隔离层；步骤 3 : 在氧化物隔离层空隙间注入自对准氮原子；步骤 4 : 通过表面快速热氮化形成自对准氮化硅硬掩膜；步骤 5 : 剥离氧化物隔离层；步骤 6 : 通过刻蚀工艺， 刻蚀上述步骤 5中被剥离的氧化物隔离层下 方硅基片， 用来释放应力以及便于下述步骤 7和 8的进行；步骤 7 : 进行氧注入；步骤 8 : 进行快速热氧化， 使氮化硅硬掩膜下方硅原子和注入的氧原 子键和、 沟槽边壁的硅也与氧原子键和形成沟槽氧化物；步骤 9, 去除晶片上的氮化硅， 为下一步实现器件化做准备。2. 根据权利要求 1 所述的用自对准氮化硅掩膜形成浅沟槽隔离的方 法，其特征在于上述步骤 1中所述的在硅基片上生长的衬垫氧化层为二氧 化硅。3.根据权利要求 2所述的用自对准氮化硅掩膜形成浅沟槽隔离的方 法，其特征在于上述步骤 6中所述的刻蚀被剥离的氧化物隔离层下方硅基 片的蚀刻方法为干蚀刻法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2006/002103 WO2008022487A1 (fr) | 2006-08-18 | 2006-08-18 | Procédé permettant de fabriquer une isolation par tranchée peu profonde au moyen d'un masque à si3n4 autoaligné |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101501835A true CN101501835A (zh) | 2009-08-05 |
| CN101501835B CN101501835B (zh) | 2011-06-01 |
Family
ID=39106459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800554576A Active CN101501835B (zh) | 2006-08-18 | 2006-08-18 | 一种用自对准氮化硅掩模形成浅沟槽隔离的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101501835B (zh) |
| WO (1) | WO2008022487A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102689871A (zh) * | 2011-03-22 | 2012-09-26 | 昌微系统科技(上海)有限公司 | 医疗器件及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930927B (zh) * | 2010-08-24 | 2012-01-18 | 复旦大学 | 一种自对准的u型凹槽制造方法 |
| CN102437060B (zh) * | 2011-12-12 | 2014-06-11 | 复旦大学 | 一种u型沟道的隧穿场效应晶体管的制造方法 |
| CN110211879A (zh) * | 2019-05-30 | 2019-09-06 | 德淮半导体有限公司 | 半导体结构的热处理方法 |
| CN112133626B (zh) * | 2020-10-12 | 2023-06-06 | 成都海威华芯科技有限公司 | 一种金属硬掩膜的制作方法和晶圆 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4136145B2 (ja) * | 1998-12-25 | 2008-08-20 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100761637B1 (ko) * | 1999-03-03 | 2007-09-27 | 엘피다 메모리, 아이엔씨. | 반도체 집적 회로 장치 및 그 제조 방법 |
| CN1322571C (zh) * | 2004-06-30 | 2007-06-20 | 北京大学 | 适用于硅台型垂直沟道场效应晶体管的隔离方法 |
| CN1787204A (zh) * | 2004-12-10 | 2006-06-14 | 上海宏力半导体制造有限公司 | 能改善漏电流与崩溃的浅沟渠隔离结构工艺 |
-
2006
- 2006-08-18 WO PCT/CN2006/002103 patent/WO2008022487A1/zh active Application Filing
- 2006-08-18 CN CN2006800554576A patent/CN101501835B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102689871A (zh) * | 2011-03-22 | 2012-09-26 | 昌微系统科技(上海)有限公司 | 医疗器件及其制造方法 |
| CN102689871B (zh) * | 2011-03-22 | 2016-08-24 | 昌微系统科技(上海)有限公司 | 医疗器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008022487A1 (fr) | 2008-02-28 |
| CN101501835B (zh) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057210A (en) | Method of making a shallow trench isolation for ULSI formation via in-direct CMP process | |
| JP2005166700A (ja) | 半導体装置及びその製造方法 | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| CN101501835A (zh) | 一种用自对准氮化硅掩膜形成浅沟槽隔离的方法 | |
| JP3990625B2 (ja) | シャロートレンチアイソレーション方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| US6200881B1 (en) | Method of forming a shallow trench isolation | |
| JP3439388B2 (ja) | 半導体装置の製造方法 | |
| US20070077723A1 (en) | Method of forming shallow trench isolation in a semiconductor device | |
| US6187649B1 (en) | Shallow trench isolation process | |
| KR100613372B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| TW559983B (en) | Method of forming a trench isolation without a dent thereof | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| US20030143817A1 (en) | Method of forming shallow trench isolation | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| JP2008010884A (ja) | 半導体装置の製造方法 | |
| KR100782789B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100402426B1 (ko) | 반도체소자의 트렌치형 소자분리막 및 그 제조방법 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| KR100801724B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TW434799B (en) | Method to form shallow trench isolation | |
| US20030022458A1 (en) | Method for forming a shallow trench isolation in a semiconductor structure | |
| TW409347B (en) | Shallow trench isolation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | "change of name, title or address" |
Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd Address before: 215100 No. 333 Xinghua Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: Hejian Technology (Suzhou) Co., Ltd. |
|
| CP03 | "change of name, title or address" |